JP5712683B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP5712683B2 JP5712683B2 JP2011048923A JP2011048923A JP5712683B2 JP 5712683 B2 JP5712683 B2 JP 5712683B2 JP 2011048923 A JP2011048923 A JP 2011048923A JP 2011048923 A JP2011048923 A JP 2011048923A JP 5712683 B2 JP5712683 B2 JP 5712683B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- transistor
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
そして、電圧制御回路は、指令電圧と出力電圧検出回路により検出された出力電圧との差電圧に基づいて第1トランジスタに対し駆動信号を出力する電圧フィードバック制御を実行する。これにより、目標電圧を出力するのに十分な電源入力電圧が供給されている場合、電源装置は、電源入力電圧の変動にかかわらず目標電圧に等しい高精度の電圧を出力することができる。
ところで、第2トランジスタがオンされて出力電圧が目標電圧を超えると、指令電圧と検出電圧との差電圧(電圧偏差)が負になるので、電圧制御回路は電圧フィードバック制御に基づいて第1トランジスタを遮断状態に駆動する。その後、電源入力電圧が上昇して再び第2トランジスタがオフされた時、電圧制御回路および/または第1トランジスタの有する動作遅れにより第1トランジスタのオン動作が遅れ、出力電圧が一時的に低下する虞がある。
そこで、出力電圧サポート回路に遮断状態防止回路を備える。この遮断状態防止回路は、電源入力電圧検出回路により検出された電源入力電圧がしきい値電圧よりも低いときすなわち第2トランジスタがオンしているときでも、電圧制御回路に第1トランジスタの通電駆動信号を出力させる。これにより、第2トランジスタがオンからオフに切り替えられた時の第1トランジスタのオン動作の遅れを回避し、切り替え時における出力電圧の低下を防止できる。
以下、本発明の第1の実施形態について図1ないし図4を参照しながら説明する。図1は電源回路の構成を示している。従来の電源回路と対比可能なように、図6に示す構成と同一または対応する構成部分には同一符号を付している。
図5は、第2の実施形態に係る電源回路の構成を示しており、図1と同一部分には同一符号を付している。また、コンパレータ20の入力側の構成は図1と同一であるため省略している。この電源回路31(電源装置)も、ECU内のロジック回路12に出力電圧Voを供給する。
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
NPN形の第1トランジスタ4に替えてNチャネル型の第1トランジスタを採用し、PNP形の第2トランジスタ16に替えてPチャネル型の第2トランジスタを採用してもよい。
オペアンプ7の制御用電源電圧は、電源入力電圧VBより低い電圧であってもよい。
第1の実施形態におけるトランジスタ23(遮断状態防止回路)は、オペアンプ7の応答性が低い場合、出力電流が大きい場合などトランジスタ16のオフ時における出力電圧Voの低下が問題となる場合に設ければよい。また、遮断状態防止回路は、電源入力電圧VBがしきい値電圧Vthよりも低いときでも、オペアンプ7がトランジスタ4を通電状態に導く通電駆動信号を出力する構成であればよい。
Claims (4)
- 第1、第2電源線間に与えられる電源入力電圧から目標電圧である定電圧を生成し出力端子を介して出力する電源装置において、
前記第1電源線と前記出力端子との間に設けられたNPN形またはNチャネル型の第1トランジスタと、
前記電源入力電圧またはそれより低い電圧の供給を受けて動作し、前記目標電圧に応じた指令電圧に基づいて前記第1トランジスタに対し駆動信号を出力する電圧制御回路と、
前記電源入力電圧が所定のしきい値電圧よりも低下しているときに前記出力端子の電圧を前記目標電圧に近付くように引き上げる出力電圧サポート回路とを備え、
前記出力電圧サポート回路は、
前記電源入力電圧を検出する電源入力電圧検出回路と、
前記第1電源線と前記出力端子との間に設けられたPNP形またはPチャネル型の第2トランジスタと、
前記電源入力電圧検出回路により検出された電源入力電圧が前記しきい値電圧よりも低いときに前記第2トランジスタをオン駆動するサポート制御回路とを備えると共に、
前記出力端子の電圧を検出する出力電圧検出回路を備え、
前記電圧制御回路は、前記指令電圧と前記出力電圧検出回路により検出された出力電圧との差電圧に基づいて前記第1トランジスタに対し駆動信号を出力し、
前記出力電圧サポート回路は、前記電源入力電圧検出回路により検出された電源入力電圧が前記しきい値電圧よりも低いときでも、前記電圧制御回路に前記第1トランジスタの通電駆動信号を出力させる遮断状態防止回路を備えていることを特徴とする電源装置。 - 前記しきい値電圧は、前記第2トランジスタをオフさせた状態で前記電源入力電圧の低下により前記出力端子の電圧が前記目標電圧の許容下限値に達したときの当該電源入力電圧値以上の値に設定されていることを特徴とする請求項1記載の電源装置。
- 前記遮断状態防止回路は、前記電源入力電圧検出回路により検出された電源入力電圧が前記しきい値電圧よりも低いときに、前記出力電圧検出回路から出力される検出電圧を前記指令電圧よりも低下させることを特徴とする請求項1または2記載の電源装置。
- 前記サポート制御回路は、前記電源入力電圧検出回路により検出された電源入力電圧と前記しきい値電圧とをヒステリシスを有して比較することを特徴とする請求項1から3の何れか一項に記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011048923A JP5712683B2 (ja) | 2011-03-07 | 2011-03-07 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011048923A JP5712683B2 (ja) | 2011-03-07 | 2011-03-07 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012185709A JP2012185709A (ja) | 2012-09-27 |
JP5712683B2 true JP5712683B2 (ja) | 2015-05-07 |
Family
ID=47015742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011048923A Expired - Fee Related JP5712683B2 (ja) | 2011-03-07 | 2011-03-07 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5712683B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6563648B2 (ja) * | 2014-12-17 | 2019-08-21 | ローム株式会社 | 絶縁型のdc/dcコンバータ、1次側コントローラ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 |
DE102019135535A1 (de) * | 2019-12-20 | 2021-06-24 | Forschungszentrum Jülich GmbH | Vorrichtung zum Bereitstellen einer geregelten Ausgangsspannung, Verwendung, Chip und Verfahren |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4957830U (ja) * | 1972-08-28 | 1974-05-22 | ||
JPS5757319A (en) * | 1980-09-22 | 1982-04-06 | Mitsubishi Electric Corp | Constant voltage device |
JPS63231514A (ja) * | 1987-03-19 | 1988-09-27 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH01270118A (ja) * | 1988-04-22 | 1989-10-27 | Fanuc Ltd | 定電圧電源回路 |
JPH02242309A (ja) * | 1989-03-15 | 1990-09-26 | Seiko Instr Inc | 電圧制御回路 |
JPH0390316U (ja) * | 1989-12-28 | 1991-09-13 | ||
JPH09120316A (ja) * | 1995-10-23 | 1997-05-06 | Sony Corp | 安定化電源装置 |
EP1111492A1 (en) * | 1999-11-30 | 2001-06-27 | Nokia Mobile Phones Ltd. | Low loss voltage preregulator |
JP4237696B2 (ja) * | 2004-11-17 | 2009-03-11 | パナソニック株式会社 | レギュレータ回路 |
JP2008282313A (ja) * | 2007-05-14 | 2008-11-20 | Denso Corp | 電源回路 |
JP2009146130A (ja) * | 2007-12-13 | 2009-07-02 | Oki Semiconductor Co Ltd | ドロッパ型レギュレータ |
-
2011
- 2011-03-07 JP JP2011048923A patent/JP5712683B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012185709A (ja) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8847569B2 (en) | Semiconductor integrated circuit for regulator | |
JP3639189B2 (ja) | 負荷駆動回路 | |
JP5794246B2 (ja) | ゲート駆動回路 | |
US8576529B2 (en) | Power stage control circuit | |
JP2007121088A (ja) | 低電圧検出回路 | |
US9531259B2 (en) | Power supply circuit | |
US10444777B2 (en) | Reverse-current-prevention circuit and power supply circuit | |
JP5712683B2 (ja) | 電源装置 | |
US7362157B2 (en) | Circuit arrangement with a transistor having a reduced reverse current | |
US6876180B2 (en) | Power supply circuit having a start up circuit | |
JP4710739B2 (ja) | 負荷断線検出回路 | |
US7834656B2 (en) | Two-wire transmitter | |
JP5626175B2 (ja) | 過電圧保護回路 | |
JP5686197B2 (ja) | 内燃機関用点火装置 | |
JP6439653B2 (ja) | 定電圧電源回路 | |
US20070040452A1 (en) | Power supply switch circuit with current leakage protection | |
JP2005278056A (ja) | 電源電圧低下検出回路 | |
CN113841335A (zh) | 峰值检测器 | |
US20190243401A1 (en) | Regulator | |
JP2006186479A (ja) | クランプ回路及びこれを備えた半導体装置 | |
JP3589032B2 (ja) | 起動回路 | |
EP2822179B1 (en) | Light projecting device drive circuit and photoelectric sensor | |
JP5110018B2 (ja) | 電源回路 | |
JP5687091B2 (ja) | 電源電圧検出回路 | |
JP2012248991A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150223 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5712683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |