JP6563648B2 - 絶縁型のdc/dcコンバータ、1次側コントローラ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 - Google Patents

絶縁型のdc/dcコンバータ、1次側コントローラ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 Download PDF

Info

Publication number
JP6563648B2
JP6563648B2 JP2014255547A JP2014255547A JP6563648B2 JP 6563648 B2 JP6563648 B2 JP 6563648B2 JP 2014255547 A JP2014255547 A JP 2014255547A JP 2014255547 A JP2014255547 A JP 2014255547A JP 6563648 B2 JP6563648 B2 JP 6563648B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
power supply
synchronous rectification
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014255547A
Other languages
English (en)
Other versions
JP2016116412A (ja
Inventor
弘基 菊池
弘基 菊池
清水 亮
亮 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014255547A priority Critical patent/JP6563648B2/ja
Publication of JP2016116412A publication Critical patent/JP2016116412A/ja
Application granted granted Critical
Publication of JP6563648B2 publication Critical patent/JP6563648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、DC/DCコンバータに関する。
テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレット端末をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器(以下、電子機器と総称する)には、商用交流電圧をAC/DC(交流/直流)変換する電源装置(AC/DCコンバータ)が内蔵される。あるいは電子機器の外部の電源アダプタ(ACアダプタ)にAC/DCコンバータが内蔵される場合もある。
図1は、本発明者が検討したAC/DCコンバータ100rの基本構成を示すブロック図である。AC/DCコンバータ100rは主としてフィルタ102、整流回路104、平滑キャパシタ106およびDC/DCコンバータ200rを備える。
商用交流電圧VACは、ヒューズおよび入力キャパシタ(不図示)を介してフィルタ102に入力される。フィルタ102は、商用交流電圧VACのノイズを除去する。整流回路104は、商用交流電圧VACを全波整流するダイオードブリッジ回路である。整流回路104の出力電圧は、平滑キャパシタ106によって平滑化され、直流電圧VINに変換される。
絶縁型のDC/DCコンバータ200rは、入力端子P1に直流電圧VINを受け、それを降圧して、目標値に安定化された出力電圧VOUTを出力端子P2に接続される負荷(不図示)に供給する。
DC/DCコンバータ200rは、1次側コントローラ202、フォトカプラ204、フィードバック回路206、出力回路210、同期整流コントローラ300r、およびその他の回路部品を備える。出力回路210は、トランスT1、ダイオードD1、出力キャパシタC1、スイッチングトランジスタM1、同期整流トランジスタM2を含む。出力回路210のトポロジーは、一般的な同期整流型のフライバックコンバータのそれであるため、説明を省略する。
トランスT1の1次巻線W1と接続されるスイッチングトランジスタM1がスイッチングすることにより、入力電圧VINが降圧され、出力電圧VOUTが生成される。そして1次側コントローラ202は、スイッチングトランジスタM1のスイッチングのデューティ比を調節する。
DC/DCコンバータ200rの出力電圧VOUTは、抵抗R1、R2により分圧される。フィードバック回路206は、たとえばシャントレギュレータあるいは誤差増幅器を含み、分圧された電圧(電圧検出信号)Vと所定の基準電圧VREF(不図示)の誤差を増幅し、誤差に応じた誤差電流IERRを生成し、フォトカプラ204の入力側の発光素子(発光ダイオード)から引き込む(シンク)。
フォトカプラ204の出力側の受光素子(フォトトランジスタ)には、2次側の誤差電流IERRに応じたフィードバック電流IFBが流れる。このフィードバック電流IFBが、抵抗およびキャパシタにより平滑化され、1次側コントローラ202のフィードバック(FB)端子に入力される。1次側コントローラ202は、FB端子の電圧(フィードバック電圧)VFBにもとづいてスイッチングトランジスタM1のデューティ比を調節する。
同期整流コントローラ300rは、スイッチングトランジスタM1のスイッチングと同期して、同期整流トランジスタM2をスイッチングする。同期整流コントローラ300rは、パルス発生器304、ドライバ306を含む。
パルス発生器304は、スイッチングトランジスタM1のスイッチングと同期したパルス信号S1を生成する。たとえばパルス発生器304は、スイッチングトランジスタM1がターンオフすると、パルス信号S1を、同期整流トランジスタM2のオンを指示する第1状態(たとえばハイレベル)とする。またパルス発生器304は、同期整流トランジスタM2のオン期間に2次巻線W2に流れる電流を監視し、電流が実質的にゼロになると、パルス信号S1を同期整流トランジスタM2のオフを指示する第2状態(ローレベル)とする。ドライバ306は、パルス信号S1に応じて同期整流トランジスタM2をスイッチングする。
以上がAC/DCコンバータ100rの全体構成である。
特開2010−074959号公報
本発明者らは、図1のAC/DCコンバータ100rについて検討した結果、以下の課題を認識するに至った。
DC/DCコンバータ200rの同期整流コントローラ300rは、出力端子P2の出力電圧VOUTから得られる直流電圧を、その電源(VCC)端子に受ける。ここで、DC/DCコンバータ200rの出力電圧VOUTの電圧レベルは、アプリケーションに応じて、あるいは負荷の状態に応じて幅広い範囲で変化しうる。
ここで、VCC端子の電圧VOUTを、ドライバ306の電源電圧として直接使用する構成について考える。この場合、ドライバ306の出力電圧、つまり同期整流トランジスタM2のゲート電圧は、0Vをローレベル、VOUTをハイレベルとする2つの電圧レベルの間でスイッチングすることとなる。したがって、出力電圧VOUTが高い状態では、同期整流トランジスタM2のゲートに高電圧が供給されるおそれがあるため、ゲート耐圧が高い同期整流トランジスタM2を用いる必要があり、コスト増の要因となる。
また仮にゲート耐圧の問題をクリアしたとしても、同期整流トランジスタM2のゲートに供給されるハイレベル電圧が高くなると、そのスイッチングに際して、ゲート容量を充放電するために必要な電力が大きくなり、DC/DCコンバータ200rの効率が低下するという問題が生ずる。
図2は、本発明者らが検討した同期整流コントローラ300rの回路図である。なおこの同期整流コントローラ300rを公知技術と認定してはならない。
ドライバ306の電源端子には、電源ライン308が接続される。VCC端子と電源ライン308の間には、リニアレギュレータ310が設けられる。リニアレギュレータ310は、電源ライン308の電圧VREGを、同期整流トランジスタM2をターンオンさせることが可能な電圧レベル(>VGS(TH))に安定化する。VGS(TH)は、同期整流トランジスタM2のゲートソース間しきい値電圧である。VGS(TH)=2.5Vであれば、リニアレギュレータ310はVREG=3V程度に安定化する。
リニアレギュレータ310は、一般的な構成であり、トランジスタM11、誤差増幅器312、抵抗R31,R32を含む。電圧VREGは、抵抗R31,R32により分圧される。誤差増幅器312は、基準電圧VREFと分圧された電圧VREG’の誤差を増幅し、それらが一致するように、PチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であるトランジスタM11のゲート電圧Vを調節する。
この構成によれば、電源電圧VCCの電圧レベルにかかわらず、電源ライン308、ひいては同期整流トランジスタM2のゲート電圧のハイレベルが、所定の電圧VREGに安定化されるため、スイッチング損失を低減でき、また同期整流トランジスタM2のゲート電圧がその耐圧が超えるのを防止できる。
ところが、リニアレギュレータ310は、トランジスタM11のオープンドレイン形式で構成されるため、フィードバックループの安定性が低く、発振しやすくなるという問題がある。一般的なリニアレギュレータでは、リニアレギュレータ310の出力端子に平滑キャパシタが接続され、この平滑キャパシタによりフィードバックループの安定性が高められるところ、同期整流コントローラ300rに平滑キャパシタを追加すると、外付けのキャパシタが必要になり、平滑キャパシタを接続するための追加のピン(端子)が必要となる。
同様の問題は、図1の1次側コントローラ202においても生じうる。
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、系の安定性を確保しつつ、効率を改善したDC/DCコンバータの提供にある。
本発明のある態様は、絶縁同期整流型のDC/DCコンバータの2次側に配置される同期整流コントローラに関する。DC/DCコンバータは、1次巻線および2次巻線を有するトランスと、トランスの1次巻線と接続されるスイッチングトランジスタと、トランスの2次巻線と接続される同期整流トランジスタと、フォトカプラと、フォトカプラの入力側と接続され、DC/DCコンバータの出力電圧とその目標電圧の誤差に応じた誤差電流を発生するフィードバック回路と、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする1次側コントローラと、同期整流トランジスタを制御する同期整流コントローラと、を備える。同期整流コントローラは、DC/DCコンバータの出力電圧から得られる直流電圧を受ける電源端子と、同期整流トランジスタのオン、オフを指示するパルス信号を生成するパルス発生器と、パルス信号に応じて同期整流トランジスタをスイッチングするドライバと、電源端子とドライバの電源ラインの間に設けられたNチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の第1トランジスタと、第1トランジスタのゲートに所定電圧より低いゲート電圧を供給するゲート電圧生成回路と、を含む電圧源と、電源端子と電源ラインの間に設けられたPチャンネルMOSFETの第2トランジスタと、電源端子の電圧が所定のしきい値電圧より高いとき第2トランジスタをオフ、電源端子がしきい値電圧より低いとき第2トランジスタをオンする制御部と、を備える。
電源端子の電圧がしきい値電圧より高い状態では、電圧源により電源ラインの電圧が生成される。ここで電圧源は、NチャンネルMOSFETを用いたソースフォロア型であるため、オープンドレイン形式に比べて耐発振性が高い。また、電源電圧がしきい値電圧より低い状態では、PチャンネルMOSFETの第2トランジスタをオンすることで、電源ラインに、電源端子の電圧と実質的に等しい電圧を供給できる。これにより幅広い電圧範囲において、高効率で同期整流トランジスタを駆動することができる。
電圧源は、電圧クランパであってもよい。
電圧クランパではフィードバックループが不要であるため、系の安定性を高めることができる。
ゲート電圧生成回路は、定電圧を第1トランジスタのゲートに供給する定電圧源を含んでもよい。
ゲート電圧生成回路は、アノードが接地されたツェナーダイオードと、ツェナーダイオードのカソードに接続され、ツェナーダイオードに電流を供給する電流源と、を含み、ツェナーダイオードのカソードの電圧を、第1トランジスタのゲートに供給してもよい。
電圧源は、リニアレギュレータであってもよい。
リニアレギュレータによれば、電圧クランパよりも高い精度で、電源ラインの電圧を安定化できる。またNチャンネルMOSFETを用いたソースフォロア型のリニアレギュレータを用いることで、オープンドレイン形式に比べて耐発振性が高いため、フィードバックループの設計が容易となる。
ゲート電圧生成回路は、電源ラインの電圧が所定の目標電圧に近づくようにゲート電圧を調節してもよい。
ゲート電圧生成回路は、反転入力端子に電源ラインの電圧に応じたフィードバック電圧を受け、非反転入力端子に所定の基準電圧を受け、その出力が第1トランジスタのゲートに接続された誤差増幅器を含んでもよい。
本発明の別の態様は絶縁同期整流型のDC/DCコンバータに関する。DC/DCコンバータは、1次巻線および2次巻線を有するトランスと、トランスの1次巻線と接続されるスイッチングトランジスタと、トランスの2次巻線と接続される同期整流トランジスタと、フォトカプラと、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする1次側コントローラと、同期整流トランジスタを制御する上述のいずれかに記載の同期整流コントローラと、フォトカプラの入力側と接続され、DC/DCコンバータの出力電圧に応じた誤差電流を発生するフィードバック回路と、を備えてもよい。
本発明の別の態様は、絶縁同期整流型のDC/DCコンバータの1次側に配置される1次側コントローラに関する。DC/DCコンバータは、1次巻線および2次巻線を有するトランスと、トランスの1次巻線と接続されるスイッチングトランジスタと、トランスの2次巻線と接続される整流素子と、フォトカプラと、フォトカプラの入力側と接続され、DC/DCコンバータの出力電圧とその目標電圧の誤差に応じた誤差電流を発生するフィードバック回路と、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする1次側コントローラと、を備える。1次側コントローラは、トランスの1次側に設けられた補助巻線の電圧から得られる直流電圧を受ける電源端子と、スイッチングトランジスタのオン、オフを指示するパルス信号を生成するデューティコントローラと、パルス信号に応じてスイッチングトランジスタをスイッチングするドライバと、電源端子とドライバの電源ラインの間に設けられたNチャンネルMOSFETの第1トランジスタと、第1トランジスタのゲートに所定電圧より低いゲート電圧を供給するゲート電圧生成回路と、を含む電圧源と、電源端子と電源ラインの間に設けられたPチャンネルMOSFETの第2トランジスタと、電源端子の電圧が所定のしきい値電圧より高いとき第2トランジスタをオフ、電源端子がしきい値電圧より低いとき第2トランジスタをオンする制御部と、を備える。
電源端子の電圧がしきい値電圧より高い状態では、電圧源により電源ラインの電圧が安定化される。ここで電圧源は、NチャンネルMOSFETを用いたソースフォロア型であるため、オープンドレイン形式に比べて耐発振性が高い。また、電源電圧がしきい値電圧より低い状態では、PチャンネルMOSFETの第2トランジスタをオンすることで、電源ラインに、電源端子の電圧と実質的に等しい電圧を供給できる。これにより幅広い電圧範囲において、高効率でスイッチングトランジスタを駆動することができる。
電圧源は、電圧クランパであってもよい。
電圧クランパではフィードバックループが不要であるため、系の安定性を高めることができる。
ゲート電圧生成回路は、定電圧を第1トランジスタのゲートに供給する定電圧源を含んでもよい。
ゲート電圧生成回路は、アノードが接地されたツェナーダイオードと、ツェナーダイオードのカソードに接続され、ツェナーダイオードに電流を供給する電流源と、を含み、ツェナーダイオードのカソードの電圧を、第1トランジスタのゲートに供給してもよい。
電圧源は、リニアレギュレータであってもよい。
リニアレギュレータによれば、電圧クランパよりも高い精度で、電源ラインの電圧を安定化できる。またNチャンネルMOSFETを用いたソースフォロア型のリニアレギュレータを用いることで、オープンドレイン形式に比べて耐発振性が高いため、フィードバックループの設計が容易となる。
ゲート電圧生成回路は、電源ラインの電圧が所定の目標電圧に近づくようにゲート電圧を調節してもよい。
ゲート電圧生成回路は、反転入力端子に電源ラインの電圧に応じたフィードバック電圧を受け、非反転入力端子に所定の基準電圧を受け、その出力が第1トランジスタのゲートに接続された誤差増幅器を含んでもよい。
本発明の別の態様は、絶縁同期整流型のDC/DCコンバータに関する。DC/DCコンバータは、1次巻線および2次巻線を有するトランスと、トランスの1次巻線と接続されるスイッチングトランジスタと、トランスの2次巻線と接続される整流素子と、フォトカプラと、フォトカプラの入力側と接続され、DC/DCコンバータの出力電圧とその目標電圧の誤差に応じた誤差電流を発生するフィードバック回路と、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする上述のいずれかの1次側コントローラと、を備えてもよい。
DC/DCコンバータは、フライバック型であってもよいし、フォワード型であってもよい。
本発明の別の態様は、電源装置(AC/DCコンバータ)に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のDC/DCコンバータと、を備える。
本発明の別の態様は、電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のDC/DCコンバータと、を備える。
本発明の別の態様は、ACアダプタに関する。ACアダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のDC/DCコンバータと、を備える。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、系の安定性を確保しつつ、効率を改善できる。
本発明者が検討したAC/DCコンバータの基本構成を示すブロック図である。 本発明者らが検討した同期整流コントローラの回路図である。 第1の実施の形態に係る同期整流コントローラを備えるDC/DCコンバータの一部の回路図である。 第1構成例に係る電圧源の回路図である。 図4の電圧源を用いた同期整流コントローラの動作を説明する図である。 第2構成例に係る電圧源の回路図である。 図6の電圧源を用いた同期整流コントローラの動作を説明する図である。 変形例に係るAC/DCコンバータの回路図である。 第2の実施の形態に係る1次側コントローラを備えるDC/DCコンバータの回路図である。 AC/DCコンバータを備えるACアダプタを示す図である。 図11(a)、(b)は、AC/DCコンバータを備える電子機器を示す図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
(第1の実施の形態)
図3は、第1の実施の形態に係る同期整流コントローラ300を備えるDC/DCコンバータ200の一部の回路図である。DC/DCコンバータ200の基本構成は図1のそれと同様であり、DC/DCコンバータ200のうち、図1と共通する回路素子は省略される。
同期整流コントローラ300は、電源(VCC)端子、スイッチング出力(OUT)端子、ドレイン電圧(VD)端子、接地(GND)端子を有する。VCC端子には、DC/DCコンバータ200の出力電圧VOUTから得られる直流電圧VCCが供給される。この直流電圧VCCは、出力端子P2から直接供給されてもよいし、図示しないダイオードや抵抗を介して供給されてもよい。
OUT端子には、同期整流トランジスタM2のゲートが接続される。GND端子は接地される。VD端子は、同期整流トランジスタM2のオン期間において2次巻線W2に流れる電流Iを監視するための端子であり、同期整流トランジスタM2のドレイン電圧(ドレインソース間電圧)Vが入力される。
同期整流コントローラ300は、パルス発生器304、ドライバ306、電圧源320、第2トランジスタM32、制御部330を備える。
パルス発生器304は、同期整流トランジスタのオン、オフを指示するパルス信号S1を生成する。たとえばパルス発生器304は、スイッチングトランジスタM1がターンオフすると、パルス信号S1を、同期整流トランジスタM2のオンを指示する第1状態(たとえばハイレベル)とする。またパルス発生器304は、同期整流トランジスタM2のオン期間に2次巻線W2に流れる電流を監視し、電流が実質的にゼロになると、パルス信号S1を同期整流トランジスタM2のオフを指示する第2状態(ローレベル)とする。
パルス発生器304は、公知技術を用いればよく、それによる同期整流トランジスタM2の制御方式や、構成は限定されない。たとえばパルス発生器304は、同期整流トランジスタM2のドレイン電圧Vを、(i)スイッチングトランジスタM1のターンオフ検出用の第1しきい値電圧と比較する第1電圧コンパレータと、(ii)2次巻線W2の電流がゼロになったことを検出するための第2しきい値電圧と比較する第2電圧コンパレータと、で構成してもよい。あるいはパルス発生器304は、同期整流トランジスタM2のオン時間を固定する制御方式であってもよく、この場合、パルス発生器304はタイマー回路を含みうる。
ドライバ306は、パルス信号S1に応じて同期整流トランジスタM2をスイッチングする。ドライバ306は、プッシュプル形式の出力段306Aと、出力段306Aを駆動するプリドライバ306Bを含んでもよい。
プリドライバ306Bは、パルス信号S1に応じて出力段306AのハイサイドトランジスタMHとローサイドトランジスタMLを相補的にオン、オフさせる。具体的にはパルス信号S1が同期整流トランジスタM2のオンを指示するとき、ハイサイドトランジスタMHをオン、ローサイドトランジスタMLをオフし、同期整流トランジスタM2のゲートに電源ライン308の電圧(ハイレベル電圧)Vを供給し、パルス信号S1が同期整流トランジスタM2のオフを指示するとき、ハイサイドトランジスタMHをオフ、ローサイドトランジスタMLをオンし、ゲートにローレベル電圧V(接地電圧)を供給する。
電圧源320は、第1トランジスタM31とゲート電圧生成回路322を備える。第1トランジスタM31は、NチャンネルMOSFETであり、VCC端子とドライバ306の電源ライン308の間に設けられる。ゲート電圧生成回路322は、第1トランジスタM31のゲートに、所定電圧より低いゲート電圧Vを供給する。
第2トランジスタM32は、PチャンネルMOSFETであり、VCC端子と電源ライン308の間に設けられる。電圧源320は、VCC端子の電圧VCCが所定のしきい値電圧VTHより高いとき、第2トランジスタM32をオフ、VCC端子の電圧VCCがしきい値電圧VTHより低いとき、第2トランジスタM32をオンする。
たとえば制御部330は、VCC端子の電圧VCCを分圧する抵抗R41,R42と、分圧された電圧VCC’を所定のしきい値電圧VTH’と比較する電圧コンパレータ332を含む。しきい値電圧VTH’はヒステリシスを有することが好ましく、したがって電圧コンパレータ332は、ヒステリシスコンパレータであることが好ましい。電圧コンパレータ332に代えて、MOSFETあるいはバイポーラトランジスタを用いてもよい。
しきい値電圧VTHについて説明する。第2トランジスタM32がオフの状態では、電圧源320により電源ライン308のハイレベル電圧Vが生成される。ここで第1トランジスタM31のゲートソース間電圧をVGS(TH)とするとき、電源ライン308の電圧V(もしくはその上限電圧)は式(1)で与えられる。
=V−VGS(TH) …(1)
ここでゲート電圧Vが取り得る最大は、VCC端子の電圧VCCであるから、電圧源320が発生可能なハイレベル電圧Vの上限VH_UPPERは、式(1a)となる。
H_UPPER=VCC−VGS(TH) …(1a)
したがって同期整流トランジスタM2をスイッチングするために許容されるハイレベル電圧Vの最低電圧をVMINとするとき、式(2)を満たす必要がある。
CC>VGS(TH)+VMIN …(2)
たとえばVGS(TH)=1V、VMIN=3Vとすると、VCC>4Vの範囲では、電圧源320は、最低電圧VMINより高いハイレベル電圧Vを生成可能であるが、VCC<4Vでは、ハイレベル電圧Vが最低電圧VMINを下回る。
そこでしきい値電圧VTHは、式(3)を満たすように定めることが望ましい。
TH>VGS(TH)+VMIN …(3)
以上が同期整流コントローラ300の基本構成である。続いてその動作を説明する。
(1) VCC>VTH
VCC端子の電圧VCCがしきい値電圧VTHより高い状態では、第2トランジスタM32がオフであり、電圧源320により電源ライン308の電圧Vが安定化される。
(2) VCC<VTH
VCC端子の電圧VCCがしきい値電圧VTHより低い状態では、第2トランジスタM32がオンとなる。このとき電源ライン308に発生するハイレベル電圧Vは、式(4)で与えられる。
=VCC−VDS …(4)
ここでVDSは、第2トランジスタM32のドレインソース間電圧であり、実質的にゼロ(<0.2V)とすることができる。第2トランジスタM32のサイズを大きく設計することで、VDS<0.1Vとすることも可能であり、したがって第2トランジスタM32がオンの状態では、V≒VCCとすることができる。つまり、第2トランジスタM32がオンの状態では、VMIN≦VCCの範囲において、最低電圧VMINより高いハイレベル電圧Vが電源ライン308に発生する。
以上が同期整流コントローラ300の動作である。
この同期整流コントローラ300によれば、VTH<VCCの範囲において、電圧源320により最低電圧VMINより高いハイレベル電圧Vを生成できる。またハイレベル電圧Vは、ゲート電圧生成回路322が生成するゲート電圧Vで規定される電圧(V−VGS(TH))より低く抑えることができるため、電源電圧VCCをそのままハイレベル電圧Vとして使用した場合に比べて、同期整流トランジスタM2として耐圧の低い素子を選択可能であり、また、同期整流トランジスタM2のスイッチング損失を低減することができる。
ここで電圧源320は、NチャンネルMOSFETを用いたソースフォロア型であるため、図1のオープンドレイン形式のリニアレギュレータ310に比べて耐発振性が高い。したがって電源ライン308に大容量の平滑キャパシタを接続しなくても系の安定性を確保でき、回路面積、部品点数を小さくできる。
上述のように、図3の電圧源320が発生可能なハイレベル電圧Vの上限は、VH_UPPER=VCC−VGS(TH)である。一方、図1のリニアレギュレータ310が発生可能なハイレベル電圧Vの上限は、図3の第2トランジスタM32と同様にVCC−VDSである。VGS(TH)>VDSであるため、図1のリニアレギュレータ310の方が図3の電圧源320よりも高いハイレベル電圧Vを生成可能である。言い換えれば図3の電圧源320は、電圧発生能力の低下と引きかえに、高い耐発振性を獲得しているものと理解できる。
図3の同期整流コントローラ300によれば、VMIN≦VCC<VTHの範囲において、第2トランジスタM32をオンすることにより、最低電圧VMINより高いハイレベル電圧Vを生成できる。つまり電圧源320の低い電圧発生能力を、第2トランジスタM32により補うことができる。
かくして同期整流コントローラ300によれば、高い耐発振性、広い動作電圧範囲、小さい回路サイズを満たすことができる。
本発明は、図3のブロック図、回路図から把握されるさまざまな構成に及ぶが、以下ではその具体的な構成例を説明する。
図4は、第1構成例に係る電圧源320aの回路図である。この電圧源320aは、電圧クランパであり、電源ライン308の電圧Vを、所定電圧より低くクランプする。ゲート電圧生成回路322aは定電圧源を含み、第1トランジスタM31のゲートに、定電圧Vを供給する。電源ライン308の電圧Vは、V−VGS(TH)より低くクランプされる。
具体的にはゲート電圧生成回路322aは、アノードが接地されたツェナーダイオード(定電圧ダイオード)342と、ツェナーダイオード342のカソードに接続され、ツェナーダイオード342に電流を供給する電流源340と、を含み、ツェナーダイオード342のカソードの電圧を、第1トランジスタM31のゲートに供給する。この構成では、ハイレベル電圧Vは、V−VGS(TH)より低くクランプされる。Vはツェナーダイオード342の降伏電圧である。たとえばVは、12Vあるいはそれより低く設計してもよい。電流源340は定電流源であってもよいし、抵抗であってもよい。
図5は、図4の電圧源320aを用いた同期整流コントローラ300の動作を説明する図である。制御部330のしきい値電圧VTHはヒステリシスを有し、6.5Vと7.5Vの2値で遷移する。
TH<VCCの電圧領域Iにおいては、電圧源320によりハイレベル電圧Vが生成される。V<VCCの領域では、ツェナーダイオード342が降伏し、ゲート電圧Vはツェナー電圧Vにクランプされ、ハイレベル電圧Vは、V−VGS(TH)にてクランプされる。
CC<Vの範囲では、V=VCCとなり、ハイレベル電圧V=VCC−VGS(TH)にしたがって変化する。
CC<VTHの電圧領域IIにおいては、第2トランジスタM32がオンする。この領域では、ハイレベル電圧Vは、V≒VCCにしたがって変化する。
以上が図4の電圧源320aの動作である。このように電圧源320aによれば、ハイレベル電圧VをV−VGS(TH)より低く制限することで、同期整流トランジスタM2のゲート耐圧を下げることができ、また消費電力を低減できる。また、電源電圧VCCが低くなるほど、ハイレベル電圧Vが低くなるため、出力電圧VOUTが低い場合にさらにスイッチング損失を低減できる。また、VCC≒VMIN付近まで動作可能であり、したがって同期整流コントローラ300は、幅広い電圧範囲でDC/DCコンバータ200を動作させることができる。
図6は、第2構成例に係る電圧源320bの回路図である。この電圧源320bは、リニアレギュレータであり、電源ライン308の電圧Vを、所定電圧にレギュレートする。
すなわちゲート電圧生成回路322bは、電源ライン308のハイレベル電圧Vが所定の目標電圧VREFに近づくようにゲート電圧Vを調節してもよい。ゲート電圧生成回路322bは、誤差増幅器344および抵抗R51,R52を含む。誤差増幅器344は、その反転入力端子(−)にはハイレベル電圧Vに応じたフィードバック電圧V’を受け、その非反転入力端子(+)に所定の基準電圧VREF’を受け、その出力が第1トランジスタM31のゲートに接続される。
図7は、図6の電圧源320bを用いた同期整流コントローラ300の動作を説明する図である。制御部330のしきい値電圧VTHはヒステリシスを有し、6Vと7Vの2値で遷移する。また電圧源320bの目標電圧VREFは5Vである。
TH<VCCの電圧領域Iにおいては、電圧源320によりハイレベル電圧Vが生成される。この領域Iでは、ハイレベル電圧Vは、VREF=5Vに安定化される。
CC<VTHの電圧領域IIにおいては、第2トランジスタM32がオンする。この領域では、ハイレベル電圧Vは、V≒VCCにしたがって変化する。
以上が図6の電圧源320bの動作である。このように電圧源320bによれば、ハイレベル電圧VをVREFより低く制限することができ、同期整流トランジスタM2のゲート耐圧を下げることができ、また消費電力を低減できる。リニアレギュレータによれば、電圧クランパよりも高い精度で、電源ラインの電圧を安定化できるという利点もある。またNチャンネルMOSFETを用いたソースフォロア型のリニアレギュレータを用いることで、オープンドレイン形式に比べて耐発振性が高いため、フィードバックループの設計が容易となる。
また、電圧源320bはVCC≒VMIN付近まで動作可能であり、したがって同期整流コントローラ300は、幅広い電圧範囲でDC/DCコンバータ200を動作させることができる。
また電圧領域Iにおいては、図5の電圧源320aと比べてハイレベル電圧Vをさらに低くできるため、さらにスイッチング損失を低減できる。
図8は、変形例に係るAC/DCコンバータ100cの回路図である。DC/DCコンバータ200cの出力回路210cのトポロジーが図1のそれと異なっている。図8の出力回路210cでは、同期整流トランジスタM2が2次巻線W2よりも出力端子P2側に配置される。
同期整流コントローラ300のGND端子は、2次巻線W2と同期整流トランジスタM2の接続点(ソース)と接続され、同期整流コントローラ300のVD端子は、出力端子P2、つまり同期整流トランジスタM2のドレインと接続される。トランスT1の2次側には、補助巻線W4が設けられる。この補助巻線W4、ダイオードD4およびキャパシタC4は、補助コンバータを形成し、出力電圧VOUTを正側にシフトした直流電圧VCC1が生成される。直流電圧VCC1は、出力電圧VOUTから得られる直流電圧である。
その他は図1と同様である。この変形例においても、図1のDC/DCコンバータ200と同様の効果を得ることができる。
(第2の実施の形態)
第2の実施の形態は、DC/DCコンバータの1次側に設けられ、スイッチングトランジスタM1をスイッチングする1次側コントローラ202dに関する。図9は、第2の実施の形態に係る1次側コントローラ202dを備えるDC/DCコンバータ200dの回路図である。DC/DCコンバータ200dの2次側は省略しているが、第1の実施の形態で説明したように構成してもよいし、ダイオード整流型の出力回路のトポロジーを採用してもよい。
1次側コントローラ202dは、VCC端子、GND端子、OUT端子、電流検出(CS)端子、FB端子、を備える。トランスT1の1次側には、補助巻線W3が設けられる。補助巻線W3、ダイオードD3、キャパシタC3は、補助コンバータを形成しており、出力電圧VOUTに比例した直流電圧VCC2を発生する。1次側コントローラ202dのVCC端子には、直流電圧VCC2が供給される。GND端子は接地され、FB端子には、フォトカプラ204からのフィードバック電圧VFBが入力される。電流センス抵抗Rは、スイッチングトランジスタM1のソースと接地間に設けられる。電流センス抵抗Rには、スイッチングトランジスタM1のオン期間に1次巻線W1に流れる電流Iに比例した電圧降下(検出電圧)VCSが発生する。検出電圧VCSはCS端子に入力される。OUT端子は、スイッチングトランジスタM1のゲートと接続される。
1次側コントローラ202dは、デューティコントローラ220、ドライバ222、電源ライン308、電圧源320、制御部330を備える。デューティコントローラ220は、フィードバック電圧VFBに応じたデューティ比を有するパルス信号SPWMを生成する。デューティコントローラ220は、電圧モード、あるいは電流モードの変調器で構成することができ、特に限定されない。ドライバ222は、パルス信号SPWMにもとづいてスイッチングトランジスタM1をスイッチングする。ドライバ222は、出力段222Aとプリドライバ222Bを含む。
電源ライン308は、ドライバ222の電源端子と接続される。電圧源320、第2トランジスタM32およびおよび制御部330については、第1の実施の形態と同様である。電圧源320は、図4、図6に示すように構成できる。
1次側コントローラ202dにおいても、出力電圧VOUTが変化すると、電源電圧VCCが変化する。したがって電源電圧VCCをそのままスイッチングトランジスタM1のゲート信号のハイレベル電圧Vとして使用した場合には、出力電圧VOUTが高い領域で、スイッチングトランジスタM1のスイッチング損失が大きくなるという問題がある。
そこで1次側コントローラ202dに、電圧源320、第2トランジスタM32、制御部330を設けることで、第1の実施の形態と同様の効果を得ることができる。
(用途)
続いて、第1あるいは第2の実施の形態で説明したDC/DCコンバータ200の用途を説明する。
図10は、AC/DCコンバータ100を備えるACアダプタ800を示す図である。ACアダプタ800は、プラグ802、筐体804、コネクタ806を備える。プラグ802は、図示しないコンセントから商用交流電圧VACを受ける。AC/DCコンバータ100は、筐体804内に実装される。AC/DCコンバータ100により生成された直流出力電圧VOUTは、コネクタ806から電子機器810に供給される。電子機器810は、ノートPC、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
図11(a)、(b)は、AC/DCコンバータ100を備える電子機器900を示す図である。図11(a)、(b)の電子機器900はディスプレイ装置であるが、電子機器900の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ902、図示しないコンセントから商用交流電圧VACを受ける。AC/DCコンバータ100は、筐体804内に実装される。AC/DCコンバータ100により生成された直流出力電圧VOUTは、同じ筐体904内に搭載される、マイコン、DSP(Digital Signal Processor)、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
(第1変形例)
実施の形態では、フライバックコンバータを説明したが、本発明はフォワードコンバータにも適用可能である。この場合にはトランスT1の2次側に、複数の同期整流用のトランジスタが配置されることとなる。同期整流コントローラは、複数の同期整流トランジスタをスイッチングするよう構成されてもよい。またコンバータは疑似共振型であってもよい。
(第2変形例)
スイッチングトランジスタや同期整流トランジスタの少なくとも一方は、バイポーラトランジスタやIGBTであってもよい。
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
100…AC/DCコンバータ、102…フィルタ、104…整流回路、106…平滑キャパシタ、200…DC/DCコンバータ、202…1次側コントローラ、204…フォトカプラ、206…フィードバック回路、210…出力回路、220…デューティコントローラ、222…ドライバ、P1…入力端子、P2…出力端子、M1…スイッチングトランジスタ、M2…同期整流トランジスタ、C1…出力キャパシタ、T1…トランス、W1…1次巻線、W2…2次巻線、300…同期整流コントローラ、304…パルス発生器、306…ドライバ、306A…出力段、306B…プリドライバ、308…電源ライン、310…リニアレギュレータ、M31…第1トランジスタ、M32…第2トランジスタ、320…電圧源、322…ゲート電圧生成回路、330…制御部、332…電圧コンパレータ、340…電流源、342…ツェナーダイオード、S1…パルス信号、800…ACアダプタ、802…プラグ、804…筐体、806…コネクタ、810,900…電子機器、902…プラグ、904…筐体。

Claims (13)

  1. 絶縁同期整流型のDC/DCコンバータの2次側に配置される同期整流コントローラであって、
    前記DC/DCコンバータの出力電圧から得られる直流電圧を受ける電源端子と、
    同期整流トランジスタのオン、オフを指示するパルス信号を生成するパルス発生器と、
    前記パルス信号に応じて前記同期整流トランジスタをスイッチングするドライバと、
    前記電源端子と前記ドライバの電源ラインの間に設けられたNチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の第1トランジスタと、前記第1トランジスタのゲートに、所定電圧より低いゲート電圧を供給するゲート電圧生成回路と、を含む電圧源と、
    前記電源端子と前記電源ラインの間に設けられたPチャンネルMOSFETの第2トランジスタと、
    前記電源端子の電圧が所定のしきい値電圧より高いとき前記第2トランジスタをオフ、前記電源端子の電圧が前記しきい値電圧より低いとき前記第2トランジスタをオンする制御部と、
    を備え、
    前記電圧源は、前記電源端子の電圧が前記しきい値電圧より高い状態において、前記ドライバの電源ラインの電圧を前記電源端子の電圧に対してリニアに変化させるように構成される電圧クランパであることを特徴とする同期整流コントローラ。
  2. 前記ゲート電圧生成回路は、定電圧を前記第1トランジスタのゲートに供給する定電圧源を含むことを特徴とする請求項1に記載の同期整流コントローラ。
  3. 前記ゲート電圧生成回路は、
    アノードが接地されたツェナーダイオードと、
    前記ツェナーダイオードのカソードに接続され、前記ツェナーダイオードに電流を供給する電流源と、
    を含み、前記ツェナーダイオードの前記カソードの電圧を、前記第1トランジスタのゲートに供給することを特徴とする請求項1に記載の同期整流コントローラ。
  4. 前記制御部は、ヒステリシスコンパレータを含むことを特徴とする請求項1から3のいずれかに記載の同期整流コントローラ。
  5. 絶縁同期整流型のDC/DCコンバータであって、
    1次巻線および2次巻線を有するトランスと、
    前記トランスの1次巻線と接続されるスイッチングトランジスタと、
    前記トランスの2次巻線と接続される同期整流トランジスタと、
    フォトカプラと、
    前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする1次側コントローラと、
    前記同期整流トランジスタを制御する請求項1から4のいずれかに記載の同期整流コントローラと、
    前記フォトカプラの入力側と接続され、前記DC/DCコンバータの出力電圧に応じた誤差電流を発生するフィードバック回路と、
    を備えることを特徴とするDC/DCコンバータ。
  6. 絶縁同期整流型のDC/DCコンバータの1次側に配置される1次側コントローラであって、
    トランスの1次側に設けられた補助巻線の電圧から得られる直流電圧を受ける電源端子と、
    スイッチングトランジスタのオン、オフを指示するパルス信号を生成するデューティコントローラと、
    前記パルス信号に応じて前記スイッチングトランジスタをスイッチングするドライバと、
    前記電源端子と前記ドライバの電源ラインの間に設けられたNチャンネルMOSFETの第1トランジスタと、前記第1トランジスタのゲートに所定電圧より低いゲート電圧を供給するゲート電圧生成回路と、を含む電圧源と、
    前記電源端子と前記電源ラインの間に設けられたPチャンネルMOSFETの第2トランジスタと、
    前記電源端子の電圧が所定のしきい値電圧より高いとき前記第2トランジスタをオフ、前記電源端子の電圧が前記しきい値電圧より低いとき前記第2トランジスタをオンする制御部と、
    を備え、
    前記電圧源は、前記電源端子の電圧が前記しきい値電圧より高い状態において、前記ドライバの電源ラインの電圧を前記電源端子の電圧に対してリニアに変化させるように構成される電圧クランパであることを特徴とする1次側コントローラ。
  7. 前記ゲート電圧生成回路は、定電圧を前記第1トランジスタのゲートに供給する定電圧源を含むことを特徴とする請求項6に記載の1次側コントローラ。
  8. 前記ゲート電圧生成回路は、
    アノードが接地されたツェナーダイオードと、
    前記ツェナーダイオードのカソードに接続され、前記ツェナーダイオードに電流を供給する電流源と、
    を含み、前記ツェナーダイオードの前記カソードの電圧を、前記第1トランジスタのゲートに供給することを特徴とする請求項6に記載の1次側コントローラ。
  9. 前記制御部は、ヒステリシスコンパレータを含むことを特徴とする請求項6から8のいずれかに記載の1次側コントローラ。
  10. 絶縁同期整流型のDC/DCコンバータであって、
    1次巻線および2次巻線を有するトランスと、
    前記トランスの1次巻線と接続されるスイッチングトランジスタと、
    前記トランスの2次巻線と接続される整流素子と、
    フォトカプラと、
    前記フォトカプラの入力側と接続され、前記DC/DCコンバータの出力電圧とその目標電圧の誤差に応じた誤差電流を発生するフィードバック回路と、
    前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする請求項6から9のいずれかに記載の1次側コントローラと、
    を備えることを特徴とするDC/DCコンバータ。
  11. 商用交流電圧をフィルタリングするフィルタと、
    前記フィルタの出力電圧を全波整流するダイオード整流回路と、
    前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
    前記直流入力電圧を降圧し、負荷に供給する請求項5または10に記載のDC/DCコンバータと、
    を備えることを特徴とする電源装置。
  12. 負荷と、
    商用交流電圧をフィルタリングするフィルタと、
    前記フィルタの出力電圧を全波整流するダイオード整流回路と、
    前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
    前記直流入力電圧を降圧し、負荷に供給する請求項5または10に記載のDC/DCコンバータと、
    を備えることを特徴とする電子機器。
  13. 商用交流電圧をフィルタリングするフィルタと、
    前記フィルタの出力電圧を全波整流するダイオード整流回路と、
    前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
    前記直流入力電圧を降圧し、負荷に供給する請求項5または10に記載のDC/DCコンバータと、
    を備えることを特徴とする電源アダプタ。
JP2014255547A 2014-12-17 2014-12-17 絶縁型のdc/dcコンバータ、1次側コントローラ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 Active JP6563648B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014255547A JP6563648B2 (ja) 2014-12-17 2014-12-17 絶縁型のdc/dcコンバータ、1次側コントローラ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014255547A JP6563648B2 (ja) 2014-12-17 2014-12-17 絶縁型のdc/dcコンバータ、1次側コントローラ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器

Publications (2)

Publication Number Publication Date
JP2016116412A JP2016116412A (ja) 2016-06-23
JP6563648B2 true JP6563648B2 (ja) 2019-08-21

Family

ID=56142648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014255547A Active JP6563648B2 (ja) 2014-12-17 2014-12-17 絶縁型のdc/dcコンバータ、1次側コントローラ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器

Country Status (1)

Country Link
JP (1) JP6563648B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106921296B (zh) * 2017-04-20 2023-11-07 中国电子科技集团公司第四十三研究所 一种双向传输磁隔离反馈电路及其实现方法
CN111010040B (zh) * 2018-10-05 2023-02-17 罗姆股份有限公司 同步整流控制装置、绝缘同步整流型dc/dc转换器、栅极驱动装置、ac/dc转换器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009100552A (ja) * 2007-10-17 2009-05-07 Fuji Electric Device Technology Co Ltd Dc−dcコンバータ
JP2009284667A (ja) * 2008-05-22 2009-12-03 Kawasaki Microelectronics Inc 電源装置、および、その制御方法ならびに半導体装置
JP5749478B2 (ja) * 2010-12-03 2015-07-15 株式会社タムラ製作所 スイッチング電源装置
JP5712683B2 (ja) * 2011-03-07 2015-05-07 株式会社デンソー 電源装置
JP5829072B2 (ja) * 2011-08-11 2015-12-09 ルネサスエレクトロニクス株式会社 電圧発生回路
JP5977950B2 (ja) * 2012-01-19 2016-08-24 ローム株式会社 Dc/dcコンバータおよびその制御回路、それを用いた電源装置、電源アダプタおよび電子機器

Also Published As

Publication number Publication date
JP2016116412A (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
US10483863B2 (en) Isolated synchronous rectification-type DC/DC converter
JP6374261B2 (ja) 絶縁同期整流型dc/dcコンバータおよびその同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP6469481B2 (ja) 絶縁同期整流型dc/dcコンバータ、2次側コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP5785710B2 (ja) Dc/dcコンバータならびにそれを用いた電源装置および電子機器
JP6563729B2 (ja) 絶縁同期整流型dc/dcコンバータ、それを用いた電源装置、電源アダプタおよび電子機器
CN107231091B (zh) 直流/直流转换器、整流电路、电源适配器、控制方法
CN108206634B (zh) 绝缘同步整流dc/dc转换器及控制器、适配器、设备
US20160181935A1 (en) Isolated dc/dc converter, power supply, power supply adaptor, electronic device using the same, and primary side controller
JP6554321B2 (ja) 絶縁同期整流型dc/dcコンバータおよびその同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP5910395B2 (ja) ドライブ回路
JP2012161117A (ja) Dc/dcコンバータならびにそれを用いた電源装置および電子機器
WO2016125561A1 (ja) スイッチング電源装置
JP2018093653A (ja) 絶縁型のdc/dcコンバータ、一次側コントローラ、電源アダプタおよび電子機器
US20160181932A1 (en) Isolated dc/dc converter, power supply device, power supply adaptor, and electronic device using the same, and feedback amplifier integrated circuit
JP2018019589A (ja) 絶縁同期整流型dc/dcコンバータ、同期整流コントローラ、シャントレギュレータ回路、電源アダプタおよび電子機器
JP2016116413A (ja) 絶縁同期整流型dc/dcコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器、同期整流トランジスタの制御方法
JP6356545B2 (ja) スイッチング電源装置
JP6247469B2 (ja) Ac/dcコンバータおよびその制御回路、電源アダプタおよび電子機器
JP2015023609A (ja) Ac/dcコンバータおよびその制御回路、電源アダプタおよび電子機器
JP6563648B2 (ja) 絶縁型のdc/dcコンバータ、1次側コントローラ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP6514910B2 (ja) 絶縁同期整流型dc/dcコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP7189721B2 (ja) ドライブ装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器
JP6072881B2 (ja) Dc/dcコンバータならびにそれを用いた電源装置および電子機器
JP7286295B2 (ja) ゲートドライブ装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器
JP6651577B2 (ja) 半導体装置、それを用いたdc/dcコンバータ、電源装置、電源アダプタ、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190725

R150 Certificate of patent or registration of utility model

Ref document number: 6563648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250