KR101026128B1 - 측정 회로 및 시험 장치 - Google Patents

측정 회로 및 시험 장치 Download PDF

Info

Publication number
KR101026128B1
KR101026128B1 KR1020097012304A KR20097012304A KR101026128B1 KR 101026128 B1 KR101026128 B1 KR 101026128B1 KR 1020097012304 A KR1020097012304 A KR 1020097012304A KR 20097012304 A KR20097012304 A KR 20097012304A KR 101026128 B1 KR101026128 B1 KR 101026128B1
Authority
KR
South Korea
Prior art keywords
voltage
main amplifier
limit
under test
device under
Prior art date
Application number
KR1020097012304A
Other languages
English (en)
Other versions
KR20090084936A (ko
Inventor
켄지 오바라
타쿠야 하수미
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20090084936A publication Critical patent/KR20090084936A/ko
Application granted granted Critical
Publication of KR101026128B1 publication Critical patent/KR101026128B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/36—Overload-protection arrangements or circuits for electric measuring instruments
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Amplifiers (AREA)

Abstract

피시험 디바이스에 직류 전압을 인가하여, 상기 피시험 디바이스에 흐르는 직류 전류를 측정하는 측정 회로로서, 입력 전압에 따라 상기 직류 전압을 생성하여, 상기 피시험 디바이스에 인가하는 주증폭부와, 상기 주증폭부의 출력단과 상기 피시험 디바이스의 입력단 사이에 직렬로 마련된 직렬 저항과, 상기 주증폭부가 출력하는 상기 직류 전류의 전류값을 제한하는 클램프 회로,를 구비하고, 상기 클램프 회로는, 상기 주증폭부가 출력하는 상기 직류 전압을 받아, 상기 직류 전압에 대해 상기 직류 전류의 제한값에 따른 전압 차를 갖는 제1 제한 전압을 출력하는 제1 제한 전압 출력부와, 상기 제1 제한 전압과 상기 직렬 저항의 양단에서의 강하 전압에 기초하여 상기 주증폭부가 출력하는 상기 직류 전류를 제한하는 제1 클램프부,를 갖는 측정 회로를 제공한다.

Description

측정 회로 및 시험 장치{MEASURING CIRCUIT AND TEST DEVICE}
본 발명은 측정 회로 및 시험 장치에 관한 것이다. 특히, 본 발명은 피시험 디바이스에 직류 전압을 인가하여 상기 피시험 디바이스에 흐르는 직류 전류를 측정한다. 본 출원은 하기 일본출원에 관련된 것이다. 문헌 참조에 의한 원용이 인정되는 지정국에 대해서는 하기 출원에 기재된 내용을 참조해서 본 출원에 원용하고 본 출원의 일부로 한다.
1. 일본특허출원 2006-310358 출원일 2006년 11월 16일
반도체 회로 등의 피시험 디바이스의 시험 항목으로서 피시험 디바이스의 직류 시험이 알려져 있다. 직류 시험이란, 피시험 디바이스에 공급되는 전원 전류 또는 전원 전압을 측정함으로써 피시험 디바이스의 양부를 판정하는 시험을 말한다. 예를 들면, 피시험 디바이스에 소정의 직류 전압을 인가한 경우에 피시험 디바이스에 공급되는 직류 전류를 측정하는 전압 인가 전류 측정, 또는 피시험 디바이스에 소정의 직류 전류를 공급한 경우에 피시험 디바이스에 공급되는 직류 전압을 측정하는 전류 인가 전압 측정을 생각할 수 있다.
또한, 당해 직류 시험을 행한 경우에 피시험 디바이스에 과전류 등이 공급되는 것을 막기 위해 피시험 디바이스에 공급되는 직류 전류를 제한하는 것을 생각할 수 있다. 예를 들면, 피시험 디바이스에 흐르는 직류 전류가 제한값 이상이 된 경우에는 피시험 디바이스에 인가하는 직류 전압을 제한하는 클램프 회로를 생각할 수 있다(예를 들면, 특허문헌 1 참조).
피시험 디바이스에 흐르는 직류 전류는, 예를 들면, 전원 전력을 공급하는 앰프와 피시험 디바이스의 입력단 사이에 마련된 저항의 양단에서의 강하 전압으로부터 검출할 수 있다. 따라서, 저항의 앰프측의 일단에서의 접지 전위에 대한 제1 전압과, 저항의 타단에서의 접지 전위에 대한 전압에 제한값에 따른 전압을 가산한 제2 전압의 대소관계를 검출함으로써 직류 전류가 제한값보다 큰 값인지의 여부를 검출할 수 있다.
예를 들면, 제1 전압을 소정의 분압 저항으로 분압한 것과, 제2 전압을 동일한 분압비의 분압 저항으로 분압한 것을 차동 앰프에 입력함으로써 직류 전류가 제한값보다 큰 값인지의 여부를 검출할 수 있다. 또한 차동 앰프의 출력에 따라 직류 전류를 제한함으로써 피시험 디바이스에 과대한 직류 전류가 흐르는 것을 방지할 수 있다.
[특허문헌 1] 일본특허공개 2002-277505호 공보
그러나, 피시험 디바이스에 고전압을 인가한 경우에는, 상기 서술한 바와 같이, 접지 전위를 기준으로 하여 클램프 회로를 동작시키면 분압 저항에 인가되는 전압은 고전압이 된다. 그러므로, 제1 전압에 대응하는 분압 저항의 분압비와 제2 전압에 대응하는 분압 저항의 분압비 사이에 오차가 발생한 경우, CMR 오차가 커져 클램프의 정밀도가 열화되는 것을 생각할 수 있다.
따라서, 본 발명의 일측면에 있어서는, 상기의 과제를 해결할 측정 회로 및 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에 있어서의 독립항에 기재된 특징을 조합함으로써 달성된다. 또한, 종속항은 본 발명의 추가적인 유리한 구체예를 규정한다.
상기 과제를 해결하기 위해, 본 명세서에 포함되는 이노베이션에 관련된 제1 측면에 따른 측정 회로의 일례에 의하면, 피시험 디바이스에 직류 전압을 인가하여, 상기 피시험 디바이스에 흐르는 직류 전류를 측정하는 측정 회로로서, 입력 전압에 따라 상기 직류 전압을 생성하여, 상기 피시험 디바이스에 인가하는 주(主)증폭부와, 상기 주증폭부의 출력단과 상기 피시험 디바이스의 입력단 사이에 직렬로 마련된 직렬 저항과, 상기 주증폭부가 출력하는 상기 직류 전류의 전류값을 제한하는 클램프 회로를 구비하고, 상기 클램프 회로는, 상기 주증폭부가 출력하는 상기 직류 전압을 받아, 상기 직류 전압에 대해 상기 직류 전류의 제한값에 따른 전압 차를 갖는 제1 제한 전압을 출력하는 제1 제한 전압 출력부와, 상기 제1 제한 전압과 상기 직렬 저항의 양단에서의 강하 전압에 기초하여 상기 주증폭부가 출력하는 상기 직류 전류를 제한하는 제1 클램프부를 갖는 측정 회로를 제공한다.
또한, 본 명세서에 포함되는 이노베이션에 관련된 제2 측면에 따른 측정 회로의 일례에 의하면, 피시험 디바이스에 직류 전압을 인가하여, 상기 피시험 디바이스에 흐르는 직류 전류를 측정하는 측정 회로로서, 입력 전압에 따라 상기 직류 전압을 생성하여, 상기 피시험 디바이스에 인가하는 주증폭부와, 상기 주증폭부의 출력단과 상기 피시험 디바이스의 입력단 사이에 직렬로 마련된 직렬 저항과, 상기 주증폭부가 출력하는 상기 직류 전류의 전류값을 제한하는 클램프 회로와, 상기 입력 전압을 분지(分枝)하여 받아, 상기 클램프 회로에 입력하는 버퍼를 구비하고, 상기 클램프 회로는, 상기 주증폭부가 출력하는 상기 직류 전압을 받아, 상기 버퍼가 입력하는 상기 입력 전압에 대해, 상기 직류 전류의 제한값에 따른 전압 차를 갖는 제1 제한 전압을 출력하는 제1 제한 전압 출력부와, 상기 제1 제한 전압과 상기 직렬 저항의 양단에서의 강하 전압에 기초하여 상기 주증폭부가 출력하는 상기 직류 전류를 제한하는 제1 클램프부를 갖는 측정 회로를 제공한다.
또한, 본 명세서에 포함되는 이노베이션에 관련된 제3 측면에 따른 시험 장치의 일례에 의하면, 피시험 디바이스를 시험하는 시험 장치로서, 상기 피시험 디바이스에 직류 전압을 공급하여, 상기 피시험 디바이스에 흐르는 직류 전류를 측정하는 측정 회로와, 상기 측정 회로가 측정한 상기 직류 전류에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정부를 구비하고, 상기 측정 회로는, 입력 전압에 따라 상기 직류 전압을 생성하여, 상기 피시험 디바이스에 인가하는 주증폭부와, 상기 주증폭부의 출력단과 상기 피시험 디바이스의 입력단 사이에 직렬로 마련된 직렬 저항과, 상기 주증폭부가 출력하는 상기 직류 전류의 전류값을 제한하는 클램프 회로를 가지고, 상기 클램프 회로는, 상기 주증폭부가 출력하는 상기 직류 전압을 받아, 상기 직류 전압에 대해 상기 직류 전류의 제한값에 따른 전압 차를 갖는 제1 제한 전압을 출력하는 제1 제한 전압 출력부와, 상기 제1 제한 전압과 상기 직렬 저항의 양단에서의 강하 전압에 기초하여 상기 주증폭부가 출력하는 상기 직류 전류를 제한하는 제1 클램프부를 포함하는 시험 장치를 제공한다.
또한, 본 명세서에 포함되는 이노베이션에 관련된 제4 측면에 따른 시험 장치의 일례에 의하면, 피시험 디바이스를 시험하는 시험 장치로서, 상기 피시험 디바이스에 직류 전압을 공급하여, 상기 피시험 디바이스에 흐르는 직류 전류를 측정하는 측정 회로와, 상기 측정 회로가 측정한 상기 직류 전류에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정부를 구비하고, 상기 측정 회로는, 입력 전압에 따라 상기 직류 전압을 생성하여, 상기 피시험 디바이스에 인가하는 주증폭부와, 상기 주증폭부의 출력단과 상기 피시험 디바이스의 입력단 사이에 직렬로 마련된 직렬 저항과, 상기 주증폭부가 출력하는 상기 직류 전류의 전류값을 제한하는 클램프 회로와, 상기 입력 전압을 분지하여 받아, 상기 클램프 회로에 입력하는 버퍼를 가지고, 상기 클램프 회로는, 상기 주증폭부가 출력하는 상기 직류 전압을 받아, 상기 버퍼가 입력하는 상기 입력 전압에 대해, 상기 직류 전류의 제한값에 따른 전압 차를 갖는 제1 제한 전압을 출력하는 제1 제한 전압 출력부와, 상기 제1 제한 전압과 상기 직렬 저항의 양단에서의 강하 전압에 기초하여 상기 주증폭부가 출력하는 상기 직류 전류를 제한하는 제1 클램프부를 포함하는 시험 장치를 제공한다.
또한, 상기 발명의 개요는, 본 발명에 필요한 특징 전부를 열거한 것이 아니며 이들 특징군의 서브콤비네이션 또한 발명이 될 수 있다.
도 1은 본 발명의 일실시 형태와 관련된 측정 회로(100)의 구성의 일례를 나타내는 도면이다.
도 2는 측정 회로(100)의 구성의 다른 예를 나타내는 도면이다.
도 3은 측정 회로(100)의 구성의 다른 예를 나타내는 도면이다.
도 4는 본 발명의 일실시 형태와 관련된 시험 장치(200)의 구성의 일례를 나타내는 도면이다.
<부호의 설명>
10 전압값 제어부 12 저항
14 직렬 저항 16 전류 검출부
18 전류 측정부 20 주증폭부
22 차동 증폭부 24 메인 앰프
26 바이패스 콘덴서 30 클램프 장치
40 제1 클램프 회로 42 제1 제한 전압 출력부
46,66 제1 저항 48,68 제2 저항
50,70 제3 저항 52,72 제4 저항
54 제1 비교부 56 제1 다이오드
58 제1 클램프부 60 제2 클램프 회로
62 제2 제한 전압 출력부 74 제2 비교부
76 제2 다이오드 78 제2 클램프부
80 버퍼 100 측정 회로
110 판정부 120 패턴 입력부
200 시험 장치 300 피시험 디바이스
이하, 발명의 실시 형태를 통해 본 발명의 일 측면을 설명하지만, 이하의 실시 형태는 청구의 범위와 관련된 발명을 한정하는 것이 아니며, 또한 실시 형태에 나타난 특징의 조합이 전부 발명의 해결수단에 필수적이라고는 할 수 없다.
도 1은 본 발명의 일실시 형태와 관련된 측정 회로(100)의 구성의 일례를 나타내는 도면이다. 측정 회로(100)는, 피시험 디바이스(300)에 소정의 직류 전압을 인가하여, 피시험 디바이스(300)에 흐르는 직류 전류를 측정하는 전압 인가 전류 측정 회로로서, 전압값 제어부(10), 저항(12), 주증폭부(20), 직렬 저항(14), 전류 검출부(16), 전류 측정부(18), 클램프 장치(30), 및 바이패스 콘덴서(26)를 구비한다.
전압값 제어부(10)는 피시험 디바이스(300)에 인가하는 전압을 제어한다. 예를 들면, 전압값 제어부(10)는 디지털 아날로그 컨버터로서, 주어지는 디지털 값에 따른 입력 전압을 출력한다.
주증폭부(20)는 저항(12)을 통해 입력 전압을 받는다. 또한, 주증폭부(20)는 당해 입력 전압에 따른 직류 전압을 생성하여 피시험 디바이스(300)에 인가한다. 주증폭부(20)는 차동 증폭부(22) 및 메인 앰프(24)를 갖는다. 차동 증폭부(22)는 피시험 디바이스(300)의 입력단에서의 직류 전압이 귀환 되어, 당해 직류 전압과 입력 전압의 차분에 따른 전압을 출력한다. 메인 앰프(24)는 차동 증폭부(22)가 출 력하는 전압을 소정의 증폭률로 증폭하여 출력한다. 이렇게 구성함으로써 피시험 디바이스(300)에 인가되는 직류 전압을, 전압값 제어부(10)로부터의 입력 전압에 따른 소정의 전압값으로 유지할 수 있다.
전류 검출부(16)는, 주증폭부(20)로부터 피시험 디바이스(300)에 공급되는 직류 전류의 전류값을 검출하여 당해 전류값에 따른 검출 전압을 출력한다. 예를 들면, 전류 검출부(16)는, 주증폭부(20)의 출력단과 피시험 디바이스(300)의 입력단 사이에 직렬로 마련된 저항이어도 된다. 전류 측정부(18)는, 전류 검출부(16)로부터 주어지는 검출 전압에 기초하여 피시험 디바이스(300)에 공급되는 직류 전류의 전류값을 측정한다. 예를 들면, 전류 측정부(18)는 전류 검출부(16)의 저항의 양단에서의 각각의 전압을 받는 차동 증폭기이어도 된다.
바이패스 콘덴서(26)는 피시험 디바이스(300)의 입력단과 접지 전위 사이에 마련된다. 바이패스 콘덴서(26)는 피시험 디바이스(300)의 입력단에서의 급격한 전원 전압 또는 전류의 변동을 보상한다.
직렬 저항(14)은, 주증폭부(20)의 출력단과 피시험 디바이스(300)의 입력단 사이에 직렬로 마련된다. 예를 들면, 직렬 저항(14)은 주증폭부(20)의 출력단과 전류 검출부(16)의 입력단 사이에 직렬로 마련되어도 된다.
클램프 장치(30)는 주증폭부(20)가 출력하는 직류 전류의 전류값을 제한한다. 예를 들면 클램프 장치(30)는, 적어도 피시험 디바이스(300)에 흐르는 것이 허용되는 전류 범위 내로 당해 직류 전류의 전류값을 제한한다. 이에 따라 피시험 디바이스(300)에 과대한 전류가 흐르는 것을 방지해, 피시험 디바이스(300)에 문제가 생기는 것을 저감할 수 있다.
본 예에 있어서 클램프 장치(30)는 제1 클램프 회로(40) 및 제2 클램프 회로(60)를 갖는다. 제1 클램프 회로(40)는 피시험 디바이스(300)에 흐르는 직류 전류의 상한을 규정한다. 또한 제2 클램프 회로(60)는 피시험 디바이스(300)에 흐르는 직류 전류의 하한을 규정한다.
제1 클램프 회로(40)는 제1 제한 전압 출력부(42), 제1 저항(46), 제2 저항(48), 제3 저항(50), 제4 저항(52), 및 제1 클램프부(58)를 갖는다. 제1 제한 전압 출력부(42)는 예를 들면 디지털 아날로그 컨버터로서, 주어지는 디지털 값에 따른 전압을 출력해도 된다.
제1 제한 전압 출력부(42)는, 피시험 디바이스(300)에 흐르는 직류 전류의 상한값을 규정한다. 본 예에 있어서, 제1 제한 전압 출력부(42)는 직류 전류의 상한값에 따른 제1 제한 전압을 출력한다. 또한 제1 제한 전압 출력부(42)는 주증폭부(20)가 출력하는 직류 전압을 기준으로 하여 제1 제한 전압을 출력한다. 즉, 제1 제한 전압 출력부(42)는, 주증폭부(20)가 출력하는 직류 전압을 받아, 당해 직류 전압에 대해 직류 전류의 상한값에 따른 전압 차를 갖는 제1 제한 전압을 출력한다. 예를 들면, 주증폭부(20)가 출력하는 직류 전압을 V1이라 하고 직류 전류의 상한값에 따른 전압을 Vc라 하면, 제1 제한 전압 출력부(42)가 출력하는 제1 제한 전압은 V1+Vc이다.
제1 클램프부(58)는. 제1 제한 전압과 직렬 저항(14)의 양단에서의 강하 전압에 기초하여 주증폭부(20)가 출력하는 직류 전류를 제한한다. 본 예에 있어서 제 1 클램프부(58)는 제1 비교부(54) 및 제1 다이오드(56)를 갖는다.
제1 비교부(54)는, 강하 전압과 제1 제한 전압에 따른 전압과의 비교 결과에 기초하는 제1 비교 결과 전압을 출력하는 제1 비교부 차분을 증폭시켜 출력한다. 본 예에 있어서 제1 비교부(54)는, 제1 및 제2의 입력 단자를 가지고, 제1 입력 단자 및 제2 입력 단자에 입력되는 전압의 차에 따른 제1 비교 결과 전압을 출력하는 차동 증폭기이다. 또한, 제1 제한 전압에 따른 전압이란, 직렬 저항(14)의 피시험 디바이스(300)측의 일단에서의 전압 V2과 제1 제한 전압을, 제2 저항(48) 및 제3 저항(50)으로 분압한 전압이다.
제2 저항(48)은, 직렬 저항(14)의 피시험 디바이스(300)측의 일단과 제1 비교부(54)의 제2 입력 단자를 접속한다. 제3 저항(50)은 제1 제한 전압 출력부(42)의 출력단과 제2 저항(48) 및 제2 입력 단자의 접속점을 접속한다. 제3 저항(50)의 저항값은 제2 저항(48)의 저항값에 대해 충분히 큰 것이 바람직하다. 예를 들면, 제2 저항(48)의 저항값은 5kΩ 정도, 제3 저항(50)의 저항값은 200kΩ 정도일 수 있다. 이 경우, 직렬 저항(14)에서의 강하 전압을 Vf라 하면, 제1 비교부(54)의 제2 입력 단자에 인가되는 전압은, (200kΩ×(V1-Vf)+5kΩ×(V1+Vc))/(200kΩ+5kΩ=V1+(5kΩ×Vc-200kΩ×Vf)/205kΩ가 된다.
또한, 제1 저항(46)은, 직렬 저항(14)의 주증폭부(20)측의 일단과 제1 비교부(54)의 제1 입력 단자를 접속한다. 제4 저항(52)은, 제1 저항(46)의 제1 비교부(54)측의 일단과, 직렬 저항(14)의 주증폭부(20)측의 일단 사이에 마련된다. 여기서, 제1 저항(46)의 저항값은 제2 저항(48)의 저항값과 동일하고, 제4 저항(52) 의 저항값은 제3 저항(50)의 저항값과 실질적으로 동일한 것이 바람직하다. 즉, 제1 비교부(54)의 제1 입력 단자에 인가되는 전압은, 직렬 저항(14)의 주증폭부(20)측의 일단의 전압 V1이 입력된다. 그러므로, 제1 비교부(54)는, 제1 입력 단자에 인가되는 전압 V1와 제2 입력 단자에 입력되는 전압 V1+(5kΩ×Vc-200kΩ×Vf)/205kΩ의 차분 (5kΩ×Vc-200kΩ×Vf)/205kΩ을 증폭시켜 출력한다. 즉, 제1 비교부(54)는, 제2 저항(48) 및 제3 저항(50)의 저항값에 따라 가중된 Vc와 Vf의 대소관계에 따른 전압을 출력한다.
제1 다이오드(56)는, 제1 비교 결과 전압에 기초하여 주증폭부(20)에 입력되는 입력 전압을 제한함으로써 주증폭부(20)가 출력하는 직류 전류를 제한한다. 본 예에 있어서 제1 다이오드(56)는, 제1 비교부(54)의 출력단에 캐소드가 접속되고 주증폭부(20)의 입력단에 애노드가 접속된다. 또한, 제1 비교부(54)는, (5kΩ×Vc-200kΩ×Vf)가 부(負)인 경우, 즉 피시험 디바이스(300)에 흐르는 직류 전류가 상한값보다 큰 경우, 제1 다이오드(56)를 온 상태로 하는 제1 비교 결과 전압을 출력한다. 이에 따라 저항(12)에서의 강하 전압이 증가해 주증폭부(20)로의 입력 전압이 제한된다. 따라서, 피시험 디바이스(300)에 흐르는 직류 전류가 상한값보다 작아지도록 제한된다. 또한 제1 비교부(54)는, (5kΩ×Vc-200kΩ×Vf)가 정(正)인 경우, 즉 피시험 디바이스(300)에 흐르는 직류 전류가 상한값보다 작은 경우, 제1 다이오드(56)를 오프 상태로 하는 제1 비교 결과 전압을 출력한다. 이렇게 구성함으로써 피시험 디바이스(300)에 흐르는 직류 전류를 소정의 상한값 이하로 할 수 있다.
또한 상기 서술한 바와 같이, 제2 클램프 회로(60)는, 피시험 디바이스(300)에 흐르는 직류 전류가 소정의 하한값 이상되도록 주증폭부(20)의 입력 전압을 제어한다. 제2 클램프 회로(60)는, 제2 제한 전압 출력부(62), 제1 저항(66), 제2 저항(68), 제3 저항(70), 제4 저항(72), 및 제2 클램프부(78)를 갖는다. 제2 제한 전압 출력부(62)는, 예를 들면, 디지털 아날로그 컨버터로서, 주어지는 디지털 값에 따른 전압을 출력해도 된다.
제2 제한 전압 출력부(62)는 피시험 디바이스(300)에 흐르는 직류 전류의 하한값을 규정한다. 본 예에 있어서, 제2 제한 전압 출력부(62)는 직류 전류의 하한값에 따른 제2 제한 전압을 출력한다. 또한 제2 제한 전압 출력부(62)는, 주증폭부(20)가 출력하는 직류 전압을 기준으로 하여 제2 제한 전압을 출력한다. 즉, 제2 제한 전압 출력부(62)는, 주증폭부(20)가 출력하는 직류 전압을 받아, 당해 직류 전압에 대해 직류 전류의 하한값에 따른 전압 차를 갖는 제2 제한 전압을 출력한다. 예를 들면, 주증폭부(20)가 출력하는 직류 전압을 V1이라 하고, 직류 전류의 상한값에 따른 전압을 Vc라 하면, 제2 제한 전압 출력부(62)가 출력하는 제2 제한 전압은 V1-Vc이다.
제2 클램프부(78)는, 제2 제한 전압과 직렬 저항(14)의 양단에서의 강하 전압에 기초하여 주증폭부(20)가 출력하는 직류 전류를 제한한다. 본 예에 있어서 제2 클램프부(78)는, 제2 비교부(74) 및 제2 다이오드(76)를 갖는다.
제2 비교부(74)는, 제1 비교부(54)와 실질적으로 동일한 특성을 갖는 차동 회로여도 된다. 제2 비교부(74)의 제1 입력 단자는 제1 저항(66) 및 제4 저항(72) 의 접속점에 접속된다. 또한 제2 비교부(74)의 제2 입력 단자는 제2 저항(68) 및 제3 저항(70)의 접속점에 접속된다. 또한 제2 다이오드(76)는, 제2 비교부(74)의 출력단에 애노드가 접속되고 주증폭부(20)의 입력단에 캐소드가 접속된다. 제2 다이오드(76)는, 제2 비교부(74)가 출력하는 제2 비교 결과 전압에 기초하여 주증폭부(20)로의 입력 전압의 하한을 제한함으로써 피시험 디바이스(300)에 흐르는 직류 전류의 하한을 제한한다.
제1 저항(66), 제2 저항(68), 제3 저항(70), 및 제4 저항(72)은, 제1 클램프 회로(40)에서의 제1 저항(46), 제2 저항(48), 제3 저항(50) 및 제4 저항(52)과 동일한 저항이므로, 동일한 접속이 이루어져도 된다.
이렇게 구성함으로써, 제2 비교부(74)는, 직렬 저항(14)에서의 강하 전압이 제2 제한 전압보다 작은 경우에 제2 다이오드(76)를 온 상태로 하는 제2 비교 결과 전압을 출력하고, 당해 강하 전압이 제2 제한 전압보다 큰 경우에 제2 다이오드(76)를 오프 상태로 하는 제2 비교 결과 전압을 출력한다. 이렇게 구성함으로써 피시험 디바이스(300)에 흐르는 직류 전류를 소정의 하한값 이상으로 할 수 있다.
또한, 본 예에서의 클램프 장치(30)는 주증폭부(20)가 출력하는 직류 전압 V1을 기준으로 하여 동작한다. 따라서, 제1 저항(46, 66), 제2 저항(48, 68), 제3 저항(50, 70) 및 제4 저항(52, 72)에 인가되는 전압을 작게 할 수 있다. 이 때문에, 이들 저항의 저항값 불균일로 인해 발생하는 CMR 오차를 저감시킬 수 있다. 특히, 주증폭부(20)가 출력하는 직류 전압 V1이 고전압인 경우에 그 효과는 더욱 현저해진다.
또한, 클램프 장치(30)가 접지 전위를 기준으로 하여 동작하는 경우, 클램프 장치(30)에는 주증폭부(20)가 출력하는 직류 전압에 따른 고압의 전원 전압을 공급할 필요가 있다. 그러나 본 예에서의 클램프 장치(30)는, 주증폭부(20)가 출력하는 직류 전압을 기준으로 하여 동작하므로, 고압의 전원 전압을 공급하지 않아도 된다. 예를 들면 +Vc부터 -Vc의 범위에서 동작할 수 있는 전원 전압을 공급하면 된다.
도 2는 측정 회로(100)의 구성의 다른 예를 나타내는 도면이다. 본 예에서의 측정 회로(100)는, 도 1에서 설명한 측정 회로(100)의 구성에 대해 제4 저항(52, 72)을 갖지 않는다는 점이 상이하다. 또한, 본 예에서의 제3 저항(50)은, 제1 저항(46) 및 제1 비교부(54)의 접속점과, 제1 제한 전압 출력부(42)의 출력단 사이에 마련된다. 마찬가지로, 제3 저항(70)은 제1 저항(66) 및 제2 비교부(74)의 접속점과, 제2 제한 전압 출력부(62)의 출력단 사이에 마련된다. 다른 구성에 대해서는, 도 1에 있어서 동일한 부호를 붙인 구성요소와 동일하다.
도 1에 있어서, 직렬로 접속된 제1 저항(46, 66) 및 제4 저항(52, 72)의 양단에는, 동시에 주증폭부(20)가 출력하는 직류 전압 V1이 인가된다. 따라서, 도 2에 나타내는 바와 같이 측정 회로(100)에 있어서 제4 저항(52, 72)을 생략한 경우에도 도 1에서 설명한 측정 회로(100)와 동일한 동작이 된다. 본 예에 있어서는, 제3 저항(50, 70)의 접속처를 변경했으므로, 제1 제한 전압 출력부(42) 및 제2 제한 전압 출력부(62)의 출력전압의 극성도 변경된다. 예를 들면, 제1 제한 전압 출력부(42)의 출력전압을 V1-Vc로 해도 되고, 제2 제한 전압 출력부(62)의 출력전압 을 V1+Vc로 해도 된다.
도 3은 측정 회로(100)의 구성의 다른 예를 나타내는 도면이다. 본 예에서의 측정 회로(100)는, 도 1에서 설명한 측정 회로(100)의 구성에 대해 버퍼(80)를 추가로 구비한다. 다른 구성요소는, 도 1에 있어서 동일한 부호를 붙인 구성요소와 동일한 기능 및 구성을 가져도 된다.
버퍼(80)는 주증폭부(20)에 입력되는 입력 전압을 분지하여 받아, 클램프 장치(30)에 입력한다. 본 예에 있어서 버퍼(80)는, 저항(12)과 주증폭부(20)의 입력단의 접속점으로부터 입력 전압을 분지하여 받는다.
또한, 도 1에서의 제1 제한 전압 출력부(42) 및 제2 제한 전압 출력부(62)는, 주증폭부(20)가 출력하는 직류 전압을 기준으로 하여 동작했지만, 본 예에서의 제1 제한 전압 출력부(42) 및 제2 제한 전압 출력부(62)는, 버퍼(80)가 출력하는 입력 전압을 기준으로 하여 동작한다.
또한, 도 1에서의 제4 저항(52, 72)의 일단에는 주증폭부(20)가 출력하는 직류 전압이 인가되었지만, 본 예에서의 제4 저항(52, 72)의 당해 일단에는 버퍼(80)가 출력하는 입력 전압이 인가된다.
주증폭부(20)에서의 증폭률이, 예를 들면 1배인 경우, 이러한 구성에 의해도, 도 1에서 설명한 측정 회로(100)와 마찬가지의 효과를 나타낼 수 있다. 단, 주증폭부(20)에서의 증폭률은 1배에 한정되지 않는다.
도 4는 본 발명의 일실시 형태와 관련된 시험 장치(200)의 구성의 일례를 나타내는 도면이다. 시험 장치(200)는, 반도체 회로 등의 피시험 디바이스(300)를 시 험하는 장치로서, 측정 회로(100), 패턴 입력부(120), 및 판정부(110)를 구비한다.
측정 회로(100)는 도 1~도 3에서 설명한 측정 회로(100)와 동일한 회로이다. 즉, 측정 회로(100)는 피시험 디바이스(300)에 전원 전력을 공급하면서 피시험 디바이스(300)의 전압 인가 전류 측정을 행한다.
판정부(110)는, 측정 회로(100)에서의 측정 결과에 기초하여 피시험 디바이스(300)의 양부를 판정한다. 예를 들면 판정부(110)는, 도 1에서 설명한 전류 측정부(18)가 측정한 직류 전류의 전류값이 소정의 범위 내인지의 여부에 기초하여 피시험 디바이스(300)의 양부를 판정해도 된다.
또한 피시험 디바이스(300)가 정지해 있을 때 직류 시험을 행한 경우, 측정 회로(100)는 패턴 입력부(120)가 시험 패턴을 입력하지 않는 상태에서 측정해도 된다. 또한, 피시험 디바이스(300)의 동작시에서의 직류 시험을 행한 경우, 측정 회로(100)는, 패턴 입력부(120)가 시험 패턴을 입력하고 있는 상태에서 측정해도 된다.
패턴 입력부(120)는, 예를 들면 피시험 디바이스(300)에 포함되는 소정의 논리 회로의 상태를 순차적으로 변화시키는 시험 패턴을, 피시험 디바이스(300)에 입력해도 된다. 이 경우, 당해 논리 회로가 정상인지의 여부를 검출할 수 있다. 또한 패턴 입력부(120)는, 피시험 디바이스(300)에 포함되는 복수의 논리 회로를 차례로 동작시키는 시험 패턴을 피시험 디바이스에 입력해도 된다. 이 경우, 피시험 디바이스(300)에서의 불량 개소를 특정할 수 있다.
이상, 본 발명의 일 측면을 실시 형태를 이용하여 설명했지만, 본 발명의 기 술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 가할 수 있음이 당업자에게 분명하다. 이와 같은 변형 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있음이 청구의 범위의 기재로부터 분명하다.

Claims (9)

  1. 피시험 디바이스에 직류 전압을 인가하여, 상기 피시험 디바이스에 흐르는 직류 전류를 측정하는 측정 회로로서,
    입력 전압에 따라 상기 직류 전압을 생성하여, 상기 피시험 디바이스에 인가하는 주증폭부와,
    상기 주증폭부의 출력단과 상기 피시험 디바이스의 입력단 사이에 직렬로 마련된 직렬 저항과,
    상기 주증폭부가 출력하는 상기 직류 전류의 전류값을 제한하는 클램프 회로,
    를 구비하고,
    상기 클램프 회로는,
    상기 주증폭부가 출력하는 상기 직류 전압을 받아, 상기 직류 전압에 대해 상기 직류 전류의 제한값에 따른 전압 차를 갖는 제1 제한 전압을 출력하는 제1 제한 전압 출력부와,
    상기 제1 제한 전압과, 상기 직렬 저항의 양단에서의 강하 전압에 기초하여 상기 주증폭부가 출력하는 상기 직류 전류를 제한하는 제1 클램프부,
    를 갖는 측정 회로.
  2. 제1항에 있어서,
    상기 제1 클램프부는,
    상기 강하 전압과, 상기 제1 제한 전압에 따른 전압과의 비교 결과에 기초하는 제1 비교 결과 전압을 출력하는 제1 비교부와,
    상기 제1 비교 결과 전압에 기초하여 상기 입력 전압을 제한함으로써 상기 직류 전류를 제한하는 제1 다이오드,
    를 갖는 측정 회로.
  3. 제2항에 있어서,
    상기 제1 제한 전압 출력부는, 상기 직류 전류의 상한값에 따른 상기 제1 제한 전압을 출력하고,
    상기 제1 다이오드는, 상기 제1 비교부의 출력단에 캐소드가 접속되고, 상기 주증폭부의 입력단에 애노드가 접속되며,
    상기 제1 비교부는, 상기 강하 전압이 상기 제1 제한 전압에 따른 전압보다 큰 경우에 상기 제1 다이오드를 온 상태로 하는 상기 제1 비교 결과 전압을 출력하고, 상기 강하 전압이 상기 제1 제한 전압에 따른 전압보다 작은 경우에 상기 제1 다이오드를 오프 상태로 하는 상기 제1 비교 결과 전압을 출력하는
    측정 회로.
  4. 제3항에 있어서,
    상기 제1 비교부는, 제1 및 제2의 입력 단자를 갖고, 상기 제1 입력 단자 및 상기 제2 입력 단자에 입력되는 전압의 차에 따른 상기 제1 비교 결과 전압을 출력하는 차동 회로이고,
    상기 제1 클램프부는,
    상기 직렬 저항의 상기 주증폭부 측의 일단과, 상기 제1 비교부의 상기 제1 입력 단자를 접속하는 제1 저항과,
    상기 직렬 저항의 상기 피시험 디바이스 측의 일단과, 상기 제1 비교부의 상기 제2 입력 단자를 접속하고, 상기 제1 저항과 저항값이 실질적으로 동일한 제2 저항과,
    상기 제1 제한 전압 출력부의 출력단과, 상기 제2 저항 및 상기 제2 입력 단자의 접속점을 접속하여, 상기 제2 저항보다 저항값이 큰 제3 저항
    을 추가로 갖는 측정 회로.
  5. 제4항에 있어서,
    상기 제1 클램프부는, 상기 제1 저항의 상기 제1 비교부 측의 일단과, 상기 직렬 저항의 상기 주증폭부 측의 일단 사이에 마련되고, 상기 제 3저항과 저항값이 실질적으로 동일한 제4 저항을 추가로 갖는 측정 회로.
  6. 제4항에 있어서,
    상기 주증폭부가 출력하는 상기 직류 전압을 받아, 상기 직류 전압에 대해 상기 직류 전류의 하한값에 따른 전압 차를 갖는 제2 제한 전압을 출력하는 제2 제 한 전압 출력부와,
    상기 제2 제한 전압과, 상기 직렬 저항의 양단에서의 강하 전압에 기초하여 상기 주증폭부가 출력하는 상기 직류 전류의 하한을 제한하는 제2 클램프부,
    를 추가로 구비하고,
    상기 제2 클램프부는,
    상기 강하 전압과, 상기 제2 제한 전압에 따른 전압과의 비교 결과에 기초하는 제2 비교 결과 전압을 출력하는 제2 비교부와,
    상기 제2 비교부의 출력단에 애노드가 접속되고, 상기 주증폭부의 입력단에 캐소드가 접속되며, 상기 제2 비교 결과 전압에 기초하여 상기 입력 전압의 하한을 제한함으로써 상기 직류 전류의 하한을 제한하는 제2 다이오드,
    를 가지고,
    상기 제2 비교부는, 상기 강하 전압이 상기 제2 제한 전압에 따른 전압보다 작은 경우에 상기 제2 다이오드를 온 상태로 하는 상기 제2 비교 결과 전압을 출력하고, 상기 강하 전압이 상기 제2 제한 전압에 따른 전압보다 큰 경우에 상기 제2 다이오드를 오프 상태로 하는 상기 제2 비교 결과 전압을 출력하는 측정 회로.
  7. 피시험 디바이스에 직류 전압을 인가하여, 상기 피시험 디바이스에 흐르는 직류 전류를 측정하는 측정 회로로서,
    입력 전압에 따라 상기 직류 전압을 생성하여, 상기 피시험 디바이스에 인가하는 주증폭부와,
    상기 주증폭부의 출력단과 상기 피시험 디바이스의 입력단 사이에 직렬로 마련된 직렬 저항과,
    상기 주증폭부가 출력하는 상기 직류 전류의 전류값을 제한하는 클램프 회로와,
    상기 입력 전압을 분지하여 받아, 상기 클램프 회로에 입력하는 버퍼,
    를 구비하고,
    상기 클램프 회로는,
    상기 주증폭부가 출력하는 상기 직류 전압을 받아, 상기 버퍼가 입력하는 상기 입력 전압에 대해, 상기 직류 전류의 제한값에 따른 전압 차를 갖는 제1 제한 전압을 출력하는 제1 제한 전압 출력부와,
    상기 제1 제한 전압과, 상기 직렬 저항의 양단에서의 강하 전압에 기초하여 상기 주증폭부가 출력하는 상기 직류 전류를 제한하는 제1 클램프부,
    를 갖는 측정 회로.
  8. 피시험 디바이스를 시험하는 시험 장치로서,
    상기 피시험 디바이스에 직류 전압을 공급하여, 상기 피시험 디바이스에 흐르는 직류 전류를 측정하는 측정 회로와,
    상기 측정 회로가 측정한 상기 직류 전류에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정부,
    를 구비하고,
    상기 측정 회로는,
    입력 전압에 따라 상기 직류 전압을 생성하여, 상기 피시험 디바이스에 인가하는 주증폭부와,
    상기 주증폭부의 출력단과 상기 피시험 디바이스의 입력단 사이에 직렬로 마련된 직렬 저항과,
    상기 주증폭부가 출력하는 상기 직류 전류의 전류값을 제한하는 클램프 회로,
    를 가지고,
    상기 클램프 회로는,
    상기 주증폭부가 출력하는 상기 직류 전압을 받아, 상기 직류 전압에 대해 상기 직류 전류의 제한값에 따른 전압 차를 갖는 제1 제한 전압을 출력하는 제1 제한 전압 출력부와,
    상기 제1 제한 전압과, 상기 직렬 저항의 양단에서의 강하 전압에 기초하여 상기 주증폭부가 출력하는 상기 직류 전류를 제한하는 제1 클램프부,
    를 포함하는 시험 장치.
  9. 피시험 디바이스를 시험하는 시험 장치로서,
    상기 피시험 디바이스에 직류 전압을 공급하여, 상기 피시험 디바이스에 흐르는 직류 전류를 측정하는 측정 회로와,
    상기 측정 회로가 측정한 상기 직류 전류에 기초하여 상기 피시험 디바이스 의 양부를 판정하는 판정부,
    를 구비하고,
    상기 측정 회로는,
    입력 전압에 따라 상기 직류 전압을 생성하여, 상기 피시험 디바이스에 인가하는 주증폭부와,
    상기 주증폭부의 출력단과 상기 피시험 디바이스의 입력단 사이에 직렬로 마련된 직렬 저항과,
    상기 주증폭부가 출력하는 상기 직류 전류의 전류값을 제한하는 클램프 회로와,
    상기 입력 전압을 분지하여 받아, 상기 클램프 회로에 입력하는 버퍼,
    를 가지고,
    상기 클램프 회로는,
    상기 주증폭부가 출력하는 상기 직류 전압을 받아, 상기 버퍼가 입력하는 상기 입력 전압에 대해, 상기 직류 전류의 제한값에 따른 전압 차를 갖는 제1 제한 전압을 출력하는 제1 제한 전압 출력부와,
    상기 제1 제한 전압과, 상기 직렬 저항의 양단에서의 강하 전압에 기초하여, 상기 주증폭부가 출력하는 상기 직류 전류를 제한하는 제1 클램프부,
    를 포함하는 시험 장치.
KR1020097012304A 2006-11-16 2007-11-09 측정 회로 및 시험 장치 KR101026128B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-310358 2006-11-16
JP2006310358 2006-11-16

Publications (2)

Publication Number Publication Date
KR20090084936A KR20090084936A (ko) 2009-08-05
KR101026128B1 true KR101026128B1 (ko) 2011-04-05

Family

ID=39401573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097012304A KR101026128B1 (ko) 2006-11-16 2007-11-09 측정 회로 및 시험 장치

Country Status (5)

Country Link
JP (1) JP5022377B2 (ko)
KR (1) KR101026128B1 (ko)
CN (1) CN101542304B (ko)
TW (1) TWI347446B (ko)
WO (1) WO2008059766A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5461379B2 (ja) * 2010-12-15 2014-04-02 株式会社アドバンテスト 試験装置
CN102288899B (zh) * 2011-07-18 2013-06-12 电子科技大学 一种精密恒流恒压施加测试电路
CN103926499B (zh) * 2013-12-27 2017-01-18 武汉天马微电子有限公司 一种自动检测多次编程线路的装置以及方法
JP7337723B2 (ja) 2020-02-07 2023-09-04 日置電機株式会社 電流供給回路および抵抗測定装置
US20230176110A1 (en) 2020-02-24 2023-06-08 Analog Devices, Inc. Output voltage glitch reduction in test systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1082837A (ja) 1996-09-06 1998-03-31 Advantest Corp Ｌｓｉ試験装置
JP2002277505A (ja) 2001-03-21 2002-09-25 Advantest Corp Ｄｃ特性測定用電源装置及び半導体試験装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2136473Y (zh) * 1992-07-30 1993-06-16 蔡冰 钳形测试仪

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1082837A (ja) 1996-09-06 1998-03-31 Advantest Corp Ｌｓｉ試験装置
JP2002277505A (ja) 2001-03-21 2002-09-25 Advantest Corp Ｄｃ特性測定用電源装置及び半導体試験装置

Also Published As

Publication number Publication date
WO2008059766A1 (fr) 2008-05-22
CN101542304B (zh) 2011-11-16
TW200834100A (en) 2008-08-16
JPWO2008059766A1 (ja) 2010-03-04
KR20090084936A (ko) 2009-08-05
JP5022377B2 (ja) 2012-09-12
TWI347446B (en) 2011-08-21
CN101542304A (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
US7973543B2 (en) Measurement apparatus, test apparatus and measurement method
US7521937B2 (en) Measurement circuit and test apparatus
US6255842B1 (en) Applied-voltage-based current measuring method and device
KR101026128B1 (ko) 측정 회로 및 시험 장치
US20070103174A1 (en) Direct current test apparatus
KR101024220B1 (ko) 전력 인가 회로 및 시험 장치
US8275569B2 (en) Test apparatus and diagnosis method
US7994771B2 (en) Current measurement circuit, current detection circuit and saturation prevention and recovery circuit for operational amplifier
US7446554B2 (en) Direct current measuring apparatus and limiting circuit
US7489146B2 (en) V/I source and test system incorporating the same
KR101063123B1 (ko) 전원 장치, 시험 장치 및 전원 전압 안정화 장치
US6781364B2 (en) Electron device testing apparatus having high current and low current testing features
US10944259B2 (en) System and method for over voltage protection in both positive and negative polarities
US9903905B2 (en) Semiconductor switch and method for determining a current through a semiconductor switch
JP2007178257A (ja) 計測装置
JP2009186310A (ja) クランプセンサの出力型式判別方法及び判別装置
JPS649594B2 (ko)
JP2010054493A (ja) 電圧印加電流測定装置とそれを用いた試験装置
JP2007285942A (ja) 切り替え器およびそれを用いたテストシステム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee