JP2021124436A - 電流供給回路および抵抗測定装置 - Google Patents

Abstract

【課題】電圧制限部において高電圧仕様の半導体部品の使用を回避する。【解決手段】入力抵抗３を介して入力部４ａに入力される回路グランドＧを基準とする入力電圧Ｖｉを増幅し出力部４ｃと回路グランドＧとの間に接続された負荷ＤＵＴに対して回路グランドＧを基準とする印加電圧Ｖａｐとして印加する増幅部４を有して、負荷ＤＵＴに出力電流Ｉｏを供給するように構成され、負荷ＤＵＴにおける出力部４ｃ側の第１端子ＴＭ１と回路グランドＧとの間に接続されて、印加電圧Ｖａｐを予め規定された分圧比で分圧して第１分圧電圧Ｖ１ａ（Ｖ１ｂ）を出力する第１抵抗分圧部６ａ（６ｂ）と、第１分圧電圧Ｖ１ａ（Ｖ１ｂ）を入力して設定電圧Ｖ２ａ（Ｖ２ｂ）と比較すると共に、第１分圧電圧Ｖ１ａ（Ｖ１ｂ）の絶対値が設定電圧の絶対値Ｖ２ａ（Ｖ２ｂ）を上回ったときに入力電圧Ｖｉの絶対値を減少させる電圧制限部７ａ（７ｂ）とを備えている。【選択図】図１

Description

本発明は、負荷に出力電流を供給するための出力電圧を出力する増幅部を備えると共にこの出力電圧の最高出力電圧（最大絶対値）を予め規定された所定電圧に制限する機能を備えた電流供給回路、およびこの電流供給回路を備えた抵抗測定装置に関するものである。

この種の電流供給回路として、本願出願人は下記の特許文献１に開示された定電流源を既に提案している。この提案された定電流源（電流供給回路）は、測定対象抵抗体に定電流を流すために測定対象抵抗体の抵抗値（未知）に応じて測定対象抵抗体に供給する電圧の電圧値を変化させる誤差増幅回路（増幅部）を備えると共に、誤差増幅回路の出力端子に接続されてこの出力端子から出力される出力電圧の正側の最大電圧（最大絶対値）を正側の所定電圧に制限する第１電圧制限回路（例えば、演算増幅器とダイオードとで構成された理想ダイオード回路および正側の所定電圧を出力する基準電圧生成回路を備えた回路）、および誤差増幅回路の出力端子に接続されてこの出力端子から出力される出力電圧の負側の最大電圧（最大絶対値）を負側の所定電圧に制限する第２電圧制限回路（例えば、演算増幅器とダイオードとで構成された理想ダイオード回路および負側の所定電圧を出力する基準電圧生成回路を備えた回路）を備えている。

この構成により、この定電流源では、各電圧制限回路（電圧制限部）によって誤差増幅回路の出力端子の電圧（出力電圧）を正側の所定電圧と負側の所定電圧との範囲内に制限する（出力電圧の最大絶対値を所定の範囲内に制限する）ことが可能となるため、例えば、測定対象抵抗体に過大な電圧が印加されるのを回避することができる。

特開平１１−２８１６８８号公報（第４−５頁、第１図）

ところが、上記の定電流発生回路（定電流源）には、次のような改善すべき課題が存在している。具体的には、この定電流発生回路では、測定対象抵抗体の抵抗値（未知）に応じて測定対象抵抗体に供給する電圧の電圧値を変化させる誤差増幅回路の出力端子に各電圧制限回路（電圧制限部）の演算増幅器が直接接続されて、各電圧制限回路は誤差増幅回路の出力端子から出力される出力電圧を直接的に制限する。また、この定電流発生回路では、想定される測定対象抵抗体の抵抗値が大きいときには、誤差増幅回路から測定対象抵抗体への出力電圧も高電圧となることから、正側の所定電圧および負側の所定電圧はこの高電圧よりも高い電圧に規定される。したがって、各電圧制限回路を構成する演算増幅器として、正側の耐圧が正側の所定電圧を超え、かつ負側の耐圧が負側の所定電圧を超える高耐圧（高電圧）仕様の演算増幅器（動作電圧および入力電圧が±数十Ｖ（例えば±３０Ｖ）を超える仕様の演算増幅器）を使用する必要がある。このような高耐圧仕様（高電圧仕様）の演算増幅器などの半導体部品は、低耐圧仕様（動作電圧および入力電圧が例えば±１５Ｖ以下の低電圧仕様の演算増幅器）の半導体部品と比較して、選択の幅が狭くなると共に一般的に高価なため、設計の自由度が低くなると共に低コスト化が難しいという改善すべき課題が存在している。

本発明は、かかる改善すべき課題に鑑みてなされたものであり、電圧制限部において高電圧仕様の半導体部品（高電圧仕様の演算増幅器やコンパレータなど）の使用を回避し得る電流供給回路および抵抗測定装置を提供することを主目的とする。

上記目的を達成すべく請求項１記載の電流供給回路は、入力抵抗を介して入力部に入力される回路グランドを基準とする入力電圧を増幅すると共に出力部と当該回路グランドとの間に接続された負荷に対して印加電圧を印加するための出力電圧を当該出力部から出力する増幅部を有して、前記負荷に出力電流を供給する電流供給回路であって、前記負荷における前記出力部側の第１端子と前記回路グランドとの間に接続されて、前記印加電圧を予め規定された分圧比で分圧して第１分圧電圧を出力する第１抵抗分圧部と、前記第１分圧電圧を入力して設定電圧と比較すると共に、当該第１分圧電圧の絶対値が当該設定電圧の絶対値を上回ったときに前記入力電圧の絶対値を減少させる電圧制限部とを備えている。

また、請求項２記載の電流供給回路は、請求項１記載の電流供給回路において、前記負荷における前記回路グランド側の第２端子と前記回路グランドとの間に接続されて前記出力電流を検出電圧に変換して出力する検出抵抗部を備え、前記増幅部は、前記入力部としての非反転入力端子に前記入力電圧が入力され、反転入力端子に前記検出電圧が入力され、かつ出力端子が前記出力部に接続された演算増幅器を備えている。

また、請求項３記載の電流供給回路は、請求項１記載の電流供給回路において、前記出力部と前記負荷の前記第１端子との間に接続されて前記出力電流を検出電圧に変換して出力する検出抵抗部と、前記出力部と前記回路グランドとの間に接続されて、前記増幅部が前記入力電圧を増幅して前記出力部から出力する出力電圧を予め規定された分圧比で分圧して第２分圧電圧を出力する第２抵抗分圧部と、前記第１分圧電圧および前記第２分圧電圧を入力すると共に当該２つの分圧電圧の差電圧を増幅して検出電圧として出力する差動増幅部とを備え、前記増幅部は、前記入力部としての非反転入力端子に前記入力電圧が入力され、反転入力端子に前記検出電圧が入力され、かつ出力端子が前記出力部に接続された演算増幅器を備えている。

また、請求項４記載の抵抗測定装置は、請求項１から３のいずれかに記載の電流供給回路と、前記印加電圧の電圧値および前記出力電流の電流値を測定すると共に測定した当該電圧値および当該電流値に基づいて前記負荷の抵抗値を測定する測定部とを備えている。

請求項１記載の電流供給回路および請求項４記載の抵抗測定装置によれば、増幅部の出力部と回路グランドとの間に接続された負荷に対して印加電圧を印加することで負荷に出力電流を供給可能としつつ、出力電圧を低電圧である第１分圧電圧に分圧して電圧制限部に出力する第１抵抗分圧部を備えたことにより、電圧制限部を低電圧仕様の半導体部品（低電圧仕様のコンパレータなど）で構成し得るようにでき、これによって高電圧仕様の半導体部品（高電圧仕様のコンパレータなど）の使用を回避することができる。

また、請求項２記載の電流供給回路および請求項４記載の抵抗測定装置によれば、負荷における回路グランド側の第２端子と回路グランドとの間に接続されて出力電流を検出電圧に変換して出力する検出抵抗部を備え、増幅部は、入力部としての非反転入力端子に入力電圧が入力され、反転入力端子に検出電圧が入力され、かつ出力端子が出力部に接続された演算増幅器を備えたことにより、電圧制限部での高電圧仕様の半導体部品の使用を回避しつつ、負荷に対して出力電流を正確な定電流として供給することができ、これにより、負荷の抵抗値を十分な精度で測定することができる。

また、請求項３記載の電流供給回路および請求項４記載の抵抗測定装置によれば、第１抵抗分圧部および第２抵抗分圧部を備えたことにより、電圧制限部での高電圧仕様の半導体部品の使用および差動増幅部での高電圧仕様の半導体部品の使用を共に回避しつつ、負荷に対して出力電流を定電流に近い状態で供給することができ、これにより、負荷の抵抗値を必要な精度で測定することができる。

電流供給回路１Ａおよび抵抗測定装置５０Ａの構成図である。 電流供給回路１Ａの動作を説明するための出力電圧Ｖｏの波形図である。 電流供給回路１Ｂおよび抵抗測定装置５０Ｂの構成図である。

以下、電流供給回路および抵抗測定装置の実施の形態について、添付図面を参照して説明する。

まず、電流供給回路としての電流供給回路１Ａ、および抵抗測定装置としての抵抗測定装置５０Ａの構成について、図１を参照して説明する。

最初に電流供給回路１Ａについて説明する。電流供給回路１Ａは、電圧入力端子２、入力抵抗３、増幅部４、検出抵抗部５、第１抵抗分圧部６、電圧制限部７および負荷接続端子８ａ，８ｂを備えて、電圧入力端子２に入力される基準電圧Ｖｒを増幅部４で増幅して負荷接続端子８ａ，８ｂ間に接続された負荷ＤＵＴに対して印加電圧Ｖａｐ（負荷ＤＵＴの両端間電圧）として印加することにより、負荷ＤＵＴに対して出力電流Ｉｏを供給可能に構成されている。また、この電流供給回路１Ａは、第１抵抗分圧部６および電圧制限部７を備えることで、印加電圧Ｖａｐの最高電圧（最大絶対電圧値）を予め規定された所定電圧Ｖｓに制限可能に構成されている。

具体的には、電流供給回路１Ａでは、電圧入力端子２と回路グランドＧ（電流供給回路１Ａにおける基準電位の部位）との間に基準電圧源９が接続されている。基準電圧源９は、基準電圧Ｖｒを生成すると共に、回路グランドＧの電位を基準とする電圧として電圧入力端子２に出力する。本例では一例として、基準電圧源９は、交流定電圧源として構成されて、予め規定された一定の振幅で、かつ予め規定された一定の周波数の交流定電圧（正弦波定電圧）を基準電圧Ｖｒとして生成して電圧入力端子２に出力する構成であるが、この構成に限定されるものではなく、直流定電圧源として構成されて、予め規定された一定の電圧値の直流電圧（直流定電圧）を基準電圧Ｖｒとして生成して電圧入力端子２に出力する構成を採用することもできる。また、基準電圧源９は、電流供給回路１Ａとは別体であってもよいし、電流供給回路１Ａに内蔵される構成であってもよい。

入力抵抗３は、一端が電圧入力端子２に接続され、他端が増幅部４における後述の入力部４ａに接続されている。この構成により、基準電圧源９から電圧入力端子２に出力された基準電圧Ｖｒは、入力抵抗３を介して増幅部４の入力部４ａに入力される。

増幅部４は、本例では一例として、高電圧仕様（動作電圧が±数十Ｖ（例えば±３０Ｖ）を超える高電圧であって、この動作電圧に近い高電圧の出力電圧を出力し得る仕様）の１つの演算増幅器を用いて構成されている（以下では、演算増幅器４ともいう）。これにより、本例では、演算増幅器４の非反転入力端子が増幅部４の入力部４ａとして機能して、この非反転入力端子に入力抵抗３の他端が接続されている。また、演算増幅器４の反転入力端子が増幅部４の他の入力部４ｂとして機能する。また、演算増幅器４の出力端子が、増幅部４の出力部４ｃとして機能して、負荷接続端子８ａ，８ｂのうちの一方の負荷接続端子８ａに接続されている。また、負荷接続端子８ａ，８ｂのうちの他方の負荷接続端子８ｂと回路グランドＧとの間に検出抵抗部５が接続されている。検出抵抗部５は、一定の抵抗値（既知）の抵抗で構成されて、負荷ＤＵＴに流れる出力電流Ｉｏを検出電圧Ｖｄに変換して、入力部４ｂとしての演算増幅器４の反転入力端子に出力する。

この構成により、演算増幅器４は、負荷接続端子８ａ，８ｂ間に負荷ＤＵＴが接続されている状態（つまり、負荷ＤＵＴが演算増幅器４の出力端子と反転入力端子との間に接続されて、演算増幅器４の負帰還路を構成している状態）において、反転入力端子に入力されている検出電圧Ｖｄが非反転入力端子に入力されている入力電圧Ｖｉ（常態では、基準電圧Ｖｒと同一）と一致するように、出力端子（出力部４ｃ）から出力される出力電圧Ｖｏを制御する負帰還動作を実行する。つまり、基準電圧Ｖｒが交流定電圧であることから、演算増幅器４は、検出電圧Ｖｄが基準電圧Ｖｒと同一の交流定電圧となるように（言い換えれば、出力電流Ｉｏが交流定電流として負荷ＤＵＴに供給されるように）、負荷ＤＵＴの抵抗値が小さいときにはそれに応じて交流電圧である出力電圧Ｖｏを低下させ、一方、負荷ＤＵＴの抵抗値が大きいときにはそれに応じて出力電圧Ｖｏを上昇させる定電流制御動作を実行する。

また、本例のように、負荷ＤＵＴに対して回路グランドＧ側に検出抵抗部５が接続される構成では、負荷ＤＵＴに印加される印加電圧Ｖａｐと検出電圧Ｖｄ（＝入力電圧Ｖｉ）との加算電圧が出力電圧Ｖｏとなることから、負荷ＤＵＴには、出力電圧Ｖｏから入力電圧Ｖｉ（＝Ｖｄ）が減算された電圧（Ｖｏ−Ｖｉ）が印加電圧Ｖａｐとして印加される。この場合、通常状態（第１抵抗分圧部６および電圧制限部７による入力電圧Ｖｉに対する電圧制限が行われていない状態）では、入力電圧Ｖｉは一定（基準電圧Ｖｒと同一）であることから、印加電圧Ｖａｐは出力電圧Ｖｏに比例して上昇・低下する。

なお、増幅部４は、本例のように１つの演算増幅器で構成される回路構成に限定されるものではなく、入力段に演算増幅器が配置された回路構成である限り、種々の回路構成を採用することができる。例えば、図示はしないが、増幅部４は、入力段の演算増幅器と、この演算増幅器の出力端子に接続された出力段のバッファ回路とを備えた回路構成でもよく、この回路構成では、バッファ回路の出力端子が増幅部４の出力部４ｃとして機能する。

また、本例の電流供給回路１Ａでは、負荷接続端子８ａ，８ｂ間に接続された負荷ＤＵＴに対して、この負荷ＤＵＴの最大印加電圧を超える電圧が印加されないようにするため、上記したように、第１抵抗分圧部６および電圧制限部７を備えて、演算増幅器４から出力される出力電圧Ｖｏを予め規定された所定電圧Ｖｓに制限することで、負荷ＤＵＴへの印加電圧Ｖａｐを負荷ＤＵＴの最大印加電圧よりも低く制限し得る構成を採用している。

具体的には、本例では、制限すべき出力電圧Ｖｏは、正側電圧領域および負側電圧領域のそれぞれにピーク電圧が現れる交流電圧（印加電圧Ｖａｐも同様）であることから、電流供給回路１Ａは、第１抵抗分圧部６および電圧制限部７の組として、出力電圧Ｖｏの正側のピーク電圧となる正側ピークを含む電圧波形（正側ピークの近傍の電圧波形）を正側の所定電圧Ｖｓａに制限する正側の第１抵抗分圧部６ａおよび電圧制限部７ａの組と、出力電圧Ｖｏの負側のピーク電圧となる負側ピークを含む電圧波形（負側ピークの近傍の電圧波形）を負側の所定電圧Ｖｓｂ（絶対値が正側の所定電圧Ｖｓａの絶対値と同じ電圧）に制限する負側の第１抵抗分圧部６ｂおよび電圧制限部７ｂの組とを備えている。

この場合、第１抵抗分圧部６ａ，６ｂは、負荷ＤＵＴの一対の端子ＴＭ１，ＴＭ２のうちの増幅部４の出力部４ｃ（本例では、演算増幅器４の出力端子）側の端子（第１端子）ＴＭ１と回路グランドＧとの間（つまり、負荷ＤＵＴの端子ＴＭ１が接続される負荷接続端子８ａと回路グランドＧとの間）に接続されて、出力電圧Ｖｏを予め規定されたそれぞれの分圧比で分圧することにより、第１抵抗分圧部６ａは第１分圧電圧Ｖ１ａを出力し、第１抵抗分圧部６ｂは第１分圧電圧Ｖ１ｂを出力する。

第１抵抗分圧部６ａは、一例として直列接続された２つの抵抗１１ａ，１２ａで構成されて、第１抵抗分圧部６ａでは、負荷接続端子８ａに接続される抵抗１１ａの抵抗値をＲ１とし、回路グランドＧに接続される抵抗１２ａの抵抗値をＲ２としたときに、Ｒ２／（Ｒ１＋Ｒ２）で表される分圧比が例えば十数分の一になるように各抵抗値Ｒ１，Ｒ２（例えば、Ｒ１＞Ｒ２となる数十ｋΩから数百ｋΩ程度の抵抗値）が規定されている。この構成により、第１抵抗分圧部６ａは、出力電圧Ｖｏが高電圧のときであっても、第１分圧電圧Ｖ１ａを低電圧仕様（例えば、動作電圧が±１５Ｖや±５Ｖなどの低電圧で、かつ入力電圧も対応する動作電圧の範囲内に含まれるような低電圧に制限される仕様）の演算増幅器やコンパレータ（電圧制限部７ａで使用されるような一般的な演算増幅器やコンパレータ）の入力仕様に合致した低い電圧として出力することが可能となっている。

また、第１抵抗分圧部６ｂも第１抵抗分圧部６ａと同様にして、直列接続された２つの抵抗１１ｂ，１２ｂで構成されて、第１抵抗分圧部６ｂでは、負荷接続端子８ａに接続される抵抗１１ｂの抵抗値をＲ３とし、回路グランドＧに接続される抵抗１２ｂの抵抗値をＲ４としたときに、Ｒ４／（Ｒ３＋Ｒ４）で表される分圧比が例えば十数分の一になるように各抵抗値Ｒ３，Ｒ４（例えば、Ｒ３＞Ｒ４となる数十ｋΩから数百ｋΩ程度の抵抗値）が規定されている。この構成により、第１抵抗分圧部６ｂも第１抵抗分圧部６ａと同様にして、出力電圧Ｖｏが高電圧のときであっても、第１分圧電圧Ｖ１ｂを低電圧仕様の演算増幅器やコンパレータ（電圧制限部７ｂで使用されるような一般的な演算増幅器やコンパレータ）の入力仕様に合致した低い電圧として出力することが可能となっている。

なお、本例の電流供給回路１Ａでは、第１抵抗分圧部６として、第１抵抗分圧部６ａおよび第１抵抗分圧部６ｂの２つを使用する構成を採用しているが、例えば、第１抵抗分圧部６ａおよび第１抵抗分圧部６ｂの各分圧比が等しいときには、第１抵抗分圧部６ａおよび第１抵抗分圧部６ｂのうちのいずれか１つを電圧制限部７ａ，７ｂに共通の第１抵抗分圧部６として使用する構成とすることもできる。また、本例の電流供給回路１Ａでは、出力電圧Ｖｏが交流電圧であることから、上記したように、正側電圧領域において出力電圧Ｖｏの電圧を制限するための第１抵抗分圧部６ａおよび電圧制限部７ａの組と、負側電圧領域において出力電圧Ｖｏの電圧を制限するための第１抵抗分圧部６ｂおよび電圧制限部７ｂの組とを備える構成を採用しているが、この構成に限定されるものではない。例えば、基準電圧Ｖｒとして正の直流定電圧が入力されて、出力電圧Ｖｏが正の直流電圧のときには、第１抵抗分圧部６ａおよび電圧制限部７ａの組のみを備え、一方、基準電圧Ｖｒとして負の直流定電圧が入力されて、出力電圧Ｖｏが負の直流電圧のときには、第１抵抗分圧部６ｂおよび電圧制限部７ｂの組のみを備える構成を採用することもできる。

電圧制限部７ａは、一例として、コンパレータ２１ａ、設定電圧源２２ａおよび一方向性素子２３ａを備えて構成されている。コンパレータ２１ａは、低電圧仕様の一般的なコンパレータで構成されている。コンパレータ２１ａの反転入力端子には、第１抵抗分圧部６ａから第１分圧電圧Ｖ１ａが入力されている。なお、コンパレータ２１ａは、低電圧仕様の一般的な演算増幅器をコンパレータとして使用して（オープンループで使用して）構成することもできる。

設定電圧源２２ａは、正電圧を出力する可変型の正電圧源で構成されて、予め設定された電圧値の正側設定電圧Ｖ２ａ（回路グランドＧの電位を基準とする電圧）を生成する。また、設定電圧源２２ａは、生成した正側設定電圧Ｖ２ａをコンパレータ２１ａの非反転入力端子に出力する。また、設定電圧源２２ａは、電流供給回路１Ａの使用者により、正側設定電圧Ｖ２ａの電圧値を任意に設定可能に構成されている。例えば、出力電圧Ｖｏを所定電圧Ｖｓａに制限するときには、設定電圧Ｖ２ａは、Ｖ２ａ＝Ｖｓａ×Ｒ２／（Ｒ１＋Ｒ２）となるように設定される。

一方向性素子２３ａは、増幅部４の入力部４ａ（演算増幅器４の非反転入力端子）とコンパレータ２１ａの出力端子との間に接続されて、入力部４ａ側からコンパレータ２１ａの出力端子側へ向かう方向での電流の通過を許容し、かつこの方向とは逆方向での電流の通過を阻止する。本例では一例として、一方向性素子２３ａは、ディスクリート部品としてのダイオードで構成されいる（以下では、ダイオード２３ａともいう）。よって、ダイオード２３ａは、そのアノード端子が入力部４ａに接続され、そのカソード端子がコンパレータ２１ａの出力端子に接続されている。

電圧制限部７ｂは、一例として、コンパレータ２１ｂ、設定電圧源２２ｂおよび一方向性素子２３ｂを備えて構成されている。コンパレータ２１ｂは、コンパレータ２１ａと同じ低電圧仕様の一般的なコンパレータで構成されている。コンパレータ２１ｂの反転入力端子には、第１抵抗分圧部６ｂから第１分圧電圧Ｖ１ｂが入力されている。なお、コンパレータ２１ｂは、低電圧仕様の一般的な演算増幅器をコンパレータとして使用して（オープンループで使用して）構成することもできる。

設定電圧源２２ｂは、負電圧を出力する可変型の負電圧源で構成されて、予め設定された電圧値の負側設定電圧Ｖ２ｂ（回路グランドＧの電位を基準とする電圧）を生成する。また、設定電圧源２２ｂは、生成した負側設定電圧Ｖ２ｂをコンパレータ２１ｂの非反転入力端子に出力する。また、設定電圧源２２ｂは、電流供給回路１Ａの使用者により、負側設定電圧Ｖ２ｂの電圧値を任意に設定可能に構成されている。例えば、出力電圧Ｖｏを所定電圧Ｖｓｂ（負電圧）に制限するときには、設定電圧Ｖ２ｂは、Ｖ２ｂ＝Ｖｓｂ×Ｒ４／（Ｒ３＋Ｒ４）となるように設定される。

一方向性素子２３ｂは、入力部４ａとコンパレータ２１ｂの出力端子との間に接続されて、コンパレータ２１ａの出力端子側から入力部４ａ側へ向かう方向での電流の通過を許容し、かつこの方向とは逆方向での電流の通過を阻止する。本例では一例として、一方向性素子２３ｂは、一方向性素子２３ａと同じく、ディスクリート部品としてのダイオードで構成されいる（以下では、ダイオード２３ｂともいう）。よって、ダイオード２３ｂは、そのアノード端子がコンパレータ２１ａの出力端子に接続され、そのカソード端子が入力部４ａに接続されている。

なお、一方向性素子２３ａ，２３ｂは、ディスクリート部品としてのダイオードに代えて、図示はしないが、バイポーラ型トランジスタや電界効果型トランジスタを用いて構成することもできる。

次に、抵抗測定装置５０Ａについて説明する。抵抗測定装置５０Ａは、上記の電流供給回路１Ａ、測定部５１および出力部５２を備えて構成されている。測定部５１は、例えば、Ａ／Ｄ変換器およびコンピュータ（いずれも図示せず）を備えて、検出抵抗部５から出力される検出電圧Ｖｄに基づいて出力電流Ｉｏの電流値を測定すると共に、印加電圧Ｖａｐの電圧値を測定して、測定した印加電圧Ｖａｐの電圧値を測定した出力電流Ｉｏの電流値で除算することにより、負荷ＤＵＴの抵抗値Ｒｘを測定（算出）する。また、測定部５１は、測定した抵抗値Ｒｘを出力部５２に出力する。なお、電流供給回路１Ａでは、出力電流Ｉｏの電流値は既知であるため、測定部５１は、抵抗値Ｒｘの測定に際して、この既知の電流値をしてもよいのは勿論である。

出力部５２は、一例として、表示装置で構成されて、測定部５１から出力される抵抗値Ｒｘを画面上に表示する（出力する）。なお、出力部５２は、表示装置に代えて種々のインターフェース回路で構成することもでき、外部インターフェース回路で構成されたときには、外部インターフェース回路を介して伝送路で接続された外部装置に抵抗値Ｒｘを出力し、また媒体用インターフェース回路で構成されたときには、この媒体用インターフェース回路に接続された記憶媒体に抵抗値Ｒｘを記憶させる。

次いで、電流供給回路１Ａおよび抵抗測定装置５０Ａの動作について説明する。なお、前提として、演算増幅器４は、一例として、±５０Ｖを超える動作電圧で動作して、±５０Ｖの電圧範囲内で出力電圧Ｖｏを変化させ得るものとする。また、検出抵抗部５は、一例として１００Ωの固定抵抗で構成されているものとする。また、基準電圧源９から出力される基準電圧Ｖｒの振幅は、一例として０．１Ｖであるものとする。これにより、出力電流Ｉｏはその振幅が１ｍＡ（＝０．１／１００）となっていることから、電流供給回路１Ａでは、負荷接続端子８ａ，８ｂ間に接続し得る負荷ＤＵＴの最大抵抗値は、約５０ｋΩ（４９．９ｋΩ＝（５０−０．１）／０．００１）となっている。また、第１抵抗分圧部６ａ，６ｂの各分圧比は１／１０で同一であるものとする。また、各一方向性素子２３ａ，２３ｂでの電圧降下は、理解の容易のためゼロボルトとする。また、測定対象の負荷ＤＵＴは、正常なときの抵抗値Ｒｘが例えば１０ｋΩ以上２５ｋΩ以下の正常範囲内に含まれており、最大印加電圧（耐圧）は２８Ｖに規定されているものとする。また、測定対象の負荷ＤＵＴでは、異常なときには、その抵抗値Ｒｘが上記の正常範囲を大きく上回る場合があるものとする。

まず、この負荷ＤＵＴの抵抗測定に先立ち、使用者は、負荷ＤＵＴについての印加電圧Ｖａｐの最大印加電圧（耐圧）が２８Ｖであることを考慮して、電流供給回路１Ａから負荷ＤＵＴに印加される印加電圧Ｖａｐがこの２８Ｖを超えないようにするため、一例として、出力電圧Ｖｏの正側の制限電圧である所定電圧Ｖｓａが＋２８Ｖとなり、かつ出力電圧Ｖｏの負側の制限電圧である所定電圧Ｖｓｂが−２８Ｖとなるように、設定電圧源２２ａの正側設定電圧Ｖ２ａおよび設定電圧源２２ｂの負側設定電圧Ｖ２ｂを設定する。上記したように、印加電圧Ｖａｐは、出力電圧Ｖｏから入力電圧Ｖｉ（通常状態では、基準電圧Ｖｒと同一）を減算した電圧であることから、印加電圧Ｖａｐの絶対値は、出力電圧Ｖｏの絶対値よりも入力電圧Ｖｉの絶対値分だけ常に低い値である。このため、出力電圧Ｖｏの正側の制限電圧値を印加電圧Ｖａｐの正側の最大印加電圧と同じになるようにし、かつ出力電圧Ｖｏの負側の制限電圧値を印加電圧Ｖａｐの負側の最大印加電圧と同じになるようにすることで、負荷ＤＵＴへの印加電圧Ｖａｐを最大印加電圧未満に抑えることが可能である。

具体的には、第１抵抗分圧部６ａ，６ｂの各分圧比は１／１０であるため、出力電圧Ｖｏの絶対値が２８Ｖのときに第１抵抗分圧部６ａ，６ｂから出力される各第１分圧電圧Ｖ１ａ，Ｖ１ｂは、その絶対値が２．８Ｖになる。よって、使用者は、設定電圧源２２ａ，２２ｂを操作して、正側設定電圧Ｖ２ａの電圧値を＋２．８Ｖ（＝Ｖｓａ×Ｒ２／（Ｒ１＋Ｒ２））に設定し、負側設定電圧Ｖ２ｂの電圧値を−２．８Ｖ（＝Ｖｓｂ×Ｒ４／（Ｒ３＋Ｒ４））に設定する。なお、余裕を持たせて、出力電圧Ｖｏの正側の制限電圧値の絶対値を印加電圧Ｖａｐの正側の最大印加電圧の絶対値よりも小さくなるようにし、かつ出力電圧Ｖｏの負側の制限電圧値の絶対値を印加電圧Ｖａｐの負側の最大印加電圧の絶対値よりも小さくなるようにしてもよい（上記の具体例では、制限電圧値の絶対値を例えば、２７Ｖや２６Ｖのようにし、それに合わせて、各設定電圧Ｖ２ａ，Ｖ２ｂの電圧値を＋２．７Ｖ，−２．７Ｖや、＋２．６Ｖ，−２．６Ｖのようにしてもよい）。

次いで、使用者は、測定対象となる複数の負荷ＤＵＴのうちの１つを負荷接続端子８ａ，８ｂ間に接続して、この負荷ＤＵＴの抵抗値Ｒｘを測定する。

この場合、接続された負荷ＤＵＴが正常なものであるとき（抵抗値Ｒｘが上記の正常範囲内のとき）には、電流供給回路１Ａでは、演算増幅器４は、検出抵抗部５から出力される検出電圧Ｖｄが入力抵抗３を介して非反転入力端子に入力される入力電圧Ｖｉ（常態では、基準電圧Ｖｒ）と一致するように、出力端子から出力される出力電圧Ｖｏを制御する負帰還動作を実行することで、負荷ＤＵＴに流れる出力電流Ｉｏの振幅（電流値）を１ｍＡに制御する。負荷ＤＵＴの抵抗値Ｒｘは正常時では１０ｋΩ以上２５ｋΩ以下のため、負荷ＤＵＴに１ｍＡの出力電流Ｉｏを供給しているときの出力電圧Ｖｏの絶対値は、最大でも２５．１Ｖ（＝２５ｋΩ×１ｍＡ＋０．１Ｖ）となって、各電圧制限部７ａ，７ｂでの制限電圧値の絶対値である２８Ｖに達しない。したがって、電流供給回路１Ａでは、演算増幅器４は、出力する出力電圧Ｖｏについて、電圧制限部７ａ，７ｂによる電圧制限を受けることなく、負荷ＤＵＴの抵抗値Ｒｘに応じて、図２において符号Ｗ１，Ｗ２に示すように電圧値を変化させて、負荷ＤＵＴに対して規定の電流値（１ｍＡ）で出力電流Ｉｏを供給する。

これにより、抵抗測定装置５０Ａでは、測定部５１が、検出抵抗部５から出力される検出電圧Ｖｄに基づいて出力電流Ｉｏを測定し、かつ印加電圧Ｖａｐを測定して、測定した印加電圧Ｖａｐを測定した出力電流Ｉｏで除算することにより、負荷ＤＵＴの抵抗値Ｒｘを測定して出力部５２に出力する。なお、電流供給回路１Ａがこのようにして負荷ＤＵＴに対して規定の電流値である１ｍＡの出力電流Ｉｏを供給している状態、つまり、電流供給回路１Ａが定電流供給回路として動作しているときには、出力電流Ｉｏの電流値は既知であり、測定部５１での測定を省く構成を採用することができる。この場合は、測定部５１は、既知である出力電流Ｉｏの電流値と、測定した印加電圧Ｖａｐの電圧値とから、負荷ＤＵＴの抵抗値Ｒｘを測定する。

出力部５２は、測定部５１から出力される抵抗値Ｒｘを画面上に表示する（出力する）。これにより、負荷接続端子８ａ，８ｂ間に接続した負荷ＤＵＴについての抵抗値Ｒｘの測定が完了する。

一方、負荷接続端子８ａ，８ｂ間に接続された負荷ＤＵＴが正常なものではなく、その抵抗値Ｒｘが正常範囲を超える値（例えば、３０ｋΩのような極めて大きな値）のときには、電流供給回路１Ａでは、演算増幅器４は、この負荷ＤＵＴに対しても規定の電流値の出力電流Ｉｏを供給すべく、検出抵抗部５から出力される検出電圧Ｖｄが入力抵抗３を介して非反転入力端子に入力される入力電圧Ｖｉ（常態では、基準電圧Ｖｒと同一電圧）と一致するように、出力端子から出力される出力電圧Ｖｏを増加させる制御を実行する。

しかしながら、３０ｋΩの負荷ＤＵＴに１ｍＡの出力電流Ｉｏを供給し得たときの出力電圧Ｖｏの絶対値は、３０．１Ｖ（＝３０ｋΩ×１ｍＡ＋０．１Ｖ）となって、各電圧制限部７ａ，７ｂでの制限電圧値の絶対値である２８Ｖを超えることになる。したがって、電流供給回路１Ａでは、演算増幅器４が、正側の電圧領域において上昇する入力電圧Ｖｉ（基準電圧Ｖｒと同一電圧）に応じて、その出力電圧Ｖｏを正側の電圧領域において上昇させている状態において、入力電圧Ｖｉ（基準電圧Ｖｒ）が正側ピークに達する手前で、出力電圧Ｖｏの電圧値が２８Ｖに達する。また、第１抵抗分圧部６ａから出力される第１分圧電圧Ｖ１ａは、＋２．８Ｖ、つまり設定電圧源２２ａに設定された正側設定電圧Ｖ２ａに達する。

このようにして、入力電圧Ｖｉ（基準電圧Ｖｒ）が正側ピークに達する手前で、上昇する出力電圧Ｖｏの電圧値が２８Ｖに達した時点（例えば図２中の時刻ｔ１）から、入力電圧Ｖｉ（基準電圧Ｖｒ）が、電圧制限部７ａによる電圧制限を受けないとしたときに、図２において破線で示すように正側ピークを過ぎて低下して、これに伴って低下する出力電圧Ｖｏの電圧値が２８Ｖにまで低下する時点（例えば図２中の時刻ｔ２）までの期間（第１分圧電圧Ｖ１ａの絶対値が正側設定電圧Ｖ２ａの絶対値を上回る期間）では、演算増幅器４および電圧制限部７ａが以下のように動作することで、図２に示すように、出力電圧Ｖｏを所定電圧Ｖｓａ（本例では、＋２８Ｖ）に制限する。

演算増幅器４からの出力電圧Ｖｏが上昇して＋２８Ｖに達し、その直後に＋２８Ｖを若干超えた時点で、電圧制限部７ａでは、第１抵抗分圧部６ａからコンパレータ２１ａの反転入力端子に出力されている第１分圧電圧Ｖ１ａが、設定電圧源２２ａからコンパレータ２１ａの非反転入力端子に出力されている正側設定電圧Ｖ２ａ（＋２．８Ｖ）を超える。このため、コンパレータ２１ａは、その出力端子（ダイオード２３ａのカソード端子が接続されている端子）の電圧（出力電圧）を、その正側の動作電圧とほぼ同等の正電圧からその負側の動作電圧とほぼ同等の負電圧に向けて低下させる。

この場合、ダイオード２３ａのアノード端子の電圧は、正の電圧となっている入力電圧Ｖｉ（基準電圧Ｖｒ）であることから、コンパレータ２１ａの出力端子の電圧が負側の電圧になった時点で、ダイオード２３ａが非導通状態から導通状態に移行する。これにより、入力電圧Ｖｉは、コンパレータ２１ａにより、導通状態のダイオード２３ａを介して強制的に低下させられる。このとき、演算増幅器４は、低下する入力電圧Ｖｉに、反転入力端子に入力されている検出電圧Ｖｄを一致させるべく、その出力電圧Ｖｏを低下させる。

その後、出力電圧Ｖｏが＋２８Ｖを若干下回る状態まで低下させられた時点で、電圧制限部７ａでは、第１抵抗分圧部６ａからコンパレータ２１ａの反転入力端子に出力されている第１分圧電圧Ｖ１ａが、設定電圧源２２ａからコンパレータ２１ａの非反転入力端子に出力されている正側設定電圧Ｖ２ａ（＋２．８Ｖ）を下回る。このため、コンパレータ２１ａは、その出力端子（ダイオード２３ａのカソード端子が接続されている端子）の電圧（出力電圧）を、再度、その正側の動作電圧とほぼ同等の正電圧に向けて上昇させる。

この場合、ダイオード２３ａのアノード端子の電圧は、正の電圧となっている入力電圧Ｖｉ（基準電圧Ｖｒ）であるが、その値（絶対値が１Ｖ未満）はコンパレータ２１ａの正側の動作電圧（＋１５Ｖ）よりも低いことから、ダイオード２３ａのカソード端子の電圧は短時間にアノード端子の電圧を超えて、ダイオード２３ａは導通状態から非導通状態に移行する。これにより、入力電圧Ｖｉは基準電圧Ｖｒと同じ電圧になるように上昇する。このとき、演算増幅器４は、上昇する入力電圧Ｖｉに、反転入力端子に入力されている検出電圧Ｖｄを一致させるべく、その出力電圧Ｖｏを上昇させる。これにより、上昇する出力電圧Ｖｏは再度＋２８Ｖに達する。

以後、入力電圧Ｖｉ（基準電圧Ｖｒ）が正側ピークを過ぎて低下して、この入力電圧Ｖｉに基づいて演算増幅器４が出力する正電圧の出力電圧Ｖｏも正側の所定電圧Ｖｓａを下回る状態になるまで、演算増幅器４および電圧制限部７ａがこの動作を繰り返すことで、出力電圧Ｖｏが所定電圧Ｖｓａ（本例では、＋２８Ｖ）に連続して制限される。

また、電流供給回路１Ａは、入力電圧Ｖｉに基づいて演算増幅器４が出力する正電圧の出力電圧Ｖｏが正側の所定電圧Ｖｓａを下回る状態になった以降であって、後述するように負側の電圧領域において出力電圧Ｖｏの電圧値が−２８Ｖに達するまでの間では、上記した負荷ＤＵＴが正常なものであるときと同様に、電圧制限部７ａ，７ｂによる電圧制限を受けることなく、負荷ＤＵＴの抵抗値Ｒｘに応じて出力電圧Ｖｏの電圧値を変化させて、負荷ＤＵＴに対して規定の電流値（１ｍＡ）で出力電流Ｉｏを供給する。

また、電流供給回路１Ａでは、演算増幅器４が、負側の電圧領域において、低下する入力電圧Ｖｉ（基準電圧Ｖｒと同一電圧）に応じて、その出力電圧Ｖｏを負側の電圧領域において低下させている状態において、入力電圧Ｖｉ（基準電圧Ｖｒ）が負側ピークに達する手前で、出力電圧Ｖｏの電圧値が−２８Ｖに達する。また、第１抵抗分圧部６ｂから出力される第１分圧電圧Ｖ１ｂは、−２．８Ｖ、つまり設定電圧源２２ｂに設定された負側設定電圧Ｖ２ｂに達する。

このようにして、入力電圧Ｖｉ（基準電圧Ｖｒ）が負側ピークに達する手前で、低下する出力電圧Ｖｏの電圧値が−２８Ｖに達した時点（例えば図２中の時刻ｔ３）から、入力電圧Ｖｉ（基準電圧Ｖｒ）が、電圧制限部７ｂによる電圧制限を受けないとしたときに、図２において破線で示すように負側ピークを過ぎて上昇して、これに伴って上昇する出力電圧Ｖｏの電圧値が−２８Ｖにまで上昇する時点（例えば図２中の時刻ｔ４）までの期間（第１分圧電圧Ｖ１ｂの絶対値が負側設定電圧Ｖ２ｂの絶対値を上回る期間）では、演算増幅器４および電圧制限部７ｂが以下のように動作することで、図２に示すように、出力電圧Ｖｏを所定電圧Ｖｓｂ（本例では、−２８Ｖ）に制限する。

演算増幅器４からの出力電圧Ｖｏが低下して−２８Ｖに達し、その直後に−２８Ｖを若干下回った時点で、電圧制限部７ｂでは、第１抵抗分圧部６ｂからコンパレータ２１ｂの反転入力端子に出力されている第１分圧電圧Ｖ１ｂが、設定電圧源２２ｂからコンパレータ２１ｂの非反転入力端子に出力されている負側設定電圧Ｖ２ｂ（−２．８Ｖ）を下回る。このため、コンパレータ２１ｂは、その出力端子（ダイオード２３ｂのアノード端子が接続されている端子）の電圧（出力電圧）を、その負側の動作電圧とほぼ同等の負電圧からその正側の動作電圧とほぼ同等の正電圧に向けて上昇させる。

この場合、ダイオード２３ｂのアノード端子の電圧は、負の電圧となっている入力電圧Ｖｉ（基準電圧Ｖｒ）であることから、コンパレータ２１ｂの出力端子の電圧が正側の電圧になった時点で、ダイオード２３ｂが非導通状態から導通状態に移行する。これにより、入力電圧Ｖｉは、コンパレータ２１ｂにより、導通状態のダイオード２３ｂを介して強制的に上昇させられる。このとき、演算増幅器４は、上昇する入力電圧Ｖｉに、反転入力端子に入力されている検出電圧Ｖｄを一致させるべく、その出力電圧Ｖｏを上昇させる。

その後、出力電圧Ｖｏが−２８Ｖを若干上回る状態まで上昇させられた時点で、電圧制限部７ｂでは、第１抵抗分圧部６ｂからコンパレータ２１ｂの反転入力端子に出力されている第１分圧電圧Ｖ１ｂが、設定電圧源２２ｂからコンパレータ２１ｂの非反転入力端子に出力されている負側設定電圧Ｖ２ｂ（−２．８Ｖ）を上回る。このため、コンパレータ２１ｂは、その出力端子（ダイオード２３ｂのアノード端子が接続されている端子）の電圧（出力電圧）を、再度、その負側の動作電圧とほぼ同等の負電圧に向けて低下させる。

この場合、ダイオード２３ｂのカソード端子の電圧は、負の電圧となっている入力電圧Ｖｉ（基準電圧Ｖｒ）であるが、その値（絶対値が１Ｖ未満）はコンパレータ２１ｂの負側の動作電圧（−１５Ｖ）よりも低いことから、ダイオード２３ｂのアノード端子の電圧は短時間にカソード端子の電圧を下回って、ダイオード２３ｂは導通状態から非導通状態に移行する。これにより、入力電圧Ｖｉは基準電圧Ｖｒと同じ電圧になるように低下する。このとき、演算増幅器４は、低下する入力電圧Ｖｉに、反転入力端子に入力されている検出電圧Ｖｄを一致させるべく、その出力電圧Ｖｏを低下させる。これにより、低下する出力電圧Ｖｏは再度−２８Ｖに達する。

以後、入力電圧Ｖｉ（基準電圧Ｖｒ）が負側ピークを過ぎて上昇して、この入力電圧Ｖｉに基づいて演算増幅器４が出力する負電圧の出力電圧Ｖｏも負側の所定電圧Ｖｓｂを上回る状態になるまで、演算増幅器４および電圧制限部７ｂがこの動作を繰り返すことで、出力電圧Ｖｏが所定電圧Ｖｓｂ（本例では、−２８Ｖ）に連続して制限される。

また、電流供給回路１Ａは、入力電圧Ｖｉに基づいて演算増幅器４が出力する負電圧の出力電圧Ｖｏが負側の所定電圧Ｖｓａを上回る状態になった以降であって、上記したように正側の電圧領域において出力電圧Ｖｏの電圧値が＋２８Ｖに達するまでの間では、上記した負荷ＤＵＴが正常なものであるときと同様に、電圧制限部７ａ，７ｂによる電圧制限を受けることなく、負荷ＤＵＴの抵抗値Ｒｘに応じて出力電圧Ｖｏの電圧値を変化させて、負荷ＤＵＴに対して規定の電流値（１ｍＡ）で出力電流Ｉｏを供給する。

このように、この電流供給回路１Ａ、およびこの電流供給回路１Ａを備えた抵抗測定装置５０Ａによれば、電流供給回路１Ａを構成する増幅部４の出力部４ｃ（演算増幅器４の出力端子）と回路グランドＧとの間に接続された負荷ＤＵＴに対して印加電圧Ｖａｐを印加することで負荷ＤＵＴに出力電流Ｉｏを供給可能としつつ、出力電圧Ｖｏを低電圧である第１分圧電圧Ｖ１ａ，Ｖ１ｂに分圧して電圧制限部７（７ａ，７ｂ）に出力する第１抵抗分圧部６（６ａ，６ｂ）を備えたことにより、電圧制限部７（７ａ，７ｂ）を低電圧仕様の半導体部品としての低電圧仕様のコンパレータ２１ａ，２１ｂで構成し得るようにでき、これによって高電圧仕様の半導体部品（高電圧仕様の演算増幅器やコンパレータなど）の使用を回避することができる。

また、この電流供給回路１Ａ、およびこの電流供給回路１Ａを備えた抵抗測定装置５０Ａによれば、負荷ＤＵＴにおける回路グランドＧ側の第２端子ＴＭ２（負荷接続端子８ｂ）と回路グランドＧとの間に接続されて出力電流Ｉｏを検出電圧Ｖｄに変換して出力する検出抵抗部５を備え、増幅部４は、入力部４ａとしての非反転入力端子に入力電圧Ｖｉが入力され、反転入力端子に検出電圧Ｖｄが入力され、かつ出力端子が出力部４ｃに接続された（出力端子が出力部４ｃとして機能する）演算増幅器４を備えたことにより、電圧制限部７（７ａ，７ｂ）での高電圧仕様の半導体部品（高電圧仕様の演算増幅器やコンパレータなど）の使用を回避しつつ、負荷ＤＵＴに対して出力電流Ｉｏを正確な定電流として供給することができる。また、これにより、この抵抗測定装置５０によれば、負荷ＤＵＴの抵抗値Ｒｘを十分な精度で測定することができる。

なお、上記の電流供給回路１Ａでは、負荷ＤＵＴにおける回路グランドＧ側の第２端子ＴＭ２（負荷接続端子８ｂ）と回路グランドＧとの間に検出抵抗部５を接続する構成を採用しているが、この構成に限定されない。例えば、図３に示す電流供給回路１Ｂのように、増幅部４の出力部４ｃと負荷ＤＵＴの第１端子ＴＭ１（負荷接続端子８ａ）との間に検出抵抗部５を接続し、かつ負荷ＤＵＴの第２端子ＴＭ２（負荷接続端子８ｂ）を回路グランドＧに接続する構成を採用することもできる。以下、この電流供給回路１Ｂ、およびこの電流供給回路１Ｂを備えた抵抗測定装置５０Ｂについて説明する。なお、電流供給回路１Ａおよび抵抗測定装置５０Ａと同一の構成については同一の符号を付して重複する説明を省略する。また、抵抗測定装置５０Ａと同様の動作についても重複する説明を省略する。

まず、電流供給回路１Ｂの構成について図３を参照して説明する。

電流供給回路１Ｂは、電圧入力端子２、入力抵抗３、増幅部４、検出抵抗部５、第１抵抗分圧部６（６ａ，６ｂ，６ｃ）、電圧制限部７（７ａ，７ｂ）、負荷接続端子８ａ，８ｂ、第２抵抗分圧部３１、および差動増幅部３２を備えて、電圧入力端子２に入力される基準電圧Ｖｒを増幅部４で増幅して負荷接続端子８ａ，８ｂ間に接続された負荷ＤＵＴに対して印加電圧Ｖａｐ（負荷ＤＵＴの両端間電圧）として印加することにより、負荷ＤＵＴに対して定電流である出力電流Ｉｏを供給可能に構成されている。

この電流供給回路１Ｂでは、上記したように、検出抵抗部５は、増幅部４の出力部４ｃと負荷ＤＵＴの第１端子ＴＭ１（負荷接続端子８ａでもある）との間に接続されている。また、第１抵抗分圧部６として、電流供給回路１Ａでの第１抵抗分圧部６ａ，６ｂに加えて、第１抵抗分圧部６ｃを備えている。

第１抵抗分圧部６ｃは、第１抵抗分圧部６ａ，６ｂと同様にして、直列接続された２つの抵抗１１ｃ，１２ｃで構成されて、第１分圧電圧Ｖ１ｃを出力する。この電流供給回路１Ｂでは、負荷ＤＵＴの第２端子ＴＭ２が接続される負荷接続端子８ｂは回路グランドＧに接続されていることから、第１抵抗分圧部６としての各第１抵抗分圧部６ａ，６ｂ，６ｃは、印加電圧Ｖａｐをそれぞれの分圧比で分圧して、第１分圧電圧Ｖ１ａ，Ｖ１ｂ，Ｖ１ｃを出力する。

また、第１抵抗分圧部６ｃでは、負荷接続端子８ａに接続される抵抗１１ｃの抵抗値をＲ５とし、回路グランドＧに接続される抵抗１２ｃの抵抗値をＲ６としたときに、Ｒ６／（Ｒ５＋Ｒ６）で表される分圧比が例えば十数分の一になるように各抵抗値Ｒ５，Ｒ６（例えば、Ｒ５＞Ｒ６となる数十ｋΩから数百ｋΩ程度の抵抗値）が規定されている。この構成により、第１抵抗分圧部６ｃは、第１抵抗分圧部６ａ，６ｂと同様にして、出力電圧Ｖｏおよび印加電圧Ｖａｐが高電圧のときであっても、第１分圧電圧Ｖ１ｃを低電圧仕様の演算増幅器やコンパレータ（差動増幅部３２で使用されるような一般的な演算増幅器）の入力仕様に合致した低い電圧として出力することが可能となっている。なお、第１抵抗分圧部６ｃについては、その分圧比を第１抵抗分圧部６ａ，６ｂのうちの一方の第１抵抗分圧部６の分圧比に揃えることで、この一方の第１抵抗分圧部６で兼用してもよい。さらに、各第１抵抗分圧部６ａ，６ｂ，６ｃの分圧比を揃えることで、第１抵抗分圧部６ａ，６ｂ，６ｃを１つの第１抵抗分圧部６としてもよい。

第２抵抗分圧部３１は、直列接続された２つの抵抗１３，１４で構成されると共に、第増幅部４の出力部４ｃ（本例では、演算増幅器４の出力端子）と回路グランドＧとの間に接続されて、出力電圧Ｖｏを予め規定された分圧比（第１抵抗分圧部６ｃと同じ分圧比）で分圧することにより、第２分圧電圧Ｖ３を出力する。また、第２抵抗分圧部３１では、出力部４ｃに接続される抵抗１３の抵抗値をＲ７とし、回路グランドＧに接続される抵抗１４の抵抗値をＲ８としたときに、Ｒ８／（Ｒ７＋Ｒ８）で表される分圧比が第１抵抗分圧部６ｃと同じ分圧比になるように各抵抗値Ｒ７，Ｒ８（例えば、Ｒ７＞Ｒ８となる数十ｋΩから数百ｋΩ程度の抵抗値）が規定されている。この構成により、第２抵抗分圧部３１は、第１抵抗分圧部６ａ，６ｂ，６ｃと同様にして、出力電圧Ｖｏが高電圧のときであっても、第２分圧電圧Ｖ３を低電圧仕様の演算増幅器（差動増幅部３２で使用されるような一般的な演算増幅器）の入力仕様に合致した低い電圧として出力することが可能となっている。また、このようにして、第１抵抗分圧部６ｃおよび第２抵抗分圧部３１の分圧比が同一であることから、第２分圧電圧Ｖ３と第１分圧電圧Ｖ１ｃとの差電圧は、出力電流Ｉｏが流れることによって検出抵抗部５の両端間に発生する電圧に比例した電圧となっている。

差動増幅部３２は、例えば、入力段に低電圧仕様の演算増幅器３２ａが配置されて構成されて、この演算増幅器３２ａの非反転入力端子に入力される第２分圧電圧Ｖ３と、反転入力端子に入力される第１分圧電圧Ｖ１ｃとの差電圧を予め規定された増幅率で増幅して、検出電圧Ｖｄとして入力部４ｂに出力する。つまり、電流供給回路１Ｂでは、第１抵抗分圧部６ｃ、第２抵抗分圧部３１および差動増幅部３２が検出抵抗部５と相俟って、負荷ＤＵＴに流れる出力電流Ｉｏを検出電圧Ｖｄに変換して、入力部４ｂとしての演算増幅器４の反転入力端子に出力する。

この抵抗測定装置５０Ｂでも、測定部５１が、抵抗測定装置５０Ａのときと同様に動作して、検出電圧Ｖｄに基づいて出力電流Ｉｏを測定し、かつ印加電圧Ｖａｐを測定して、測定した印加電圧Ｖａｐを測定した出力電流Ｉｏで除算することにより、負荷ＤＵＴの抵抗値Ｒｘを測定して出力部５２に出力する。また、出力部５２が、測定部５１から出力される抵抗値Ｒｘを画面上に表示する（出力する）。これにより、負荷接続端子８ａ，８ｂ間に接続した負荷ＤＵＴについての抵抗値Ｒｘの測定が実行される。なお、抵抗測定装置５０Ｂでは、負荷接続端子８ａと回路グランドＧとの間に第１抵抗分圧部６ａ，６ｂ，６ｃが接続される構成であることから、第１抵抗分圧部６ａ，６ｂ，６ｃが負荷ＤＵＴと並列に接続された状態となる。このため、検出電圧Ｖｄに基づいて測定される出力電流Ｉｏには、負荷ＤＵＴに流れる電流だけでなく、第１抵抗分圧部６ａ，６ｂ，６ｃに流れる電流も含まれるが、負荷ＤＵＴの抵抗値Ｒｘに対して第１抵抗分圧部６ａ，６ｂ，６ｃを構成する各抵抗の直列抵抗値を十分に大きくすることで、負荷ＤＵＴに対してほぼ定電流に状態で出力電流Ｉｏを供給することができることから、必要な精度での抵抗値Ｒｘの測定が可能となる。

このように、この電流供給回路１Ｂおよびこの抵抗測定装置５０Ａにおいても、電流供給回路１Ｂを構成する増幅部４の出力部４ｃ（演算増幅器４の出力端子）と回路グランドＧとの間に接続された負荷ＤＵＴに対して印加電圧Ｖａｐを印加することで負荷ＤＵＴに出力電流Ｉｏを定電流に近い状態で供給可能としつつ、出力電圧Ｖｏおよび印加電圧Ｖａｐを低電圧である第２分圧電圧Ｖ３および第１分圧電圧Ｖ１ａ，Ｖ１ｂ，Ｖ１ｃに分圧して差動増幅部３２および電圧制限部７（７ａ，７ｂ）に出力する第２抵抗分圧部３１および第１抵抗分圧部６（６ａ，６ｂ，６ｃ）を備えたことにより、差動増幅部３２および電圧制限部７（７ａ，７ｂ）を低電圧仕様の半導体部品としての低電圧仕様の演算増幅器３２ａおよびコンパレータ２１ａ，２１ｂで構成し得るようにでき、これによって高電圧仕様の半導体部品（高電圧仕様の演算増幅器やコンパレータなど）の使用を回避することができる。

１Ａ，１Ｂ 電流供給回路
３ 入力抵抗
４ 増幅部
４ａ 入力部
４ｃ 出力部
５ 抵抗検出部
６ａ，６ｂ，６ｃ 第１抵抗分圧部
７ａ，７ｂ 電圧制限部
３１ 第２抵抗分圧部
３２ 差動増幅部
５０Ａ，５０Ｂ 抵抗測定装置
５１ 測定部
ＤＵＴ 負荷
Ｇ 回路グランド
Ｉｏ 出力電流
ＴＭ１ 第１端子
ＴＭ２ 第２端子
Ｖ１ａ，Ｖ１ｂ，Ｖ１ｃ 第１分圧電圧
Ｖ２ａ，Ｖ２ｂ 設定電圧
Ｖ３ 第２分圧電圧
Ｖａｐ 印加電圧
Ｖｄ 検出電圧
Ｖｉ 入力電圧
Ｖｏ 出力電圧

Claims (4)

1. 入力抵抗を介して入力部に入力される回路グランドを基準とする入力電圧を増幅すると共に出力部と当該回路グランドとの間に接続された負荷に対して印加電圧を印加するための出力電圧を当該出力部から出力する増幅部を有して、前記負荷に出力電流を供給する電流供給回路であって、
   前記負荷における前記出力部側の第１端子と前記回路グランドとの間に接続されて、前記印加電圧を予め規定された分圧比で分圧して第１分圧電圧を出力する第１抵抗分圧部と、
   前記第１分圧電圧を入力して設定電圧と比較すると共に、当該第１分圧電圧の絶対値が当該設定電圧の絶対値を上回ったときに前記入力電圧の絶対値を減少させる電圧制限部とを備えている電流供給回路。
2. 前記負荷における前記回路グランド側の第２端子と前記回路グランドとの間に接続されて前記出力電流を検出電圧に変換して出力する検出抵抗部を備え、
   前記増幅部は、前記入力部としての非反転入力端子に前記入力電圧が入力され、反転入力端子に前記検出電圧が入力され、かつ出力端子が前記出力部に接続された演算増幅器を備えている請求項１記載の電流供給回路。
3. 前記出力部と前記負荷の前記第１端子との間に接続されて前記出力電流を検出電圧に変換して出力する検出抵抗部と、
   前記出力部と前記回路グランドとの間に接続されて、前記増幅部が前記入力電圧を増幅して前記出力部から出力する出力電圧を予め規定された分圧比で分圧して第２分圧電圧を出力する第２抵抗分圧部と、
   前記第１分圧電圧および前記第２分圧電圧を入力すると共に当該２つの分圧電圧の差電圧を増幅して検出電圧として出力する差動増幅部とを備え、
   前記増幅部は、前記入力部としての非反転入力端子に前記入力電圧が入力され、反転入力端子に前記検出電圧が入力され、かつ出力端子が前記出力部に接続された演算増幅器を備えている請求項１記載の電流供給回路。
4. 請求項１から３のいずれかに記載の電流供給回路と、前記印加電圧の電圧値および前記出力電流の電流値を測定すると共に測定した当該電圧値および当該電流値に基づいて前記負荷の抵抗値を測定する測定部とを備えている抵抗測定装置。

Images