JP2002040090A

JP2002040090A - 半導体試験装置

Info

Publication number: JP2002040090A
Application number: JP2000225862A
Authority: JP
Inventors: Nobunari Takeuchi; 伸成竹内
Original assignee: Ando Electric Co Ltd
Current assignee: Ando Electric Co Ltd
Priority date: 2000-07-26
Filing date: 2000-07-26
Publication date: 2002-02-06
Also published as: US20020043987A1; US6614252B2

Abstract

(57)【要約】【課題】消費電力の低減、発熱量の低減、周波数特性
の改善、雑音重畳の低減を図る。【解決手段】制御回路２５は、ＤＵＴ９の設定電圧を
指定する制御信号ＣＳ１を、制御信号ＣＳ８として制御
回路５に供給する。また、制御回路２５は、制御信号Ｃ
Ｓ１およびＤＵＴ９からフィードバックされる検出信号
ＤＳ２に基づいて、制御素子６，７の電圧降下量が、制
御素子６，７が動作するのに十分な値になるように、制
御信号ＣＳ４〜ＣＳ７により、スイッチング電源２１，
２２や極性制御回路２３，２４を制御する。制御回路５
は、制御信号ＣＳ８に従って制御素子６，７を制御す
る。制御素子６，７は、スイッチング電源２１，２２で
生成され、極性判定回路２３，２４で極性制御された出
力電圧からＤＵＴ９に出力すべき電圧を生成し、ＤＵＴ
ボード８のＤＵＴ９に印加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣテスタ技術に
係り、被測定デバイスに電源を与える半導体試験装置に
関する。

【０００２】

【従来の技術】図９は、従来技術の半導体試験装置の構
成を示すブロック図である。テストヘッド１６上に有る
ＤＵＴ（被測定デバイス）ボード８には、被測定デバイ
スであるＤＵＴ９が実装されており、該ＤＵＴ９に任意
の電圧を加えることにより、ＤＵＴ９の試験を行う。テ
ストヘッド１６から離れた場所には、制御架１５が設け
られている。該制御架１５には、任意電圧を発生するた
めのスイッチング電源１，２、制御素子６，７および制
御回路５が具備されている。スイッチング電源１，２
は、ＤＵＴ９への印加電圧を正負任意に設定できるよう
に、各々、ＡＣ電源Ｓ１２，Ｓ１３から正負の定電圧を
発生させ、制御素子６，７でコンプリメンタリ回路を構
成している。

【０００３】次に、図１０は、従来技術における半導体
試験装置の制御回路５の構成を示すブロック図である。
ホストコンピュータ（図示略）からＤＵＴ９への目標設
定電圧がデジタルの制御信号ＣＳ１としてＤ／Ａ変換回
路１７に供給される。Ｄ／Ａ変換回路１７は、制御信号
ＣＳ１をアナログ値に変換し、演算回路１８に出力す
る。

【０００４】演算回路１８では、Ｄ／Ａ変換回路１７か
ら出力されるアナログの制御信号ＣＳ１とＤＵＴ９のＤ
ＵＴ端子電圧である検出信号ＤＳ１との差分を取り、バ
イアス発生回路１９に供給する。バイアス発生回路１９
では、演算回路１８から出力される差分信号に制御素子
６，７が動作するためのバイス値を付加し、それぞれ制
御信号ＣＳ２，ＣＳ３として制御素子６，７に供給す
る。

【０００５】制御素子６，７により得られた電圧源は、
テストヘッド１６上のＤＵＴボード８を介してＤＵＴ９
に印加される。検出信号ＤＳ１を制御素子６，７の出力
端ではなく、ＤＵＴ９から導く理由は、制御素子６，７
とＤＵＴ９と間の電圧降下による電圧設定誤差を防止す
るためである。

【０００６】

【発明が解決しようとする課題】しかしながら、従来技
術では、制御素子６，７の電圧降下による損失が大きく
発熱および効率に問題がある。これは、ＤＵＴ９に任意
の電圧を設定するために、ＤＵＴ９に設定可能な最大電
圧を供給できるだけの電圧をスイッチング電源１，２か
ら制御素子６，７に供給する必要があるためである。こ
のため、ＤＵＴ９の設定電圧が低いときには、制御素子
６，７の電圧降下が大きくなり、発熱や効率に問題が生
じる。

【０００７】また、発熱のために放熱手段が必要となる
のみならず、高集積が困難になり、装置の小型化が困難
になる。したがって、テストヘッド１６に制御素子６，
７等を設置することが困難になる。このため、制御素子
６，７とＤＵＴ９との距離が大きくなることにより、周
波数特性の劣化や雑音重畳、さらには配線部の電圧降下
によるエネルギー損失等が発生するという問題がある。

【０００８】この発明は上述した事情に鑑みてなされた
もので、消費電力の低減、発熱量の低減、周波数特性の
改善、雑音重畳の低減を図ることができる半導体試験装
置を提供することを目的とする。

【０００９】

【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明では、被測定デバイスに
可変電圧を印加し、該被測定デバイスを試験する半導体
試験装置において、複数の可変電圧を発生する定電圧発
生手段と、前記定電圧発生手段により発生された複数の
可変電圧の極性を制御する電圧極性制御手段と、前記電
圧極性制御手段により極性制御された複数の可変電圧か
ら前記被測定デバイスへの印加可変電圧を生成する制御
素子と、前記被測定デバイスへの設定印加電圧および前
記被測定デバイスからフィードバックされる前記被測定
デバイスの端子電圧に基づいて、前記制御素子における
印加可変電圧の生成動作を制御する第１の制御手段と、
前記被測定デバイスへの設定印加電圧および前記被測定
デバイスからフィードバックされる前記被測定デバイス
の端子電圧に基づいて、前記定電圧発生手段による可変
電圧値および前記電圧極性制御手段による極性制御を制
御する第２の制御手段とを具備することを特徴とする。

【００１０】また、請求項２記載の発明では、請求項１
記載の半導体試験装置において、前記第２の制御手段
は、前記制御素子の電圧降下量が、制御素子が動作する
のに十分な値になるように、前記被測定デバイスへの設
定印加電圧と連動させて、前記定電圧発生手段による可
変電圧値および前記電圧極性制御手段による極性制御を
制御することを特徴とする。

【００１１】また、請求項３記載の発明では、請求項１
記載の半導体試験装置において、前記制御素子および前
記第１の制御手段は、前記被測定デバイスが搭載されて
いるテストヘッド上に設けられ、前記定電圧発生手段、
前記電圧極性制御手段および第２の制御手段は、前記テ
ストヘッドから離れて設置されている制御架上に設けら
れ、前記テストヘッドと前記制御架との間における信号
伝送にデジタル信号を用いることを特徴とする。

【００１２】また、請求項４記載の発明では、請求項１
記載の半導体試験装置において、前記定電圧発生手段
は、前記被測定デバイスへの設定印加電圧より大となる
出力電圧を発生する第１のスイッチング方式定電圧発生
手段と、前記被測定デバイスへの設定印加電圧より小と
なる出力電圧を発生する第２のスイッチング方式定電圧
発生手段とを具備することを特徴とする。

【００１３】また、請求項５記載の発明では、請求項１
記載の半導体試験装置において、前記電圧極性制御手段
は、前記第２の制御手段による制御に基づいて、前記定
電圧発生手段により発生された複数の可変電圧の極性を
反転することに加え、短絡させることが可能であること
を特徴とする。

【００１４】また、請求項６記載の発明では、請求項２
記載の半導体試験装置において、前記第２の制御手段
は、前記被測定デバイスへの設定印加電圧が正の場合に
は、前記第１のスイッチング方式定電圧発生手段の出力
電圧が「前記設定印加電圧に前記制御素子が安定に動作
するための電圧降下分を加えた電圧」に設定可能な場合
には、前記第１のスイッチング方式定電圧発生手段の出
力電圧をそのまま出力し、「前記設定印加電圧に前記制
御素子が安定に動作するための電圧降下分を加えた電
圧」が前記第１のスイッチング方式定電圧発生手段の最
低出力電圧より低い場合には、前記第１のスイッチング
方式定電圧発生手段の最低出力電圧を出力し、前記第２
のスイッチング方式定電圧発生手段の出力電圧が「前記
設定印加電圧から前記制御素子が安定に動作するための
電圧降下分を引いた電圧」に設定可能な場合には、前記
第２のスイッチング方式定電圧発生手段の出力電圧をそ
のまま出力し、「前記設定印加電圧から前記制御素子が
安定に動作するための電圧降下分を引いた電圧」が正で
かつ、「同電圧が前記第２のスイッチング方式定電圧発
生手段の最低出力電圧より小さい」場合には、前記電圧
極性制御手段により、前記第２のスイッチング方式定電
圧発生手段の出力を短絡し、「前記設定印加電圧から前
記制御素子が安定に動作するための電圧降下分を引いた
電圧」が負でかつ、「同電圧が前記第２のスイッチング
方式定電圧発生手段の最低出力電圧より小さい」の場合
には、前記第２のスイッチング方式定電圧発生手段の最
低出力電圧を出力し、かつ、前記第２のスイッチング方
式定電圧発生手段の出力側にある前記電圧極性制御手段
の出力を反転し、「前記設定印加電圧から前記制御素子
が安定に動作するための電圧降下分を引いた電圧」が負
でかつ、「前記第２のスイッチング方式定電圧発生手段
の最低出力電圧より大きい」の場合には、前記第２のス
イッチング方式定電圧発生手段からその出力電圧の絶対
値を出力し、かつ、前記第２のスイッチング方式定電圧
発生手段の出力側にある前記電圧極性制御手段の出力を
反転するように、前記定電圧発生手段による可変電圧値
および前記電圧極性制御手段による極性制御を制御し、
前記被測定デバイスへの目標印加電圧が負の場合には、
前記第２のスイッチング方式定電圧発生手段の出力電圧
が「前記設定印加電圧から前記制御素子が安定に動作す
るための電圧降下分を引いた電圧の絶対値」に設定可能
な場合には、前記第２のスイッチング方式定電圧発生手
段の出力電圧を出力し、かつ、前記第２のスイッチング
方式定電圧発生手段の出力側にある前記電圧極性制御手
段の出力を反転し、「前記設定印加電圧から前記制御素
子が安定に動作するための電圧降下分を引いた電圧の絶
対値」が前記第２のスイッチング方式定電圧発生手段の
最低出力電圧より低い場合には、前記第２のスイッチン
グ方式定電圧発生手段の最低出力電圧を出力し、かつ、
前記第２のスイッチング方式定電圧発生手段の出力側に
ある前記電圧極性制御手段の出力を反転し、前記第１の
スイッチング方式定電圧発生手段の出力電圧が「前記設
定印加電圧に前記制御素子が安定に動作するための電圧
降下分を加えた電圧の絶対値」に設定可能な場合には、
前記第１のスイッチング方式定電圧発生手段の出力電圧
を出力し、かつ、前記第２のスイッチング方式定電圧発
生手段の出力側にある前記電圧極性制御手段の出力を反
転し、「前記設定印加電圧に前記制御素子が安定に動作
するための電圧降下分を加えた電圧」が負でかつ、「前
記第１のスイッチング方式定電圧発生手段の最低出力電
圧に−１を乗じた値より小さい」場合には、前記第１の
スイッチング方式定電圧発生手段の出力側にある前記電
圧極性制御手段の出力を短絡し、「前記設定印加電圧に
前記制御素子が安定に動作するための電圧降下分を加え
た電圧」が正でかつ、「前記第１のスイッチング方式定
電圧発生手段の最低出力電圧より小さい」の場合には、
前記第１のスイッチング方式定電圧発生手段の最低出力
電圧を出力し、「前記設定印加電圧に前記制御素子が安
定に動作するための電圧降下分を加えた電圧」が正でか
つ、「前記第１のスイッチング方式定電圧発生手段の最
低出力電圧より大きい」の場合には、前記第１のスイッ
チング方式定電圧発生手段の出力電圧をそのまま出力す
るように、前記定電圧発生手段による可変電圧値および
前記電圧極性制御手段による極性制御を制御することを
特徴とする。

【００１５】また、請求項７記載の発明では、請求項１
記載の半導体試験装置において、前記制御素子と前記第
１の制御手段とを１組とし、並列に複数個設け、各々の
組で生成された複数の印加可変電圧を前記被測定デバイ
スへ印加することを特徴とする。

【００１６】この発明では、複数の可変電圧を定電圧発
生手段により発生し、該複数の可変電圧の極性を電圧極
性制御手段により制御し、制御素子により、該極性制御
された複数の可変電圧から前記被測定デバイスへの印加
可変電圧を生成する。このとき、第１の制御手段によ
り、前記被測定デバイスへの設定印加電圧および前記被
測定デバイスからフィードバックされる前記被測定デバ
イスの端子電圧に基づいて、前記制御素子における印加
可変電圧の生成動作を制御する。また、第２の制御手段
により、前記被測定デバイスへの設定印加電圧および前
記被測定デバイスからフィードバックされる前記被測定
デバイスの端子電圧に基づいて、前記定電圧発生手段に
よる可変電圧値および前記電圧極性制御手段による極性
制御を制御する。したがって、消費電力の低減、発熱量
の低減、周波数特性の改善、雑音重畳の低減を図ること
が可能となる。

【００１７】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。Ａ．第１実施形態Ａ−１．第１実施形態の構成図１は、本発明の第１実施形態による半導体試験装置の
構成を示すブロック図である。なお、図９に対応する部
分には同一の符号を付けて説明を省略する。図におい
て、制御架２０は、スイッチング電源２１，２２、極性
制御回路２３，２４、制御回路２５を備えている。スイ
ッチング電源２１，２２は、各々、ＡＣ電源Ｓ１２，Ｓ
１３をＤＣ電圧源に変換し、極性制御回路２３，２４に
供給する。該スイッチング電源２１，２２の出力電圧
は、各々、制御回路２５からの制御信号ＣＳ４，ＣＳ５
により設定される。該スイッチング電源２１，２２の出
力電圧は、厳密に設定された電圧値でなく、おおよその
値が出力されていればよい。極性制御回路２３，２４
は、各々、制御回路２５からの制御信号ＣＳ６，ＣＳ７
に従って、上記スイッチング電源２１，２２からのＤＣ
電圧源に対して、極性の反転無し、反転、出力のグラン
ド接続のいずれかを制御する。

【００１８】制御回路２５は、図示しないホストコンピ
ュータからＤＵＴ９の設定電圧情報をデジタルの制御信
号ＣＳ１として受け、制御目標値である制御信号ＣＳ８
としてテストヘッド３０の制御回路５に供給する。上記
制御信号ＣＳ８のデジタル値は、厳密にＤＵＴ９に対す
る設定電圧値である。また、制御回路１１は、後述する
テストヘッド３０からフィードバックされる検出信号Ｄ
Ｓ２、すなわち被試験対象であるＤＵＴ９の端子電圧に
基づいて、上述した制御信号ＣＳ４〜ＣＳ７を出力し、
スイッチング電源２１，２２や極性制御回路２３，２４
を制御する。

【００１９】テストヘッド３０は、制御回路５、制御素
子６，７、ＤＵＴボード８、Ａ／Ｄ変換回路３０を備え
ている。制御回路５は、制御回路２５から供給される、
制御目標値である制御信号ＣＳ８とＤＵＴ９のＤＵＴ端
子電圧である検出信号ＤＳ１との差分を演算し、該差分
信号に制御素子６，７を動作させるためのバイアスを加
え、制御信号ＣＳ２，ＣＳ３として制御素子６，７に供
給する。

【００２０】制御素子６，７は、上記制御信号Ｓ２，Ｓ
３に従って、極性判定回路２３，２４から供給される出
力電圧からＤＵＴ９に供給すべき電圧を生成し、ＤＵＴ
ボード８に供給する。ＤＵＴボード８上のＤＵＴ９に
は、制御素子６，７により生成された電圧が印加され
る。また、ＤＵＴ９のＤＵＴ端子電圧は、検出信号ＤＳ
１として制御回路５およびＡ／Ｄ変換回路３１にフィー
ドバックされる。Ａ／Ｄ変換回路３１は、検出信号ＤＳ
１（ＤＵＴ端子電圧）をデジタル信号に変換し、検出信
号ＤＳ２として、制御回路２５を介して、ホストコンピ
ュータに供給する。

【００２１】次に、図２は、本第１実施形態による半導
体試験装置の制御回路５の構成を示すブロック図であ
る。図において、制御回路５は、入力される信号が制御
信号ＣＳ８に変わっただけで、前述した従来技術による
制御回路５と同じ構成である。Ｄ／Ａ変換回路１７は、
制御回路２５から供給される制御信号ＣＳ８をアナログ
信号に変換し、基準電圧すなわち制御目標値として演算
回路１８に供給する。演算回路１８は、一方の入力端に
供給される制御目標値と、他方の入力端に供給される検
出信号ＤＳ１（ＤＵＴ端の電圧）との差分を演算し、バ
イアス発生回路１９に供給する。バイアス回路１９は、
制御素子６，７を動作させるためのバイアスを、上記差
分信号に加え、制御信号ＣＳ２，ＣＳ３として制御素子
６，７に供給する。

【００２２】Ａ−２．第１実施形態の動作次に、本第１実施形態の動作について詳細に説明する。
制御回路２５では、ホストコンピュータから供給され
る、ＤＵＴ９の設定電圧を指定する制御信号ＣＳ１を、
制御信号ＣＳ８としてテストヘッド３０の制御回路５に
供給するとともに、制御信号ＣＳ１およびテストヘッド
３０からフィードバックされる検出信号ＤＳ２、すなわ
ち被試験対象であるＤＵＴ９の端子電圧に基づいて、制
御信号ＣＳ４〜ＣＳ７を出力し、スイッチング電源２
１，２２や極性制御回路２３，２４を制御する。スイッ
チング電源２１，２２では、各々、ＡＣ電源Ｓ１２，Ｓ
１３を、制御信号ＣＳ４，ＣＳ５によって設定される値
を有するＤＣ電圧に変換する。スイッチング電源２１，
２２からのＤＣ電圧は、各々、極性制御回路２３，２４
に供給され、極性制御回路３，４において、制御信号Ｃ
Ｓ６，ＣＳ７に従って、極性反転されることなく、また
は、極性反転されて制御素子６，７へ供給されるか、あ
るいはグランド接続されて短絡される。

【００２３】以下、制御回路２５によるスイッチング電
源２１，２２、極性制御回路２３，２４の制御方法につ
いて詳細に説明する。＜ＤＵＴ設定電圧（制御信号ＣＳ１）が正の場合＞（１）スイッチング電源２１の出力電圧が「ＤＵＴ設定
電圧に制御素子６が安定に動作するための電圧降下分を
加えた電圧」に設定可能な場合には、その電圧値を出力
する。

【００２４】（２）「ＤＵＴ設定電圧に制御素子６，７
が安定に動作するための電圧降下分を加えた電圧」がス
イッチング電源２１の最低出力電圧より低い場合には、
スイッチング電源２１の最低出力電圧を出力する。

【００２５】（３）スイッチング電源２２の出力電圧が
「ＤＵＴ設定電圧から制御素子７が安定に動作するため
の電圧降下分を引いた電圧」に設定可能な場合には、そ
の電圧値を出力する。

【００２６】（４）「ＤＵＴ設定電圧から制御素子７が
安定に動作するための電圧降下分を引いた電圧」が正で
かつ、「同電圧がスイッチング電源２２の最低出力電圧
より小さい」場合には、スイッチング電源２２の出力に
ある極性制御回路２４の出力を短絡する。

【００２７】（５）「ＤＵＴ設定電圧から制御素子７が
安定に動作するための電圧降下分を引いた電圧」が負で
かつ、「同電圧がスイッチング電源２２の最低出力電圧
より小さい」の場合には、スイッチング電源２２の最低
出力電圧を出力し、かつ、スイッチング電源２２の出力
にある極性制御回路２４の出力を反転する。

【００２８】（６）「ＤＵＴ設定電圧から制御素子７が
安定に動作するための電圧降下分を引いた電圧」が負で
かつ、「同電圧がスイッチング電源２２の最低出力電圧
より大きい」の場合には、スイッチング電源２２からそ
の出力電圧の絶対値を出力し、かつ、スイッチング電源
２２の出力にある極性制御回路２４の出力を反転する。

【００２９】＜ＤＵＴ設定電圧（制御信号ＣＳ１）が負
の場合＞（１）スイッチング電源２２の出力電圧が「ＤＵＴ設定
電圧から制御素子７が安定に動作するための電圧降下分
を引いた電圧の絶対値」に設定可能な場合には、その電
圧値を出力し、かつ、スイッチング電源２２の出力にあ
る極性制御回路２４の出力を反転する。

【００３０】（２）「ＤＵＴ設定電圧から制御素子７が
安定に動作するための電圧降下分を引いた電圧の絶対
値」がスイッチング電源２２の最低出力電圧より低い場
合には、スイッチング電源２２の最低出力電圧を出力
し、かつ、スイッチング電源２２の出力にある極性制御
回路２４の出力を反転する。

【００３１】（３）スイッチング電源２１の出力電圧が
「ＤＵＴ設定電圧に制御素子６が安定に動作するための
電圧降下分を加えた電圧の絶対値」に設定可能な場合に
は、その電圧値を出力し、かつ、スイッチング電源２２
の出力にある極性制御回路２４の出力を反転する。

【００３２】（４）「ＤＵＴ設定電圧に制御素子６が安
定に動作するための電圧降下分を加えた電圧」が負でか
つ、「同電圧がスイッチング電源２１の最低出力電圧に
−１を乗じた値より小さい」場合には、スイッチング電
源２１の出力にある極性制御回路２３の出力を短絡す
る。

【００３３】（５）「ＤＵＴ設定電圧に制御素子６が安
定に動作するための電圧降下分を加えた電圧」が正でか
つ、「同電圧がスイッチング電源２１の最低出力電圧よ
り小さい」場合には、スイッチング電源２１の最低出力
電圧を出力する。

【００３４】（６）「ＤＵＴ設定電圧に制御素子６が安
定に動作するための電圧降下分を加えた電圧」が正でか
つ、「同電圧がスイッチング電源２１の最低出力電圧よ
り大きい」場合には、スイッチング電源２２の出力電圧
をそのまま出力する。スイッチング電源２１にその値を
出力する

【００３５】次に、制御回路５では、制御信号ＣＳ８が
Ｄ／Ａ変換回路１７でアナログ値の制御目標値に変換さ
れた後、演算回路１８により、制御目標値と、実際のＤ
ＵＴ９の端子電圧である検出信号ＤＳ１との差分が演算
され、バイアス発生回路１９に供給される。バイアス回
路１９では、制御素子６，７を動作させるためのバイア
スが差分信号に加えられ、制御信号ＣＳ２，ＣＳ３とし
て制御素子６，７に供給される。

【００３６】制御素子６，７では、制御回路３１からの
制御信号Ｓ２，Ｓ３に従って、極性判定回路２３，２４
の出力電圧からＤＵＴ９に出力すべき電圧が生成され、
ＤＵＴボード８に供給される。ＤＵＴボード８上のＤＵ
Ｔ９には、制御素子６，７で制御された電圧が印加され
る。また、ＤＵＴ９のＤＵＴ端の電圧は、検出信号ＤＳ
１として制御回路５およびＡ／Ｄ変換回路３１にフィー
ドバックされる。Ａ／Ｄ変換回路３１では、検出信号Ｄ
Ｓ１（ＤＵＴ端の電圧）がデジタル値に変換され、制御
回路２５を介して、ホストコンピュータに供給される。

【００３７】ここで、図３は、制御信号ＣＳ１で示され
る設定電圧に対する、上述した制御回路２５の制御によ
る極性制御回路２３，２４の出力電圧を示す概念図であ
る。図において、ラインＬ１は、正極側の出力電圧であ
り、ラインＬ２は、負極側の出力電圧である。なお、図
３に示す例は、スイッチング電源２１，２２の最低出力
電圧が１Ｖの場合である。

【００３８】また、図４は、スイッチング電源２１，２
２の最低出力電圧が２Ｖの場合における設定電圧に対す
る極性制御回路２３，２４の出力電圧を示す概念図であ
り、図５は、スイッチング電源２１，２２の最低出力電
圧が３Ｖの場合における設定電圧に対する極性制御回路
２３，２４の出力電圧を示す概念図である。いずれの場
合も、出力電圧の変化点電圧が異なるが、基本的な動作
は同じである。

【００３９】Ｂ．第２実施形態Ｂ−１．第２実施形態の構成次に、本発明の第２実施形態について説明する。例え
ば、被試験対象であるＤＵＴに複数の電源を供給する場
合、あるいは複数のＤＵＴを同時に測定する場合等に
は、複数の電圧源が必要である。このような場合には、
図１に示す制御回路５、制御素子６，７を複数個備えれ
ばよい。但し、制御回路２５からの制御信号も複数種類
必要になる。

【００４０】ここで、図６は、本発明の第２実施形態に
よる半導体試験装置の構成を示すブロック図である。な
お、図１に対応する部分には同一の符号を付けて説明を
省略する。図において、制御回路４０は、図示しないホ
ストコンピュータからの制御信号ＣＳ１に従って、制御
信号ＣＳ８ａ，ＣＳ８ｂを、テストヘッド５０の制御回
路５−１，５−２にそれぞれ供給する。制御回路４０
は、２種類の別々の電圧設定値、すなわち制御信号ＣＳ
８ａ，ＣＳ８ｂを出力すればよい。但し、これらの電圧
値は近い値で有る必要が有る。また、制御回路４０は、
テストヘッド４０からＡ／Ｄ変換回路５１を介してフィ
ードバックされる検出信号ＤＳ２ａ，ＤＳ２ｂ、すなわ
ち被試験対象であるＤＵＴ９の第１の端子電圧、第２の
端子電圧に基づいて、制御信号ＣＳ４〜ＣＳ７を出力
し、スイッチング電源２１，２２や極性制御回路２３，
２４を制御する。制御回路４０は、出力の制御信号と入
力の検出信号とが複数個有ることを除いて、図１に示す
制御回路２５と同じである。

【００４１】テストヘッド５０は、第１の制御系とし
て、制御回路５−１、制御素子６−１，７−１と、第２
の制御系として、制御回路５−２、制御素子６−２，７
−２と、ＤＵＴ９が搭載されたＤＵＴボード８を備えて
いる。制御回路５−１は、第１の制御目標値である制御
信号ＣＳ８ａとＤＵＴ９の第１のＤＵＴ端子電圧である
検出信号ＤＳ１ａとの差分を演算し、該差分信号に制御
素子６−１，７−１を動作させるためのバイアスを加え
た制御信号を制御素子６−１，７−１に供給する。制御
素子６−１，７−１は、各々、上記制御回路５−１から
の制御信号に従って、極性判定回路２３，２４からのＤ
Ｃ電圧を制御し、目標の設定電圧をＤＵＴボード８を介
してＤＵＴ９に印加する。なお、上述した制御回路５−
１、制御素子６−１，７−１は、図１に示す制御回路
５、制御素子６，７と同様の構成品である。

【００４２】また、制御回路５−２は、第２の制御目標
値である制御信号ＣＳ８ｂとＤＵＴ９の第２のＤＵＴ端
子電圧である検出信号ＤＳ１ｂとの差分を演算し、該差
分信号に制御素子６−２，７−２を動作させるためのバ
イアスを加えた制御信号を制御素子６−２，７−２に供
給する。制御素子６−２，７−２は、各々、上記制御回
路５−２からの制御信号に従って、極性判定回路２３，
２４からのＤＣ電圧を制御し、目標の設定電圧をＤＵＴ
ボード８を介してＤＵＴ９に印加する。なお、上述した
制御回路５−２、制御素子６−２，７−２は、図１に示
す制御回路５、制御素子６，７と同様の構成品である。

【００４３】Ａ／Ｄ変換回路５１は、ＤＵＴ９の第１の
ＤＵＴ端子電圧である検出信号ＤＳ１ａ，第２のＤＵＴ
端子電圧である検出信号ＤＳ１ｂを、２個のデジタル信
号に変換し、検出信号ＤＳ１ａ，ＤＳ１ｂとして制御回
路４０に供給する。

【００４４】Ｂ−２．第２実施形態の動作次に、本第２実施形態の動作について説明する。制御回
路４０では、ホストコンピュータから供給される、ＤＵ
Ｔ９の設定電圧を指定する制御信号ＣＳ１を、制御信号
ＣＳ８ａとしてテストヘッド３０の制御回路５−１に供
給するとともに、制御信号ＣＳ８ｂとしてテストヘッド
３０の制御回路５−２に供給する。また、制御回路４０
では、制御信号ＣＳ１に基づいて、制御信号ＣＳ４〜Ｃ
Ｓ７を出力し、スイッチング電源２１，２２や極性制御
回路２３，２４を制御する。

【００４５】スイッチング電源２１，２２では、各々、
ＡＣ電源Ｓ１２，Ｓ１３を、制御信号ＣＳ４，ＣＳ５に
よって設定される電圧値を有するＤＣ電圧に変換する。
スイッチング電源２１，２２からのＤＣ電圧は、各々、
極性制御回路２３，２４に供給され、極性制御回路３，
４において、制御信号ＣＳ６，ＣＳ７に従って、極性反
転されることなく、または、極性反転されて制御素子６
−１，７−１、制御素子６−２，７−２へ供給される
か、あるいはグランド接続されて短絡される。

【００４６】制御回路４０によるスイッチング電源２
１，２２、極性制御回路２３，２４の制御方法について
は前述した第１実施形態と同じであるので説明を省略す
る。

【００４７】次に、制御回路５−１では、制御信号ＣＳ
８ａがアナログ値の制御目標値に変換された後、制御目
標値と、実際のＤＵＴ９の端子電圧である検出信号ＤＳ
１ａとの差分が演算され、制御素子６−１，７−１を動
作させるためのバイアスが差分信号に加えられ、制御素
子６−１，７−１に供給される。

【００４８】制御素子６−１，７−１では、制御回路５
−１からの制御信号（図示略）に従って、極性判定回路
２３，２４からの出力電圧から、ＤＵＴ９に出力すべき
電圧が生成され、ＤＵＴボード８に供給される。ＤＵＴ
ボード８上のＤＵＴ９には、制御素子６−１，７−１で
制御された電圧が印加される。また、ＤＵＴ９のＤＵＴ
端の電圧は、検出信号ＤＳ１ａとして制御回路５−１お
よびＡ／Ｄ変換回路５１にフィードバックされる。Ａ／
Ｄ変換回路５１では、検出信号ＤＳ１ａ（第１のＤＵＴ
端子電圧）がデジタル値に変換され、検出信号ＤＳ２ａ
として、制御回路４０を介してホストコンピュータに供
給される。

【００４９】一方、制御回路５−２では、制御信号ＣＳ
８ｂがアナログ値の制御目標値に変換された後、制御目
標値と、実際のＤＵＴ９の端子電圧である検出信号ＤＳ
１ｂとの差分が演算され、制御素子６−２，７−２を動
作させるためのバイアスが差分信号に加えられ、制御素
子６−２，７−２に供給される。

【００５０】制御素子６−２，７−２では、制御回路５
−２からの制御信号（図示略）に従って、極性判定回路
２３，２４からの出力電圧から、ＤＵＴ９に出力すべき
電圧が生成され、ＤＵＴボード８に供給される。ＤＵＴ
ボード８上のＤＵＴ９には、制御素子６−２，７−２で
制御された電圧が印加される。また、ＤＵＴ９のＤＵＴ
端子電圧は、検出信号ＤＳ１ｂとして制御回路５−２お
よびＡ／Ｄ変換回路５１にフィードバックされる。Ａ／
Ｄ変換回路５１では、検出信号ＤＳ１ｂ（第２のＤＵＴ
端子電圧）がデジタル値に変換され、検出信号ＤＳ２ｂ
として、制御回路４０を介してホストコンピュータに供
給される。

【００５１】なお、上述した図２に示す例では、２種類
の電源を被試験対象のＤＵＴ９に供給する場合について
説明したが、３種類以上の場合も全く同様に構成するこ
とができる。

【００５２】Ｃ．本発明と従来技術との比較図７は、本発明と従来技術との効率を比較した一例を示
す概念図である。図において、ラインＬ３ａ，Ｌ３ｂ
は、本発明による半導体試験装置の効率であり、ライン
Ｌ４ａ，Ｌ４ｂは、従来技術による半導体試験装置の効
率であり、ラインＬ５ａ，Ｌ５ｂは、改善量である。図
示の例では、スイッチング電源の効率を９０％、制御素
子が安定に動作する電圧を２Ｖとし、ＤＵＴ設定電圧を
−１０Ｖから＋１０Ｖまで可変できる場合を想定した。
なお、説明を簡単にするために、制御回路等での消費電
力は無視した。近年の半導体デバイスで良く使用する３
Ｖ近辺では、約３０％も効率が改善されていることが分
かる。

【００５３】次に、図８は、本発明と従来技術との制御
素子６，７の発熱量を比較した一例を示す概念図であ
る。図において、ラインＬ６ａ，Ｌ６ｂは、本発明によ
る半導体試験装置の発熱量であり、ラインＬ７ａ，Ｌ７
ｂは、従来技術による半導体試験装置の発熱量であり、
Ｌ８ａ，Ｌ８ｂは、改善量である。図示の例では、スイ
ッチング電源の最低出力電圧の設定が２Ｖの場合であ
り、その他のパラメータは図７と同一である。図８から
ＤＵＴ設定電圧が３Ｖ近辺では、従来技術の場合と比較
して約７０％以上も発熱量が減少していることが分か
る。

【００５４】実際の半導体試験装置では、ＤＵＴ９に印
加する電源ばかりでなく、膨大な種類の信号源の送受信
を行う必要があり、テストヘッドには過密な実装が要求
される。実装が過密で有れば、発熱量が多いと熱的に実
装不可となり、必然的に発熱量を抑制することが要求さ
れる。本発明の半導体装置によれば、効率が向上するこ
とにより、発熱量が減少するので、第１の実施形態にお
いては、制御回路５、制御素子６，７、Ａ／Ｄ変換回路
３１をテストヘッド３０上に容易に実装することが可能
になる。第２の実施形態においては、制御回路５−１、
制御素子６−１，７−１、制御回路５−２、制御素子６
−２，７−２、Ａ／Ｄ変換回路３１をテストヘッド３０
上に容易に実装することが可能になる。

【００５５】上述した実施形態によれば、制御素子にお
ける電圧降下をほぼ一定に保つことから、ＤＵＴ設定電
圧を変化させても制御素子の動作特性がほぼ一定に保た
れるという効果が得られる。

【００５６】また、テストヘッド上に制御素子を簡単に
具備することができることから、制御素子とＤＵＴ間の
配線が短くなるので、配線材による損失が少ない、周波
数特性の劣化が少ない、雑音の漏話量が減少するという
効果が得られる。さらに、制御架とテストヘッド間の制
御信号は、全てデジタル信号で通信できるため、距離に
制約がない、雑音の重畳が無い等の効果が得られる。

【００５７】さらに、効率が改善されるため、発熱量が
減り、冷却装置が簡略化でき、消費電力が低減でき、ひ
いては地球温暖化抑止の一助にもなる。

【００５８】また、上述した実施形態では、ＤＵＴに定
電圧源を印加する場合について説明したが、同様の考え
方で容易に定電流源を構成することができる。また、半
導体試験装置のみならず、任意電圧の電圧源を必要とす
るあらゆる場合に応用することができる。

【００５９】

【発明の効果】以上説明したように、本発明によれば、
複数の可変電圧を定電圧発生手段により発生し、該複数
の可変電圧の極性を電圧極性制御手段により制御し、制
御素子により、該極性制御された複数の可変電圧から前
記被測定デバイスへの印加可変電圧を生成する際に、第
１の制御手段により、前記被測定デバイスへの設定印加
電圧および前記被測定デバイスからフィードバックされ
る前記被測定デバイスの端子電圧に基づいて、前記制御
素子における印加可変電圧の生成動作を制御し、また、
第２の制御手段により、前記被測定デバイスへの設定印
加電圧および前記被測定デバイスからフィードバックさ
れる前記被測定デバイスの端子電圧に基づいて、前記定
電圧発生手段による可変電圧値および前記電圧極性制御
手段による極性制御を制御するようにしたので、消費電
力の低減、発熱量の低減、周波数特性の改善、雑音重畳
の低減を図ることができるという利点が得られる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による半導体試験装置
の構成を示すブロック図である。

【図２】本第１実施形態による半導体試験装置の制御
回路５の構成を示すブロック図である。

【図３】制御信号ＣＳ１で示される設定電圧に対す
る、上述した制御回路２５の制御による極性制御回路２
３，２４の出力電圧を示す概念図である。

【図４】スイッチング電源２１，２２の最低出力電圧
が２Ｖの場合における設定電圧に対する極性制御回路２
３，２４の出力電圧を示す概念図である。

【図５】スイッチング電源２１，２２の最低出力電圧
が３Ｖの場合における設定電圧に対する極性制御回路２
３，２４の出力電圧を示す概念図である。

【図６】本発明の第２実施形態による半導体試験装置
の構成を示すブロック図である。

【図７】本発明と従来技術との効率を比較した一例を
示す概念図である。

【図８】本発明と従来技術との制御素子６，７の発熱
量を比較した一例を示す概念図である。

【図９】従来技術の半導体試験装置の構成を示すブロ
ック図である。

【図１０】従来技術における半導体試験装置の制御回
路５の構成を示すブロック図である。

【符号の説明】

５制御回路（第１の制御手段）６，７制御素子８ＤＵＴボード９ＤＵＴ（被測定デバイス）２０制御架２１スイッチング電源（定電圧発生手段、第１のスイ
ッチング方式定電圧発生手段）２２スイッチング電源（定電圧発生手段、第２のスイ
ッチング方式定電圧発生手段）２３，２４極性制御回路（電圧極性制御手段）２５，４０制御回路（第２の制御手段）３１，５１Ａ／Ｄ変換回路３０，５０テストヘッド

Claims

【特許請求の範囲】

【請求項１】被測定デバイスに可変電圧を印加し、該
被測定デバイスを試験する半導体試験装置において、複数の可変電圧を発生する定電圧発生手段と、前記定電圧発生手段により発生された複数の可変電圧の
極性を制御する電圧極性制御手段と、前記電圧極性制御手段により極性制御された複数の可変
電圧から前記被測定デバイスへの印加可変電圧を生成す
る制御素子と、前記被測定デバイスへの設定印加電圧および前記被測定
デバイスからフィードバックされる前記被測定デバイス
の端子電圧に基づいて、前記制御素子における印加可変
電圧の生成動作を制御する第１の制御手段と、前記被測定デバイスへの設定印加電圧および前記被測定
デバイスからフィードバックされる前記被測定デバイス
の端子電圧に基づいて、前記定電圧発生手段による可変
電圧値および前記電圧極性制御手段による極性制御を制
御する第２の制御手段とを具備することを特徴とする半
導体試験装置。
【請求項２】前記第２の制御手段は、前記制御素子の
電圧降下量が、制御素子が動作するのに十分な値になる
ように、前記被測定デバイスへの設定印加電圧と連動さ
せて、前記定電圧発生手段による可変電圧値および前記
電圧極性制御手段による極性制御を制御することを特徴
とする請求項１記載の半導体試験装置。
【請求項３】前記制御素子および前記第１の制御手段
は、前記被測定デバイスが搭載されているテストヘッド
上に設けられ、前記定電圧発生手段、前記電圧極性制御手段および第２
の制御手段は、前記テストヘッドから離れて設置されて
いる制御架上に設けられ、前記テストヘッドと前記制御架との間における信号伝送
にデジタル信号を用いることを特徴とする請求項１記載
の半導体試験装置。
【請求項４】前記定電圧発生手段は、前記被測定デバイスへの設定印加電圧より大となる出力
電圧を発生する第１のスイッチング方式定電圧発生手段
と、前記被測定デバイスへの設定印加電圧より小となる出力
電圧を発生する第２のスイッチング方式定電圧発生手段
とを具備することを特徴とする請求項１記載の半導体試
験装置。
【請求項５】前記電圧極性制御手段は、前記第２の制
御手段による制御に基づいて、前記定電圧発生手段によ
り発生された複数の可変電圧の極性を反転することに加
え、短絡させることが可能であることを特徴とする請求
項１記載の半導体試験装置。
【請求項６】前記第２の制御手段は、前記被測定デバイスへの設定印加電圧が正の場合には、前記第１のスイッチング方式定電圧発生手段の出力電圧
が「前記設定印加電圧に前記制御素子が安定に動作する
ための電圧降下分を加えた電圧」に設定可能な場合に
は、前記第１のスイッチング方式定電圧発生手段の出力
電圧をそのまま出力し、「前記設定印加電圧に前記制御素子が安定に動作するた
めの電圧降下分を加えた電圧」が前記第１のスイッチン
グ方式定電圧発生手段の最低出力電圧より低い場合に
は、前記第１のスイッチング方式定電圧発生手段の最低
出力電圧を出力し、前記第２のスイッチング方式定電圧発生手段の出力電圧
が「前記設定印加電圧から前記制御素子が安定に動作す
るための電圧降下分を引いた電圧」に設定可能な場合に
は、前記第２のスイッチング方式定電圧発生手段の出力
電圧をそのまま出力し、「前記設定印加電圧から前記制御素子が安定に動作する
ための電圧降下分を引いた電圧」が正でかつ、「同電圧
が前記第２のスイッチング方式定電圧発生手段の最低出
力電圧より小さい」場合には、前記電圧極性制御手段に
より、前記第２のスイッチング方式定電圧発生手段の出
力を短絡し、「前記設定印加電圧から前記制御素子が安定に動作する
ための電圧降下分を引いた電圧」が負でかつ、「同電圧
が前記第２のスイッチング方式定電圧発生手段の最低出
力電圧より小さい」の場合には、前記第２のスイッチン
グ方式定電圧発生手段の最低出力電圧を出力し、かつ、
前記第２のスイッチング方式定電圧発生手段の出力側に
ある前記電圧極性制御手段の出力を反転し、「前記設定印加電圧から前記制御素子が安定に動作する
ための電圧降下分を引いた電圧」が負でかつ、「前記第
２のスイッチング方式定電圧発生手段の最低出力電圧よ
り大きい」の場合には、前記第２のスイッチング方式定
電圧発生手段からその出力電圧の絶対値を出力し、か
つ、前記第２のスイッチング方式定電圧発生手段の出力
側にある前記電圧極性制御手段の出力を反転するよう
に、前記定電圧発生手段による可変電圧値および前記電
圧極性制御手段による極性制御を制御し、前記被測定デバイスへの目標印加電圧が負の場合には、前記第２のスイッチング方式定電圧発生手段の出力電圧
が「前記設定印加電圧から前記制御素子が安定に動作す
るための電圧降下分を引いた電圧の絶対値」に設定可能
な場合には、前記第２のスイッチング方式定電圧発生手
段の出力電圧を出力し、かつ、前記第２のスイッチング
方式定電圧発生手段の出力側にある前記電圧極性制御手
段の出力を反転し、「前記設定印加電圧から前記制御素子が安定に動作する
ための電圧降下分を引いた電圧の絶対値」が前記第２の
スイッチング方式定電圧発生手段の最低出力電圧より低
い場合には、前記第２のスイッチング方式定電圧発生手
段の最低出力電圧を出力し、かつ、前記第２のスイッチ
ング方式定電圧発生手段の出力側にある前記電圧極性制
御手段の出力を反転し、前記第１のスイッチング方式定電圧発生手段の出力電圧
が「前記設定印加電圧に前記制御素子が安定に動作する
ための電圧降下分を加えた電圧の絶対値」に設定可能な
場合には、前記第１のスイッチング方式定電圧発生手段
の出力電圧を出力し、かつ、前記第２のスイッチング方
式定電圧発生手段の出力側にある前記電圧極性制御手段
の出力を反転し、「前記設定印加電圧に前記制御素子が安定に動作するた
めの電圧降下分を加えた電圧」が負でかつ、「前記第１
のスイッチング方式定電圧発生手段の最低出力電圧に−
１を乗じた値より小さい」場合には、前記第１のスイッ
チング方式定電圧発生手段の出力側にある前記電圧極性
制御手段の出力を短絡し、「前記設定印加電圧に前記制御素子が安定に動作するた
めの電圧降下分を加えた電圧」が正でかつ、「前記第１
のスイッチング方式定電圧発生手段の最低出力電圧より
小さい」の場合には、前記第１のスイッチング方式定電
圧発生手段の最低出力電圧を出力し、「前記設定印加電圧に前記制御素子が安定に動作するた
めの電圧降下分を加えた電圧」が正でかつ、「前記第１
のスイッチング方式定電圧発生手段の最低出力電圧より
大きい」の場合には、前記第１のスイッチング方式定電
圧発生手段の出力電圧をそのまま出力するように、前記
定電圧発生手段による可変電圧値および前記電圧極性制
御手段による極性制御を制御することを特徴とする請求
項２記載の半導体試験装置。
【請求項７】前記制御素子と前記第１の制御手段とを
１組とし、並列に複数個設け、各々の組で生成された複
数の印加可変電圧を前記被測定デバイスへ印加すること
を特徴とする請求項１記載の半導体試験装置。