JPH10327058A - スイッチング終段用の制御装置 - Google Patents
スイッチング終段用の制御装置Info
- Publication number
- JPH10327058A JPH10327058A JP10055356A JP5535698A JPH10327058A JP H10327058 A JPH10327058 A JP H10327058A JP 10055356 A JP10055356 A JP 10055356A JP 5535698 A JP5535698 A JP 5535698A JP H10327058 A JPH10327058 A JP H10327058A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- time
- switch
- period
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
- G01R33/28—Details of apparatus provided for in groups G01R33/44 - G01R33/64
- G01R33/38—Systems for generation, homogenisation or stabilisation of the main or gradient magnetic field
- G01R33/385—Systems for generation, homogenisation or stabilisation of the main or gradient magnetic field using gradient magnetic field coils
- G01R33/3852—Gradient amplifiers; means for controlling the application of a gradient magnetic field to the sample, e.g. a gradient signal synthesizer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/661—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 比較的僅かな部品コストで、特に、電力トラ
ンジスタのスイッチオン期間並びに各スイッチオン期間
中の不動時間の微調整を行うことができる、スイッチン
グ終段用の制御装置を提供すること。 【解決手段】 スイッチング終段用の制御装置であっ
て、パルス幅変調器と少なくとも２つの制御信号の発生
用の制御論理回路とを有している。制御装置は、制御論
理回路が、各制御信号に対して、各スイッチオン期間の
夫々一方の側縁が、時間ラスタクロックに相応して離散
化された時点で形成されるように構成されているように
して改善される。 【効果】 制御論理回路によって、僅かな部品コスト
で、スイッチング終段の電力トランジスタのスイッチオ
ン期間の微調整が可能となり、夫れぞれのスイッチオン
期間内に所定の不動時間を確実に保持することができ
る。
ンジスタのスイッチオン期間並びに各スイッチオン期間
中の不動時間の微調整を行うことができる、スイッチン
グ終段用の制御装置を提供すること。 【解決手段】 スイッチング終段用の制御装置であっ
て、パルス幅変調器と少なくとも２つの制御信号の発生
用の制御論理回路とを有している。制御装置は、制御論
理回路が、各制御信号に対して、各スイッチオン期間の
夫々一方の側縁が、時間ラスタクロックに相応して離散
化された時点で形成されるように構成されているように
して改善される。 【効果】 制御論理回路によって、僅かな部品コスト
で、スイッチング終段の電力トランジスタのスイッチオ
ン期間の微調整が可能となり、夫れぞれのスイッチオン
期間内に所定の不動時間を確実に保持することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、トモグラ
フィ装置のグラジエント増幅器のスイッチング終段用の
制御装置であって、パルス幅変調器と制御論理回路とを
有しており、パルス幅変調器は、少なくとも一つのパル
ス幅信号の発生用であり、制御論理回路は、パルス幅信
号に応動して、２つの制御信号を、接続可能なスイッチ
ング終段に対して形成することができ、該形成は、制御
信号のスイッチオン期間が、各不動期間によって分離さ
れるように行われ、その際、制御論理回路は、各制御信
号に対して、各スイッチオン期間の夫々一方の側縁が、
時間ラスタクロックに相応して離散化された時点で形成
されるように構成されているスイッチング終段用の制御
装置に関する。
フィ装置のグラジエント増幅器のスイッチング終段用の
制御装置であって、パルス幅変調器と制御論理回路とを
有しており、パルス幅変調器は、少なくとも一つのパル
ス幅信号の発生用であり、制御論理回路は、パルス幅信
号に応動して、２つの制御信号を、接続可能なスイッチ
ング終段に対して形成することができ、該形成は、制御
信号のスイッチオン期間が、各不動期間によって分離さ
れるように行われ、その際、制御論理回路は、各制御信
号に対して、各スイッチオン期間の夫々一方の側縁が、
時間ラスタクロックに相応して離散化された時点で形成
されるように構成されているスイッチング終段用の制御
装置に関する。
【０００２】
【従来の技術】このような制御装置は、ハーフブリッジ
回路又はブリッジ回路での調整型整流器の全てのスイッ
チング終段に適しており、例えば、高出力を極めて正確
に調整する必要がある整流器に適している。これは、特
に、核スピントモグラフィ装置でのグラジエント増幅器
の場合である。本発明は、しかし、例えば、Ｘ線装置の
誘導加熱装置にも、又は、電気モータの駆動制御用にも
使用することができる。
回路又はブリッジ回路での調整型整流器の全てのスイッ
チング終段に適しており、例えば、高出力を極めて正確
に調整する必要がある整流器に適している。これは、特
に、核スピントモグラフィ装置でのグラジエント増幅器
の場合である。本発明は、しかし、例えば、Ｘ線装置の
誘導加熱装置にも、又は、電気モータの駆動制御用にも
使用することができる。
【０００３】グラジエント増幅器の前述の用途の場合、
ブリッジ回路を用いて、±３００Ｖの大きさの交流電圧
が、３００Ａの大きさの電流で発生される。この増幅器
は、ｍＡ領域の電流を調整することができるような高い
精度を有している必要がある。ブリッジ回路でのそれぞ
れのスイッチング素子のスイッチング期間は、それ故、
そのスイッチング素子の、その都度の期間に関して、ほ
ぼ連続的に変えることができる必要がある。この理由か
ら、グラジエント増幅器の制御回路は、従来、純アナロ
グで構成されており、それにより、電力トランジスタの
スイッチング時点が任意に微細に制御される。デジタル
の、純クロック作動回路は、今日の手段を以てしては、
現実的に実施することはできない。と言うのは、その回
路は、所要の精密な時間分解能を達成するためには、Ｇ
Ｈｚ領域でのクロック周波数で作動する必要があるから
である。
ブリッジ回路を用いて、±３００Ｖの大きさの交流電圧
が、３００Ａの大きさの電流で発生される。この増幅器
は、ｍＡ領域の電流を調整することができるような高い
精度を有している必要がある。ブリッジ回路でのそれぞ
れのスイッチング素子のスイッチング期間は、それ故、
そのスイッチング素子の、その都度の期間に関して、ほ
ぼ連続的に変えることができる必要がある。この理由か
ら、グラジエント増幅器の制御回路は、従来、純アナロ
グで構成されており、それにより、電力トランジスタの
スイッチング時点が任意に微細に制御される。デジタル
の、純クロック作動回路は、今日の手段を以てしては、
現実的に実施することはできない。と言うのは、その回
路は、所要の精密な時間分解能を達成するためには、Ｇ
Ｈｚ領域でのクロック周波数で作動する必要があるから
である。
【０００４】更に、制御回路は、いわゆるブリッジ短絡
を回避するために、ブリッジ分岐での電力トランジスタ
の各スイッチング期間内に不動時間を挿入する必要があ
る。公知の制御回路では、その種の不動時間は、従来、
インターロック論理回路と接続された非同期モノフロッ
プによって形成されている。テープドライブ用のモータ
制御部を比較的簡単に用いる場合、そのような回路が、
論文”Ｚｕｖｅｒｌａｅｓｓｉｇｅｒ Ｂｅｔｒｉｅｂ
ｖｏｎ ＭＯＳＦＥｓ ｉｎ Ｂｒｕｅｃｋｓｃｈａ
ｌｔｕｎｇｅｎ”Ｈａｎｓ Ｒ．Ｈａｅｓｓｉｇ ｕｎ
ｄ Ｐａｔｒｉｃｋ Ｚｏｌｌｅｒ、定期刊行物ＥＬＥ
ＫＴＲＯＮＩＫ、１０／１２．５．１９８９号、５５−
６３ページ、の図２ａに示されている。
を回避するために、ブリッジ分岐での電力トランジスタ
の各スイッチング期間内に不動時間を挿入する必要があ
る。公知の制御回路では、その種の不動時間は、従来、
インターロック論理回路と接続された非同期モノフロッ
プによって形成されている。テープドライブ用のモータ
制御部を比較的簡単に用いる場合、そのような回路が、
論文”Ｚｕｖｅｒｌａｅｓｓｉｇｅｒ Ｂｅｔｒｉｅｂ
ｖｏｎ ＭＯＳＦＥｓ ｉｎ Ｂｒｕｅｃｋｓｃｈａ
ｌｔｕｎｇｅｎ”Ｈａｎｓ Ｒ．Ｈａｅｓｓｉｇ ｕｎ
ｄ Ｐａｔｒｉｃｋ Ｚｏｌｌｅｒ、定期刊行物ＥＬＥ
ＫＴＲＯＮＩＫ、１０／１２．５．１９８９号、５５−
６３ページ、の図２ａに示されている。
【０００５】しかし、この簡単な回路は、グラジエント
増幅器の極めて臨界的な用途には適していない。ここで
は、高い部品コストのアナログ回路を使わなくてはなら
ない。更に、モノフロップのコスト高な調整を必要とす
る。
増幅器の極めて臨界的な用途には適していない。ここで
は、高い部品コストのアナログ回路を使わなくてはなら
ない。更に、モノフロップのコスト高な調整を必要とす
る。
【０００６】ドイツ連邦共和国特許公開第４３００９８
１号公報には、例えば、トモグラフィ装置のグラジエン
ト増幅器のスイッチング終段用の制御装置であって、パ
ルス幅変調器と制御論理回路とを有しており、パルス幅
変調器は、少なくとも一つのパルス幅信号の発生用であ
り、制御論理回路は、パルス幅信号に応動して、２つの
制御信号を、接続可能なスイッチング終段に対して形成
することができ、該形成は、制御信号のスイッチオン期
間が、各不動期間によって分離されるように行われ、そ
の際、制御論理回路は、前記各制御信号に対して、前記
各スイッチオン期間の夫々一方の側縁が、時間ラスタク
ロックに相応して離散化された時点で形成されるように
構成されているスイッチング終段用の制御装置が示され
ている。マイクロコントローラは、パルス幅変調器とし
て構成されており、制御論理回路と共働して、各スイッ
チオン期間がそれぞれ１つの不動時間によって分離され
ている制御信号を発生する。マイクロコントローラは、
クロック作動されるので、制御信号の上昇側縁も下降側
縁も離散化時点で発生される。
１号公報には、例えば、トモグラフィ装置のグラジエン
ト増幅器のスイッチング終段用の制御装置であって、パ
ルス幅変調器と制御論理回路とを有しており、パルス幅
変調器は、少なくとも一つのパルス幅信号の発生用であ
り、制御論理回路は、パルス幅信号に応動して、２つの
制御信号を、接続可能なスイッチング終段に対して形成
することができ、該形成は、制御信号のスイッチオン期
間が、各不動期間によって分離されるように行われ、そ
の際、制御論理回路は、前記各制御信号に対して、前記
各スイッチオン期間の夫々一方の側縁が、時間ラスタク
ロックに相応して離散化された時点で形成されるように
構成されているスイッチング終段用の制御装置が示され
ている。マイクロコントローラは、パルス幅変調器とし
て構成されており、制御論理回路と共働して、各スイッ
チオン期間がそれぞれ１つの不動時間によって分離され
ている制御信号を発生する。マイクロコントローラは、
クロック作動されるので、制御信号の上昇側縁も下降側
縁も離散化時点で発生される。
【０００７】この回路の適用目的として、モータ又は変
換器用の整流器が開示されている。しかし、例えば、グ
ラジエント増幅器の場合に生じるような、極めて高い精
度の条件には、この回路は不適切である。冒頭に既述し
たように、所要時間分解能を達成するためには、マイク
ロコントローラのクロック周波数は、ＧＨｚ領域内であ
る必要がある。
換器用の整流器が開示されている。しかし、例えば、グ
ラジエント増幅器の場合に生じるような、極めて高い精
度の条件には、この回路は不適切である。冒頭に既述し
たように、所要時間分解能を達成するためには、マイク
ロコントローラのクロック周波数は、ＧＨｚ領域内であ
る必要がある。
【０００８】日本国特許公開第５−２７６７９２号公報
（英文抄訳あり）からは、同様に、制御信号の上昇側縁
も下降側縁も離散化時点で発生する制御論理回路が公知
である。
（英文抄訳あり）からは、同様に、制御信号の上昇側縁
も下降側縁も離散化時点で発生する制御論理回路が公知
である。
【０００９】
【発明が解決しようとする課題】本発明の課題は、比較
的僅かな部品コストで、特に、電力トランジスタのスイ
ッチオン期間並びに各スイッチオン期間中の不動時間の
微調整を行うことができる、例えば、グラジエント増幅
器のスイッチング終段用の制御装置を提供することにあ
る。
的僅かな部品コストで、特に、電力トランジスタのスイ
ッチオン期間並びに各スイッチオン期間中の不動時間の
微調整を行うことができる、例えば、グラジエント増幅
器のスイッチング終段用の制御装置を提供することにあ
る。
【００１０】
【課題を解決するための手段】この課題は、本発明によ
ると、制御論理回路は、各制御信号に対して、各スイッ
チオン期間の夫々他方の側縁が、パルス幅信号に依存す
る連続的に可変の時点で形成されるように構成されてい
ることによって解決される。並びに、被調整型整流器、
例えば、トモグラフィ装置のグラジエント増幅器であっ
て、調整器とスイッチング終段とを有しており、前記調
整器は、請求項１〜７までのいずれか１記載の制御装置
と接続されていて、該制御装置に調整量を供給し、前記
スイッチング終段は、前記制御装置の制御信号によって
制御される、少なくとも２つのスイッチング素子を有し
ていることによって解決される。
ると、制御論理回路は、各制御信号に対して、各スイッ
チオン期間の夫々他方の側縁が、パルス幅信号に依存す
る連続的に可変の時点で形成されるように構成されてい
ることによって解決される。並びに、被調整型整流器、
例えば、トモグラフィ装置のグラジエント増幅器であっ
て、調整器とスイッチング終段とを有しており、前記調
整器は、請求項１〜７までのいずれか１記載の制御装置
と接続されていて、該制御装置に調整量を供給し、前記
スイッチング終段は、前記制御装置の制御信号によって
制御される、少なくとも２つのスイッチング素子を有し
ていることによって解決される。
【００１１】
【発明の実施の形態】本発明は、各制御信号の一方のス
イッチング側縁だけを時間的に離散化するという基本的
技術思想に基づいている。このスイッチング側縁は、ク
ロック制御されるデジタル回路を用いて、予め設定され
た不動時間が経過する迄、遅延させることができる。制
御論理回路内に設けられた、その種の回路は、比較的簡
単である。例えば、この回路は、慣用の高集積化モジュ
ールで構成することができ、その結果、基板上の所要ス
ペースは僅かでよい。デジタル回路の調整は必要ない。
イッチング側縁だけを時間的に離散化するという基本的
技術思想に基づいている。このスイッチング側縁は、ク
ロック制御されるデジタル回路を用いて、予め設定され
た不動時間が経過する迄、遅延させることができる。制
御論理回路内に設けられた、その種の回路は、比較的簡
単である。例えば、この回路は、慣用の高集積化モジュ
ールで構成することができ、その結果、基板上の所要ス
ペースは僅かでよい。デジタル回路の調整は必要ない。
【００１２】本発明の制御装置によって、有利には、各
制御信号の上昇側縁か、又は、下降側縁が離散化され
る。それぞれ他方の側縁は、本発明によると、制御信号
に依存して連続的に変えることができる。そうすること
によって、被制御電力トランジスタの各スイッチオン期
間を、純アナログ回路の場合同様に、任意に微調整する
ことができるようになる。例えば、各スイッチオン期間
の連続的に変えることができる側縁を、パルス幅信号の
一方の側縁にすることができる。
制御信号の上昇側縁か、又は、下降側縁が離散化され
る。それぞれ他方の側縁は、本発明によると、制御信号
に依存して連続的に変えることができる。そうすること
によって、被制御電力トランジスタの各スイッチオン期
間を、純アナログ回路の場合同様に、任意に微調整する
ことができるようになる。例えば、各スイッチオン期間
の連続的に変えることができる側縁を、パルス幅信号の
一方の側縁にすることができる。
【００１３】制御装置では、有利には、不動時間が、時
間ラスタークロック、又は、それ以外のクロックによっ
てトリガされるカウンタによつて発生され、その際、こ
のカウンタは、先行のスイッチオン期間の終了と共に、
所定のカウンタ状態からカウント開始する。その際、回
路の調整は必要ない。有利には、各スイッチオン期間の
時間的に離散化された側縁は、正確に、時間ラスタクロ
ックの、カウンタ状態が予め設定された値に達するよう
な側縁で発生される。
間ラスタークロック、又は、それ以外のクロックによっ
てトリガされるカウンタによつて発生され、その際、こ
のカウンタは、先行のスイッチオン期間の終了と共に、
所定のカウンタ状態からカウント開始する。その際、回
路の調整は必要ない。有利には、各スイッチオン期間の
時間的に離散化された側縁は、正確に、時間ラスタクロ
ックの、カウンタ状態が予め設定された値に達するよう
な側縁で発生される。
【００１４】各制御信号の一方の側縁の離散化によっ
て、所定のスイッチング時点と実際のスイッチング時点
との間に時間的なずれが生じるようになる。調整型整流
器では、このずれは、調整によって補償される。しか
し、複数のスイッチング周期に亘って平均化される時間
的なずれ（＝誤差）を小さく保持して、調整器が、でき
る限り僅かしか補償しないで済むようにすることが望ま
しい。
て、所定のスイッチング時点と実際のスイッチング時点
との間に時間的なずれが生じるようになる。調整型整流
器では、このずれは、調整によって補償される。しか
し、複数のスイッチング周期に亘って平均化される時間
的なずれ（＝誤差）を小さく保持して、調整器が、でき
る限り僅かしか補償しないで済むようにすることが望ま
しい。
【００１５】有利な実施例では、この誤差は、時間ラス
タークロックの周波数を、制御装置に供給されるパルス
幅信号の周波数に対して非整数比にすることによって最
小化することができる。変形実施例では、同じ目的で、
時間ラスタークロックを周期的に反転し、その結果、交
互に、時間ラスタークロックの上昇乃至下降側縁を、制
御信号の離散化された側縁の特定のために使うのであ
る。
タークロックの周波数を、制御装置に供給されるパルス
幅信号の周波数に対して非整数比にすることによって最
小化することができる。変形実施例では、同じ目的で、
時間ラスタークロックを周期的に反転し、その結果、交
互に、時間ラスタークロックの上昇乃至下降側縁を、制
御信号の離散化された側縁の特定のために使うのであ
る。
【００１６】本発明による制御装置は、有利には、核ス
ピントモグラフィ装置内のグラジエント増幅器として使
われる調整型整流器の構成部品にすることができる。そ
の際、有利には、時間ラスタークロックは、トモグラフ
ィ装置の装置クロックと同期化されて、数周期で繰り返
される。従って、トモグラフィ装置の画像上で見えるこ
とがある低周波振動を回避することができる。
ピントモグラフィ装置内のグラジエント増幅器として使
われる調整型整流器の構成部品にすることができる。そ
の際、有利には、時間ラスタークロックは、トモグラフ
ィ装置の装置クロックと同期化されて、数周期で繰り返
される。従って、トモグラフィ装置の画像上で見えるこ
とがある低周波振動を回避することができる。
【００１７】
【実施例】以下、本発明の有利な実施例について、概略
した図を用いて説明する。
した図を用いて説明する。
【００１８】図１に示したグラジエント増幅器は、調整
器１０を有している。入力側１２は、基準量（目標値）
の供給用に設けられており、適切なやり方で決められた
調整量（実際値）用の線路１４は、調整器１０に接続さ
れている。公知のやり方で、調整器１０は、比較器と調
整器とを用いて調整量を発生し、この調整量は、線路１
１６を介してパルス幅変調器２０に供給される。
器１０を有している。入力側１２は、基準量（目標値）
の供給用に設けられており、適切なやり方で決められた
調整量（実際値）用の線路１４は、調整器１０に接続さ
れている。公知のやり方で、調整器１０は、比較器と調
整器とを用いて調整量を発生し、この調整量は、線路１
１６を介してパルス幅変調器２０に供給される。
【００１９】パルス幅変調器２０は、同様に公知であ
る。パルス幅変調器２０は、ここで説明している実施例
では、調整量から４つのパルス幅信号を発生し、このパ
ルス幅信号は、線路２２，２４，２６及び２８を介して
制御論理回路３０に伝送される。各パルス幅信号は、パ
ルス幅変調器２０で、調整量を三角波信号と比較するこ
とによって発生される。三角波信号は、パルス幅変調器
２０の発振器から得られ、スイッチングクロックによっ
て設けられた、固定又は可変の周波数（５０ｋＨｚの大
きさ）を有している。
る。パルス幅変調器２０は、ここで説明している実施例
では、調整量から４つのパルス幅信号を発生し、このパ
ルス幅信号は、線路２２，２４，２６及び２８を介して
制御論理回路３０に伝送される。各パルス幅信号は、パ
ルス幅変調器２０で、調整量を三角波信号と比較するこ
とによって発生される。三角波信号は、パルス幅変調器
２０の発振器から得られ、スイッチングクロックによっ
て設けられた、固定又は可変の周波数（５０ｋＨｚの大
きさ）を有している。
【００２０】制御論理回路３０は、デジタル回路技術で
構成されている。制御論理回路３０は、３２ＭＨｚの大
きさの時間ラスタークロックでアクセスする。４つのパ
ルス幅信号のそれぞれに対して、制御論理回路３０は、
パルス幅信号から、それぞれ１つの制御信号を発生する
ために、カウンタ、ドライバ、その他の構成素子を有し
ている。線路３２，３４，３６，３８は、４つの制御信
号をスイッチング終段４０に供給するために使われる。
構成されている。制御論理回路３０は、３２ＭＨｚの大
きさの時間ラスタークロックでアクセスする。４つのパ
ルス幅信号のそれぞれに対して、制御論理回路３０は、
パルス幅信号から、それぞれ１つの制御信号を発生する
ために、カウンタ、ドライバ、その他の構成素子を有し
ている。線路３２，３４，３６，３８は、４つの制御信
号をスイッチング終段４０に供給するために使われる。
【００２１】スイッチング終段４０は、ブリッジ回路
（Ｈブリッジ）内に設けられた４つのスイッチング素子
４２，４４，４６，４８を有しており、これら４つのス
イッチング素子は、制御論理回路３０の各１つの制御信
号に相応している。スイッチング素子４２，４４，４
６，４８は、例えば、ＭＯＳＦＥＴ又はフリーホイール
ダイオードを備えたバイポーラトランジスタとして構成
されている。各スイッチング素子の内のそれぞれ２つ
（４２と４４乃至４６と４８）は、給電電圧の負乃至正
の端子と接続されている。ブリッジ分岐内に設けられ
た、それぞれ２つのスイッチング素子（４２と４８乃至
４４と４６）の残りの端子は、相互に対状に接続され、
且つ、それぞれ１つの接続線路５２，５４と接続されて
いる。
（Ｈブリッジ）内に設けられた４つのスイッチング素子
４２，４４，４６，４８を有しており、これら４つのス
イッチング素子は、制御論理回路３０の各１つの制御信
号に相応している。スイッチング素子４２，４４，４
６，４８は、例えば、ＭＯＳＦＥＴ又はフリーホイール
ダイオードを備えたバイポーラトランジスタとして構成
されている。各スイッチング素子の内のそれぞれ２つ
（４２と４４乃至４６と４８）は、給電電圧の負乃至正
の端子と接続されている。ブリッジ分岐内に設けられ
た、それぞれ２つのスイッチング素子（４２と４８乃至
４４と４６）の残りの端子は、相互に対状に接続され、
且つ、それぞれ１つの接続線路５２，５４と接続されて
いる。
【００２２】実質的に誘導性の負荷５０、例えば、グラ
ジエントコイルは、接続線路５２及び５４と接続されて
いる。負荷５０の分路抵抗からは、グラジエントコイル
を流れる電流に比例する電圧が取り出され、調整量とし
ては、線路１４を介して直接又は調整器１０の適切な測
定変換器を介して供給される。
ジエントコイルは、接続線路５２及び５４と接続されて
いる。負荷５０の分路抵抗からは、グラジエントコイル
を流れる電流に比例する電圧が取り出され、調整量とし
ては、線路１４を介して直接又は調整器１０の適切な測
定変換器を介して供給される。
【００２３】図２には、４つの制御信号の内の２つが正
確に図示されており、即ち、線路３２を介して伝送され
る信号Ｓ１（スイッチング素子４２の制御のために使わ
れる）及び線路３８を介してスイッチング素子４８に伝
送される信号Ｓ２である。両スイッチング素子４２及び
４８は、それぞれ、ブリッジ回路の一方の分岐内に設け
られており、給電電圧の相互に異なった極性に接続され
ており、その結果、ブリッジ短絡を回避するために、両
スイッチング素子４２及び４８を同時にスイッチオンす
る必要はない。図２から分かるように、信号Ｓ１では、
スイッチオン期間ＴＳ１ｏｎは、時点Ｔ１ｏｎ乃至Ｔ
１ｏｆｆによって限定されている。相応して、時点Ｔ
２ｏｎ乃至Ｔ２ｏｆｆによって、信号Ｓ２のスイッチオ
ン期間ＴＳ２ｏｎは限定されている。それぞれのスイッ
チオン期間ＴＳ１ｏｎ及びＴＳ２ｏｎは、それぞれ１つ
の不動時間Ｔｔによって分離されており、この不動時間
内では、これまで導通状態であったスイッチング素子４
２乃至４８が遮断状態に移行することがある。この不動
時間Ｔｔは、ここで説明している実施例では、ほぼ４０
０ｎｓの大きさである。
確に図示されており、即ち、線路３２を介して伝送され
る信号Ｓ１（スイッチング素子４２の制御のために使わ
れる）及び線路３８を介してスイッチング素子４８に伝
送される信号Ｓ２である。両スイッチング素子４２及び
４８は、それぞれ、ブリッジ回路の一方の分岐内に設け
られており、給電電圧の相互に異なった極性に接続され
ており、その結果、ブリッジ短絡を回避するために、両
スイッチング素子４２及び４８を同時にスイッチオンす
る必要はない。図２から分かるように、信号Ｓ１では、
スイッチオン期間ＴＳ１ｏｎは、時点Ｔ１ｏｎ乃至Ｔ
１ｏｆｆによって限定されている。相応して、時点Ｔ
２ｏｎ乃至Ｔ２ｏｆｆによって、信号Ｓ２のスイッチオ
ン期間ＴＳ２ｏｎは限定されている。それぞれのスイッ
チオン期間ＴＳ１ｏｎ及びＴＳ２ｏｎは、それぞれ１つ
の不動時間Ｔｔによって分離されており、この不動時間
内では、これまで導通状態であったスイッチング素子４
２乃至４８が遮断状態に移行することがある。この不動
時間Ｔｔは、ここで説明している実施例では、ほぼ４０
０ｎｓの大きさである。
【００２４】図３には、信号Ｓ１の実例が示されてお
り、制御論理回路３０によって、制御信号Ｓ１の上昇側
縁が、予め決められた離散化時間ラスタ（ここでは、Ｃ
ｌで示した時間ラスタクロック）に相応して離散化され
ることが分かる。つまり、時点ＴＳ１ｏｎは、常に、Ｃ
ｌの上昇側縁と一致している。それに対して、制御信号
Ｓ１の下降側縁（時点ＴＳ１ｏｆｆ）は、決められてお
らず、更に連続して変化する。
り、制御論理回路３０によって、制御信号Ｓ１の上昇側
縁が、予め決められた離散化時間ラスタ（ここでは、Ｃ
ｌで示した時間ラスタクロック）に相応して離散化され
ることが分かる。つまり、時点ＴＳ１ｏｎは、常に、Ｃ
ｌの上昇側縁と一致している。それに対して、制御信号
Ｓ１の下降側縁（時点ＴＳ１ｏｆｆ）は、決められてお
らず、更に連続して変化する。
【００２５】一層正確に言うと、制御論理回路３０は、
ここで説明している実施例では、相応のパルス幅信号の
下降側縁に直接応動して、Ｓ１の下降側縁を発生し、そ
の際、時間的なずれは生じない。上昇側縁Ｓ１は、時間
ラスタクロックＣ１の最初の上昇側縁に応動して発生さ
れ、その際、この時間ラスタクロックは、対応のパルス
幅信号がスイッチオン期間を信号表示して、不動時間Ｔ
ｔが経過すると即座に発生する。
ここで説明している実施例では、相応のパルス幅信号の
下降側縁に直接応動して、Ｓ１の下降側縁を発生し、そ
の際、時間的なずれは生じない。上昇側縁Ｓ１は、時間
ラスタクロックＣ１の最初の上昇側縁に応動して発生さ
れ、その際、この時間ラスタクロックは、対応のパルス
幅信号がスイッチオン期間を信号表示して、不動時間Ｔ
ｔが経過すると即座に発生する。
【００２６】不動時間Ｔｔを決めるために、Ｓ２の、先
行のスイッチオン期間制御信号が終了されると（つま
り、時点ＴＳ２ｏｆｆ）直ぐに、Ｓ１用に制御論理回路
３０内に設けられたカウンタが所定値にセットされる。
３２ＭＨｚの時間ラスタクロック周波数で、少なくとも
４００ｎｓの所望の不動時間の場合、この値は、例え
ば、１３である。このカウンタは、時間ラスタクロック
Ｃ１によってトリガされ、その結果、カウンタ状態は、
各上昇側縁で、Ｃ１から１だけ減少する。カウンタ状態
が値０に達すると即座に、パルス幅信号の相応の値で、
Ｓ１のスイッチオン期間が開始される。
行のスイッチオン期間制御信号が終了されると（つま
り、時点ＴＳ２ｏｆｆ）直ぐに、Ｓ１用に制御論理回路
３０内に設けられたカウンタが所定値にセットされる。
３２ＭＨｚの時間ラスタクロック周波数で、少なくとも
４００ｎｓの所望の不動時間の場合、この値は、例え
ば、１３である。このカウンタは、時間ラスタクロック
Ｃ１によってトリガされ、その結果、カウンタ状態は、
各上昇側縁で、Ｃ１から１だけ減少する。カウンタ状態
が値０に達すると即座に、パルス幅信号の相応の値で、
Ｓ１のスイッチオン期間が開始される。
【００２７】別の制御信号が同様に発生される。
【００２８】スイッチオン時点ＴＳ１ｏｎ乃至Ｔ
Ｓ２ｏｎの離散化によって、パルス幅信号によって予め
決められた目標スイッチオン時点に対して、時間ラスタ
クロックＣｌの周期の最大値に至る迄の時間的なずれが
生じる。これは、図４−図６に示されている。ここに
は、それぞれ、時間ラスタクロックＣｌ及びＰで示され
た、離散化されていないパルス幅信号が示されている。
曲線Ｅは、信号Ｐの各目標スイッチオン時点で、時間的
な遅延を生じ、この遅延は、このスイッチオン時点の離
散化によって、図４−図６には示されていない出力制御
信号に生じる。
Ｓ２ｏｎの離散化によって、パルス幅信号によって予め
決められた目標スイッチオン時点に対して、時間ラスタ
クロックＣｌの周期の最大値に至る迄の時間的なずれが
生じる。これは、図４−図６に示されている。ここに
は、それぞれ、時間ラスタクロックＣｌ及びＰで示され
た、離散化されていないパルス幅信号が示されている。
曲線Ｅは、信号Ｐの各目標スイッチオン時点で、時間的
な遅延を生じ、この遅延は、このスイッチオン時点の離
散化によって、図４−図６には示されていない出力制御
信号に生じる。
【００２９】図４では、時間ラスタクロックＣｌは、パ
ルス幅信号Ｐの１０倍の周波数を有している。２つの場
合ａ）とｂ）が示されている。ａ）の場合には、パルス
幅信号Ｐの各上昇スイッチング側縁は、時間ラスタクロ
ックＣｌの上昇側縁の少し前に到来し、その結果、スイ
ッチオン時点は、発生された制御信号では、Ｃｌの、こ
の上昇側縁と一致する。時間的なずれは、実際上は０に
等しい（このことは、曲線Ｅの点ａ）によって示されて
いる）。ｂ）の場合には、パルス幅信号Ｐのスイッチン
グ側縁は、時間ラスタクロックＣｌの上昇側縁の直ぐ後
に初めて生じる。離散化によって、ここでは、制御信号
のスイッチオン時点は、Ｃｌの直ぐ次の上昇側縁にシフ
トし、つまり、殆ど、時間ラスタクロックＣｌの１周期
全体だけシフトする。
ルス幅信号Ｐの１０倍の周波数を有している。２つの場
合ａ）とｂ）が示されている。ａ）の場合には、パルス
幅信号Ｐの各上昇スイッチング側縁は、時間ラスタクロ
ックＣｌの上昇側縁の少し前に到来し、その結果、スイ
ッチオン時点は、発生された制御信号では、Ｃｌの、こ
の上昇側縁と一致する。時間的なずれは、実際上は０に
等しい（このことは、曲線Ｅの点ａ）によって示されて
いる）。ｂ）の場合には、パルス幅信号Ｐのスイッチン
グ側縁は、時間ラスタクロックＣｌの上昇側縁の直ぐ後
に初めて生じる。離散化によって、ここでは、制御信号
のスイッチオン時点は、Ｃｌの直ぐ次の上昇側縁にシフ
トし、つまり、殆ど、時間ラスタクロックＣｌの１周期
全体だけシフトする。
【００３０】ｂ）の場合での、スイッチオン時点の、こ
の時間的なずれ又は誤差は、原理的に調整器１０によっ
て補償される。しかし、このずれをできる限り小さく保
持しておくことが望ましく、それ故、調整されていない
増幅器の特性曲線をできる限り微細な段階の経過にし
て、調整器１０はさほど補償する必要はないようにすべ
きである。例えば、ａ）の場合とｂ）の場合との間、つ
まり、信号Ｐの時間的なシフトが小さい場合に、ずれが
跳躍的に変化することによって問題が生じることがあ
る。
の時間的なずれ又は誤差は、原理的に調整器１０によっ
て補償される。しかし、このずれをできる限り小さく保
持しておくことが望ましく、それ故、調整されていない
増幅器の特性曲線をできる限り微細な段階の経過にし
て、調整器１０はさほど補償する必要はないようにすべ
きである。例えば、ａ）の場合とｂ）の場合との間、つ
まり、信号Ｐの時間的なシフトが小さい場合に、ずれが
跳躍的に変化することによって問題が生じることがあ
る。
【００３１】時間ラスタクロックの上昇は確かに最大誤
差に応じて減少するが、しかし、限定された程度でしか
可能でない。図５に示された択一選択的な実施例では、
複数のスイッチング周期を介して平均化された誤差を、
クロック周波数を上昇させずに減少させる仕方について
示されている。そのために、時間ラスタクロックＣｌと
パルス幅信号Ｐのスイッチングクロックとが非整数比に
選定され；この場合には、９．５：１の比である。パル
ス幅信号Ｐの最初の上昇側縁の場合には、誤差は、図４
の場合の誤差と一致し；しかし、第２の上昇側縁の場合
には、誤差は、ａ）及びｂ）の場合に、それぞれ、時間
ラスタクロックＣｌの周期の０．５倍の大きさである。
差に応じて減少するが、しかし、限定された程度でしか
可能でない。図５に示された択一選択的な実施例では、
複数のスイッチング周期を介して平均化された誤差を、
クロック周波数を上昇させずに減少させる仕方について
示されている。そのために、時間ラスタクロックＣｌと
パルス幅信号Ｐのスイッチングクロックとが非整数比に
選定され；この場合には、９．５：１の比である。パル
ス幅信号Ｐの最初の上昇側縁の場合には、誤差は、図４
の場合の誤差と一致し；しかし、第２の上昇側縁の場合
には、誤差は、ａ）及びｂ）の場合に、それぞれ、時間
ラスタクロックＣｌの周期の０．５倍の大きさである。
【００３２】従って、信号Ｐの第２のクロック周期に亘
って加算された誤差は、ａ）の場合には、時間ラスタク
ロックの周期の０．５倍であり、ｂ）の場合には、１．
５倍である。これは、絶対的にも、図４に示された実施
例に比した変動幅に関しても有利であり、この図４に示
された実施例では、加算された誤差は、時間ラスタクロ
ックＣｌの０〜２倍の大きさである。
って加算された誤差は、ａ）の場合には、時間ラスタク
ロックの周期の０．５倍であり、ｂ）の場合には、１．
５倍である。これは、絶対的にも、図４に示された実施
例に比した変動幅に関しても有利であり、この図４に示
された実施例では、加算された誤差は、時間ラスタクロ
ックＣｌの０〜２倍の大きさである。
【００３３】図５に示された非整数のオンオフ比と同じ
結果が、パルス幅信号Ｐを特定するスイッチングクロッ
クの第２周期毎に時間ラスタクロックＣｌを反転させる
ことによっても達成される。図６には、この択一選択的
な実施例が示されており、この際、周期的に反転する時
間ラスタクロックがＣ１′で示されている。その結果、
ここでは、制御信号の離散化された側縁は、時間ラスタ
クロックＣｌの上昇側縁及び下降側縁と交互に一致す
る。ここでも、信号Ｐの２つのクロック周期を介して加
算された誤差は、時間ラスタクロックＣｌの周期の０．
５倍〜１．５倍である。
結果が、パルス幅信号Ｐを特定するスイッチングクロッ
クの第２周期毎に時間ラスタクロックＣｌを反転させる
ことによっても達成される。図６には、この択一選択的
な実施例が示されており、この際、周期的に反転する時
間ラスタクロックがＣ１′で示されている。その結果、
ここでは、制御信号の離散化された側縁は、時間ラスタ
クロックＣｌの上昇側縁及び下降側縁と交互に一致す
る。ここでも、信号Ｐの２つのクロック周期を介して加
算された誤差は、時間ラスタクロックＣｌの周期の０．
５倍〜１．５倍である。
【００３４】本発明によると、制御装置に対するハード
ウェアコスト及び調整コストが著しく低減される。純ア
ナログ的な従来の解決手段では、７５個のＭＳＩチップ
（中規模集積回路:ｉｎｔｅｒｇｒｉｅｒｔｅ Ｓｃｈ
ａｌｔｋｒｅｉｓｅ ｍｉｔｍｉｔｔｌｅｒｅｒ Ｉｎ
ｔｅｇｒａｔｉｏｎｓｄｉｃｈｔｅ）を必要とし、１２
個のポテンシオメータを調整する必要があった。それに
対して、本発明の技術思想により構成された回路は、３
個のＬＳＩチップ（大規模集積回路:ｉｎｔｅｇｒｉｅ
ｒｔｅ Ｓｃｈａｌｔｋｒｅｉｓｅ ｍｉｔ ｈｏｈｅ
ｒ Ｉｎｔｅｇｒａｔｉｏｎｓｄｉｃｈｔｅ）と３個の
ドライバモジュールで十分である。調整は必要ない。
ウェアコスト及び調整コストが著しく低減される。純ア
ナログ的な従来の解決手段では、７５個のＭＳＩチップ
（中規模集積回路:ｉｎｔｅｒｇｒｉｅｒｔｅ Ｓｃｈ
ａｌｔｋｒｅｉｓｅ ｍｉｔｍｉｔｔｌｅｒｅｒ Ｉｎ
ｔｅｇｒａｔｉｏｎｓｄｉｃｈｔｅ）を必要とし、１２
個のポテンシオメータを調整する必要があった。それに
対して、本発明の技術思想により構成された回路は、３
個のＬＳＩチップ（大規模集積回路:ｉｎｔｅｇｒｉｅ
ｒｔｅ Ｓｃｈａｌｔｋｒｅｉｓｅ ｍｉｔ ｈｏｈｅ
ｒ Ｉｎｔｅｇｒａｔｉｏｎｓｄｉｃｈｔｅ）と３個の
ドライバモジュールで十分である。調整は必要ない。
【００３５】
【発明の効果】比較的僅かな部品コストで、特に、電力
トランジスタのスイッチオン期間並びに各スイッチオン
期間中の不動時間の微調整を行うことができる、例え
ば、グラジエント増幅器のスイッチング終段用の制御装
置を提供することができる。スイッチング側縁は、クロ
ック制御されるデジタル回路を用いて、予め設定された
不動時間が経過する迄、遅延させることができる。制御
論理回路内に設けられた、その種の回路は、比較的簡単
である。例えば、この回路は、慣用の高集積化モジュー
ルで構成することができ、その結果、基板上の所要スペ
ースは僅かでよい。デジタル回路の調整は必要ない。
トランジスタのスイッチオン期間並びに各スイッチオン
期間中の不動時間の微調整を行うことができる、例え
ば、グラジエント増幅器のスイッチング終段用の制御装
置を提供することができる。スイッチング側縁は、クロ
ック制御されるデジタル回路を用いて、予め設定された
不動時間が経過する迄、遅延させることができる。制御
論理回路内に設けられた、その種の回路は、比較的簡単
である。例えば、この回路は、慣用の高集積化モジュー
ルで構成することができ、その結果、基板上の所要スペ
ースは僅かでよい。デジタル回路の調整は必要ない。
【図１】本発明の制御装置の核スピントモグラフィ装置
のグラジエント増幅器のブロック回路図
のグラジエント増幅器のブロック回路図
【図２】第２の制御信号の時間ダイアグラム
【図３】制御信号と時間ラスタークロックの時間ダイア
グラム
グラム
【図４】本発明の実施例のパルス幅信号、時間ラスター
クロック、誤差値の第１の例の時間ダイアグラム
クロック、誤差値の第１の例の時間ダイアグラム
【図５】本発明の実施例のパルス幅信号、時間ラスター
クロック、誤差値の第２の例の時間ダイアグラム
クロック、誤差値の第２の例の時間ダイアグラム
【図６】本発明の実施例のパルス幅信号、時間ラスター
クロック、誤差値の第３の例の時間ダイアグラム
クロック、誤差値の第３の例の時間ダイアグラム
１０ 調整器 ２０ パルス幅変調器 ３０ 制御論理回路 ４０ スイッチング終段 ４２，４４，４６，４８ スイッチング素子 ５０ 負荷
Claims (9)
- 【請求項１】 スイッチング終段（４０）用の制御装置
であって、パルス幅変調器（２０）と制御論理回路（３
０）とを有しており、前記パルス幅変調器（２０）は、
少なくとも一つのパルス幅信号（Ｐ）の発生用であり、
前記制御論理回路（３０）は、パルス幅信号（Ｐ）に応
動して、２つの制御信号（Ｓ１，Ｓ２）を、接続可能な
スイッチング終段（４０）に対して形成することがで
き、該形成は、制御信号（Ｓ１，Ｓ２）のスイッチオン
期間（ＴＳ１ｏｎ，ＴＳ２ｏｎ）が、各不動期間
（Ｔｔ）によって分離されるように行われ、その際、前
記制御論理回路（３０）は、前記各制御信号（Ｓ１，Ｓ
２）に対して、前記各スイッチオン期間（ＴＳ１ｏｎ，
ＴＳ２ｏｎ）の夫々一方の側縁が、時間ラスタクロック
（Ｃ１）に相応して離散化された時点（Ｔ１ｏｎ，Ｔ
２ｏｎ；Ｔ１ｏｆｆ，Ｔ２ｏｆｆ）で形成されるように
構成されているスイッチング終段用の制御装置におい
て、制御論理回路（３０）は、各制御信号（Ｓ１，
Ｓ２）に対して、各スイッチオン期間（ＴＳ１ｏｎ，Ｔ
Ｓ２ｏｎ）の夫々他方の側縁が、パルス幅信号（Ｐ）に
依存する連続的に可変の時点（Ｔ１ｏｆｆ，
Ｔ２ｏｆｆ；Ｔ１ｏｎ，Ｔ２ｏｎ）で形成されるように
構成されていることを特徴とするスイッチング終段用の
制御装置。 - 【請求項２】 各スイッチオン期間（ＴＳ１ｏｎ，Ｔ
Ｓ２ｏｎ）の連続的に可変の側縁は、パルス幅信号
（Ｐ）の各一方の側縁と時間的に一致している請求項１
記載の制御装置。 - 【請求項３】 各スイッチオン期間（ＴＳ１ｏｎ，Ｔ
Ｓ２ｏｎ）の離散化された側縁は、時間ラスタクロック
（Ｃ１）の各一方の側縁と一致している請求項１又は２
記載の制御装置。 - 【請求項４】 制御論理回路（３０）は、不動時間（Ｔ
ｔ）を決めるためのカウンタを有しており、該カウンタ
は、先行のスイッチオン期間（ＴＳ１ｏｎ，
ＴＳ２ ｏｎ）の終時点（Ｔ１ｏｆｆ，Ｔ２ｏｆｆ）か
ら、時間ラスタクロック（Ｃ１）の所定数の側縁又はサ
イクルをカウントするように装置構成されている請求項
１〜３までのいずれか１記載の制御装置。 - 【請求項５】 時間ラスタクロック（Ｃ１）は、パルス
幅信号（Ｐ）のスイッチングクロックに対して分数比で
ある請求項１〜４までのいずれか１記載の制御装置。 - 【請求項６】 各スイッチオン期間（Ｔ１ｏｎ，Ｔ
２ｏｎ；Ｔ１ｏｆｆ，Ｔ２ｏｆｆ）の離散化された側縁
を決めるために、周期的に交互に、時間ラスタクロック
（Ｃ１）の上昇側縁乃至下降側縁を使う請求項１〜５ま
でのいずれか１記載の制御装置。 - 【請求項７】 時間ラスタクロック（Ｃ１）の周期的反
転のためにインバータが設けられている請求項６記載の
制御装置。 - 【請求項８】 被調整型整流器であって、調整器（１
０）とスイッチング終段（４０）とを有しており、前記
調整器（１０）は、請求項１〜７までのいずれか１記載
の制御装置と接続されていて、該制御装置に調整量を供
給し、前記スイッチング終段（４０）は、前記制御装置
の制御信号（Ｓ１，Ｓ２）によって制御される、少なく
とも２つのスイッチング素子（４２，４４，４６，４
８）を有していることを特徴とする被調整型整流器。 - 【請求項９】 時間ラスタクロック（Ｃ１）は、装置ク
ロックと同期化されている請求項８記載の被調整型整流
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19709768.5 | 1997-03-10 | ||
| DE19709768A DE19709768C1 (de) | 1997-03-10 | 1997-03-10 | Ansteuereinrichtung für eine Schaltendstufe |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10327058A true JPH10327058A (ja) | 1998-12-08 |
Family
ID=7822825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10055356A Withdrawn JPH10327058A (ja) | 1997-03-10 | 1998-03-06 | スイッチング終段用の制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5973527A (ja) |
| JP (1) | JPH10327058A (ja) |
| DE (1) | DE19709768C1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639689B1 (ko) | 2003-10-27 | 2006-10-30 | 미쓰비시덴키 가부시키가이샤 | 구동회로 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143451A (en) * | 1996-11-26 | 2000-11-07 | E. I. Du Pont De Nemours And Company | Imaged laserable assemblages and associated processes with high speed and durable image-transfer characteristics for laser-induced thermal transfer |
| DE19842033C2 (de) * | 1998-09-14 | 2000-08-10 | Siemens Ag | Gradientenverstärker eines Kernspintomographen und Verfahren zum Regeln eines Gradientenverstärkers |
| DE19857525C2 (de) | 1998-12-14 | 2003-03-06 | Siemens Ag | Leistungsverstärker |
| US6094079A (en) * | 1998-12-21 | 2000-07-25 | Caterpillar Inc. | Sequencer module for a pulse width modulation driver |
| US6294954B1 (en) * | 1999-09-23 | 2001-09-25 | Audiologic, Incorporated | Adaptive dead time control for switching circuits |
| DE10048593B4 (de) * | 2000-09-30 | 2009-07-16 | Infineon Technologies Ag | Schaltungsanordnung mit einem Pulsweitenmodulator zur Ansteuerung einer Last |
| US6937084B2 (en) * | 2001-06-01 | 2005-08-30 | Microchip Technology Incorporated | Processor with dual-deadtime pulse width modulation generator |
| US20020184566A1 (en) | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
| US20030061464A1 (en) * | 2001-06-01 | 2003-03-27 | Catherwood Michael I. | Digital signal controller instruction set and architecture |
| DE60206528T2 (de) * | 2002-01-30 | 2006-07-13 | Koninklijke Philips Electronics N.V. | System umfassend eine elektrische brücke zur erzeugung eines elektrischen signals für eine last und steuereinheit für ein solches system |
| US6775158B2 (en) * | 2002-09-16 | 2004-08-10 | Sodick Co. Ltd. | Pulse width modulation controller and method |
| WO2010004492A1 (en) | 2008-07-11 | 2010-01-14 | Koninklijke Philips Electronics N.V. | Digital amplifier with feedforward and feedback control |
| US10557901B2 (en) * | 2018-02-21 | 2020-02-11 | General Electric Company | Systems and methods for providing gradient power for an MRI system |
| CN111538382B (zh) * | 2020-04-16 | 2021-08-27 | 深圳比特微电子科技有限公司 | 一种数字货币矿机的启动方法、装置和数字货币矿机 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843532A (en) * | 1988-07-01 | 1989-06-27 | General Electric Company | Regulating pulse width modulator for power supply with high speed shutoff |
| JPH05276792A (ja) * | 1992-03-19 | 1993-10-22 | Omron Corp | モータ制御装置 |
| DE4300981A1 (de) * | 1993-01-15 | 1994-07-21 | Siemens Ag | Ansteuereinrichtung |
-
1997
- 1997-03-10 DE DE19709768A patent/DE19709768C1/de not_active Expired - Fee Related
-
1998
- 1998-03-06 JP JP10055356A patent/JPH10327058A/ja not_active Withdrawn
- 1998-03-09 US US09/037,242 patent/US5973527A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639689B1 (ko) | 2003-10-27 | 2006-10-30 | 미쓰비시덴키 가부시키가이샤 | 구동회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5973527A (en) | 1999-10-26 |
| DE19709768C1 (de) | 1998-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10327058A (ja) | スイッチング終段用の制御装置 | |
| US7362150B2 (en) | Method and system for synchronizing phase of triangular signal | |
| JP2004274975A (ja) | Ｐｗｍ駆動装置 | |
| JP2006516439A (ja) | 複数の出力レベルを有する精密な傾斜増幅器 | |
| US7459865B2 (en) | Cold cathode tube lighting device, tube current detecting circuit used in cold cathode tube lighting device, tube current controlling method and integrated circuit | |
| CN106253897A (zh) | 具有偶数相位延迟输出的环形振荡器 | |
| JP3028292B2 (ja) | 正負パルス式高電圧電源 | |
| KR20190046654A (ko) | 고전압 인버터의 전압 측정 장치 및 방법 | |
| JP2009100515A (ja) | 電源装置および電源装置の制御方法 | |
| EP1461813B1 (en) | Method of operation of a current controller | |
| JP4534621B2 (ja) | 基準電圧発生回路及びそれを用いた電源装置 | |
| JP3654103B2 (ja) | スイッチ制御回路 | |
| JP2004156936A (ja) | 電磁流量計の励磁回路 | |
| CA2267811C (en) | Bridge-type inverter circuit | |
| JP4249130B2 (ja) | パルス幅変調信号発生器 | |
| JPS6220293A (ja) | 電磁調理器 | |
| JP2002238249A (ja) | スイッチング電源装置 | |
| JPH05252796A (ja) | ステッピングモータ駆動制御装置 | |
| JPS60250599A (ja) | フリツカ−フリ−型放電灯点灯装置 | |
| JP2978271B2 (ja) | パルス発生装置 | |
| JPH10225130A (ja) | 電圧型インバータ装置 | |
| JP2004328982A (ja) | スイッチング電源 | |
| JPH05176527A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH08147052A (ja) | 磁場電源回路 | |
| JPH0475473A (ja) | 超音波モータの出力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |