JPH05276792A - モータ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＰＷＭ信号を生成する際の誤差要因を排除す
るとともに、制御条件に最適なデッドタイムに基づきモ
ータ駆動素子をスイッチング駆動する。 【構成】 第１クロック１１からのクロック信号を分周
器１２から送信されるカウンタ制御信号の命令に従って
アップダウンカウンタ１３が逐一カウントしてデジタル
キャリア信号を生成する。このデジタルキャリア信号と
制御データを表わしたデジタル波形信号とを比較器１４
が比較してＰＷＭ信号を生成するとともに、このＰＷＭ
信号より一定時間遅れた複数の遅延信号を遅延信号生成
部２１が生成する。この遅延信号の中から最適デッドタ
イムとなる一つの遅延信号を遅延信号選択部２２が選択
するとともに、論理演算部２３が最適デッドタイムを有
する駆動信号を生成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、交流電源回路のモータ
駆動素子をスイッチング駆動するためのＰＷＭ信号を生
成するモータ制御装置、および上記モータ駆動素子同士
の短絡を防止するためのデッドタイムを生成するモータ
制御装置に関する。

【０００２】

【従来の技術】従来、この種のモータ制御装置には、交
流モータに接続された交流電源回路のモータ駆動素子を
スイッチング駆動するため、アナログ信号に基づいてＰ
ＷＭ（パルス幅変調）信号を生成するＰＷＭ信号生成回
路（以下、ＰＷＭ回路）を備えたものが知られており、
このＰＷＭ回路はモータの制御量を表わしたアナログの
正弦波信号を受け取るとともに、この正弦波信号と一定
の基準周波数に基づいて発生するアナログのキャリア信
号とを比較し、この正弦波信号がキャリア信号より大き
い場合にハイレベル、小さい場合にローレベルとなるデ
ジタルのＰＷＭ信号を生成するよう構成されている。

【０００３】このアナログ系のＰＷＭ回路により生成さ
れたＰＷＭ信号に基づいて上記モータ駆動素子をスイッ
チング駆動することにより、交流電源回路からモータに
交流電流が供給される。

【０００４】一方、交流電源回路のモータ駆動素子をＰ
ＷＭ信号に基づいてスイッチング駆動する際に、このモ
ータ駆動素子同士が同時駆動することのないようデッド
タイムを生成するデッドタイム生成回路（以下、ＤＴ回
路）を備えたモータ制御装置が知られており、このＤＴ
回路は上記モータ駆動素子同士が雰囲気温度の上昇等に
よる最悪条件下においても短絡することがないように予
め長く設定された一定のデッドタイムを生成するよう構
成されている。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来のＰＷＭ回路を備えたモータ制御装置では、アナログ
系のＰＷＭ回路で構成されているため、この回路内の素
子におけるオフセット、温度によるドリフト影響または
リニア特性等によりアナログ信号を伝達する際の誤差要
因が多数存在するという問題点がある。

【０００６】また、上記問題点に起因してＰＷＭ回路に
おいて発生するアナログのキャリア信号の周波数を任意
に変更することができないため、任意の周波数からなる
ＰＷＭ信号を生成することができないという問題点もあ
る。

【０００７】一方、従来のＤＴ回路を備えたモータ制御
装置では、モータ駆動素子が温度等の普通条件下におい
て駆動する際であっても必要以上に長いデッドタイムが
ＤＴ回路により生成されるため、このようなデッドタイ
ムに基づいてモータ駆動素子をスイッチング駆動すると
モータの性能に悪影響を及ぼしてしまうという問題点が
ある。

【０００８】そこで、本発明は上記問題点に着目してな
されたもので、誤差要因を排除してＰＷＭ信号を生成す
るとともに、キャリア信号の周波数を任意に変更可能な
モータ制御装置、またはモータ駆動素子同士を最適なデ
ッドタイムに基づいてスイッチング駆動することにより
モータの性能を向上するモータ制御装置を提供すること
を目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
請求項１記載の発明は、モータに供給する交流電流をＰ
ＷＭ信号に基づいて制御するモータ制御装置において、
基準周波数に基づいてデジタルのクロック信号を発生す
るクロック信号発生手段と、上記クロック信号発生手段
から発生するクロック信号に基づき上記基準周波数を分
周するとともに、分周された周波数からなるデジタルの
カウンタ制御信号を生成するカウンタ制御信号生成手段
と、上記カウンタ制御信号生成手段により生成されたカ
ウンタ制御信号に基づき上記クロック信号発生手段から
発生するクロック信号を逐一カウントするとともに、カ
ウント結果を表わしたデジタルのキャリア信号を生成す
るキャリア信号生成手段と、上記キャリア信号生成手段
により生成されたキャリア信号と上記モータの制御量を
表わしたデジタルの波形信号とを比較するとともに、比
較結果を表わした上記ＰＷＭ信号を生成するＰＷＭ信号
生成手段と、を具備することを特徴とする。

【００１０】また、上記目的を達成するため請求項２記
載の発明は、交流電源回路のモータ駆動素子をＰＷＭ信
号に基づいてスイッチング駆動するモータ制御装置にお
いて、入力されたＰＷＭ信号を基準信号とし、この基準
信号より一定時間遅延した複数の遅延信号を生成する遅
延信号生成手段と、上記遅延信号生成手段により生成さ
れた遅延信号の中から所定の遅延信号を選択する遅延信
号選択手段と、上記基準信号と上記遅延信号選択手段に
より選択された遅延信号を論理演算するとともに、論理
演算の結果生成された所定のデッドタイムに基づいて上
記モータ駆動素子を駆動する素子駆動手段と、を具備す
ることを特徴とする。

【００１１】また、上記目的を達成するため請求項３記
載の発明は、請求項２記載のモータ制御装置において、
モータ駆動素子の種別特性情報および／または雰囲気温
度情報に基づき最適デッドタイムを算出する最適デッド
タイム算出手段を具備するとともに、上記最適デッドタ
イム算出手段により算出された最適デッドタイムに基づ
く遅延信号を素子駆動手段に出力することを特徴とす
る。

【００１２】

【作用】請求項１記載の発明では、カウンタ制御信号生
成手段がクロック信号発生手段から発生するデジタルの
クロック信号を受信して基準周波数を分周するととも
に、分周された周波数からなるデジタルのカウンタ制御
信号を生成する。

【００１３】このカウンタ制御信号生成手段により生成
されたカウンタ制御信号に基づいてキャリア信号生成手
段がクロック信号発生手段から発生したクロック信号を
逐一カウントすることによりデジタルのキャリア信号を
生成するとともに、生成されたキャリア信号とモータの
制御量を表わしたデジタルの波形信号とをＰＷＭ信号生
成手段が比較することによりＰＷＭ信号を生成する。

【００１４】以上のデジタル系の各手段を介して生成さ
れたＰＷＭ信号に基づいてモータに交流電流が供給され
る。

【００１５】また、請求項２記載の発明では、入力され
たＰＷＭ信号を基準信号とする遅延信号生成手段がこの
基準信号より一定時間遅延した複数の遅延信号を生成す
るとともに、これら遅延信号を受信した遅延信号選択手
段が所定の遅延信号を選択する。

【００１６】次に、上記基準信号と遅延信号選択手段に
より選択された遅延信号を素子駆動手段が論理演算する
ことにより所定のデッドタイムに基づいてモータ駆動素
子を駆動する。

【００１７】以上のデジタル系の各手段を介して生成さ
れたデッドタイムに基づいてモータ駆動素子がスイッチ
ング駆動される。

【００１８】また、請求項３記載の発明では、モータ駆
動素子の種別特性情報および／または雰囲気温度情報を
取り込んだ最適デッドタイム算出手段が最適デッドタイ
ムを算出するとともに、算出された最適デッドタイムに
基づく遅延信号を遅延信号選手段が選択した後、選択さ
れた遅延信号を素子駆動手段に出力する。

【００１９】この遅延信号を受信した素子駆動手段が遅
延信号と基準信号を論理演算することにより最適デッド
タイムに基づいてモータ駆動素子を駆動する。

【００２０】以上の各手段を介して生成された最適デッ
ドタイムに基づいてモータ駆動素子が最適にスイッチン
グ駆動される。

【００２１】

【実施例】以下、本発明に係るモータ制御装置の一実施
例を図１ないし図４に基づいて詳細に説明する。

【００２２】図１は本実施例の構成を示したブロック図
である。

【００２３】本実施例のモータ制御装置は、交流モータ
に交流電流を供給するインバータをＰＷＭ信号に基づい
て制御することによりモータ回転速度等を制御する装置
であり、図１に示すようにＰＷＭ信号を生成するＰＷＭ
信号生成部１０と、上記インバータ（図示省略）のモー
タ駆動素子をスイッチング駆動する際の短絡防止時間
（以下、デッドタイムという）を生成するデッドタイム
生成部２０とから概略構成されている。ここで、上記モ
ータ駆動素子とは、インバータのアームに設けられたパ
ワートランジスタ等のスイッチング素子のことをいい、
１つのアームには２つのモータ駆動素子が設けられてい
る。

【００２４】さらに、ＰＷＭ信号生成部１０は、第１ク
ロック１１、分周器１２、アップダウンカウンタ１３、
および比較器１４から構成されているとともに、デッド
タイム生成部２０は、遅延信号生成部２１、遅延信号選
択部２２、論理演算部２３、第２クロック２４、最適デ
ッドタイム算出部２５、およびテーブル２６から構成さ
れている。

【００２５】第１クロック１１は、基準周波数に基づい
てデジタルのクロック信号を発生する。この基準周波数
は任意に変更して設定することができる。

【００２６】分周器１２は、第１クロック１１から発生
するクロック信号を受信するとともに、このクロック信
号の基準周波数を分周比に基づいて分周する。さらに、
分周器１２は、分周により得られた周波数に基づいて後
述するアップダウンカウンタ１３にカウント動作を命令
するデジタルのカウンタ制御信号を生成する。ここで、
上記分周比は任意に変更して設定することができる。

【００２７】アップダウンカウンタ１３は、上記分周器
１２から送信されるカウンタ制御信号のカウント動作命
令に従いながら上記第１クロック１１から送信されるク
ロック信号の数を逐一アップダウンカウントするととも
に、カウント結果をデジタル表現したデジタルキャリア
信号を生成する。

【００２８】比較器１４は、上記アップダウンカウンタ
１３により生成されたデジタルキャリア信号とモータ回
転速度等の制御データをデジタル表現したデジタル波形
信号とをデータバス１５を介して受信するとともに、こ
のデジタルキャリア信号とデジタル波形信号とを比較
し、この比較して得られた結果に基づきＰＷＭ信号を生
成する。

【００２９】次に、図２を参照しながら、デッドタイム
生成部２０の部分構成を詳しく説明する。

【００３０】図２は、遅延信号生成部２１、遅延信号選
択部２２、論理演算部２３、および第２クロック２４の
接続関係を示した回路図である。

【００３１】遅延信号生成部２１は、直列接続された４
つのシフトレジスタ２１ａ〜２２ｄから構成されてお
り、各シフトレジスタ２１ａ〜２１ｄは、第２クロック
２４から発生したクロック信号を受信して、このクロッ
ク信号の周波数に従いながら入力された信号より一定時
間遅延した遅延信号を生成する。

【００３２】なお、本実施例においては４つのシフトレ
ジスタにより遅延信号生成部２１が構成されているが、
４つに限定するものではない。

【００３３】シフトレジスタ２１ａは、上記比較器１４
により生成されたＰＷＭ信号を受信するとともに、この
ＰＷＭ信号を基準信号としてポートＱＡから後述する論
理演算部２３に送信する。

【００３４】この基準信号はＰＷＭ信号より一定時間遅
延したものであり、この基準信号を基準として一定時間
遅延した複数の遅延信号が生成される。

【００３５】一方、シフトレジスタ２１ａのポートＱＨ
からは上記基準信号より一定時間遅延した遅延信号がシ
フトレジスタ２１ｂに送信される。

【００３６】シフトレジスタ２１ｂは、シフトレジスタ
２１ａから受信した遅延信号よりさらに一定時間遅延し
た遅延信号をポートＱＨからシフトレジスタ２１ｃに送
信する。

【００３７】シフトレジスタ２１ｃは、シフトレジスタ
２１ｂから受信した遅延信号よりさらに複数の一定時間
遅延した遅延信号それぞれをポートＱＡ〜ＱＨから後述
するマルチプレクサ２２ａに送信する。一方、ポートＱ
Ｈから送信される遅延信号はシフトレジスタ２１ｄにも
送信される。

【００３８】シフトレジスタ２１ｄは、シフトレジスタ
２１ｃから受信した遅延信号よりさらに複数の一定時間
遅延した遅延信号それぞれをポートＱＡ〜ＱＨから後述
するマルチプレクサ２２ａに送信する。

【００３９】遅延信号選択部２２は、上記シフトレジス
タ２１ｃ、２１ｄにより送信された複数の遅延信号の中
から１つの遅延信号を選択するマルチプレクサ２２ａか
ら構成されており、このマルチプレクサ２２ａは、後述
する最適デッドタイム算出部２５から送信される信号に
基づいて１つの遅延信号を選択するとともに、選択した
遅延信号を論理演算部２３に送信する。

【００４０】論理演算部２３は、ＯＲゲート２３ａとＮ
ＡＮＤゲート２３ｂによる論理回路から構成されてお
り、このＯＲゲート２３ａは、上記シフトレジスタ２１
ａから送信された基準信号とマルチプレクサ２２ａから
送信された遅延信号とを論理演算することによりデジタ
ルの駆動信号を生成するとともに、この駆動信号をイン
バータの１つのアームに設けられた一方のモータ駆動素
子に送信する。

【００４１】一方、ＮＡＮＤゲート２３ｂは、上記ＯＲ
ゲート２３ａと同様に基準信号と遅延信号とを論理演算
するが、この論理演算の結果、ＮＡＮＤゲート２３ｂか
らはＯＲゲート２３ａの送信する駆動信号に対し反転状
態でかつデッドタイムの生成されたデジタルの駆動信号
が他方のモータ駆動素子に送信される。

【００４２】すなわち、ＯＲゲート２３ａからの駆動信
号は、インバータの１つのアームに設けられた一方のモ
ータ駆動素子に対して送信されるとともに、ＮＡＮＤゲ
ート２３ｂからの駆動信号は、他方のモータ駆動素子に
対して送信され、この２つの駆動信号は互いにデッドタ
イムを有する反転状態でそれぞれのモータ駆動素子に送
信されるものである。

【００４３】ここで、上記デッドタイムとは、１つのア
ームに設けられたモータ駆動素子同士が同時に駆動する
ことがないように互いに反転状態の駆動信号に設けられ
る時間差のことをいう。

【００４４】再び、図１を参照して最適デッドタイム算
出部２５について説明する。

【００４５】最適デッドタイム算出部２５は、モータ制
御状態時におけるモータ駆動素子の電流容量等を表わし
た種別特性情報とモータ駆動素子の雰囲気温度を表わし
た雰囲気温度情報を取り込むとともに、これら情報をパ
ラメータとしてこのパラメータに適合するデッドタイム
をテーブル２６から読み出す。

【００４６】このテーブル２６には、予め上記パラメー
タとデッドタイムとの関係を表わしたデータが記憶され
ており、テーブル２６から読み出されたデッドタイムが
最適デッドタイムとして最適デッドタイム算出部２５に
よりリアルタイムで算出される。

【００４７】さらに、最適デッドタイム算出部２５は算
出した最適デッドタイムに対応する信号を図２に示すＰ
ＳＥＬ０〜ＰＳＥＬ３から上記マルチプレクサ２２ａの
ポートＳ０〜Ｓ３に送信する。

【００４８】この最適デッドタイム算出部２５からの信
号を受信したマルチプレクサ２２ａが最適デッドタイム
となる遅延信号を選択するとともに、選択した遅延信号
をＯＲゲート２３ａとＮＡＮＤゲート２３ｂに送信す
る。

【００４９】以上の構成からなる本実施例の動作を図３
ないし図４に基づき説明する。

【００５０】図３は、ＰＷＭ信号生成部１０における信
号流れを表わしたタイムチャートである。なお、この図
においては、第１クロック１１から発生するクロック信
号は省略されている。

【００５１】まず、この図に基づいてＰＷＭ信号生成部
１０の動作を説明すると、第１クロック１１から発生す
るクロック信号を受信した分周器１２がこのクロック信
号の基準周波数ｆ_ｃを予め設定された分周比１：ｘに基
づいて分周するとともに、分周して得られた周波数ｆに
基づき周期Ｔのカウンタ制御信号ａをアップダウンカウ
ンタ１３に送信する。

【００５２】このカウンタ制御信号ａは、ハイレベルの
時アップダウンカウンタ１３に対してアップカウントを
命令するものであるとともに、ローレベルの時アップダ
ウンカウンタ１３に対してダウンカウントを命令するも
のである。

【００５３】このカウンタ制御信号ａを受信したアップ
ダウンカウンタ１３は、このカウンタ制御信号ａの命令
に従いアップダウンを繰り返しながら第１クロック１１
から発生するクロック信号の数を逐一カウントするとと
もに、カウントして得られた結果をビット数ｎのビット
信号で表わされるデジタルキャリア信号ｂとして比較器
１４に送信する。

【００５４】すなわち、クロック信号の基準周波数
ｆ_ｃ、分周器１２に設定される分周比１：ｘ、およびデ
ジタルキャリア信号ｂの周波数ｆ，周期Ｔ，ビット数ｎ
関係が以下の式（１）〜（３）で表わされる。

【００５５】

【数１】 例えば、デジタルキャリア信号の周波数ｆを５ｋＨｚ、
ビット数ｎを１０とする場合には、クロック信号の基準
周波数ｆ_ｃが式（３）により、ｆ_ｃ＝２¹⁰×２×５００
０、すなわち略１０ＭＨｚとして第１クロック１１に設
定されるとともに、分周比１：ｘが式（１）により、ｘ
＝１０⁷ ÷５０００、すなわち略２０００として分周器
１５に設定される。

【００５６】次に、比較器１４は、アップダウンカウン
タ１３からデジタルキャリア信号ｂを受信するに伴って
制御データを表わしたデジタル波形信号ｃを受信し、こ
れら両信号ｂ，ｃを比較する。

【００５７】この比較の結果、比較器１４はデジタル波
形信号ｃ≧デジタルキャリア信号ｂの時ハイレベル、デ
ジタル波形信号ｃ＜デジタルキャリア信号ｂの時ローレ
ベルとなるＰＷＭ信号ｄを生成するとともに、このＰＷ
Ｍ信号ｄをシフトレジスタ２１ａに送信する。

【００５８】次に、図４は、デッドタイム生成部２０に
おける信号流れの一例を表わしたタイムチャートであ
る。

【００５９】この図に基づいてデッドタイム生成部２０
の動作を説明すると、シフトレジスタ２１ａは、第２ク
ロック２４から発生するクロック信号の周波数１ＭＨｚ
に基づき比較器１４から送信されたＰＷＭ信号ｄより１
μｓ遅れた基準信号ｅを論理演算部２３に送信するとと
もに、ＰＷＭ信号ｄより８μｓ遅れた遅延信号をシフト
レジスタ２１ｂに送信する。すなわち、シフトレジスタ
２１ｂは基準信号ｅより７μｓ遅れた遅延信号を受信す
る。

【００６０】上記シフトレジスタ２１ａの動作と同様
に、シフトレジスタ２１ｂは基準信号ｅより１５μｓ遅
れた遅延信号をシフトレジスタ２１ｃに送信するととも
に、シフトレジスタ２１ｃ，２１ｄは基準信号ｅより１
６μｓ〜３１μｓ遅れた複数の遅延信号Ｄ０〜Ｄ１５を
マルチプレクサ２２ａに送信する。

【００６１】このマルチプレクサ２２ａは、受信した複
数の遅延信号Ｄ０〜Ｄ１５の中から最適デッドタイム算
出部２５によりリアルタイムで算出された最適デッドタ
イムと同一の遅れ時間からなる遅延信号を選択するとと
もに、選択した遅延信号を論理演算部２３に送信する。

【００６２】この論理演算部２３においてシフトレジス
タ２１ａからの基準信号ｅと、この基準信号ｅより一定
時間遅れた遅延信号が論理演算された結果、互いに反転
状態の最適デッドタイムを有する駆動信号ｇ，ｇ´が生
成されてこの駆動信号ｇ，ｇ´がインバータのモータ駆
動素子に送信される。

【００６３】すなわち、上記駆動信号ｇが１つのアーム
に設けられた一方のモータ駆動素子に送信されるととも
に、駆動信号ｇ´が他方のモータ駆動素子に送信され、
１つのアームに設けられた２つのモータ駆動素子が短絡
することなくスイッチング駆動する。

【００６４】具体的には、例えば図４に示すように基準
信号ｅより１６μｓ遅れた遅延信号ＤＯをマルチプレク
サ２２ａが選択した場合、この遅延信号ＤＯと基準信号
ｅがＯＲゲート２３ａにより論理演算された結果、駆動
信号ｇ_o が生成されるとともに、ＮＡＮＤゲート２３ｂ
により論理演算された結果、上記駆動信号ｇ_ｏに対し反
転状態の１６μｓのデッドタイムを有する駆動信号ｇ´
_ｏが生成される。

【００６５】また、３１μｓ遅れた遅延信号Ｄ１５をマ
ルチプレクサ２２ａが選択した場合、この遅延信号Ｄ１
５と基準信号ｅがＯＲゲート２３ａにより論理演算され
た結果、駆動信号ｇ₁₅が生成されるとともに、ＮＡＮＤ
ゲート２３ｂにより論理演算された結果、上記駆動信号
ｇ₁₅に対し反転状態の３１μｓのデッドタイムを有する
駆動信号ｇ´₁₅が生成される。

【００６６】なお、図４に示した駆動信号では、ローレ
ベルの時モータ駆動素子がアクティブとなるが、本発明
はこれに限定されるものではなく、駆動信号がハイレベ
ルのときモータ駆動素子がアクティブとなるものあって
も良い。

【００６７】以上の構成、動作からなる本実施例のモー
タ制御装置によれば、全てデジタル化された信号に基づ
いてＰＷＭ信号を生成しているため、デジタル信号を伝
達する素子におけるオフセット、温度によるドリフト影
響、またはリニア特性等の誤差要因が無くなり、誤差の
ないＰＷＭ信号に基づいて交流電力を制御することによ
りモータの性能が向上するとともに、オフセット調整等
が不要となる。

【００６８】以上のデジタル信号に基づいてＰＷＭ信号
を生成することに起因して、クロック信号の基準周波数
ｆｃ、および分周器１２に設定される分周比１：ｘを任
意に変更することが可能となり、これに伴いキャリア信
号の周波数も任意に変更可能となる。

【００６９】また、遅れ時間の異なる複数の遅延信号の
中から制御条件に適した遅延信号を選択することにより
制御条件に適したデッドタイムを有する駆動信号ｇ，ｇ
´が生成されるので、この駆動信号ｇ，ｇ´に基づいて
モータ駆動素子がスイッチング駆動してモータの性能に
好影響を与える。

【００７０】さらに、最適デッドタイムはモータ駆動素
子の種別特性情報および雰囲気温度情報に基づいてリア
ルタイムで算出され、この算出された最適デッドタイム
を有する駆動信号ｇ，ｇ´に基づいてモータ駆動素子が
スイッチング駆動するので、制御時の条件に左右される
ことなく最適にモータを制御することができる。

【００７１】

【発明の効果】以上の説明から明らかなように、請求項
１記載の発明によれば、全てデジタル化された信号に基
づいてＰＷＭ信号を生成しているため、このデジタル信
号を伝達する素子におけるオフセット、温度によるドリ
フト影響、またはリニア特性等の誤差要因が無くなり、
誤差のないＰＷＭ信号に基づいて交流電力を制御するこ
とによりモータの性能が向上するとともに、オフセット
調整等が不要となる。

【００７２】以上デジタル信号に基づいてＰＷＭ信号を
生成することに起因して、クロック信号の基準周波数お
よびこの基準周波数を分周する比を任意に変更すること
が可能となり、これに伴いキャリア信号の周波数も任意
に変更可能となる。

【００７３】また、請求項２記載の発明によれば、遅れ
時間の異なる複数の遅延信号の中から所定の遅延信号を
選択することにより所定のデッドタイムが生成され、こ
のデッドタイムに基づいてモータ駆動素子がスイッチン
グ駆動されるので、制御条件に適したデッドタイムを選
択してモータ駆動素子をスイッチング駆動することによ
りモータの制御性能が向上する。

【００７４】また、請求項３記載の発明によれば、制御
条件に最適なデッドタイムがモータ駆動素子の種別特性
情報および／または雰囲気温度情報に基づいてリアルタ
イムで算出されるので、この算出された最適デッドタイ
ムに基づいてモータ駆動素子がスイッチング駆動するこ
とにより、刻時変化する制御条件に対しても最適にモー
タを制御することができる。

【図面の簡単な説明】

【図１】本発明に係るモータ制御装置の一実施例の構成
を示したブロック図。

【図２】この実施例のデッドタイム生成部一部分の回路
構成を示した回路図。

【図３】この実施例のＰＷＭ信号生成部における信号流
れを表わしたタイムチャート。

【図４】この実施例のデッドタイム生成部における信号
流れの一例を表わしたタイムチャート。

【符号の説明】

１０ ＰＷＭ信号生成部 １１ 第１クロック（クロック信号発生手段） １２ 分周器（カウンタ制御信号生成手段） １３ アップダウンカウンタ（キャリア信号生成手段） １４ 比較器（ＰＷＭ信号生成手段） １５ データバス ２０ デッドタイム生成部 ２１ 遅延信号生成部（遅延信号生成手段） ２１ａ シフトレジスタ ２１ｂ シフトレジスタ ２１ｃ シフトレジスタ ２１ｄ シフトレジスタ ２２ 遅延信号選択部（遅延信号選択手段） ２２ａ マルチプレクサ ２３ 論理演算部（素子駆動手段） ２３ａ ＯＲゲート ２３ｂ ＮＡＮＤゲート ２４ 第２クロック ２５ 最適デッドタイム算出部（最適デッドタイム算出
手段） ２６ テーブル

Claims (3)

【特許請求の範囲】
1. 【請求項１】 モータに供給する交流電流をＰＷＭ信号
   に基づいて制御するモータ制御装置において、 基準周波数に基づいてデジタルのクロック信号を発生す
   るクロック信号発生手段と、 上記クロック信号発生手段から発生するクロック信号に
   基づき上記基準周波数を分周するとともに、分周された
   周波数からなるデジタルのカウンタ制御信号を生成する
   カウンタ制御信号生成手段と、 上記カウンタ制御信号生成手段により生成されたカウン
   タ制御信号に基づき上記クロック信号発生手段から発生
   するクロック信号を逐一カウントするとともに、カウン
   ト結果を表わしたデジタルのキャリア信号を生成するキ
   ャリア信号生成手段と、 上記キャリア信号生成手段により生成されたキャリア信
   号と上記モータの制御量を表わしたデジタルの波形信号
   とを比較するとともに、比較結果を表わした上記ＰＷＭ
   信号を生成するＰＷＭ信号生成手段と、 を具備することを特徴とするモータ制御装置。
2. 【請求項２】 交流電源回路のモータ駆動素子をＰＷＭ
   信号に基づいてスイッチング駆動するモータ制御装置に
   おいて、 入力されたＰＷＭ信号を基準信号とし、この基準信号よ
   り一定時間遅延した複数の遅延信号を生成する遅延信号
   生成手段と、 上記遅延信号生成手段により生成された遅延信号の中か
   ら所定の遅延信号を選択する遅延信号選択手段と、 上記基準信号と上記遅延信号選択手段により選択された
   遅延信号を論理演算するとともに、論理演算の結果生成
   された所定のデッドタイムに基づいて上記モータ駆動素
   子をスイッチング駆動する素子駆動手段と、 を具備することを特徴とするモータ制御装置。
3. 【請求項３】 請求項２記載のモータ制御装置におい
   て、 モータ駆動素子の種別特性情報および／または雰囲気温
   度情報に基づき最適デッドタイムを算出する最適デッド
   タイム算出手段を具備するとともに、上記最適デッドタ
   イム算出手段により算出された最適デッドタイムに基づ
   く遅延信号を素子駆動手段に出力することを特徴とする
   モータ制御装置。