JP3209881B2

JP3209881B2 - 力率改善回路

Info

Publication number: JP3209881B2
Application number: JP11729595A
Authority: JP
Inventors: 佳昭菅沼; 勲清水; 彰鎌田
Original assignee: エフ・ディ−・ケイ株式会社
Priority date: 1995-05-16
Filing date: 1995-05-16
Publication date: 2001-09-17
Anticipated expiration: 2016-09-17
Also published as: JPH08314558A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、交流電源を全波整流し
た脈流入力から直流出力を得るチョッパ制御方式のスイ
ッチングレギュレータを用いた力率改善回路に関する。

【０００２】

【従来の技術】スイッチング電源には、通常、コンデン
サーインプット方式の整流回路が用いられているため、
その力率は非常に悪い。これを改善すべく、チョッパ制
御方式スイッチングレギュレータを用いた力率改善回路
として図６に示す構成が知られている。これは、交流電
源を全波整流する整流回路１０の出力を、高周波リップ
ル吸収用の小容量コンデンサＣ２を介して脈流とし、こ
の脈流入力を昇圧形チョッパ回路２０に加えて安定な直
流出力を得るものである。

【０００３】チョッパ回路２０はよく知られた構成であ
り、交流電源より充分に高い周波数で導通（オン）・非
導通（オフ）駆動されるスイッチング素子Ｑ１と、この
スイッチング素子Ｑ１とともに整流回路１０の出力間に
直列接続されたインダクタＬ１と、スイッチング素子Ｑ
１の非導通時にインダクタＬ１を通して電流が流れるよ
うにスイッチング素子Ｑ１の両端に直列接続されたダイ
オードＤ１とコンデンサＣ１とからなる。コンデンサＣ
１は相当大きな容量があり、これの両端から平滑化され
電圧安定化された直流出力が取り出される。

【０００４】チョッパ回路２０の出力電圧Ｖ２を抵抗Ｒ
４、Ｒ５で分圧した電圧が乗算器ＭＵＬの一方の入力と
なる。また乗算器ＭＵＬにはチョッパ回路２０の入力電
圧Ｖ１（交流入力の全波整流波形）が入力され、乗算器
ＭＵＬからはチョッパ回路２０の入力電圧Ｖ１と同位相
の全波整流波形で、かつチョッパ回路２０の出力電圧Ｖ
２を分圧した電圧に対応した振幅のしきい値信号が出力
される。

【０００５】乗算器ＭＵＬの出力波形を図７（ａ）に示
す。この出力波形は、図７（ｂ）に示す交流入力の全波
整流波形を所定の乗数で乗数倍した正弦波となってい
る。この所定の乗数はチョッパ回路２０の出力電圧の変
化量を大きく寄与させるために乗算器ＭＵＬ内部の増幅
器の利得として１以上に適宜、設定される。

【０００６】チョッパ回路２０に対する脈流入力の電流
Ｉ１は抵抗Ｒ３でもって検出され、その電流検出信号と
前記しきい値信号とが比較器ＣＯでもって比較される。
スイッチング素子Ｑ１が導通するとインダクタＬ１を通
してスイッチング素子Ｑ１に流れる電流が徐々に増加す
るが、前記電流検出信号が前記しきい値信号のレベルに
達したとき比較器ＣＯの出力が所定の信号を出力する。

【０００７】比較器ＣＯの出力が前記所定の信号を出力
するとドライバＤＲを介してスイッチング素子Ｑ１が非
導通駆動されるようになっており、スイッチング素子Ｑ
１が非導通になると、インダクタＬ１からダイオードＤ
１を通して出力側に流れる電流が徐々に減少する。

【０００８】そして、不連続制御の場合脈流入力の電流
Ｉ１が減少してゼロになると、また連続制御の場合所定
の時間が経過するとスイッチング素子Ｑ１が導通して電
流Ｉ１が徐々に増加し、その電流Ｉ１が前記しきい値信
号のレベルに達するとスイッチング素子Ｑ１が非導通と
なり、インダクタＬ１を流れる電流が徐々に減少する。
以上の動作を繰り返すことで、スイッチング素子Ｑ１が
交流電源より充分高い周波数で導通・非導通駆動され、
電流Ｉ１の包絡線がしきい値信号Ｓ（全波整流波形）に
一致するように制御がなされる。

【０００９】以上のような制御により、脈流入力の電流
Ｉ１の包絡線は正弦波となりその高調波成分を抑圧して
力率を改善するようにしている。

【００１０】

【発明が解決しようとする課題】前述したような図６の
力率改善回路にあっては、その力率改善にあたって乗算
器ＭＵＬを用いているが、この乗算器ＭＵＬは利得が１
以上の増幅器を備え、この増幅器にチョッパ回路の出力
電圧Ｖ２を分圧した電圧が入力される。

【００１１】この増幅器の利得の周波数帯域の設定にあ
っては、脈流入力の電流Ｉ１の包絡線は正弦波とし、且
つ発振しないように安定した制御を行うため、交流電源
として用いられる商用電源の周波数以下としなければな
らない。このため、負荷変動や入力変動に対する動作の
安定性は満足のいくものではなかった。また、この乗算
器ＭＵＬはシリコン製のチップを多く用いており、この
ため高価格化を招来していた。

【００１２】さらに、脈流入力の電流Ｉ１の包絡線は正
弦波となるため最大値（ピーク電流）が大きくなり消費
電力が大きくなってしまっていた。

【００１３】本発明は前述した従来の問題点を鑑みてな
されたもので、その目的は、より安定した制御が行える
とともに消費電力が少なく、且つ安価な力率改善回路を
提供することにある。

【００１４】

【課題を解決するための手段】前記目的を達成するため
本発明の力率改善回路にあっては、交流電源を全波整流
した脈流入力を高周波でスイッチングして平滑された直
流出力を得るチョッパ回路と、前記脈流入力の電流反転
出力を得る反転回路と、前記チョッパ回路の出力電圧の
反転減算出力を得る反転減算回路と、前記反転回路の前
記電流反転出力と前記反転減算回路の前記反転減算出力
との比較信号を得る比較回路と、この比較回路の前記比
較信号に基づいて前記反転回路の前記電流反転出力が前
記反転減算回路の前記反転減算出力に追従するように前
記チョッパ回路のスイッチング動作を制御する制御回路
とを備えてなるのである。

【００１５】また、本発明の力率改善回路にあっては、
交流電源を全波整流した脈流入力を高周波でスイッチン
グして平滑された直流出力を得るチョッパ回路と、前記
脈流入力の電流を検出する入力電流検出回路と、前記チ
ョッパ回路の出力電圧の減算出力を得る減算回路と、前
記入力電流検出回路の出力と前記減算回路の前記減算出
力との比較信号を得る比較回路と、この比較回路の前記
比較信号に基づいて前記入力電流検出回路の前記出力が
前記減算回路の前記減算出力に追従するように前記チョ
ッパ回路のスイッチング動作を制御する制御回路とを備
えてなるのである。

【００１６】

【作用】前述した本発明では、前記制御回路は、前記比
較回路の比較信号に基づいて前記反転回路の反転電流出
力が前記反転減算回路の反転減算出力に追従するように
前記チョッパ回路のスイッチング動作を制御する。

【００１７】この反転減算回路では、前記チョッパ回路
の出力電圧を所定値、減算して反転出力する。したがっ
て、前記チョッパ回路の入力電流となる全波整流後の電
流波形は方形波となる。このため、通常のコンデンサー
インプット型のスイッチング電源に比べ、入力電流波形
の高調波成分が抑圧され力率が改善される。

【００１８】また、本発明では、前記制御回路は、前記
比較回路の比較信号に基づいて前記入力電流検出回路の
出力が前記減算回路の減算出力に追従するように前記チ
ョッパ回路のスイッチング動作を制御する。

【００１９】この減算回路では、前記チョッパ回路の出
力電圧を所定値、減算して出力する。したがって、前記
チョッパ回路の入力電流となる全波整流後の電流波形は
方形波となる。このため、入力電流波形の高調波成分が
抑圧され力率が改善される。

【００２０】

【実施例】本発明に係る力率改善回路の第１実施例を図
１乃至図３（ａ）、（ｂ）を参照にして説明する。本実
施例の構成と前述の図６で示した従来の構成と以下の点
が相違する。

【００２１】第１実施例では、基本的には、従来の図６
に示した回路における乗算器ＭＵＬに代えて、図１に示
すように、反転回路３０及び反転減算回路４０を配設し
ている。これら相違点以外は基本的に図６の従来例と同
じ構成であるためこれら相違点について主に説明する。

【００２２】反転回路３０は、図１に示すように、交流
電源を全波整流した脈流入力の電流反転出力を得るもの
であり、この電流反転出力は比較器ＣＯの一方の入力と
なる。反転減算回路４０はチョッパ回路２０の出力電圧
Ｖ２を分圧用抵抗Ｒ４及びＲ５で分圧された電圧の反転
減算出力を得るものであり、この反転減算出力は比較器
ＣＯの他方の入力となる。

【００２３】比較器ＣＯは反転回路３０の電流反転出力
と反転減算回路４０の反転減算出力との比較信号を得る
ものであり、この比較信号は制御回路ＤＲの入力とな
る。制御回路ＤＲは、比較回路ＣＯの比較信号に基づい
て反転回路３０の電流反転出力が反転減算回路４０の反
転減算出力に追従するようにチョッパ回路２０のスイッ
チング動作を制御するようになっている。

【００２４】図１に示した第１実施例の回路図をより具
体的な素子レベルで示したものを図２に示す。反転回路
３０は、各抵抗Ｒ３０ａ乃至Ｒ３０ｆと反転増幅器ＡＭ
Ｐ３０から構成される。反転減算回路４０は各抵抗Ｒ４
０ａ乃至Ｒ４０ｈと利得が１より小さい反転増幅器ＡＭ
Ｐ４０及び可変抵抗器ＶＲから構成され、制御回路ＤＲ
はスイッチング素子Ｑ１のパルス幅制御用ＩＣを中心に
図に示す各回路素子から構成される。

【００２５】ここで、本願発明の構成により、従来例の
ものと同様の力率改善特性が得られる理由について、こ
の第１実施例を例に挙げて説明する。＝＝＝＝＝脈流入力電圧Ｖ１波形における低電圧領域＝
＝＝＝＝この領域では、この端子間電圧は低く、チョッパ回路２
０の出力電圧Ｖ２に対する差が大きくなる。すなわち、
その基準電圧たる反転減算回路４０の直流出力電圧が反
転回路３０の出力電圧に対して高いため、脈流入力電流
Ｉ１を制御する比較回路ＣＯは、脈流入力電流Ｉ１を大
きくすべく、スイッチング素子Ｑ１のＯＮ時間が最大と
なる比較信号を制御回路ＤＲへ向けて出力する。ところ
が、コンデンサＣ２の端子間電圧が低いため、脈流入力
電流Ｉ１は、しかるべき目標の電流値まで到達できず
に、スイッチング素子Ｑ１がＯＦＦする。したがって、
脈流入力電圧Ｖ１の波形における０[Ｖ]付近の低い電圧
値付近では、最大パルス幅でスイッチング動作してお
り、全波整流器１０への交流入力側から見た、このチョ
ッパ回路２０のインピーダンスは抵抗と同じとなる。こ
のため、脈流入力電圧Ｖ１の波形に比例した脈流入力電
流Ｉ１が流れることとなる。＝＝＝＝＝脈流入力電圧Ｖ１波形における低電圧を越え
た領域＝＝＝＝＝脈流入力電圧Ｖ１が上昇すると、脈流入力電流Ｉ１は上
昇して目標とするしかるべき電流値に到達するため、こ
の電流値を維持すべく、比較回路ＣＯは、スイッチング
素子Ｑ１のＯＮ時間（パルス幅）が狭まる比較信号を制
御回路ＤＲへ向けて出力する。なお、反転減算回路４０
は出力電圧を基準電圧と比較して反転減算している為、
ほぼ一定の電圧が出力されており、このため、反転減算
回路４０の目標としている一定値の脈流電流が流れるよ
うになる。これらの動作を繰り返すことで、全波整流後
の電流の波形Ｉ１は、全波整流後の電圧波形に対し、ほ
ぼ追従して同位相となった方形波（台形波）状となる。
したがって、全波整流後の電流（脈流入力電流Ｉ１）の
波形は、従来の力率改善回路同様、全ての時点における
全波整流後の電圧（脈流入力電圧）Ｖ１に対して流れる
ようになり、力率が改善される。以上の構成において、
反転回路３０の反転電流出力が反転減算回路４０の反転
減算出力に追従する。例えば、チョッパ回路２０の出力
電圧Ｖ２の電圧が３５０Ｖとすると、反転減算回路４０
では、３４０Ｖ減算して１０Ｖを反転出力する。したが
って、出力電圧Ｖ２の分圧された電圧が１Ｖ変化した場
合に、その変化は１０Ｖの出力に対して１Ｖの変化であ
るためこれらの割合としては１０分の１となり、その変
化量を利得が１以上の増幅器等を用いて増幅することな
くそのまま比較器ＣＯの入力とできる。

【００２６】したがって、チョッパ回路２０の入力電流
となる全波整流後の電流波形は、図３（ａ）に示すよう
に方形波となる。反転減算回路４０の出力はこのチョッ
パ回路２０の出力電圧波形が反転減算されて図３（ｂ）
に示すようになる。即ち、反転減算回路４０の出力はチ
ョッパ回路２０の出力電圧に応じて、図中の矢印に示す
ように、負荷が軽くなる等で出力電圧Ｖ２が上がると反
転減算回路４０の出力レベルが下がり、出力電圧Ｖ２が
下がると反転減算回路４０の出力レベルが上がる。

【００２７】したがって、出力電圧は３５０Ｖから３４
０Ｖの間で入力電圧又は負荷電流によって定まる任意の
値となる。

【００２８】このような動作により、チョッパ回路２０
の入力電流となる全波整流後の電流は方形波となるた
め、通常のコンデンサーインプット型のスイッチング電
源に比べ、入力電流波形の高調波成分が抑圧され力率が
改善される。例えば、図２に示した回路では０．９６以
上の力率を達成することができ、従来の図７に示したも
のとほぼ同じ力率を達成することができた。

【００２９】次に、本発明の第２実施例を図４及び図５
（ａ）、（ｂ）を参照にして説明する。本実施例の構成
と前述の図６で示した従来の構成と以下の点が相違す
る。

【００３０】第２実施例では、基本的には、従来例の図
６に示した回路における乗算器ＭＵＬに代えて、図４に
示すように、入力電流検出回路としての抵抗Ｒ３と減算
回路５０とを配設している。これら相違点以外は基本的
に図６の従来例と同じ構成であるためこれら相違点につ
いて主に説明する。

【００３１】抵抗Ｒ３は、図４に示すように、交流電源
を全波整流した脈流入力の電流を電圧に変換して検出す
るものであり、この変換された電圧は、ＩＣ等の駆動電
圧を供給する補助電源Ｖｃｃに接続された抵抗器Ｒ６と
抵抗Ｒ７とで定まる電圧に重畳されて比較器ＣＯの一方
の入力となる。減算回路５０はチョッパ回路２０の出力
電圧Ｖ２を分圧用抵抗Ｒ４及びＲ５で分圧された電圧の
減算出力を得るものであり、この減算出力は比較器ＣＯ
の他方の入力となる。

【００３２】比較器ＣＯは抵抗Ｒ３で検出された脈流入
力の電流と減算回路５０の減算出力との比較信号を得る
ものであり、この比較信号は制御回路ＤＲの入力とな
る。制御回路ＤＲは、比較回路ＣＯの比較信号に基づい
て抵抗Ｒ３で検出された脈流入力の電流が減算回路５０
の減算出力に追従するようにチョッパ回路２０のスイッ
チング動作を制御するようになっている。この減算回路
５０は、前述した第１実施例の図２の回路図中の反転減
算回路４０において、反転増幅器ＡＭＰ４０に代えて利
得が１より小さい非反転増幅器とすればよく、また、制
御回路ＤＲは前述した第１実施例の図２の回路と同様の
構成となっている。

【００３３】以上の構成において、前述した第一実施例
の場合と同様に、抵抗Ｒ３で検出された脈流入力の電流
が減算回路５０の減算出力にほぼ追従する。例えば、チ
ョッパ回路２０の出力電圧Ｖ２の分圧された電圧が３５
０Ｖとすると、減算回路５０では、３４０Ｖ減算して１
０Ｖを出力する。

【００３４】したがって、出力電圧Ｖ２の分圧された電
圧が１Ｖ変化した場合に、その変化は１０Ｖの出力に対
して１Ｖの変化であるためこれらの割合としては１０分
の１となり、その変化量を利得が１以上の増幅器等を用
いて増幅することなくそのまま比較器ＣＯの入力とでき
る。

【００３５】このため、チョッパ回路２０の入力となる
全波整流後の電流波形は図３（ａ）に示すような方形波
となり、その信号が入力される比較回路ＣＯの波形は図
５（ａ）に示すように逆方形波となる。減算回路５０の
減算出力はこのチョッパ回路２０の出力電圧波形が減算
されて図５（ｂ）に示すようになる。即ち、減算回路５
０の出力はチョッパ回路２０の出力電圧に応じて、図中
の矢印に示すように、負荷が軽くなる等で出力電圧Ｖ２
が上がると減算回路５０の出力レベルが上がり、出力電
圧Ｖ２が下がると減算回路５０の出力レベルが下がる。

【００３６】したがって、出力電圧は３５０Ｖから３４
０Ｖの間で入力電圧又は負荷電流によって定まる任意の
値となる。

【００３７】このような動作により、チョッパ回路２０
の入力となる全波整流後の電流は方形波となるため、入
力電流波形の高調波成分が抑圧され力率が改善される。
例えば、本実施例では０．９６以上の力率を達成するこ
とができ、従来の図７に示したものとほぼ同じ力率を達
成することができた。

【００３８】以上説明した第１及び第２実施例にあって
は、反転減算回路４０及び減算回路５０は１より小さい
利得であるため、この利得の周波数帯域を商用電源周波
数以下にする必要がない。このため、負荷変動や入力変
動に対してより安定した動作を確保することができた。

【００３９】また、従来のような乗算器の利得の周波数
帯域を商用電源周波数以下に設定するといったことを解
消することができるため、回路設計が容易となった。

【００４０】さらに、入力電流波形が方形波となるため
その最大値（ピーク値）を小さくすることができ消費電
力を低減できた。例えば、図６で示した従来のものでは
入力電流の実効値の１．４乃至１．５倍がその入力電流
の最大値となっていたが、本発明では同じ実効値に対し
て１．１５乃至１．２倍に入力電流の最大値を低減させ
ることができた。このため、内部に使用しているスイッ
チング素子等の消費電力を従来の力率改善回路と比較し
て低減させることができ、回路内部の消費電力を小さく
できる。

【００４１】さらにまた、従来では、例えばチョッパ回
路２０の出力電圧Ｖ２の分圧された電圧が３５０Ｖとす
ると、この分圧された電圧が１Ｖ変化した場合に、その
変化は３５０Ｖの出力に対して１Ｖの変化であるため割
合としては３５０分の１と小さい。このため、その変化
量を乗算器で増幅していた。

【００４２】

【００４３】したがって、本発明の力率改善回路にあっ
ては、部品点数の大きな低減効果によって製造簡易化が
図れるとともに極めて安価にできる。

【００４４】

【発明の効果】以上説明したように、本発明の力率改善
回路にあっては、負荷変動や入力変動に対してより安定
した動作を確保することができる。

【００４５】また、従来のような乗算器の利得の周波数
帯域を商用電源周波数以下に設定するといったことを解
消することができるため、設計自由度が大きくなり回路
設計が容易となる。

【００４６】さらに、入力電流波形の最大値（ピーク
値）を小さくすることができ消費電力を低減できる。

【００４７】さらにまた、従来のように乗算器を用いな
いため部品点数を極めて低減させることができ製造簡易
化が図れるとともに極めて安価にできる。

【図面の簡単な説明】

【図１】本発明に係る第１実施例による力率改善回路の
回路図である。

【図２】図１の詳しい回路図である。

【図３】本発明に係る第１実施例の動作特性図であり、
（ａ）はチョッパ回路に入力される全波整流後の電流波
形を示し、（ｂ）はチョッパ回路２０の出力電圧が反転
減算回路で反転減算された波形を示す。

【図４】本発明に係る第２実施例による力率改善回路の
回路図である。

【図５】本発明に係る第２実施例の動作特性図であり、
（ａ）は比較回路ＣＯに入力される電流検出信号の波形
を示し、（ｂ）はチョッパ回路２０の出力電圧が減算回
路で減算された波形を示す。

【図６】従来の力率改善回路の回路図である。

【図７】従来の力率改善回路の動作特性図であり、
（ａ）は乗算器の出力波形を示し、（ｂ）はチョッパ回
路に入力される全波整流後の電流波形を示す。

【符号の説明】

１０整流回路２０チョッパ回路３０反転回路４０反転減算回路５０減算回路Ｌ１インダクタン
スＱ１スイッチング素子Ｄ１ダイオードＣ１，Ｃ２コンデンサＲ３抵抗（入力電
流検出回路）ＣＯ比較回路ＤＲ制御回路Ｒ４，Ｒ５分圧用抵抗ＡＭＰ３０，ＡＭＰ
４０反転増幅器ＶＲ可変抵抗器Ｖ１脈流入力電圧Ｖ２チョッパ回路出力電圧Ｉ１脈流入力電流Ｉ２スイッチング素子Ｑ１に流れる電流Ｖｃｃ補助電源

───────────────────────────────────────────────────── フロントページの続き (72)発明者鎌田彰東京都港区新橋５丁目36番11号いわき電子株式会社内

Claims

(57)【特許請求の範囲】

【請求項１】交流電源を全波整流した脈流入力を高周
波でスイッチングして平滑された直流出力を得るチョッ
パ回路（２０）と、該脈流入力の電流反転出力を得る反
転回路（３０）と、該チョッパ回路（２０）の出力電圧
の反転減算出力を得る反転減算回路（４０）と、該反転
回路（３０）の該電流反転出力と該反転減算回路（４
０）の該反転減算出力との比較信号を得る比較回路（Ｃ
Ｏ）と、この比較回路（ＣＯ）の該比較信号に基づいて
該反転回路（３０）の該電流反転出力が該反転減算回路
（４０）の該反転減算出力に追従するように該チョッパ
回路（２０）のスイッチング動作を制御する制御回路
（ＤＲ）とを備えたことを特徴とする力率改善回路。
【請求項２】交流電源を全波整流した脈流入力を高周
波でスイッチングして平滑された直流出力を得るチョッ
パ回路（２０）と、該脈流入力の電流を検出する入力電
流検出回路（Ｒ３）と、該チョッパ回路（２０）の出力
電圧の減算出力を得る減算回路（５０）と、該入力電流
検出回路（Ｒ３）の出力と該減算回路（５０）の該減算
出力との比較信号を得る比較回路（ＣＯ）と、この比較
回路（ＣＯ）の該比較信号に基づいて該入力電流検出回
路（Ｒ３）の該出力が該減算回路（５０）の該減算出力
に追従するように該チョッパ回路（２０）のスイッチン
グ動作を制御する制御回路（ＤＲ）とを備えたことを特
徴とする力率改善回路。