WO2018216294A1 - Ｄｃ／ｄｃコンバータ - Google Patents

Ｄｃ／ｄｃコンバータ Download PDF

Info

Publication number
WO2018216294A1
WO2018216294A1 PCT/JP2018/007537 JP2018007537W WO2018216294A1 WO 2018216294 A1 WO2018216294 A1 WO 2018216294A1 JP 2018007537 W JP2018007537 W JP 2018007537W WO 2018216294 A1 WO2018216294 A1 WO 2018216294A1
Authority
WO
WIPO (PCT)
Prior art keywords
primary
converter
control
arm
semiconductor switching
Prior art date
Application number
PCT/JP2018/007537
Other languages
English (en)
French (fr)
Inventor
幸三郎 村上
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201880034430.1A priority Critical patent/CN110663165B/zh
Priority to JP2019519473A priority patent/JP6722353B2/ja
Priority to US16/616,472 priority patent/US10897210B2/en
Publication of WO2018216294A1 publication Critical patent/WO2018216294A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a DC / DC converter.
  • Patent Document 1 and Non-Patent Document 1 disclose DAB (Dual Active Bridge) type DC / DC converters.
  • the DC / DC converter disclosed in Patent Document 1 realizes soft start by gradually shortening the return period while repeating the return period and the power transmission period at the time of startup.
  • ZVS zero voltage switching
  • ZVS is established in half of the switching elements in the primary side switching circuit, and the other half of the switching circuit. ZVS is not established in the element. Since a voltage equal to the input voltage of the DC / DC converter is applied to the switching element in which ZVS is not established, the switching loss of the switching element in which ZVS is not established is large.
  • Non-Patent Document 1 describes that complete ZVS is possible at turn-on. However, this description does not assume a light load. When the load is light, the excitation energy accumulated in the reactor connected to the switching element to be turned on becomes small. Therefore, the extraction of the electric charge stored in the capacitor connected in parallel to the switching element by the excitation energy ends before the electric charge stored in the capacitor disappears. That is, when the load is light, ZVS is not established when the turn is ON.
  • Non-Patent Document 1 From the reactor current waveform and the operation mode time chart described in Non-Patent Document 1, in the DC / DC converter disclosed in Non-Patent Document 1, a primary-side full bridge and a secondary-side full bridge In each, a pair of switching elements provided at one diagonal and a pair of switching elements provided at the other diagonal are alternately turned on at a fixed cycle of 50% on-duty except for the dead time period. I understand that. Therefore, at the time of light load, ZVS may not be established in all of the eight switching elements constituting the primary side full bridge and the secondary side full bridge, resulting in an increase in switching loss.
  • an object of the present invention is to provide a DC / DC converter capable of reducing a switching loss when zero voltage switching is not established.
  • a DC / DC converter is connected in parallel to a primary side reactor, a plurality of primary side semiconductor switching elements, and a plurality of primary side semiconductor switching elements.
  • a primary side converter having a plurality of primary capacitors, a transformer having a primary winding and a secondary winding, a secondary side reactor, a plurality of secondary side semiconductor switching elements, and a plurality of the secondary side semiconductors
  • a secondary-side converter having a plurality of secondary-side capacitors connected in parallel to each of the switching elements, and a plurality of the primary-side semiconductor switching elements and a controller for controlling the plurality of secondary-side semiconductor switching elements.
  • the primary side reactor is connected to the primary winding and / or is a leakage inductance of the primary winding.
  • the secondary reactor is connected to the secondary winding and / or is a leakage inductance of the secondary winding.
  • Each of the primary side converter and the secondary side converter has a full bridge circuit.
  • the control unit performs the first control to output the first output power from the secondary-side converter, and the primary-side semiconductor switching element and the primary located above the first arm of the primary-side converter.
  • the primary-side semiconductor switching element located below the first arm of the primary converter is controlled by switching the primary-side semiconductor switching element located below the second arm of the side converter so that the ON periods coincide with each other.
  • the primary side semiconductor switching element located above the second arm of the element and the primary side converter is subjected to switching control so that the ON periods coincide with each other, and the upper side of the first and second arms of the secondary side converter and the first The first and second arms of the secondary converter are not controlled by switching the two switching elements located on one side of the second arm and the lower side of the second arm.
  • One of the two secondary-side semiconductor switching elements positioned on the other of the upper side and the lower side of the first and second arms is connected to the primary-side semiconductor switching element positioned above the first arm of the primary-side converter; Switching control is performed so that an ON period coincides with the primary-side semiconductor switching element located on the lower side of the second arm of the primary-side converter, and the first and second arms of the secondary-side converter, The other of the two secondary semiconductor switching elements located on the other side of the lower side of the second arm is replaced with the primary side semiconductor switching element and the primary side located on the lower side of the first arm of the primary side converter. Switching control is performed so that the ON period coincides with the primary-side semiconductor switching element located on the upper side of the second arm of the converter.
  • the primary-side semiconductor switching element located above the arm and the primary-side semiconductor switching element located below the first arm of the primary-side converter switch with a predetermined phase difference, and the predetermined phase difference is , And an angle corresponding to approximately 1 ⁇ 4 of the reciprocal of the resonance frequency, the resonance frequency is determined by the primary reactor and the primary capacitor, and the on-duty of each switching control to be performed is The first output power output from the secondary side converter is adjusted by changing.
  • the controller when performing the second control, the primary semiconductor switching element located above the first arm of the primary converter and the first located below the second arm of the primary converter.
  • the secondary side semiconductor switching element is subjected to switching control so that the ON periods coincide with each other, and the primary side semiconductor switching element located below the first arm of the primary side converter and the upper side of the second arm of the primary side converter are controlled.
  • the primary-side semiconductor switching element that is positioned is controlled to be switched so that the ON periods coincide with each other, and is positioned on one of the first and second arm upper sides and the first and second arm lower sides of the secondary-side converter.
  • the two switching elements are not subjected to switching control and are positioned on the other of the upper side of the first and second arms and the lower side of the first and second arms of the secondary converter.
  • the two secondary-side semiconductor switching elements are subjected to switching control so that the phase of the ON period is shifted from the four primary-side semiconductor switching elements of the primary-side converter, and the ON duty of each switching control to be performed is approximately 50%. And the 2nd output electric power output from the said secondary side converter is adjusted with the shift
  • the controller simultaneously reduces the predetermined phase difference and increases the phase shift when switching from the first control to the second control.
  • the DC / DC converter according to one aspect of the present invention can reduce switching loss when zero voltage switching is not established.
  • Time chart showing the state of each IGBT and each output voltage waveform of the primary and secondary converters The figure for demonstrating operation
  • Time chart showing the sequence of the comparative example The figure which shows the efficiency characteristic of the DC / DC converter which concerns on 1st Embodiment, and a comparative example
  • Time chart showing resonance current waveform Time chart showing IGBT gate voltage waveform and emitter current waveform
  • Time chart showing output power waveform of DC / DC converter according to first embodiment Time chart showing the state of each IGBT and each output voltage waveform of the primary and secondary converters
  • Time chart showing output power waveform of DC / DC converter according to second reference example Time chart showing output power waveform of DC / DC converter according to this embodiment
  • FIG. 1 is a diagram illustrating a schematic configuration of the DC / DC converter according to the first embodiment.
  • the DC / DC converter according to the present embodiment includes a transformer 1, a primary side converter 100, a secondary side converter 200, and a control unit 10.
  • Primary side converter 100 is connected to primary winding L1 of transformer 1
  • secondary side converter 200 is connected to secondary winding L2 of transformer 1.
  • the primary side converter 100 includes capacitors 2 and 4a to 4d, IGBTs (Insulated Gate Bipolar Transistors) 5a to 5d, and a reactor 6.
  • a diode is connected in parallel to each of the IGBTs 5a to 5d in the opposite direction. Further, capacitors 4a to 4d are connected in parallel to the IGBTs 5a to 5d, respectively.
  • IGBT 5 a and IGBT 5 b are connected in series, the collector of IGBT 5 a is connected to the positive side of capacitor 2, and the emitter of IGBT 5 b is connected to the negative side of capacitor 2.
  • IGBT 5c and IGBT 5d are connected in series, the collector of IGBT 5c is connected to the positive side of capacitor 2, and the emitter of IGBT 5d is connected to the negative side of capacitor 2.
  • a connection node between IGBT 5c and IGBT 5d is connected to one end of primary winding L1 via reactor 6, and a connection node between IGBT 5a and IGBT 5b is connected to the other end of primary winding L1.
  • a coil may be used, the leakage inductance of the primary winding L1 may be used, or both of the coil and the leakage inductance of the primary winding L1 may be used.
  • Secondary-side converter 200 includes capacitors 3 and 9a to 9d, IGBTs 8a to 8d, and a reactor 7.
  • a diode is connected in parallel to each of the IGBTs 8a to 8d in the opposite direction. Further, capacitors 9a to 9d are connected in parallel to the IGBTs 8a to 8d, respectively.
  • IGBT 8 a and IGBT 8 b are connected in series, the collector of IGBT 8 a is connected to the positive side of capacitor 3, and the emitter of IGBT 8 b is connected to the negative side of capacitor 3.
  • IGBT 8c and IGBT 8d are connected in series, the collector of IGBT 8c is connected to the positive side of capacitor 3, and the emitter of IGBT 8d is connected to the negative side of capacitor 3.
  • a connection node between IGBT 8c and IGBT 8d is connected to one end of secondary winding L2 via reactor 7, and a connection node between IGBT 8a and IGBT 8b is connected to the other end of secondary winding L2.
  • a coil may be used, the leakage inductance of the secondary winding L2 may be used, or both the coil and the leakage inductance of the secondary winding L2 may be used.
  • the control unit 10 supplies gate signals to the IGBTs 5a to 5d and 8a to 8d, respectively, and controls the states of the IGBTs 5a to 5d and 8a to 8d.
  • the control unit 10 controls the switching of the IGBTs 5a to 5d, 8b, and 8d, turns off the IGBTs 8a and 8c, and changes the on-duty of the IGBTs 5a to 5d, 8b, and 8d to change the secondary side.
  • First control for adjusting the first output power output from converter 200 is performed.
  • FIG. 2 is a time chart showing the state of each IGBT, the waveform of the output voltage Vout of the primary side converter 100, and the waveform of the output voltage Vo of the secondary side converter 200.
  • the IGBTs 5b, 5c, and 8b are synchronously switched at a period T, and the IGBTs 5a, 5d, and 8d have a predetermined phase difference with respect to the IGBTs 5b, 5c, and 8b (a phase difference corresponding to T / 2 + ⁇ in FIG. 2). Switch with.
  • the predetermined phase difference is shifted from 180 degrees by an angle corresponding to approximately 1 ⁇ 4 of the reciprocal of the resonance frequency.
  • the resonance frequency is determined by the circuit constant of the primary side converter 100.
  • the IGBTs 5b and 5c are in the ON state as shown in FIG. 2, and therefore, in the primary converter 100, the primary of the IGBT 5c ⁇ the reactor 6 ⁇ the transformer 1 as shown in FIG. A current flows in the order of winding L1 ⁇ IGBT 5b.
  • an electromotive force is generated in the secondary winding L2 of the transformer 1, and a current flows in the secondary converter 200 in the order of IGBT 8b ⁇ secondary winding L2 of the transformer 1 ⁇ reactor 7 ⁇ IGBT 8c as shown in FIG.
  • FIG. 6 is a time chart showing the states of the IGBTs 5a to 5d and the waveform of the output voltage Vout of the primary side converter 100 when the same sequence as that in Patent Document 1 is performed.
  • the current resonance when the time t is t0 ⁇ t ⁇ t1 is used to establish ZVS when the IGBT 5a is turned on, and the current resonance when the time t is t2 ⁇ t ⁇ t3. Is used to establish ZVS when the IGBT 5b is turned on. However, since the current resonance cannot be used when the IGBT 5c is turned on prior to t0 ⁇ t ⁇ t1 and when the IGBT 5d is turned on prior to t2 ⁇ t ⁇ t3, ZVS is not established.
  • ZVS is established twice for the four turns ON of the IGBTs 5a to 5d in one cycle, and ZVS is not established for the remaining two times.
  • C is the capacitance of each of the capacitors 4a to 4d.
  • the IGBT 5a and 5d are turned on after the time t is t0 ⁇ t ⁇ t1, and the time t is t2 ⁇ t ⁇ t3. After a certain period of time, the IGBTs 5b and 5c are turned on. Therefore, current resonance cannot be used when each of the IGBTs 5a to 5d is turned on, and ZVS is not established.
  • the switching loss related to ZVS failure in one cycle is 4 ⁇ 0.5 ⁇ C ⁇ (0.5 ⁇ Vi) 2, that is, 0.5 ⁇ C ⁇ . It is estimated to be Vi 2.
  • the switching loss related to ZVS failure in one cycle is halved compared to the sequence of the comparative example, that is, the sequence shown in FIG. .
  • the switching loss per location is 1 ⁇ 4 compared to the sequence of the comparative example. Therefore, in the sequence of this embodiment, the local temperature rise by switching loss can be suppressed compared with the sequence of a comparative example.
  • FIG. 7 is a diagram showing efficiency characteristics (dotted line in FIG. 7) in the sequence of the present embodiment and efficiency characteristics (solid line in FIG. 7) in the sequence of the comparative example.
  • the switching loss related to ZVS failure is small compared to the sequence of the comparative example, and as a result, the efficiency is increased.
  • FIG. 8A is a diagram showing a temperature characteristic in the vicinity of the IGBT 5d (dotted line in FIG. 8A) in the sequence of this embodiment and a temperature characteristic in the vicinity of the IGBT 5d in the sequence of the comparative example (solid line in FIG. 8A).
  • a temperature increase near the IGBT 5d can be suppressed as compared with the sequence of the comparative example.
  • the temperature characteristics in the vicinity of the IGBT where ZVS other than the IGBT 5d is not established are the same as the temperature characteristics in the vicinity of the IGBT 5d.
  • the primary side converter 100 is changed to the secondary side converter 200 by directly switching from the first control described above to the control in which the control on the primary side converter 100 and the control on the secondary side converter 200 in the first control are switched. May be switched to the power transmission from the secondary side converter 200 to the primary side converter 100. As a result, the direction of power transmission can be seamlessly switched while the switching loss related to ZVS failure is kept small.
  • 6B flows in the transformer 1 during a period in which the time t in the sequence shown in FIG. 6 is t1 ⁇ t ⁇ t2.
  • ZVS is established when the IGBTs 5a and 5d are turned on
  • ZVS is established when the IGBTs 5c and 5b are turned on.
  • the IGBTs 5a and 5d are turned on at the timings p1, p2, and p3 shown in FIG. 8B
  • the IGBTs 5a and 5 are turned on at the timings p1, p2, and p3 when the IGBTs 5a and 5d are turned on as shown in FIG. 8C.
  • the magnitude of the 5d emitter current is different. For this reason, the total amount of emitter current that flows until the IGBTs 5a and 5d are turned off (shaded portions shown in FIG. 8C) varies greatly depending on the timing at which the IGBTs 5a and 5d are turned on.
  • the output power of the DC / DC converter according to this embodiment during the period in which the IGBTs 5a and 5d are on is proportional to the total amount of emitter current that flows from when the IGBTs 5a and 5d are turned on to when they are turned off.
  • the IGBTs 5a and 5d vary greatly depending on the turn-on timing.
  • the output power of the DC / DC converter according to this embodiment during the period in which the IGBTs 5c and 5b are on is proportional to the total amount of emitter current that flows from when the IGBTs 5c and 5b are turned on to when they are turned off. Therefore, it changes greatly according to the timing when the IGBTs 5b and 5c are turned on.
  • the DCs that differ only in that the IGBTs 5a, 5d, and 8d are switched in a state where the IGBTs 5b, 5c, and 8b are shifted by a half cycle (a state in which the phase is shifted by 180 degrees).
  • a / DC converter is a first reference example. In the first reference example, for example, if the IGBTs 5a and 5d are turned ON at the timing of the peak of the resonance current (the timing of p1 shown in FIG. 8B), the IGBTs 5c and 5b are also turned ON at the timing of the peak of the resonance current.
  • the timing at which the IGBTs 5a and 5d are turned on and the timing at which the IGBTs 5c and 5b are turned on have the same phase with respect to the period of the resonance frequency. Therefore, in the first reference example, when the width of the on-duty increases or decreases at a constant rate of change, the phase of the turn-on timing of the IGBTs 5a to 5d with respect to the period of the resonance frequency uniformly changes periodically. For this reason, in the first reference example, the periodic fluctuation of the output voltage that appears as the on-duty increases / decreases at light load increases as shown in FIG. 8D.
  • the IGBTs 5a, 5d, and 8d are switched with a predetermined phase difference (a phase difference corresponding to T / 2 + ⁇ in FIG. 2) with respect to the IGBTs 5b, 5c, and 8b.
  • the predetermined phase difference is shifted from 180 degrees by an angle corresponding to approximately 1 ⁇ 4 of the reciprocal of the resonance frequency. Therefore, in the present embodiment, for example, if the IGBTs 5a and 5d are turned on at the timing of the peak of the resonance current (timing of p1 shown in FIG. 8B), the IGBTs 5c and 5b are at the timing of the valley of the resonance current (shown in FIG. 8B).
  • the influence of the phase of the turn-on timing of the IGBTs 5a and 5d on the output power characteristic with respect to the period of the resonance frequency is affected by the output power characteristic. It can be countered by the effect on the characteristics. For this reason, in this embodiment, the periodic fluctuation of the output voltage that appears as the on-duty increases and decreases at light loads is reduced as shown in FIG. 8E.
  • ⁇ in FIG. 2 is ideally 1 ⁇ 4 of the reciprocal of the resonance frequency, but it is not strictly necessary to set it to 1 ⁇ 4 of the reciprocal of the resonance frequency. What is necessary is just to obtain
  • control unit 10 in this embodiment can directly switch from the first control to the second control, and can directly switch from the second control to the first control.
  • FIG. 9 shows the state of each IGBT, the waveform of the output voltage Vout of the primary side converter 100, and the waveform of the output voltage Vo of the secondary side converter 200 when the control unit 10 performs the second control.
  • It is a time chart which shows.
  • the IGBTs 5b and 5c and the IGBTs 5a and 5d are complementarily turned on / off except for the dead time.
  • the on-duty of the IGBTs 5a to 5d is 50% considering the dead time.
  • the IGBT 8b performs switching with a phase shifted from the IGBTs 5b and 5c, and the IGBT 8d performs switching with a phase shifted from the IGBTs 5a and 5d.
  • the on-duty of the IGBTs 8b and 8d is 50% when considering the dead time.
  • the second output power output from the secondary-side converter 200 is adjusted by changing the phase shift amount.
  • the IGBTs 5b and 5c are in the ON state as shown in FIG. 9, and therefore, in the primary side converter 100, the primary of the IGBT 5c ⁇ the reactor 6 ⁇ the transformer 1 as shown in FIG. A current flows in the order of winding L1 ⁇ IGBT 5b.
  • an electromotive force is generated in the secondary winding L2 of the transformer 1, and the IGBT 8d is in the ON state as shown in FIG. 9, so that the IGBT 8b ⁇ the transformer 1 in the secondary converter 200 as shown in FIG. A current flows in the order of secondary winding L2 ⁇ reactor 7 ⁇ IGBT 8d.
  • the secondary-side converter 200 when the on-duty is increased in order to increase the output power of the secondary-side converter 200, when the on-duty increases to 50% excluding the dead time, the secondary-side converter 200 further increases. The output power cannot be increased. However, by switching from the first control to the second control, it is possible to obtain the output power of the secondary side converter 200 that is larger than the maximum output power of the secondary side converter 200 in the first control.
  • the first control may be switched to the second control.
  • FIG. 13A is a diagram showing efficiency characteristics in the sequence of the present embodiment.
  • the switching from the first control to the second control is performed by simultaneously reducing the predetermined phase difference and increasing the phase shift. , The output power is prevented from falling. The phenomenon in which the output power decreases will be described in detail below.
  • the first control side When switching from the first control to the second control, the first control side is in a state of supplying the largest electric power and has the largest on-duty. Therefore, the gate voltage waveforms of the IGBTs 5a and 5b on the first control side when switching from the first control to the second control are as shown in FIGS. 13B to 13E.
  • the secondary-side full bridge circuit substantially performs only the rectification operation, and is therefore independent of the phenomenon in which the output power decreases. Further, since the IGBTs 5a and 5b and the IGBTs 5c and 5d operate symmetrically, only the IGBTs 5a and 5b are taken up here.
  • the turn-on timing of the IGBT 5b with respect to the resonance current generated from the turn-off of the IGBT 5a is It is time to establish ZVS. Further, as shown in FIG. 13B, the turn-on timing of the IGBT 5a is also the timing at which ZVS is established with respect to the resonance current generated from the turn-off of the IGBT 5b. This is because there is no essential difference between the IGBT 5a and the IGBT 5b due to the symmetry of the primary side full bridge circuit.
  • the timing t0 when the IGBT 5a is turned off and the IGBT 5b is turned on before the on-duty reaches 50% excluding the dead time is turned off.
  • the timing t2 when the IGBT 5a is turned ON the positional relationship immediately before the arm short circuit is reached except for the dead time.
  • FIG. 13E is reached through an operation of narrowing the dead time on the timing t2 side while fixing the dead time on the timing t0 side.
  • FIG. 13E is the same state as FIG. 13B and is the state where the output power is the smallest in the second control.
  • FIG. 13E In the operation from FIG. 13C to FIG. 13E (operation for increasing the on-duty), the success or failure of ZVS at each of timings t0 and t2 will be described. Since FIG. 13E is in the same state as FIG. 13B, ZVS is established at both timings t0 and t2. In FIG. 13C, ZVS is established at timing t0, and ZVS is not established at timing t2. FIG. 13D shows an intermediate state between FIG. 13C and FIG. 13E. Since the dead time on the timing t0 side is fixed, ZVS remains established at timing t0, and ZVS at timing t2 is not established, but is close to being established.
  • the emitter current is turned on at the timing p1 shown in FIG. 8C.
  • the emitter current is turned on at the timing p3 shown in FIG. 8C. become that way. Therefore, at the same on-duty, the output power is smaller when ZVS is established compared to when ZVS is not established.
  • FIG. 13C has the largest output power
  • FIG. 13E has the smallest output power. Since the on-duty is increased in the control that shifts in the order of FIG. 13C, FIG. 13D, and FIG. 13E, an increase in output power is expected, but when the resonance current is taken into account, conversely, FIG. 13C, FIG. The output power decreases with the transition in the order of 13E.
  • the second reference example when switching from the first control to the second control, does not increase the phase shift when the predetermined phase difference is decreased, as shown in FIG. 13F.
  • a drop in output power appears (see the dotted ellipse in FIG. 13F).
  • control parameters are parameters set by the control unit 10 according to the target output power
  • the thick solid line is the output power
  • the thin solid line is the on-duty on the primary side
  • the thick dotted line Is the phase shift
  • the thin dotted line is the predetermined phase difference.
  • FIG. 13I is an output power waveform of the DC / DC converter according to the second reference example
  • FIG. 13J is an output power waveform of the DC / DC converter according to the present embodiment.
  • the schematic configuration of the DC / DC converter according to the present embodiment is the same as the schematic configuration of the DC / DC converter according to the first embodiment.
  • the control unit 10 in the present embodiment can directly switch from the first control to the second control, can directly switch from the second control to the third control, and can directly switch from the third control to the second control.
  • the second control can be directly switched to the first control.
  • FIG. 14 shows the state of each IGBT, the waveform of the output voltage Vout of the primary side converter 100, and the waveform of the output voltage Vo of the secondary side converter 200 when the control unit 10 performs the third control. It is a time chart which shows.
  • the IGBTs 5b and 5c and the IGBTs 5a and 5d are complementarily turned on / off except for the dead time.
  • the on-duty of the IGBTs 5a to 5d is 50% considering the dead time.
  • the IGBT 8b switches in a state where the phase is shifted by 90 degrees with respect to the IGBTs 5b and 5c, and the IGBT 8d switches in a state where the phase is shifted by 90 degrees with respect to the IGBTs 5a and 5d.
  • the on-duty of the IGBTs 8b and 8d is 50% when considering the dead time.
  • the IGBT 8a switches in a state that is out of phase with respect to the IGBTs 5b and 5c, and the IGBT 8c switches in a state that is out of phase with respect to the IGBTs 5a and 5d.
  • the third output power output from the secondary side converter 200 is adjusted by changing the on-duty of the IGBTs 8a and 8c.
  • the IGBTs 5b, 5c, 8a, and 8d are in the ON state as shown in FIG. 14, and therefore, in the primary side converter 100, the IGBT 5c ⁇ the reactor 6 ⁇ Current flows in the order of the primary winding L1 of the transformer 1 ⁇ IGBT 5b, and in the secondary side converter 200, current flows in the order of IGBT 8a ⁇ secondary winding L2 of the transformer 1 ⁇ reactor 7 ⁇ IGBT 8d as shown in FIG.
  • reactors 6 and 7 are excited by both input voltage Vi and output voltage Vo, and energy is stored in reactors 6 and 7.
  • the secondary converter 200 causes the IGBT 8b ⁇ the transformer as shown in FIG. 16 by the electromotive force generated in the secondary winding L2 of the transformer 1.
  • 1 secondary winding L2 ⁇ reactor 7 ⁇ IGBT 8d in this order.
  • reactor 6 is excited by input voltage Vi, and energy is stored in reactor 6.
  • the phase shift amount of the IGBTs 8b and 8d with respect to the IGBTs 5a to 5d is increased in order to increase the output power of the secondary side converter 200, if the phase shift amount increases to 90 degrees, As described above, the output power of the secondary side converter 200 cannot be increased. If the phase is shifted more than 90 degrees, the reactor excitation period becomes longer and large energy can be stored in the reactor. On the other hand, the commutation period during which the stored energy is sent to the output side is shortened. It is because it decreases on the contrary.
  • the second control may be directly switched to the third control.
  • the output power band of the secondary converter 200 in the second control can be output, so that the phase shift amount of the IGBTs 8b and 8d with respect to the IGBTs 5a to 5d reaches 90 degrees in the second control.
  • the second control may be switched directly to the third control.
  • the second control can suppress the peak value of the current flowing through the circuit to be low. Therefore, compared with the third control, the second control is advantageous in terms of efficiency because it can reduce the copper loss in the component through which the current passes and reduce the hysteresis loss in the magnetic component. Further, since the peak current is kept low, the ripple current is reduced in the second control compared to the third control.
  • the first control is directly switched to the control in which the control for the primary side converter 100 and the control for the secondary side converter 200 in the first control are switched.
  • the power transmission from the secondary side converter 100 to the secondary side converter 200 may be switched to the power transmission from the secondary side converter 200 to the primary side converter 100.
  • the control unit 10 may be configured to perform control in which the control for the primary side converter 100 and the control for the secondary side converter 200 are switched in the second control and the third control, respectively.
  • the IGBTs 8a and 8c are fixed in the off state in the first control and the second control, but the IGBTs 8b and 8d may be fixed in the off state instead of the IGBTs 8a and 8c.
  • another transistor such as a MOSFET (metal-oxide-semiconductor field-effect transistor) may be used instead of the IGBT.
  • MOSFET metal-oxide-semiconductor field-effect transistor
  • a diode may be used instead of the IGBT fixed in the off state.
  • the predetermined phase difference is not fixed and may be dynamically controlled by the control unit 10.
  • the predetermined phase difference includes (I) on-duty of IGBTs 5a to 5d, 8b, and 8d, (II) input voltage Vi and secondary It may be set dynamically according to at least one of the output voltage Vo of the side converter 200 and (III) the output current of the secondary side converter 200.
  • phase shift amount is not fixed and may be dynamically controlled by the control unit 10.
  • a multi-directional DC / DC converter that can be on the input side, can be on the output side at another moment, and can transfer power between any two windings.
  • An example of the DC / DC converter described above is a plurality of primary side reactors (6), a plurality of primary side semiconductor switching elements (5a to 5d), and a plurality of primary side semiconductor switching elements connected in parallel to each other.
  • Primary side converter (100) having primary side capacitors (4a to 4d), transformer (1) having primary winding (L1) and secondary winding (L2), and secondary side reactor (7 ),
  • Secondary side converters having a plurality of secondary side semiconductor switching elements (8a to 8d) and a plurality of secondary side capacitors (9a to 9d) connected in parallel to the respective secondary side semiconductor switching elements ( 200), and a plurality of the primary side semiconductor switching elements and a non-diode among the plurality of secondary side semiconductor switching elements.
  • the primary side reactor is connected to the primary winding and / or is a leakage inductance of the primary winding
  • the secondary side reactor is connected to the secondary winding.
  • / or leakage inductance of the secondary winding wherein the primary side converter and the secondary side converter each have a full bridge circuit, and the control unit outputs a first output power from the secondary side converter.
  • the primary side semiconductor switching element located above the first arm of the primary side converter and the primary side located below the second arm of the primary side converter The semiconductor switching element is subjected to switching control so that the ON periods coincide with each other, and the primary-side semiconductor switching element positioned below the first arm of the primary-side converter, and the The primary-side semiconductor switching element positioned above the second arm of the secondary converter is controlled to have the same ON period, and the first and second arms and the first and second arms of the secondary converter are controlled. Two of the two switching elements positioned on the other side of the upper side of the first and second arms and the lower side of the first and second arms of the secondary-side converter are not subjected to switching control.
  • the primary-side semiconductor switching element and the secondary-side semiconductor switching element positioned above the primary arm of the primary-side converter and the secondary arm of the primary-side converter are below the second arm.
  • the switching control is performed so that the ON period coincides with the primary semiconductor switching element that is positioned, and the upper sides of the first and second arms of the secondary converter And the other of the two secondary semiconductor switching elements located on the other of the first and second arms lower side, if it is not a diode, located on the lower side of the first arm of the primary converter.
  • the switching control is performed so that the ON period coincides with the primary semiconductor switching element positioned above the second arm of the primary side semiconductor switching element and the primary side converter, and the ON duty of each switching control to be performed is changed. By doing so, the first output power output from the secondary converter is adjusted (first configuration).
  • the charge accumulated in the capacitor connected in parallel to the primary side semiconductor switching element when the primary side semiconductor switching element is turned on can be reduced. Therefore, switching loss when zero voltage switching is not established can be reduced.
  • the primary semiconductor switching element positioned above the first arm of the primary converter and the primary positioned below the first arm of the primary converter.
  • the switching is performed with a predetermined phase difference from the side semiconductor switching element, and the predetermined phase difference is shifted from 180 degrees by an angle corresponding to approximately 1/4 of the reciprocal of the resonance frequency. It is good also as a structure (2nd structure) decided by a side reactor and the said primary side capacitor
  • a primary converter (100) having a plurality of primary capacitors (4a to 4d), a transformer (1) having a primary winding (L1) and a secondary winding (L2), and a secondary reactor (7)
  • Secondary side having a plurality of secondary side semiconductor switching elements (8a to 8d) and a plurality of secondary side capacitors (9a to 9d) connected in parallel to each of the plurality of secondary side semiconductor switching elements.
  • the tor is connected to the primary winding and / or the leakage inductance of the primary winding
  • the secondary reactor is connected to the secondary winding and / or the leakage inductance of the secondary winding.
  • the primary side converter and the secondary side converter each have a full bridge circuit, and the control unit performs the first control to output the first output power from the secondary side converter. Switching control is performed so that ON periods of the primary-side semiconductor switching element located above the first arm of the secondary-side converter and the primary-side semiconductor switching element located below the second arm of the primary-side converter coincide with each other.
  • the primary side semiconductor switching element located on the lower side of the first arm of the primary side converter and the upper side of the second arm of the primary side converter.
  • the primary side semiconductor switching element is controlled to switch so that the ON periods thereof coincide with each other, and two primary side semiconductor switching elements positioned on one of the first and second arm upper sides and the first and second arm lower sides of the secondary side converter Without switching control of the switching element, one of the two secondary semiconductor switching elements located on the other of the first and second arm upper side and the first and second arm lower side of the secondary converter, Switching so that the ON period coincides with the primary side semiconductor switching element located above the first arm of the primary side converter and the primary side semiconductor switching element located below the second arm of the primary side converter.
  • Two secondary-side semiconductor switches positioned on the other side of the upper side of the first and second arms and the lower side of the first and second arms of the secondary-side converter.
  • the other side of the chucking element is turned on with the primary side semiconductor switching element located below the first arm of the primary side converter and the primary side semiconductor switching element located above the second arm of the primary side converter.
  • the primary side semiconductor switching element positioned below the first arm of the primary side converter and the primary side semiconductor switching element controlled by switching control so that the periods coincide with each other.
  • the switching element is switched with a predetermined phase difference, and the predetermined phase difference is shifted from 180 degrees by an angle corresponding to approximately 1 ⁇ 4 of the reciprocal of the resonance frequency.
  • the resonance frequency is the primary reactor.
  • the secondary side converter by changing the on-duty of each switching control to be performed.
  • the first output power output from the first converter is adjusted, and when the control unit performs the second control, the primary-side semiconductor switching element located above the first arm of the primary-side converter and the primary
  • the primary-side semiconductor switching element located below the first arm of the primary converter is controlled by switching the primary-side semiconductor switching element located below the second arm of the side converter so that the ON periods coincide with each other.
  • the primary side semiconductor switching element located above the second arm of the element and the primary side converter is subjected to switching control so that the ON periods coincide with each other, and the upper side of the first and second arms of the secondary side converter and the first And switching control of two switching elements located on one of the lower side of the second arm and the upper side of the first and second arms of the secondary converter, Switching control of the two secondary semiconductor switching elements located on the other of the first and second arm lower sides so that the phase of the on period is shifted from the four primary semiconductor switching elements of the primary converter
  • the on-duty of each switching control to be performed is approximately 50%, and the second output power output from the secondary-side converter is adjusted by the phase shift, and the control unit performs the second control from the first control to the second control.
  • the predetermined phase difference is decreased and the phase shift is increased simultaneously (first configuration).
  • the charge accumulated in the capacitor connected in parallel to the primary side semiconductor switching element when the primary side semiconductor switching element is turned on can be reduced. Therefore, switching loss when zero voltage switching is not established can be reduced. Further, according to such a configuration, it is possible to reduce periodic fluctuations in the output voltage that appear as the on-duty increases and decreases at light loads. Furthermore, according to such a configuration, the output power of the secondary side converter that is larger than the maximum output power of the secondary side converter in the first control can be obtained. And when switching from 1st control to 2nd control, it can suppress that output electric power falls.
  • two switching elements located on one of the first and second arm upper sides and the first and second arm lower sides of the secondary side converter are:
  • the secondary-side semiconductor switching element, and the control unit directly switches from the first control to the control in which the control for the primary-side converter and the control for the secondary-side converter in the first control are switched,
  • the power transmission from the primary side converter to the secondary side converter may be switched to the power transmission from the secondary side converter to the primary side converter (fourth configuration).
  • the direction of power transmission can be seamlessly switched while the switching loss related to ZVS failure is kept small.
  • the primary-side semiconductor switching element positioned above the first arm of the primary-side converter when the control unit performs the second control, the primary-side semiconductor switching element positioned above the first arm of the primary-side converter, and the The primary-side semiconductor switching element positioned below the second arm of the primary-side converter is subjected to switching control so that ON periods coincide with each other, and the primary-side positioned below the first arm of the primary-side converter Switching control of the semiconductor switching element and the primary-side semiconductor switching element located above the second arm of the primary-side converter so that the ON periods coincide with each other, and the upper side of the first and second arms of the secondary-side converter; Without switching control of the two switching elements located on one of the lower side of the first and second arms, the first and second of the secondary side converter The two secondary-side semiconductor switching elements located on the other of the upper side of the two arms and the lower side of the first and second arms are changed in phase with the four primary-side semiconductor switching elements of the primary-side converter. Configuration in which switching control is performed so as to shift, and the on
  • the power output from the secondary converter is switched from the first output power to the second output power by directly switching from the first control to the second control (first output). 6 configuration).
  • the output power of the secondary side converter that is larger than the maximum output power of the secondary side converter in the first control can be obtained seamlessly.
  • the output power of the secondary side converter larger than the maximum output power of the secondary side converter in the first control can be obtained seamlessly by simple control switching.
  • the control unit when performing the third control, the primary-side semiconductor switching element positioned above the first arm of the primary-side converter. And switching control of the primary-side semiconductor switching element located below the second arm of the primary-side converter so that the ON periods coincide with each other, and the first semiconductor-positioning device located below the first arm of the primary-side converter.
  • the secondary-side semiconductor switching element and the primary-side semiconductor switching element located above the second arm of the primary-side converter are subjected to switching control so that the ON periods coincide with each other, and the four secondary sides of the secondary-side converter are controlled.
  • the semiconductor switching element is connected to the four primary side semiconductor switching elements of the primary side converter so as to be out of phase with each other.
  • the on-duty of each switching control to be performed is the switching control of two switching elements located on one of the upper side of the first and second arms and the lower side of the first and second arms of the secondary converter. Except for approximately 50%, by changing the on-duty of two switching elements located on one of the upper side of the first and second arms and the lower side of the first and second arms of the secondary side converter. It is good also as a structure (8th structure) which adjusts the 3rd output electric power output from a secondary side converter.
  • the output power of the secondary side converter that is larger than the maximum output power of the secondary side converter in the second control can be obtained.
  • the power output from the secondary converter is switched from the second output power to the third output power by directly switching from the second control to the third control (the second output power). 9 configuration).
  • the output power of the secondary side converter that is larger than the maximum output power of the secondary side converter in the second control can be obtained seamlessly.
  • the DC / DC converter of the ninth configuration may be configured to directly switch from the second control to the third control (tenth configuration) when the phase shift reaches approximately 90 degrees in the second control.
  • the output power of the secondary side converter larger than the maximum output power of the secondary side converter in the second control can be obtained seamlessly by simple control switching.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

制御部１０は、ＩＧＢＴ５ａ～５ｄ、８ｂ、及び８ｄをスイッチング制御し、ＩＧＢＴ８ａ及び８ｃをオフ状態にし、ＩＧＢＴ５ａ～５ｄ、８ｂ、及び８ｄのオンデューティを変化させることによって２次側コンバータ２００から出力される第１出力電力を調整する。ＩＧＢＴ５ｂ、５ｃ、及び８ｂが同期して所定の周期でスイッチングし、ＩＧＢＴ５ｄ及び８ｄがＩＧＢＴ５ｂ、５ｃ、及び８ｂに対して半周期ずれた状態（位相が１８０度ずれた状態）でスイッチングする。

Description

ＤＣ／ＤＣコンバータ
　本発明は、ＤＣ／ＤＣコンバータに関する。
　例えば特許文献１や非特許文献１にＤＡＢ（Dual　Active　Bridge）方式のＤＣ／ＤＣコンバータが開示されている。
特開２０１４－８７１３４号公報
平地克也、"平地研究室技術メモNo.20140310　ＤＡＢ方式ＤＣ／ＤＣコンバータ、2014年3月10日、舞鶴高専、［平成２９年４月１８日検索］、インターネット<ＵＲＬ：http://hirachi.cocolog-nifty.com/kh/files/20140310-1.pdf>
　特許文献１で開示されているＤＣ／ＤＣコンバータは、起動時に還流期間と電力伝送期間とを繰り返しながら還流期間を徐々に短くしてソフトスタートを実現している。特許文献１で開示されているＤＣ／ＤＣコンバータでは、還流期間が長い場合に１次側のスイッチング回路では半分のスイッチング素子においてゼロ電圧スイッチング（以下、ＺＶＳともいう）が成立し、残り半分のスイッチング素子においてＺＶＳが不成立になる。そして、ＺＶＳが不成立になるスイッチング素子にはＤＣ／ＤＣコンバータの入力電圧と等しい電圧が印加されるため、ＺＶＳが不成立になるスイッチング素子のスイッチング損失が大きい。
　非特許文献１には、ターンＯＮ時は完全なＺＶＳが可能であると記載されている。しかしながら、この記載は軽負荷時を想定していない。軽負荷時には、ターンＯＮさせるスイッチング素子に接続されているリアクトルに蓄積された励磁エネルギが小さくなる。そのため、当該スイッチング素子に並列接続されているコンデンサに貯まっている電荷の当該励磁エネルギによる引き抜きは、当該コンデンサに貯まっている電荷が無くなる前に終了してしまう。つまり、軽負荷時には、ターンＯＮ時にＺＶＳが不成立になる。
　そして、非特許文献１に記載されたリアクトル電流の波形と動作モードのタイムチャートから、非特許文献１で開示されているＤＣ／ＤＣコンバータでは、１次側のフルブリッジと２次側のフルブリッジそれぞれにおいて、一方の対角に設けられた一対のスイッチング素子と他方の対角に設けられた一対のスイッチング素子とがデッドタイム期間を除いて固定周期で５０％のオンデューティで交互にオンしていることがわかる。したがって、軽負荷時に、１次側のフルブリッジ及び２次側のフルブリッジを構成する８個のスイッチング素子全てにおいてＺＶＳが不成立になってスイッチング損失が大きくなる場合があった。
　本発明は、上記の状況に鑑み、ゼロ電圧スイッチングが不成立となるときのスイッチング損失を低減することができるＤＣ／ＤＣコンバータを提供することを目的とする。
　上記目的を達成するために本発明の一態様に係るＤＣ／ＤＣコンバータは、１次側リアクトル、複数の１次側半導体スイッチング素子、及び複数の前記１次側半導体スイッチング素子それぞれに並列接続される複数の１次側コンデンサを有する１次側コンバータと、１次巻線及び２次巻線を有するトランスと、２次側リアクトル、複数の２次側半導体スイッチング素子、及び複数の前記２次側半導体スイッチング素子それぞれに並列接続される複数の２次側コンデンサを有する２次側コンバータと、複数の前記１次側半導体スイッチング素子及び複数の前記２次側半導体スイッチング素子を制御する制御部と、を備える。前記１次側リアクトルは前記１次巻線に接続され及び／又は前記１次巻線の漏れインダクタンスである。前記２次側リアクトルは前記２次巻線に接続され及び／又は前記２次巻線の漏れインダクタンスである。前記１次側コンバータ及び前記２次側コンバータはそれぞれフルブリッジ回路を有する。前記制御部は、前記２次側コンバータから第１出力電力を出力させる第１制御を行うときに、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の他方を、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子と前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子とは所定の位相差でスイッチングし、前記所定の位相差は、１８０度から共振周波数の逆数の略１／４に相当する角度だけずれており、前記共振周波数は、前記１次側リアクトル及び前記１次側コンデンサによって定まり、実施する各スイッチング制御のオンデューティを変化させることによって前記２次側コンバータから出力される第１出力電力を調整する。前記制御部は、第２制御を行うときに、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を、前記１次側コンバータの４つの前記１次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、実施する各スイッチング制御のオンデューティが略５０％であって前記位相のずれによって前記２次側コンバータから出力される第２出力電力を調整する。前記制御部は、第１制御から第２制御に切り替えるときに、前記所定の位相差の減少と前記位相のずれの増加を同時に行う。
　本発明の一態様に係るＤＣ／ＤＣコンバータによると、ゼロ電圧スイッチングが不成立となるときのスイッチング損失を低減することができる。
第１実施形態に係るＤＣ／ＤＣコンバータの概略構成を示す図 各ＩＧＢＴの状態及び１，２次側コンバータの各出力電圧波形を示すタイムチャート 第１実施形態に係るＤＣ／ＤＣコンバータの動作を説明するための図 第１実施形態に係るＤＣ／ＤＣコンバータの動作を説明するための図 第１実施形態に係るＤＣ／ＤＣコンバータの動作を説明するための図 比較例のシーケンスを示すタイムチャート 第１実施形態に係るＤＣ／ＤＣコンバータ及び比較例の効率特性を示す図 第１実施形態に係るＤＣ／ＤＣコンバータ及び比較例の温度特性を示す図 共振電流波形を示すタイムチャート ＩＧＢＴのゲート電圧波形及びエミッタ電流波形を示すタイムチャート 第１参考例に係るＤＣ／ＤＣコンバータの出力電力波形を示すタイムチャート 第１実施形態に係るＤＣ／ＤＣコンバータの出力電力波形を示すタイムチャート 各ＩＧＢＴの状態及び１，２次側コンバータの各出力電圧波形を示すタイムチャート 第１実施形態に係るＤＣ／ＤＣコンバータの動作を説明するための図 第１実施形態に係るＤＣ／ＤＣコンバータの動作を説明するための図 第１実施形態に係るＤＣ／ＤＣコンバータの動作を説明するための図 第１実施形態に係るＤＣ／ＤＣコンバータの効率特性を示す図 ＩＧＢＴのゲート電圧波形を示すタイムチャート ＩＧＢＴのゲート電圧波形を示すタイムチャート ＩＧＢＴのゲート電圧波形を示すタイムチャート ＩＧＢＴのゲート電圧波形を示すタイムチャート 第２参考例に係るＤＣ／ＤＣコンバータの出力電力波形を示す図 本実施形態に係るＤＣ／ＤＣコンバータの出力電力波形を示す図 第１参考例に係るＤＣ／ＤＣコンバータの出力電力波形を示す図 第２参考例に係るＤＣ／ＤＣコンバータの出力電力波形を示すタイムチャート 本実施形態に係るＤＣ／ＤＣコンバータの出力電力波形を示すタイムチャート 各ＩＧＢＴの状態及び１，２次側コンバータの各出力電圧波形を示すタイムチャート 第２実施形態に係るＤＣ／ＤＣコンバータの動作を説明するための図 第２実施形態に係るＤＣ／ＤＣコンバータの動作を説明するための図 第２実施形態に係るＤＣ／ＤＣコンバータの動作を説明するための図 第２実施形態に係るＤＣ／ＤＣコンバータの動作を説明するための図
　本発明の実施形態について図面を参照して以下に説明する。
＜第１実施形態＞
　図１は、第１実施形態に係るＤＣ／ＤＣコンバータの概略構成を示す図である。本実施形態に係るＤＣ／ＤＣコンバータは、トランス１と、１次側コンバータ１００と、２次側コンバータ２００と、制御部１０と、を備える。１次側コンバータ１００はトランス１の１次巻線Ｌ１に接続され、２次側コンバータ２００はトランス１の２次巻線Ｌ２に接続される。
　１次側コンバータ１００は、コンデンサ２及び４ａ～４ｄと、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）５ａ～５ｄと、リアクトル６と、を備える。ＩＧＢＴ５ａ～５ｄにはそれぞれ逆方向にダイオードが並列接続されている。また、ＩＧＢＴ５ａ～５ｄにはそれぞれコンデンサ４ａ～４ｄが並列接続されている。ＩＧＢＴ５ａとＩＧＢＴ５ｂとが直列接続され、ＩＧＢＴ５ａのコレクタがコンデンサ２の正極側に接続され、ＩＧＢＴ５ｂのエミッタがコンデンサ２の負極側に接続される。同様に、ＩＧＢＴ５ｃとＩＧＢＴ５ｄとが直列接続され、ＩＧＢＴ５ｃのコレクタがコンデンサ２の正極側に接続され、ＩＧＢＴ５ｄのエミッタがコンデンサ２の負極側に接続される。ＩＧＢＴ５ｃとＩＧＢＴ５ｄとの接続ノードがリアクトル６を介して１次巻線Ｌ１の一端に接続され、ＩＧＢＴ５ａとＩＧＢＴ５ｂとの接続ノードが１次巻線Ｌ１の他端に接続される。リアクトル６としては、例えばコイルを用いてもよく１次巻線Ｌ１の漏れインダクタンスを用いてもよくコイルと１次巻線Ｌ１の漏れインダクタンスの両方を用いてもよい。
　２次側コンバータ２００は、コンデンサ３及び９ａ～９ｄと、ＩＧＢＴ８ａ～８ｄと、リアクトル７と、を備える。ＩＧＢＴ８ａ～８ｄにはそれぞれ逆方向にダイオードが並列接続されている。また、ＩＧＢＴ８ａ～８ｄにはそれぞれコンデンサ９ａ～９ｄが並列接続されている。ＩＧＢＴ８ａとＩＧＢＴ８ｂとが直列接続され、ＩＧＢＴ８ａのコレクタがコンデンサ３の正極側に接続され、ＩＧＢＴ８ｂのエミッタがコンデンサ３の負極側に接続される。同様に、ＩＧＢＴ８ｃとＩＧＢＴ８ｄとが直列接続され、ＩＧＢＴ８ｃのコレクタがコンデンサ３の正極側に接続され、ＩＧＢＴ８ｄのエミッタがコンデンサ３の負極側に接続される。ＩＧＢＴ８ｃとＩＧＢＴ８ｄとの接続ノードがリアクトル７を介して２次巻線Ｌ２の一端に接続され、ＩＧＢＴ８ａとＩＧＢＴ８ｂとの接続ノードが２次巻線Ｌ２の他端に接続される。リアクトル７としては、例えばコイルを用いてもよく２次巻線Ｌ２の漏れインダクタンスを用いてもよくコイルと２次巻線Ｌ２の漏れインダクタンスの両方を用いてもよい。
　制御部１０は、ＩＧＢＴ５ａ～５ｄ及び８ａ～８ｄそれぞれにゲート信号を供給してＩＧＢＴ５ａ～５ｄ及び８ａ～８ｄそれぞれの状態を制御する。本実施形態では、制御部１０は、ＩＧＢＴ５ａ～５ｄ、８ｂ、及び８ｄをスイッチング制御し、ＩＧＢＴ８ａ及び８ｃをオフ状態にし、ＩＧＢＴ５ａ～５ｄ、８ｂ、及び８ｄのオンデューティを変化させることによって２次側コンバータ２００から出力される第１出力電力を調整する第１制御を行う。
　図２は、各ＩＧＢＴの状態と、１次側コンバータ１００の出力電圧Ｖｏｕｔの波形と、２次側コンバータ２００の出力電圧Ｖｏの波形と、を示すタイムチャートである。ＩＧＢＴ５ｂ、５ｃ、及び８ｂが同期して周期Ｔでスイッチングし、ＩＧＢＴ５ａ、５ｄ、及び８ｄがＩＧＢＴ５ｂ、５ｃ、及び８ｂに対して所定の位相差（図２中のＴ／２＋αに相当する位相差）でスイッチングする。上記所定の位相差は１８０度から共振周波数の逆数の略１／４に相当する角度だけずれている。上記共振周波数は１次側コンバータ１００の回路定数によって定まる。
　時間ｔがｔ０＜ｔ＜ｔ１であるとき、図２に示すようにＩＧＢＴ５ｂ及び５ｃがオン状態であるため、１次側コンバータ１００において図３に示すようにＩＧＢＴ５ｃ→リアクトル６→トランス１の１次巻線Ｌ１→ＩＧＢＴ５ｂの順に電流が流れる。これにより、トランス１の２次巻線Ｌ２に起電力が生じ、２次側コンバータ２００において図３に示すようにＩＧＢＴ８ｂ→トランス１の２次巻線Ｌ２→リアクトル７→ＩＧＢＴ８ｃの順に電流が流れる。
　時間ｔがｔ１＜ｔ＜ｔ２であるとき、図２に示すように全てのＩＧＢＴ５ａ～５ｄ及び８ａ～８ｄがオフ状態となる。しかし、リアクトル６及び７には電流を維持する方向に起電力が生じ、電気的な振動を繰り返しながら（図４に示す状態と図５に示す状態とを交互に繰り返しながら）、１次側コンバータ１００においてはリアクトル６に蓄えられた励磁エネルギが入力端に回生され、２次側コンバータ２００においてはリアクトル７に蓄えられた励磁エネルギが出力端に供給される。１次側コンバータ１００における回生動作はリアクトル６の励磁エネルギがゼロになるまで継続し、２次側コンバータ２００における供給動作はリアクトル７の励磁エネルギがゼロになるまで継続する。
　時間ｔがｔ＝ｔ２になるタイミングで、リアクトル６及び７の励磁エネルギがそれぞれゼロであり電気的な振動が収まっている場合、ＩＧＢＴ５ａ～５ｄの各コレクタ－エミッタ間にはＶｉ／２の電圧が印加され、ＩＧＢＴ８ａ～８ｄの各コレクタ－エミッタ間にはＶｏ／２の電圧が印加されている状態となる。この状態で、図２に示すようにＩＧＢＴ５ａ、５ｄ、及び８ｄがターンＯＮすると、ＩＧＢＴ５ａ、５ｄ、及び８ｄそれぞれに並列接続されているコンデンサ４ａ、４ｄ、及び９ｄに蓄積された電荷が短絡消費される。
　時間ｔがｔ＝ｔ２になるタイミングで、リアクトル６及び７の励磁エネルギの少なくとも一方がゼロでない場合、ＩＧＢＴ５ａ～５ｄの各コレクタ－エミッタ間には０以上Ｖｉ以下の電圧が印加され、ＩＧＢＴ８ａ～８ｄの各コレクタ－エミッタ間には０以上Ｖｏ以下の電圧が印加されている状態となる。
　時間ｔがｔ２＜ｔ＜ｔ３であるときは、フルブリッジ回路の対称性により、オン状態となるＩＧＢＴの組合せが異なるだけで時間ｔがｔ０＜ｔ＜ｔ１であるときと同じ動作になるため、説明を省略する。
　ここで、比較例として、特許文献１と同様のシーケンスを行った場合について説明する。図６は、特許文献１と同様のシーケンスを行った場合のＩＧＢＴ５ａ～５ｄの状態及び１次側コンバータ１００の出力電圧Ｖｏｕｔの波形を示すタイムチャートである。
　図６に示すシーケンスでは、時間ｔがｔ０＜ｔ＜ｔ１であるときの電流共振が利用されてＩＧＢＴ５ａのターンＯＮ時におけるＺＶＳが成立し、時間ｔがｔ２＜ｔ＜ｔ３であるときの電流共振が利用されてＩＧＢＴ５ｂのターンＯＮ時におけるＺＶＳが成立する。しかしながら、ｔ０＜ｔ＜ｔ１に先立つＩＧＢＴ５ｃのターンＯＮ時及びｔ２＜ｔ＜ｔ３に先立つＩＧＢＴ５ｄのターンＯＮ時には電流共振を利用することができないためＺＶＳが成立しない。
　従って、図６に示すシーケンスでは、１周期内のＩＧＢＴ５ａ～５ｄの４回のターンＯＮに関して、２回はＺＶＳが成立し、残る２回はＺＶＳが成立しない。
　ＺＶＳが不成立となるＩＧＢＴ５ｃのターンＯＮ時にＩＧＢＴ５ｃのコレクタ－エミッタ間に印加される電圧は、ＩＧＢＴ５ｃがターンＯＮする直前までＩＧＢＴ５ｂ及び５ｄがオン状態である状況を考慮すると、入力電圧Ｖｉに等しいと見積られる。そのため、ＩＧＢＴ５ｃのターンＯＮ時にコンデンサ４ｃに蓄積されている電荷ＱはＱ＝Ｖｉ×Ｃとなり、ＺＶＳの不成立によって消費されるエネルギＥはＥ＝０．５×Ｃ×Ｖｉ２と見積られる。ただし、Ｃはコンデンサ４ａ～４ｄの各静電容量である。
　ＩＧＢＴ５ｄのターンＯＮ時にも同様のエネルギ消費が生じるため、１周期におけるＺＶＳの不成立に関わるスイッチング損失はＣ×Ｖｉ２と見積られる。
　一方、本実施形態のシーケンスすなわち図２に示すシーケンスでは、時間ｔがｔ０＜ｔ＜ｔ１であるときから時間が経ってからＩＧＢＴ５ａ及び５ｄのターンＯＮ時になり、時間ｔがｔ２＜ｔ＜ｔ３であるときから時間が経ってからＩＧＢＴ５ｂ及び５ｃのターンＯＮ時になる。したがって、ＩＧＢＴ５ａ～５ｄの各ターンＯＮ時に電流共振を利用することができず、ＺＶＳが成立しない。
　ＩＧＢＴ５ｄのターンＯＮ時にＩＧＢＴ５ｄのコレクタ－エミッタ間に印加される電圧は、入力電圧ＶｉをＩＧＢＴ５ｃとＩＧＢＴ５ｄとで分けあっているため、０．５×Ｖｉである。したがって、ＩＧＢＴ５ｄのターンＯＮ時にコンデンサ４ｄに蓄積されている電荷Ｑ’はＱ’＝０．５×Ｖｉ×Ｃとなり、ＺＶＳの不成立によって消費されるエネルギＥ’はＥ’＝０．５×Ｃ×（０．５×Ｖｉ）２と見積られる。
　ＩＧＢＴ５ａ～５ｄのターンＯＮ時にも同様のエネルギ消費が生じるため、１周期におけるＺＶＳの不成立に関わるスイッチング損失は４×０．５×Ｃ×（０．５×Ｖｉ）２すなわち０．５×Ｃ×Ｖｉ２と見積られる。
　以上の考察から明らかなように、本実施形態のシーケンスすなわち図２に示すシーケンスでは、比較例のシーケンスすなわち図６に示すシーケンスに比べて、１周期におけるＺＶＳの不成立に関わるスイッチング損失が半分になる。
　そして、本実施形態のシーケンスでは１周期において４箇所（ＩＧＢＴ５ａ～５ｄ）でＺＶＳが不成立となり、比較例のシーケンスでは１周期において２箇所（ＩＧＢＴ５ｃ及び５ｄ）でＺＶＳが不成立となることを考慮すると、本実施形態のシーケンスでは、比較例のシーケンスに比べて、１箇所当たりのスイッチング損失が１／４になる。したがって、本実施形態のシーケンスでは、比較例のシーケンスに比べて、スイッチング損失による局所的な温度上昇を抑えることができる。
　図７は、本実施形態のシーケンスでの効率特性（図７中の点線）と比較例のシーケンスでの効率特性（図７中の実線）を示す図である。本実施形態のシーケンスでは比較例のシーケンスに比べてＺＶＳの不成立に関わるスイッチング損失が小さいので、結果的に効率が高くなる。
　図８Ａは、本実施形態のシーケンスでのＩＧＢＴ５ｄ近傍の温度特性（図８Ａ中の点線）と比較例のシーケンスでのＩＧＢＴ５ｄ近傍の温度特性（図８Ａ中の実線）を示す図である。本実施形態のシーケンスでは比較例のシーケンスに比べてＩＧＢＴ５ｄ近傍の温度上昇を抑えることができる。ＩＧＢＴ５ｄ以外のＺＶＳが不成立となるＩＧＢＴ近傍の温度特性もＩＧＢＴ５ｄ近傍の温度特性と同様である。
　なお、上述した第１制御から、第１制御における１次側コンバータ１００に対する制御と２次側コンバータ２００に対する制御を入れ替えた制御に直接切り替えることによって、１次側コンバータ１００から２次側コンバータ２００への電力伝送を、２次側コンバータ２００から１次側コンバータ１００への電力伝送に切り替えてもよい。これにより、ＺＶＳの不成立に関わるスイッチング損失を小さくしたままで、電力伝送の方向をシームレスに切り替えることができる。
　次に、共振電流が出力電力に及ぼす影響について説明する。図６に示すシーケンスでの時間ｔがｔ１＜ｔ＜ｔ２である期間において、トランス１に図８Ｂに示す共振電流が流れる。共振電流が正である区間では、ＩＧＢＴ５ａ及び５ｄがターンＯＮするときにＺＶＳが成立し、共振電流が負である区間では、ＩＧＢＴ５ｃ及び５ｂがターンＯＮするときにＺＶＳが成立する。
　時間ｔがｔ＝ｔ２になるタイミングでの共振電流の大きさに応じて、本実施形態に係るＤＣ／ＤＣコンバータの出力電力が増減する。例えば、図８Ｂに示すｐ１、ｐ２、ｐ３の各タイミングでＩＧＢＴ５ａ及び５ｄがターンＯＮする場合を考えると、図８Ｃに示すようにＩＧＢＴ５ａ及び５ｄがターンＯＮするタイミングｐ１、ｐ２、ｐ３それぞれでＩＧＢＴ５ａ及び５ｄのエミッタ電流の大きさが異なる。このため、ＩＧＢＴ５ａ及び５ｄがターンＯＦＦするまでに流れるエミッタ電流の総量（図８Ｃに示す網掛け部分）は、ＩＧＢＴ５ａ及び５ｄがターンＯＮするタイミングに応じて大きく変化する。
　そして、ＩＧＢＴ５ａ及び５ｄがオン状態である期間での本実施形態に係るＤＣ／ＤＣコンバータの出力電力は、ＩＧＢＴ５ａ及び５ｄがターンＯＮしてからターンＯＦＦするまでに流れるエミッタ電流の総量に比例するので、ＩＧＢＴ５ａ及び５ｄがターンＯＮするタイミングに応じて大きく変化する。同様に、ＩＧＢＴ５ｃ及び５ｂがオン状態である期間での本実施形態に係るＤＣ／ＤＣコンバータの出力電力は、ＩＧＢＴ５ｃ及び５ｂがターンＯＮしてからターンＯＦＦするまでに流れるエミッタ電流の総量に比例するので、ＩＧＢＴ５ｂ及び５ｃがターンＯＮするタイミングに応じて大きく変化する。
　ここで、本実施形態と比較して、ＩＧＢＴ５ａ、５ｄ、及び８ｄがＩＧＢＴ５ｂ、５ｃ、及び８ｂに対して半周期ずれた状態（位相が１８０度ずれた状態）でスイッチングする点でのみ相違するＤＣ／ＤＣコンバータを第１参考例とする。第１参考例では、例えば共振電流の山のタイミング（図８Ｂに示すｐ１のタイミング）でＩＧＢＴ５ａ及び５ｄがターンＯＮするのであれば、ＩＧＢＴ５ｃ及び５ｂも共振電流の山のタイミングでターンＯＮする。すなわち、第１参考例では、ＩＧＢＴ５ａ及び５ｄがターンＯＮするタイミングと、ＩＧＢＴ５ｃ及び５ｂがターンＯＮするタイミングとが共振周波数の周期に対して同一位相になっている。したがって、第１参考例では、オンデューティの幅が一定の変化率で増加又は減少すると、共振周波数の周期に対するＩＧＢＴ５ａ～５ｄのターンＯＮするタイミングの位相が一律に周期的に変動する。このため、第１参考例では、軽負荷時におけるオンデューティの増減に伴って現れる出力電圧の周期的な変動が図８Ｄに示すように大きくなる。
　これに対して、本実施形態では、上述した通り、ＩＧＢＴ５ａ、５ｄ、及び８ｄがＩＧＢＴ５ｂ、５ｃ、及び８ｂに対して所定の位相差（図２中のＴ／２＋αに相当する位相差）でスイッチングする。上記所定の位相差は１８０度から共振周波数の逆数の略１／４に相当する角度だけずれている。したがって、本実施形態では、例えば共振電流の山のタイミング（図８Ｂに示すｐ１のタイミング）でＩＧＢＴ５ａ及び５ｄがターンＯＮするのであれば、ＩＧＢＴ５ｃ及び５ｂは共振電流の谷のタイミング（図８Ｂに示すｐ３のタイミング）でターンＯＮする。これにより、本実施形態では、共振周波数の周期に対するＩＧＢＴ５ａ及び５ｄのターンＯＮするタイミングの位相が出力電力特性に与える影響を、共振周波数の周期に対するＩＧＢＴ５ｃ及び５ｂのターンＯＮするタイミングの位相が出力電力特性に与える影響で打ち消すことができる。このため、本実施形態では、軽負荷時におけるオンデューティの増減に伴って現れる出力電圧の周期的な変動が図８Ｅに示すように小さくなる。
　なお、図２中のαは、理想的には共振周波数の逆数の１／４になるが、厳密に共振周波数の逆数の１／４に設定する必要はなく、例えば実験やシミュレーションによって、軽負荷時におけるオンデューティの増減に伴って現れる出力電圧の周期的な変動が最も小さくなる値を求め、その求めた値を設定すればよい。
　さらに、本実施形態における制御部１０は、第１制御から第２制御に直接切り替えることができ、第２制御から第１制御に直接切り替えることができる。
　図９は、制御部１０が第２制御を行ったときの、各ＩＧＢＴの状態と、１次側コンバータ１００の出力電圧Ｖｏｕｔの波形と、２次側コンバータ２００の出力電圧Ｖｏの波形と、を示すタイムチャートである。ＩＧＢＴ５ｂ及び５ｃとＩＧＢＴ５ａ及び５ｄとがデッドタイムを除くと相補的にオン／オフする。ＩＧＢＴ５ａ～５ｄのオンデューティはデッドタイムを除いて考えると５０％である。ＩＧＢＴ８ｂがＩＧＢＴ５ｂ及び５ｃに対して位相がずれた状態でスイッチングし、ＩＧＢＴ８ｄがＩＧＢＴ５ａ及び５ｄに対して位相がずれた状態でスイッチングする。ＩＧＢＴ８ｂ及び８ｄのオンデューティもデッドタイムを除いて考えると５０％である。第２制御では、上記の位相のずれ量を変化させることによって２次側コンバータ２００から出力される第２出力電力が調整される。
　時間ｔがｔ０＜ｔ＜ｔ１であるとき、図９に示すようにＩＧＢＴ５ｂ及び５ｃがオン状態であるため、１次側コンバータ１００において図１０に示すようにＩＧＢＴ５ｃ→リアクトル６→トランス１の１次巻線Ｌ１→ＩＧＢＴ５ｂの順に電流が流れる。これにより、トランス１の２次巻線Ｌ２に起電力が生じ、且つ、図９に示すようにＩＧＢＴ８ｄがオン状態であるため、２次側コンバータ２００において図１０に示すようにＩＧＢＴ８ｂ→トランス１の２次巻線Ｌ２→リアクトル７→ＩＧＢＴ８ｄの順に電流が流れる。
　時間ｔがｔ１＜ｔ＜ｔ３であるとき、時間ｔがｔ＝ｔ１になるタイミングでＩＧＢＴ８ｄがターンＯＦＦし、その後時間ｔがｔ＝ｔ２になるタイミングでＩＧＢＴ８ｂがターンＯＮするため、２次側コンバータ２００において図１１に示すようにＩＧＢＴ８ｂ→トランス１の２次巻線Ｌ２→リアクトル７→ＩＧＢＴ８ｃの順に電流が流れる。このとき、トランス１の２次巻線Ｌ２には、１次側コンバータ１００に流れる電流によって誘起される起電力が現れており、さらにリアクトル７の転流時の起電力が積み上がっている。これにより、２次側コンバータ２００の出力電圧Ｖｏが昇圧される。
　時間ｔがｔ３＜ｔ＜ｔ４であるとき、図９に示すように全てのＩＧＢＴ５ａ～５ｄ及び８ａ～８ｄがオフ状態となってリアクトル６が転流するため、１次側コンバータ１００において図１２に示すようにＩＧＢＴ５ｄ→リアクトル６→トランス１の１次巻線Ｌ１→ＩＧＢＴ５ａの順に電流が流れる。２次側コンバータ２００においては引き続きリアクトル７の転流によって２次側コンバータ２００の出力端に電流が流れ続ける。
　時間ｔがｔ４＜ｔであるときは、フルブリッジ回路の対称性により、オン状態となるＩＧＢＴの組合せが異なるだけで時間ｔがｔ０＜ｔ＜ｔ４であるときと同じ動作になるため、説明を省略する。
　第１制御では、２次側コンバータ２００の出力電力を増加させるためにオンデューティを大きくしていった場合、オンデューティがデッドタイムを除いて５０％まで大きくなると、それ以上２次側コンバータ２００の出力電力を増加させることができない。しかしながら、第１制御から第２制御に切り替わることで、第１制御での２次側コンバータ２００の最大出力電力より大きい２次側コンバータ２００の出力電力を得ることができる。
　従って、第１制御において実施する各スイッチング制御のオンデューティが略５０％に達すると、第１制御から第２制御に切り替えるようにすればよい。
　図１３Ａは、本実施形態のシーケンスでの効率特性を示す図である。第１制御から第２制御に切り替えることによって、シームレスで２次側コンバータ２００の出力電流ひいては出力電力を大きくすることができている。
　本実施形態では、第１制御から第２制御に切り替えるときに、上記の所定の位相差の減少と上記の位相のずれの増加を同時に行うことによって、第１制御から第２制御に切り替わる際に、出力電力が下落することを抑制している。この出力電力が下落する現象について、以下詳細に説明する。
　第１制御から第２制御に切り替えるときに、第１制御側では最も大きな電力を供給する状態になっており、最もオンデューティが大きくなっている。したがって、第１制御から第２制御に切り替えるときの第１制御側におけるＩＧＢＴ５ａ及び５ｂのゲート電圧波形は図１３Ｂ～図１３Ｅのようになる。
　なお、第１制御では、２次側のフルブリッジ回路は実質、整流動作のみを行っているため、出力電力が下落する現象とは無関係である。また、ＩＧＢＴ５ａ及び５ｂとＩＧＢＴ５ｃ及び５ｄとは対称動作をしているため、ここではＩＧＢＴ５ａ及び５ｂのみを取り上げる。
　上記の第１参考例の場合、オンデューティがデッドタイムを除いて５０％に達すると、図１３Ｂに示すように、ＩＧＢＴ５ａのターンＯＦＦから発生する共振電流に対して、ＩＧＢＴ５ｂのターンＯＮタイミングは、ＺＶＳが成立するタイミングになる。また、図１３Ｂに示すように、ＩＧＢＴ５ｂのターンＯＦＦから発生する共振電流に対して、ＩＧＢＴ５ａのターンＯＮタイミングも、ＺＶＳが成立するタイミングになる。１次側フルブリッジ回路の対称性により、ＩＧＢＴ５ａとＩＧＢＴ５ｂとに本質的な差異がないためである。
　しかしながら、本実施形態のように上記の所定の位相差を設けている場合、１次側フルブリッジ回路の対称性が崩れる。
　ＩＧＢＴ５ａとＩＧＢＴ５ｂとのスイッチング動作の位相差が１８０度ではないため、オンデューティがデッドタイムを除いて５０％に達する前に、ＩＧＢＴ５ａがオフし、ＩＧＢＴ５ｂがターンＯＮするタイミングｔ０が、ＩＧＢＴ５ｂがオフ状態であってＩＧＢＴ５ａがターンＯＮするタイミングｔ２に先立ち、デッドタイムを除いて、アーム短絡の直前の位置関係に至る。
　その後、タイミングｔ０側のデッドタイムを固定したまま、タイミングｔ２側のデッドタイムを狭める動作を介して、図１３Ｅに至る。図１３Ｅは図１３Ｂと同じ状態であり、第２制御において出力電力が最も小さい状態である。
　図１３Ｃから図１３Ｅに至る動作（オンデューティを増加させる動作）で、タイミングｔ０及びｔ２各々におけるＺＶＳの成否について説明する。図１３Ｅは図１３Ｂと同じ状態であるからタイミングｔ０及びｔ２の両方でＺＶＳが成立している。図１３Ｃはタイミングｔ０でＺＶＳが成立しタイミングｔ２でＺＶＳが成立していない。図１３Ｄは、図１３Ｃと図１３Ｅとの中間の状態である。タイミングｔ０側のデッドタイムが固定されているため、タイミングｔ０でＺＶＳが成立したままであり、タイミングｔ２でのＺＶＳは不成立ではあるが、成立に近づいている状態である。
　なお、ＺＶＳが成立している場合は、エミッタ電流が図８Ｃに示すタイミングｐ１でオンした場合のようになり、ＺＶＳが不成立である場合は、エミッタ電流が図８Ｃに示すタイミングｐ３でオンした場合のようになる。そのため、同一のオンデューティでは、ＺＶＳが成立している方が、ＺＶＳが不成立である場合に比べて出力電力が小さくなる。
　したがって、図１３Ｃ～図１３Ｅでは、図１３Ｃが最も出力電力が大きく、図１３Ｅが最も出力電力が小さくなる。図１３Ｃ、図１３Ｄ、図１３Ｅの順に推移させる制御ではオンデューティを増加させているので、出力電力の増大を期待するものであるが、共振電流を加味すると、逆に図１３Ｃ、図１３Ｄ、図１３Ｅの順に推移させるに従い、出力電力は小さくなる。
　このため、本実施形態とは異なり、第１制御から第２制御に切り替えるときに、上記の所定の位相差の減少時には上記の位相のずれを増加させない第２参考例では、図１３Ｆに示すように第１制御から第２制御に切り替えるときに出力電力の下落が現れる（図１３Ｆの点線楕円参照）。
　一方、本実施形態では、図１３Ｇに示すように第１制御から第２制御に切り替えるときに出力電力の下落が現れない（図１３Ｇの点線楕円参照）。また、第１参考例において第１制御から第２制御に切り替えた場合は、図１３Ｈに示すように第１制御から第２制御に切り替えるときに現れる出力電力の下落が第２参考例よりも大きくなる。
　なお、図１３Ｆ～図１３Ｈにおいて、制御パラメータは制御部１０が目標出力電力に応じて設定するパラメータであり、太実線は出力電力であり、細実線は１次側のオンデューティであり、太点線は上記の位相のずれであり、細点線は上記の所定の位相差である。
　本実施形態における第１制御から第２制御に切り替えるときの出力電力の下落を抑制する効果は実測においても確認されている。図１３Ｉは第２参考例に係るＤＣ／ＤＣコンバータの出力電力波形であり、図１３Ｊは本実施形態に係るＤＣ／ＤＣコンバータの出力電力波形である。本実施形態のように、第１制御から第２制御に切り替えるときに、上記の所定の位相差の減少と上記の位相のずれの増加を同時に行うことによって、第１制御から第２制御に切り替わる際に、出力電力が下落することを抑制できていることが確認できる。
＜第２実施形態＞
　本実施形態に係るＤＣ／ＤＣコンバータの概略構成は第１実施形態に係るＤＣ／ＤＣコンバータの概略構成と同一である。
　本実施形態における制御部１０は、第１制御から第２制御に直接切り替えることができ、第２制御から第３制御に直接切り替えることができ、第３制御から第２制御に直接切り替えることができ、第２制御から第１制御に直接切り替えることができる。
　図１４は、制御部１０が第３制御を行ったときの、各ＩＧＢＴの状態と、１次側コンバータ１００の出力電圧Ｖｏｕｔの波形と、２次側コンバータ２００の出力電圧Ｖｏの波形と、を示すタイムチャートである。ＩＧＢＴ５ｂ及び５ｃとＩＧＢＴ５ａ及び５ｄとがデッドタイムを除くと相補的にオン／オフする。ＩＧＢＴ５ａ～５ｄのオンデューティはデッドタイムを除いて考えると５０％である。ＩＧＢＴ８ｂがＩＧＢＴ５ｂ及び５ｃに対して位相が９０度ずれた状態でスイッチングし、ＩＧＢＴ８ｄがＩＧＢＴ５ａ及び５ｄに対して位相が９０度ずれた状態でスイッチングする。ＩＧＢＴ８ｂ及び８ｄのオンデューティもデッドタイムを除いて考えると５０％である。ＩＧＢＴ８ａがＩＧＢＴ５ｂ及び５ｃに対して位相がずれた状態でスイッチングし、ＩＧＢＴ８ｃがＩＧＢＴ５ａ及び５ｄに対して位相がずれた状態でスイッチングする。第３制御では、ＩＧＢＴ８ａ及び８ｃのオンデューティを変化させることによって２次側コンバータ２００から出力される第３出力電力が調整される。
　時間ｔがｔ０＜ｔ＜ｔ１であるとき、図１４に示すようにＩＧＢＴ５ｂ、５ｃ、８ａ、及び８ｄがオン状態であるため、１次側コンバータ１００において図１５に示すようにＩＧＢＴ５ｃ→リアクトル６→トランス１の１次巻線Ｌ１→ＩＧＢＴ５ｂの順に電流が流れ、２次側コンバータ２００において図１５に示すようにＩＧＢＴ８ａ→トランス１の２次巻線Ｌ２→リアクトル７→ＩＧＢＴ８ｄの順に電流が流れる。これにより、入力電圧Ｖｉ及び出力電圧Ｖｏの両方によってリアクトル６及び７が励磁されてリアクトル６及び７にエネルギが蓄積される。
　時間ｔがｔ＝ｔ１になるタイミングでＩＧＢＴ８ａがターンＯＦＦする。時間ｔがｔ１＜ｔ＜ｔ２であるとき、ＩＧＢＴ８ａがオフ状態になるため、トランス１の２次巻線Ｌ２に生じた起電力により、２次側コンバータ２００において図１６に示すようにＩＧＢＴ８ｂ→トランス１の２次巻線Ｌ２→リアクトル７→ＩＧＢＴ８ｄの順に電流が流れる。１次側コンバータ１００において図１６に示すように入力電圧Ｖｉによってリアクトル６が励磁されてリアクトル６にエネルギが蓄積される。
　時間ｔがｔ２＜ｔ＜ｔ３であるとき、図１４に示すように全てのＩＧＢＴ５ａ～５ｄ及び８ａ～８ｄがオフ状態となる。そして、時間ｔがｔ３＜ｔ＜ｔ４であるとき、図１４に示すようにＩＧＢＴ８ｂがオフ状態となる。さらに、時間ｔがｔ４＜ｔ＜ｔ５であるとき、図１４に示すようにＩＧＢＴ８ｃがオフ状態となる。これら全ての期間、すなわち時間ｔがｔ２＜ｔ＜ｔ５であるとき、２次側コンバータ２００において図１７に示すようにＩＧＢＴ８ｂ→トランス１の２次巻線Ｌ２→リアクトル７→ＩＧＢＴ８ｃの順に電流が流れる。このとき、トランス１の２次巻線Ｌ２には、１次側コンバータ１００に流れる電流によって誘起される起電力が現れており、さらにリアクトル７の転流時の起電力が積み上がっている。これにより、２次側コンバータ２００の出力電圧Ｖｏが昇圧される。なお、時間ｔがｔ＝ｔ３になるタイミングでのＩＧＢＴ８ｂのターンＯＮ及び時間ｔがｔ＝ｔ４になるタイミングでのＩＧＢＴ８ｃのターンＯＮは、転流期間で行われるため、ＺＶＳが成立している。
　時間ｔがｔ５＜ｔ＜ｔ６であるとき、図１４に示すようにＩＧＢＴ５ａ～５ｄがオフ状態となってリアクトル６が転流するため、１次側コンバータ１００において図１８に示すようにＩＧＢＴ５ｄ→リアクトル６→トランス１の１次巻線Ｌ１→ＩＧＢＴ５ａの順に電流が流れる。２次側コンバータ２００においては引き続きリアクトル７の転流によって２次側コンバータ２００の出力端に電流が流れ続ける。
　時間ｔがｔ＝ｔ６になるタイミングでＩＧＢＴ５ａ及び５ｄがターンＯＮするときには、ＩＧＢＴ５ａ及び５ｄにエミッタからコレクタに向かう方向で電流が流れているため、ＺＶＳが成立している。
　時間ｔがｔ６＜ｔであるときは、フルブリッジ回路の対称性により、オン状態となるＩＧＢＴの組合せが異なるだけで時間ｔがｔ０＜ｔ＜ｔ６であるときと同じ動作になるため、説明を省略する。
　第２制御では、２次側コンバータ２００の出力電力を増加させるためにＩＧＢＴ８ｂ及び８ｄのＩＧＢＴ５ａ～５ｄに対する位相のずれ量を大きくしていった場合、位相のずれ量が９０度まで大きくなると、それ以上２次側コンバータ２００の出力電力を増加させることができない。９０度よりも大きく位相をずらすと、リアクトルの励磁期間が長くなり、大きなエネルギをリアクトルに蓄えることができる一方、蓄えたエネルギを出力側に送り出す転流期間が短くなるため、出力電力は増加せず、逆に減少するからである。
　しかしながら、第２制御から第３制御に直接切り替わることで、シームレスに第２制御での２次側コンバータ２００の最大出力電力より大きい２次側コンバータ２００の出力電力を得ることができる。
　従って、第２制御においてＩＧＢＴ８ｂ及び８ｄのＩＧＢＴ５ａ～５ｄに対する位相のずれ量が９０度に達すると、第２制御から第３制御に直接切り替えるようにすればよい。
　なお、第３制御においても第２制御での２次側コンバータ２００の出力電力帯域を出力することができるので、第２制御においてＩＧＢＴ８ｂ及び８ｄのＩＧＢＴ５ａ～５ｄに対する位相のずれ量が９０度に達する前に、第２制御から第３制御に直接切り替えても構わない。ただし、第３制御に比べ、第２制御は、回路に流れる電流のピーク値を低く抑えることができる。従って、第３制御に比べ、第２制御は、電流が通過する部品での銅損を低減するとともに、磁気部品でのヒステリシス損を低減することができるので、効率面で優位である。また、ピーク電流が低く抑えられることにより、第２制御では、第３制御に比べてリップル電流が低減される。
　なお、本実施形態においても第１実施形態と同様に、第１制御から、第１制御における１次側コンバータ１００に対する制御と２次側コンバータ２００に対する制御を入れ替えた制御に直接切り替えることによって、１次側コンバータ１００から２次側コンバータ２００への電力伝送を、２次側コンバータ２００から１次側コンバータ１００への電力伝送に切り替えてもよい。さらに、制御部１０が、第２制御及び第３制御それぞれにおける１次側コンバータ１００に対する制御と２次側コンバータ２００に対する制御を入れ替えた制御を行えるようにしてもよい。
＜まとめ＞
　以上、本発明の実施形態につき説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えて実施することができる。なお、上述した第１参考例及び第２参考例も本発明の範囲に含まれる。
　例えば第１制御及び第２制御においてＩＧＢＴ８ａ及び８ｃをオフ状態に固定したが、ＩＧＢＴ８ａ及び８ｃの代わりにＩＧＢＴ８ｂ及び８ｄをオフ状態に固定してもよい。
　例えばＩＧＢＴの代わりにＭＯＳＦＥＴ（metal-oxide-semiconductor　field-effect　transistor）等の他のトランジスタを用いてもよい。なお、電力の伝送方向を双方向にしない場合、第１実施形態及び第２実施形形態において、オフ状態に固定するＩＧＢＴの代わりにダイオードを用いてもよい。
　例えば上記所定の位相差は固定でなく制御部１０によって動的に制御されてもよい。上記所定の位相差が制御部１０によって動的に制御される場合、例えば上記所定の位相差が、（I）ＩＧＢＴ５ａ～５ｄ、８ｂ、及び８ｄのオンデューティ、（II）入力電圧Ｖｉ及び２次側コンバータ２００の出力電圧Ｖｏ、（III）２次側コンバータ２００の出力電流、の少なくとも一つに応じて動的に設定されてもよい。
　例えば第３制御においてＩＧＢＴ８ａがＩＧＢＴ８ｃに対して半周期ずれた状態（位相が１８０度ずれた状態）でスイッチングし、ＩＧＢＴ８ｂがＩＧＢＴ８ｄに対して半周期ずれた状態（位相が１８０度ずれた状態）でスイッチングしたが、ＩＧＢＴ８ａ及び８ｄが同時オンせず、ＩＧＢＴ８ｂ及び８ｃが同時オンしない限り、どのような位相のずれ量であってもよい。また、位相のずれ量は固定でなく制御部１０によって動的に制御されてもよい。
　上述した実施形態ではトランスの巻線が２つであったが、トランスの巻線が３つ以上であって、各巻線にフルブリッジ構成のコンバータが接続され、全ての巻線がある瞬間には入力側になることができ、また別の瞬間には出力側になることができ、任意の２つの巻線間で電力の伝送が可能な多方向ＤＣ／ＤＣコンバータであってもよい。
　以上説明したＤＣ／ＤＣコンバータの一例は、１次側リアクトル（６）、複数の１次側半導体スイッチング素子（５ａ～５ｄ）、及び複数の前記１次側半導体スイッチング素子それぞれに並列接続される複数の１次側コンデンサ（４ａ～４ｄ）を有する１次側コンバータ（１００）と、１次巻線（Ｌ１）及び２次巻線（Ｌ２）を有するトランス（１）と、２次側リアクトル（７）、複数の２次側半導体スイッチング素子（８ａ～８ｄ）、及び複数の前記２次側半導体スイッチング素子それぞれに並列接続される複数の２次側コンデンサ（９ａ～９ｄ）を有する２次側コンバータ（２００）と、複数の前記１次側半導体スイッチング素子を制御するとともに複数の前記２次側半導体スイッチング素子のうちダイオードでないものを制御する制御部（１０）と、を備え、前記１次側リアクトルは前記１次巻線に接続され及び／又は前記１次巻線の漏れインダクタンスであり、前記２次側リアクトルは前記２次巻線に接続され及び／又は前記２次巻線の漏れインダクタンスであり、前記１次側コンバータ及び前記２次側コンバータはそれぞれフルブリッジ回路を有し、前記制御部は、前記２次側コンバータから第１出力電力を出力させる第１制御を行うときに、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、それがダイオードでない場合には、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の他方を、それがダイオードでない場合には、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、実施する各スイッチング制御のオンデューティを変化させることによって前記２次側コンバータから出力される第１出力電力を調整する構成（第１の構成）とする。
　このような構成によると、１次側半導体スイッチング素子のターンＯＮ時にその１次側半導体スイッチング素子に並列接続されているコンデンサに蓄積されている電荷を少なくすることができる。従って、ゼロ電圧スイッチングが不成立となるときのスイッチング損失を低減することができる。
　上記第１の構成のＤＣ／ＤＣコンバータにおいて、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子と前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子とは所定の位相差でスイッチングし、前記所定の位相差は、１８０度から共振周波数の逆数の略１／４に相当する角度だけずれており、前記共振周波数は、前記１次側リアクトル及び前記１次側コンデンサによって定まる構成（第２の構成）としてもよい。
　このような構成によると、軽負荷時におけるオンデューティの増減に伴って現れる出力電圧の周期的な変動を低減することができる。
　以上説明したＤＣ／ＤＣコンバータの他の例は、１次側リアクトル（６）、複数の１次側半導体スイッチング素子（５ａ～５ｄ）、及び複数の前記１次側半導体スイッチング素子それぞれに並列接続される複数の１次側コンデンサ（４ａ～４ｄ）を有する１次側コンバータ（１００）と、１次巻線（Ｌ１）及び２次巻線（Ｌ２）を有するトランス（１）と、２次側リアクトル（７）、複数の２次側半導体スイッチング素子（８ａ～８ｄ）、及び複数の前記２次側半導体スイッチング素子それぞれに並列接続される複数の２次側コンデンサ（９ａ～９ｄ）を有する２次側コンバータ（２００）と、複数の前記１次側半導体スイッチング素子及び複数の前記２次側半導体スイッチング素子を制御する制御部（１０）と、を備え、前記１次側リアクトルは前記１次巻線に接続され及び／又は前記１次巻線の漏れインダクタンスであり、前記２次側リアクトルは前記２次巻線に接続され及び／又は前記２次巻線の漏れインダクタンスであり、前記１次側コンバータ及び前記２次側コンバータはそれぞれフルブリッジ回路を有し、前記制御部は、前記２次側コンバータから第１出力電力を出力させる第１制御を行うときに、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の他方を、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子と前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子とは所定の位相差でスイッチングし、前記所定の位相差は、１８０度から共振周波数の逆数の略１／４に相当する角度だけずれており、前記共振周波数は、前記１次側リアクトル及び前記１次側コンデンサによって定まり、実施する各スイッチング制御のオンデューティを変化させることによって前記２次側コンバータから出力される第１出力電力を調整し、前記制御部は、第２制御を行うときに、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を、前記１次側コンバータの４つの前記１次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、実施する各スイッチング制御のオンデューティが略５０％であって前記位相のずれによって前記２次側コンバータから出力される第２出力電力を調整し、前記制御部は、第１制御から第２制御に切り替えるときに、前記所定の位相差の減少と前記位相のずれの増加を同時に行う構成（第１の構成）とする。
　このような構成によると、１次側半導体スイッチング素子のターンＯＮ時にその１次側半導体スイッチング素子に並列接続されているコンデンサに蓄積されている電荷を少なくすることができる。従って、ゼロ電圧スイッチングが不成立となるときのスイッチング損失を低減することができる。また、このような構成によると、軽負荷時におけるオンデューティの増減に伴って現れる出力電圧の周期的な変動を低減することができる。さらに、このような構成によると、第１制御での２次側コンバータの最大出力電力より大きい２次側コンバータの出力電力を得ることができる。そして、第１制御から第２制御に切り替わる際に、出力電力が下落することを抑制することができる。
　上記第１～第３いずれかの構成のＤＣ／ＤＣコンバータにおいて、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子は、前記２次側半導体スイッチング素子であり、前記制御部は、第１制御から、第１制御における前記１次側コンバータに対する制御と前記２次側コンバータに対する制御を入れ替えた制御に直接切り替えることによって、前記１次側コンバータから前記２次側コンバータへの電力伝送を、前記２次側コンバータから前記１次側コンバータへの電力伝送に切り替える構成（第４の構成）としてもよい。
　このような構成によると、ＺＶＳの不成立に関わるスイッチング損失を小さくしたままで、電力伝送の方向をシームレスに切り替えることができる。
　上記第１又は第２の構成のＤＣ／ＤＣコンバータにおいて、前記制御部は、第２制御を行うときに、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を、前記１次側コンバータの４つの前記１次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、実施する各スイッチング制御のオンデューティが略５０％であって前記位相のずれによって前記２次側コンバータから出力される第２出力電力を調整する構成（第５の構成）としてもよい。
　このような構成によると、第１制御での２次側コンバータの最大出力電力より大きい２次側コンバータの出力電力を得ることができる。
　上記第５の構成のＤＣ／ＤＣコンバータにおいて、第１制御から第２制御に直接切り替えることによって、前記２次側コンバータから出力される電力を第１出力電力から第２出力電力に切り替える構成（第６の構成）としてもよい。
　このような構成によると、シームレスに第１制御での２次側コンバータの最大出力電力より大きい２次側コンバータの出力電力を得ることができる。
　上記第３又は第６の構成のＤＣ／ＤＣコンバータにおいて、第１制御において実施する各スイッチング制御のオンデューティが略５０％に達すると、第１制御から第２制御に直接切り替える構成（第７の構成）としてもよい。
　このような構成によると、簡易な制御切り替えによって、シームレスに第１制御での２次側コンバータの最大出力電力より大きい２次側コンバータの出力電力を得ることができる。
　上記第５～第７いずれかの構成のＤＣ／ＤＣコンバータにおいて、前記制御部は、第３制御を行うときに、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記２次側コンバータの４つの前記２次側半導体スイッチング素子を、前記１次側コンバータの４つの前記１次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、実施する各スイッチング制御のオンデューティが、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子のスイッチング制御を除いて、略５０％であり、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子のオンデューティを変化させることによって前記２次側コンバータから出力される第３出力電力を調整する構成（第８の構成）としてもよい。
　このような構成によると、第２制御での２次側コンバータの最大出力電力より大きい２次側コンバータの出力電力を得ることができる。
　上記第８の構成のＤＣ／ＤＣコンバータにおいて、第２制御から第３制御に直接切り替えることによって、前記２次側コンバータから出力される電力を第２出力電力から第３出力電力に切り替える構成（第９の構成）としてもよい。
　このような構成によると、シームレスに第２制御での２次側コンバータの最大出力電力より大きい２次側コンバータの出力電力を得ることができる。
　上記第９の構成のＤＣ／ＤＣコンバータにおいて、第２制御において前記位相のずれが略９０度に達すると、第２制御から第３制御に直接切り替える構成（第１０の構成）としてもよい。
　このような構成によると、簡易な制御切り替えによって、シームレスに第２制御での２次側コンバータの最大出力電力より大きい２次側コンバータの出力電力を得ることができる。
　　　１　トランス
　　　２、３、４ａ～４ｄ、９ａ～９ｄ　コンデンサ
　　　５ａ～５ｄ、８ａ～８ｄ　ＩＧＢＴ
　　　６、７　リアクトル
　　　１０　制御部
　　　１００　１次側コンバータ
　　　２００　２次側コンバータ

Claims (10)

  1. 　１次側リアクトル、複数の１次側半導体スイッチング素子、及び複数の前記１次側半導体スイッチング素子それぞれに並列接続される複数の１次側コンデンサを有する１次側コンバータと、
    　１次巻線及び２次巻線を有するトランスと、
    　２次側リアクトル、複数の２次側半導体スイッチング素子、及び複数の前記２次側半導体スイッチング素子それぞれに並列接続される複数の２次側コンデンサを有する２次側コンバータと、
    　複数の前記１次側半導体スイッチング素子を制御するとともに複数の前記２次側半導体スイッチング素子のうちダイオードでないものを制御する制御部と、を備え、
    　前記１次側リアクトルは前記１次巻線に接続され及び／又は前記１次巻線の漏れインダクタンスであり、
    　前記２次側リアクトルは前記２次巻線に接続され及び／又は前記２次巻線の漏れインダクタンスであり、
    　前記１次側コンバータ及び前記２次側コンバータはそれぞれフルブリッジ回路を有し、
    　前記制御部は、前記２次側コンバータから第１出力電力を出力させる第１制御を行うときに、
    　前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
    　前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
    　前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、
    　前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、それがダイオードでない場合には、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、
    　前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の他方を、それがダイオードでない場合には、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、
    　実施する各スイッチング制御のオンデューティを変化させることによって前記２次側コンバータから出力される第１出力電力を調整する、
    　ＤＣ／ＤＣコンバータ。
  2. 　前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子と前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子とは所定の位相差でスイッチングし、
    　前記所定の位相差は、１８０度から共振周波数の逆数の略１／４に相当する角度だけずれており、
    　前記共振周波数は、前記１次側リアクトル及び前記１次側コンデンサによって定まる、
    　請求項１に記載のＤＣ／ＤＣコンバータ。
  3. 　１次側リアクトル、複数の１次側半導体スイッチング素子、及び複数の前記１次側半導体スイッチング素子それぞれに並列接続される複数の１次側コンデンサを有する１次側コンバータと、
    　１次巻線及び２次巻線を有するトランスと、
    　２次側リアクトル、複数の２次側半導体スイッチング素子、及び複数の前記２次側半導体スイッチング素子それぞれに並列接続される複数の２次側コンデンサを有する２次側コンバータと、
    　複数の前記１次側半導体スイッチング素子及び複数の前記２次側半導体スイッチング素子を制御する制御部と、を備え、
    　前記１次側リアクトルは前記１次巻線に接続され及び／又は前記１次巻線の漏れインダクタンスであり、
    　前記２次側リアクトルは前記２次巻線に接続され及び／又は前記２次巻線の漏れインダクタンスであり、
    　前記１次側コンバータ及び前記２次側コンバータはそれぞれフルブリッジ回路を有し、
    　前記制御部は、前記２次側コンバータから第１出力電力を出力させる第１制御を行うときに、
    　前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
    　前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
    　前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、
    　前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、
    　前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の他方を、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、
    　前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子と前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子とは所定の位相差でスイッチングし、
    　前記所定の位相差は、１８０度から共振周波数の逆数の略１／４に相当する角度だけずれており、
    　前記共振周波数は、前記１次側リアクトル及び前記１次側コンデンサによって定まり、
    　実施する各スイッチング制御のオンデューティを変化させることによって前記２次側コンバータから出力される第１出力電力を調整し、
    　前記制御部は、第２制御を行うときに、
    　前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
    　前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
    　前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、
    　前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を、前記１次側コンバータの４つの前記１次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、
    　実施する各スイッチング制御のオンデューティが略５０％であって前記位相のずれによって前記２次側コンバータから出力される第２出力電力を調整し、
    　前記制御部は、第１制御から第２制御に切り替えるときに、前記所定の位相差の減少と前記位相のずれの増加を同時に行う、ＤＣ／ＤＣコンバータ。
  4. 　前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子は、前記２次側半導体スイッチング素子であり、
    　第１制御から、第１制御における前記１次側コンバータに対する制御と前記２次側コンバータに対する制御を入れ替えた制御に直接切り替えることによって、前記１次側コンバータから前記２次側コンバータへの電力伝送を、前記２次側コンバータから前記１次側コンバータへの電力伝送に切り替える、
    　請求項１～３のいずれか一項に記載のＤＣ／ＤＣコンバータ。
  5. 　前記制御部は、第２制御を行うときに、
    　前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
    　前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
    　前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、
    　前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を、前記１次側コンバータの４つの前記１次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、
    　実施する各スイッチング制御のオンデューティが略５０％であって前記位相のずれによって前記２次側コンバータから出力される第２出力電力を調整する、
    　請求項１又は請求項２ に記載のＤＣ／ＤＣコンバータ。
  6. 　第１制御から第２制御に直接切り替えることによって、前記２次側コンバータから出力される電力を第１出力電力から第２出力電力に切り替える、
    　請求項５に記載のＤＣ／ＤＣコンバータ。
  7. 　第１制御において実施する各スイッチング制御のオンデューティが略５０％に達すると、第１制御から第２制御に直接切り替える、
    　請求項３又は請求項６に記載のＤＣ／ＤＣコンバータ。
  8. 　前記制御部は、第３制御を行うときに、
    　前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
    　前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
    　前記２次側コンバータの４つの前記２次側半導体スイッチング素子を、前記１次側コンバータの４つの前記１次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、
    　実施する各スイッチング制御のオンデューティが、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子のスイッチング制御を除いて、略５０％であり、
    　前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子のオンデューティを変化させることによって前記２次側コンバータから出力される第３出力電力を調整する、
    　請求項５～７のいずれか一項に記載のＤＣ／ＤＣコンバータ。
  9. 　第２制御から第３制御に直接切り替えることによって、前記２次側コンバータから出力される電力を第２出力電力から第３出力電力に切り替える、
    　請求項８に記載のＤＣ／ＤＣコンバータ。
  10. 　第２制御において前記位相のずれが略９０度に達すると、第２制御から第３制御に直接切り替える、
    　請求項９に記載のＤＣ／ＤＣコンバータ。
PCT/JP2018/007537 2017-05-25 2018-02-28 Ｄｃ／ｄｃコンバータ WO2018216294A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880034430.1A CN110663165B (zh) 2017-05-25 2018-02-28 Dc/dc转换器
JP2019519473A JP6722353B2 (ja) 2017-05-25 2018-02-28 Ｄｃ／ｄｃコンバータ
US16/616,472 US10897210B2 (en) 2017-05-25 2018-02-28 DC/DC converter for reducing switching loss in a case where zero voltage switching is not achieved

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2017-103237 2017-05-25
JP2017103237 2017-05-25
JP2017-106969 2017-05-30
JP2017106969 2017-05-30
JP2017109280 2017-06-01
JP2017-109280 2017-06-01

Publications (1)

Publication Number Publication Date
WO2018216294A1 true WO2018216294A1 (ja) 2018-11-29

Family

ID=64396493

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/007537 WO2018216294A1 (ja) 2017-05-25 2018-02-28 Ｄｃ／ｄｃコンバータ

Country Status (4)

Country Link
US (1) US10897210B2 (ja)
JP (1) JP6722353B2 (ja)
CN (1) CN110663165B (ja)
WO (1) WO2018216294A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020010594A (ja) * 2018-07-10 2020-01-16 シャープ株式会社 Ｄｃ／ｄｃコンバータ
WO2021053910A1 (ja) * 2019-09-18 2021-03-25 パナソニックＩｐマネジメント株式会社 電力変換装置
WO2021053911A1 (ja) * 2019-09-18 2021-03-25 パナソニックＩｐマネジメント株式会社 電力変換装置
JP6996661B1 (ja) * 2020-02-21 2022-01-17 住友電気工業株式会社 電力変換装置、それを含む車両及び制御方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446860B (zh) * 2019-01-16 2021-09-21 台达电子企业管理（上海）有限公司 直流/直流变换器及其控制方法
CN111446861B (zh) 2019-01-16 2021-02-26 台达电子企业管理（上海）有限公司 直流/直流变换器及其控制方法
JP7099356B2 (ja) * 2019-02-19 2022-07-12 オムロン株式会社 電力変換装置
EP3968507B1 (en) * 2019-05-07 2024-06-19 Mitsubishi Electric Corporation Power conversion device
JP7493711B2 (ja) * 2019-11-22 2024-06-03 株式会社アパード 電力変換器とその制御方法
TWI743652B (zh) * 2020-01-09 2021-10-21 呂錦山 具新型ｔｔ控制之零電壓電力逆變電路
US11502613B2 (en) * 2020-08-18 2022-11-15 Lear Corporation DC-DC converter that applies a dual active bridge rectifier topology
CN115720045A (zh) * 2021-08-24 2023-02-28 中山旭贵明电子有限公司 可升降压的双向直流-直流电源转换装置及其控制方法
US12107507B2 (en) * 2021-09-02 2024-10-01 Rivian Ip Holdings, Llc Dual active bridge converter control with switching loss distribution
US20240055996A1 (en) * 2022-08-12 2024-02-15 Virginia Tech Intellectual Properties, Inc. Electronic transformer for current sharing and load-independent voltage gain
CN117155135B (zh) * 2023-10-27 2024-01-30 国网湖北省电力有限公司经济技术研究院 一种隔离型dc/dc变换器结温控制方法、装置及设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251998A (ja) * 2012-06-01 2013-12-12 Meidensha Corp 双方向絶縁型ｄｃ−ｄｃコンバータの制御装置
JP2014087134A (ja) * 2012-10-22 2014-05-12 Mitsubishi Electric Corp Ｄｃ／ｄｃコンバータ
JP2015181329A (ja) * 2014-03-04 2015-10-15 パナソニックＩｐマネジメント株式会社 電力変換装置
JP2016012969A (ja) * 2014-06-27 2016-01-21 新電元工業株式会社 Ｄｃ／ｄｃコンバータの制御装置及びその制御方法
JP2016012970A (ja) * 2014-06-27 2016-01-21 新電元工業株式会社 Ｄｃ／ｄｃコンバータの制御装置及びその制御方法
JP2017051082A (ja) * 2015-08-31 2017-03-09 サンケン電気株式会社 双方向ｄｃ／ｄｃコンバータ
JP2017070083A (ja) * 2015-09-30 2017-04-06 サンケン電気株式会社 共振型双方向ｄｃ／ｄｃコンバータ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587975B2 (en) * 2010-04-01 2013-11-19 Arizona Board Of Regents For And On Behalf Of Arizona State University PWM control of dual active bridge converters
US9515562B2 (en) * 2013-03-05 2016-12-06 Futurewei Technologies, Inc. LLC resonant converters
JP6049861B2 (ja) * 2013-03-28 2016-12-21 三菱電機株式会社 Ｄｃ／ｄｃコンバータ
WO2015072009A1 (ja) * 2013-11-15 2015-05-21 オリジン電気株式会社 双方向コンバータ
JP6003932B2 (ja) * 2014-03-11 2016-10-05 トヨタ自動車株式会社 電力変換装置及びその起動方法
CN203911764U (zh) * 2014-06-11 2014-10-29 陕西科技大学 一种适用于服务器的高轻载效率的数字电源
JP6102898B2 (ja) * 2014-11-27 2017-03-29 トヨタ自動車株式会社 電力変換装置
CN105305829B (zh) * 2015-09-25 2017-12-12 北京理工大学 电流型单向dc‑dc变换器及对称双pwm加移相控制方法
US10243476B2 (en) * 2015-12-24 2019-03-26 Kabushiki Kaisha Yaskawa Denki Power conversion device and power conversion method
CN105634286A (zh) * 2016-01-28 2016-06-01 山东鲁能智能技术有限公司 基于双向全桥变换器的软开关宽输出电压范围的控制方法
CN110945771B (zh) * 2017-08-23 2022-12-06 三菱电机株式会社 Dc/dc转换器
JP6963487B2 (ja) * 2017-12-14 2021-11-10 シャープ株式会社 Ｄｃ／ｄｃコンバータ
JP6752335B2 (ja) * 2018-07-10 2020-09-09 シャープ株式会社 Ｄｃ／ｄｃコンバータ
US10998826B2 (en) * 2019-02-20 2021-05-04 Sharp Kabushiki Kaisha Converter provided with control unit that performs switching control for switching elements

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251998A (ja) * 2012-06-01 2013-12-12 Meidensha Corp 双方向絶縁型ｄｃ−ｄｃコンバータの制御装置
JP2014087134A (ja) * 2012-10-22 2014-05-12 Mitsubishi Electric Corp Ｄｃ／ｄｃコンバータ
JP2015181329A (ja) * 2014-03-04 2015-10-15 パナソニックＩｐマネジメント株式会社 電力変換装置
JP2016012969A (ja) * 2014-06-27 2016-01-21 新電元工業株式会社 Ｄｃ／ｄｃコンバータの制御装置及びその制御方法
JP2016012970A (ja) * 2014-06-27 2016-01-21 新電元工業株式会社 Ｄｃ／ｄｃコンバータの制御装置及びその制御方法
JP2017051082A (ja) * 2015-08-31 2017-03-09 サンケン電気株式会社 双方向ｄｃ／ｄｃコンバータ
JP2017070083A (ja) * 2015-09-30 2017-04-06 サンケン電気株式会社 共振型双方向ｄｃ／ｄｃコンバータ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
10 March 2014 (2014-03-10), Retrieved from the Internet <URL:http://hirachi.cocolog-nifty.com/kh/files/20140310-01.pdf> *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020010594A (ja) * 2018-07-10 2020-01-16 シャープ株式会社 Ｄｃ／ｄｃコンバータ
WO2021053910A1 (ja) * 2019-09-18 2021-03-25 パナソニックＩｐマネジメント株式会社 電力変換装置
JP2021048699A (ja) * 2019-09-18 2021-03-25 パナソニックＩｐマネジメント株式会社 電力変換装置
WO2021053911A1 (ja) * 2019-09-18 2021-03-25 パナソニックＩｐマネジメント株式会社 電力変換装置
JP2021048700A (ja) * 2019-09-18 2021-03-25 パナソニックＩｐマネジメント株式会社 電力変換装置
JP7186381B2 (ja) 2019-09-18 2022-12-09 パナソニックＩｐマネジメント株式会社 電力変換装置
JP7190664B2 (ja) 2019-09-18 2022-12-16 パナソニックＩｐマネジメント株式会社 電力変換装置
JP6996661B1 (ja) * 2020-02-21 2022-01-17 住友電気工業株式会社 電力変換装置、それを含む車両及び制御方法

Also Published As

Publication number Publication date
US10897210B2 (en) 2021-01-19
US20200144926A1 (en) 2020-05-07
JPWO2018216294A1 (ja) 2020-05-21
CN110663165B (zh) 2021-08-17
CN110663165A (zh) 2020-01-07
JP6722353B2 (ja) 2020-07-15

Similar Documents

Publication Publication Date Title
JP6722353B2 (ja) Ｄｃ／ｄｃコンバータ
JP6963487B2 (ja) Ｄｃ／ｄｃコンバータ
US11025172B2 (en) Three-level modulation for wide output voltage range isolated DC/DC converters
US10734905B2 (en) Direct current-direct current converter
JP4910525B2 (ja) 共振型スイッチング電源装置
EP3048714B1 (en) Switching power supply unit and voltage converting method
US10622905B2 (en) DC-DC converter
US20110051468A1 (en) Switching power-supply apparatus
CN109874375B (zh) 电力变换装置
JP4553881B2 (ja) Ｄｃ／ｄｃコンバータの制御方法
JP7306316B2 (ja) スイッチング電源装置および電力供給システム
JP4534786B2 (ja) スイッチング電源回路
KR20130013092A (ko) 대칭형 양방향 공진형 컨버터
JP2013236428A (ja) 直流変換装置
US11973440B2 (en) Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor
JP2013038876A (ja) Ｄｃ−ｄｃコンバータ及びバッテリ充電器
JP6458235B2 (ja) スイッチング電源装置
JP2015042080A (ja) スイッチング電源装置
JP2002136141A (ja) 多出力型スイッチング電源装置
JP2007037219A (ja) 分散化電源装置
JP2023502975A (ja) 直接電力変換器
KR20190135252A (ko) 부스트 컨버터
JP7160719B2 (ja) ワンコンバータ方式の絶縁型スイッチング電源
JP2023034861A (ja) Ｄｃ－ｄｃコンバータ
JP2020022307A (ja) 電源装置及び電源装置の制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18805789

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019519473

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18805789

Country of ref document: EP

Kind code of ref document: A1