JP2015181329A - 電力変換装置 - Google Patents

Abstract

【課題】電力変換装置の損失を安定的に低減する。
【解決手段】
本開示の一態様に係る電力変換装置は、第１スイッチング素子および第２スイッチング素子を含むブリッジ回路と、第１補助スイッチと、第１補助インダクタと、制御装置と、トランスと、二次側インダクタと、整流回路と、平滑回路と、出力検出回路と、を備える。制御装置は、出力検出回路の検出値が設定値以下の場合、第１補助スイッチをオン／オフ動作させ、検出値が設定値を超える場合、第１補助スイッチをオフ状態に維持させる。
【選択図】図１

Description

本開示は、電力変換装置に関する。

近年、ソフトスイッチング回路を備える絶縁型ＤＣ−ＤＣコンバータ回路が提案されている。ソフトスイッチング回路において、例えば、スイッチング素子は、当該スイッチング素子に印加される電圧の変化率が小さくなるようにターンオン及び／又はターンオフされる。これによりスイッチング損失が低減されうる。

特許文献１は、インバータの各スイッチング素子に対して、ソフトスイッチングに必要な補助電流を流す技術を開示している。この技術において、補助電流の供給量は、サブスイッチのオン期間の長さによって制御される。

特開２００４−１５９４１９号公報

電力損失を安定的に低減しうる電力変換装置を提供する。

本開示の一態様に係る電力変換装置は、第１スイッチング素子、前記第１スイッチング素子に直列に接続された第２スイッチング素子、前記第１スイッチング素子に並列に接続された第１キャパシタ、および前記第２スイッチング素子に並列に接続された第２キャパシタを含み、入力される直流電圧を第１交流電圧に変換するブリッジ回路と、前記第１スイッチング素子及び前記第２スイッチング素子の間の第１ノードに一端が接続される第１補助スイッチと、前記第１補助スイッチの他端に接続される第１補助インダクタと、前記第１スイッチング素子、前記第２スイッチング素子、及び前記第１補助スイッチのオンオフを制御する制御装置と、前記ブリッジ回路に接続される一次巻線と、前記一次巻線に電磁結合される二次巻線とを含み、前記第１交流電圧を第２交流電圧に変換するトランスと、前記二次巻線に一端が接続される二次側インダクタと、前記二次側インダクタの他端に接続され、前記第２交流電圧を整流して整流電圧を生成する整流回路と、前記整流回路に接続され、前記整流電圧を平滑化する平滑回路と、前記平滑回路からの出力電圧および出力電流の少なくとも一方に基づく検出値を取得する出力検出回路と、を備える。前記制御装置は、前記出力検出回路の前記検出値が所定の設定値以下の場合、前記第１スイッチング素子をターンオフさせてから前記第２スイッチング素子をターンオンさせるまでの間、前記第１補助スイッチをオン状態にさせ、前記第１スイッチング素子または前記第２スイッチング素子をオン状態にさせる間、前記第１補助スイッチをオフ状態にさせる。前記制御装置は、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第１補助スイッチをオフ状態に維持させる。

これらの包括的または具体的な態様は、制御装置、制御方法、電力変換装置、スイッチングシステム、蓄電システム、充電器、および、車両、並びにそれらの任意の組み合わせで実現されてもよい。

本開示の一態様に係る電力変換装置によれば、電力損失を安定的に低減できる。

図１は、実施の形態１に係る電力変換装置の構成例を模式的に示す図である。 図２は、図１の制御装置の構成例を模式的に示す図である。 図３は、図１のスイッチング電源装置の動作例を模式的に示すタイミングチャートである。 図４は、ゼロ電圧スイッチング（ＺＶＳ）を説明するための図である。 図５は、実施の形態２に係る電力変換装置の構成例を模式的に示す図である。 図６は、図５の制御装置の構成例を模式的に示す図である。 図７は、図５のスイッチング電源装置の動作例を模式的に示すタイミングチャートである。 図８は、実施の形態３に係る電力変換装置の構成例を模式的に示す図である。 図９は、実施の形態４に係る蓄電システムの構成例を模式的に示す図である。 図１０は、実施の形態４に係る車両の構成例を模式的に示す図である。 図１１は、実施の形態４に係る充電器の構成例を模式的に示す図である。 図１２は、実施の形態１〜４に係る補助スイッチの変形例を模式的に示す図である。 図１３は、検討例の電力変換装置における共振電流の波形を模式的に示す図である。

（本開示の基礎となった知見）
本開示の基礎となった知見について説明する。なお、以下の説明は本開示を理解するための一助とするものであり、本開示を限定するものではない。

本発明者らは、補助的な共振電流を供給する期間を変化させることによって電力損失を低減できる電力変換装置について検討した。検討例の電力変換装置は、フルブリッジ回路と、補助スイッチと、補助インダクタと、制御装置とを含む。補助スイッチは、制御装置からの入力に応じて、フルブリッジ回路と補助インダクタとの間の導通を切り替える。制御装置は、例えば、フルブリッジ回路のアームを構成する２つのスイッチがともにオフ状態となるタイミングで、補助スイッチをターンオンさせる。これにより、補助インダクタは、共振電流を発生させ、共振電流をフルブリッジ回路に供給する。フルブリッジ回路は、共振電流を利用してソフトスイッチング制御を実現する。制御装置は、補助スイッチがオン状態となる期間Δｔを制御することにより、共振電流の量を最適化する。これにより、共振電流が補助インダクタを流れることによる損失が低減される。

検討例の電力変換装置は、以下の課題を有する。
図１３の（ａ）は、共振周期Ｔｒが長く設計された共振回路において、補助スイッチのオン期間Δｔが短く設定された場合の波形を例示し、図１３の（ｂ）は、同共振回路において、オン期間Δｔが長く設定された場合の波形を例示する。図１３の（ｃ）は、共振周期Ｔｒが短く設計された共振回路において、補助スイッチのオン期間Δｔが短く設定された場合の波形を例示し、図１３の（ｄ）は、同共振回路において、オン期間Δｔが長く設定された場合の波形を例示する。図１３中、破線は、共振回路に流すことが可能な共振電流の波形を示し、実線は、補助スイッチのオン期間Δｔに共振回路に実際に流れる共振電流の波形を示す。

共振電流のピーク値は、補助インダクタ等の素子の特性ばらつきによって、ばらつくおそれがある。共振電流が立ち上がる途中で補助スイッチがターンオフされる場合（図１３（ａ）参照）、共振電流の供給量は、素子の特性ばらつきによる影響を大きく受ける。その結果、共振電流の不足によりソフトスイッチングが行われず、大きな損失が発生するおそれがある。

一方、共振周期Ｔｒが短く設計された共振回路は、共振電流が短時間で立ち上がるため、素子の特性ばらつきによる影響を低減できる（図１３（ｃ）参照）。しかし、共振周期Ｔｒが短く設計された共振回路は、共振電流が早く立ち下がってしまう。そのため、補助スイッチのオン期間Δｔを長くしても、共振電流を増加させることができない（図１３（ｄ）参照）。その結果、共振電流の不足によりソフトスイッチングが行われず、大きな損失が発生するおそれがある。

要するに、共振回路の共振周期を長く設計しても短く設計しても、損失の低減効果が得られないおそれがある。

これに対して、補助スイッチのオン期間Δｔに応じて、共振周期Ｔｒも変動するように設計することが考えられる。例えば、補助インダクタおよびキャパシタの特性が可変となる回路が考えられる。あるいは、共振回路に供給される電圧を可変とする回路が考えられる。しかし、これらの方法は、回路構成の複雑化、およびコストの増大を招く。

以上の知見に基づき、本発明者らは、シンプルな回路構成で、電力損失を安定的に低減できる電力変換装置を検討し、本開示に至った。

（実施の形態の概要）
本開示の一態様に係る電力変換装置は、例えば、第１スイッチング素子、前記第１スイッチング素子に直列に接続された第２スイッチング素子、前記第１スイッチング素子に並列に接続された第１キャパシタ、および前記第２スイッチング素子に並列に接続された第２キャパシタを含み、入力される直流電圧を第１交流電圧に変換するブリッジ回路と、前記第１スイッチング素子及び前記第２スイッチング素子の間の第１ノードに一端が接続される第１補助スイッチと、前記第１補助スイッチの他端に接続される第１補助インダクタと、前記第１スイッチング素子、前記第２スイッチング素子、及び前記第１補助スイッチのオンオフを制御する制御装置と、前記ブリッジ回路に接続される一次巻線と、前記一次巻線に電磁結合される二次巻線とを含み、前記第１交流電圧を第２交流電圧に変換するトランスと、前記二次巻線に一端が接続される二次側インダクタと、前記二次側インダクタの他端に接続され、前記第２交流電圧を整流して整流電圧を生成する整流回路と、前記整流回路に接続され、前記整流電圧を平滑化する平滑回路と、前記平滑回路からの出力電圧および出力電流の少なくとも一方に基づく検出値を取得する出力検出回路と、を備える。前記制御装置は、例えば、前記出力検出回路の前記検出値が所定の設定値以下の場合、前記第１スイッチング素子をターンオフさせてから前記第２スイッチング素子をターンオンさせるまでの間、前記第１補助スイッチをオン状態にさせ、前記第１スイッチング素子または前記第２スイッチング素子をオン状態にさせる間、前記第１補助スイッチをオフ状態にさせる。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第１補助スイッチをオフ状態に維持させる。

この構成によれば、検出値の大小に応じて、第１補助インダクタによる共振電流が、各キャパシタに安定的に供給される。これにより、スイッチング損失が低減され、かつ、過剰な共振電流による損失が低減されうる。

なお、第１スイッチング素子は、ブリッジ回路を構成する複数のスイッチング素子のいずれかであればよく、下記で詳細に説明される特定のスイッチング素子に限定されない。第１スイッチング素子は、例えば、下記においてＳ１〜Ｓ４で示されるいずれのスイッチング素子であってもよい。第２スイッチング素子についても同様である。

本開示の一態様に係る電力変換装置において、例えば、前記ブリッジ回路は、前記第１スイッチング素子、前記第２スイッチング素子、前記第１キャパシタ、および前記第２キャパシタを含む第１アームと、第３スイッチング素子、前記第３スイッチング素子に直列に接続された第４スイッチング素子、前記第３スイッチング素子に並列に接続された第３キャパシタ、および前記第４スイッチング素子に並列に接続された第４キャパシタを含む第２アームとを備えてもよい。前記電力変換装置は、例えば、前記第３スイッチング素子及び前記第４スイッチング素子の間の第２ノードに一端が接続される第２補助スイッチと、前記第２補助スイッチの他端に接続される第２補助インダクタと、をさらに備えてもよい。前記制御装置は、例えば、前記第３スイッチング素子、前記第４スイッチング素子、及び前記第２補助スイッチのオンオフをさらに制御してもよい。制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値以下の場合、前記第３スイッチング素子をターンオフさせてから前記第４スイッチング素子をターンオンさせるまでの間、前記第２補助スイッチをオン状態にさせ、前記第３スイッチング素子または前記第４スイッチング素子をオン状態にさせる間、前記第２補助スイッチをオフ状態にさせてもよい。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第２補助スイッチをオフ状態に維持させてもよい。

この構成によれば、検出値の大小に応じて、第１補助インダクタおよび第２補助インダクタによる共振電流が、各キャパシタに安定的に供給される。これにより、スイッチング損失が低減され、かつ、過剰な共振電流による損失が低減されうる。

本開示の一態様に係る電力変換装置は、例えば、前記ブリッジ回路に前記直流電圧を供給する電圧源と、前記電圧源と前記第１補助インダクタとの間に接続される第３補助スイッチと、前記電圧源と前記第２補助インダクタとの間に接続される第４補助スイッチと、をさらに備えてもよい。前記制御装置は、例えば、前記第３補助スイッチおよび前記第４補助スイッチのオンオフをさらに制御してもよい。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値以下の場合、前記第２スイッチング素子をターンオフさせてから前記第１スイッチング素子をターンオンさせるまでの間、前記第３補助スイッチをオン状態にさせ、前記第１スイッチング素子または前記第２スイッチング素子をオン状態にさせる間、前記第３補助スイッチをオフ状態にさせ、前記第４スイッチング素子をターンオフさせてから前記第３スイッチング素子をターンオンさせるまでの間、前記第４補助スイッチをオン状態にさせ、前記第３スイッチング素子または前記第４スイッチング素子をオン状態にさせる間、前記第４補助スイッチをオフ状態にさせてもよい。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第３補助スイッチおよび前記第４補助スイッチをオフ状態に維持させてもよい。

この構成によれば、検出値の大小に応じて、第１補助インダクタおよび第２補助インダクタによる共振電流が、各キャパシタに安定的に供給される。これにより、スイッチング損失が低減され、かつ、過剰な共振電流による損失が低減されうる。

なお、電圧源は、第１補助インダクタに直流電圧を供給する第１電圧源と、第２補助インダクタに直流電圧を供給する第２電圧源とを個別に有していてもよい。

本開示の一態様に係る電力変換装置は、例えば、前記ブリッジ回路に前記直流電圧を供給する電圧源と、前記電圧源と前記第１補助インダクタとの間に接続される第３補助スイッチとをさらに備えてもよい。前記第２補助インダクタは、例えば、前記第２補助スイッチと前記第３補助スイッチとの間に接続されてもよい。前記制御装置は、例えば、前記第３補助スイッチのオンオフをさらに制御してもよい。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値以下の場合、前記第２スイッチング素子をターンオフさせてから前記第１スイッチング素子をターンオンさせるまでの間、および、前記第４スイッチング素子をターンオフさせてから前記第３スイッチング素子をターンオンさせるまでの間、前記第３補助スイッチをオン状態にさせ、前記第１スイッチング素子または前記第２スイッチング素子をオン状態にさせ、かつ、前記第３スイッチング素子または前記第４スイッチング素子をオン状態にさせる間、前記第３補助スイッチをオフ状態にさせてもよい。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第３補助スイッチをオフ状態に維持させてもよい。

この構成によれば、検出値の大小に応じて、第１補助インダクタおよび第２補助インダクタによる共振電流が、各キャパシタに安定的に供給される。これにより、スイッチング損失が低減され、かつ、過剰な共振電流による損失が低減されうる。また、第１補助インダクタに直流電圧を供給するためのスイッチと、第２補助インダクタに直流電圧を供給するためのスイッチとが、第３補助スイッチとして共通化されている。これにより、スイッチの数が削減され、回路規模が低減されうる。さらに、例えば、スイッチの削減に伴って、制御装置の回路規模が低減されうる。

本開示の一態様に係る電力変換装置において、例えば、前記電圧源は、第１電圧源キャパシタと、前記第１電圧源キャパシタに直列に接続される第２電圧源キャパシタとを含んでもよい。前記第３補助スイッチは、例えば、前記第１電圧源キャパシタ及び前記第２電圧源キャパシタの間の中間ノードに接続されてもよい。あるいは、前記第３補助スイッチおよび前記第４補助スイッチは、例えば、前記第１電圧源キャパシタ及び前記第２電圧源キャパシタの間の中間ノードに接続されてもよい。

これにより、中間ノードから、第３補助スイッチ、及び／又は、第４補助スイッチを介して、直流電圧が供給される。この直流電圧により、第１補助インダクタおよび第２補助インダクタにおいて共振電流が発生しうる。その結果、電力変換装置の損失が安定的に低減されうる。

本開示の一態様に係る電力変換装置において、例えば、前記第１補助スイッチは第１双方向スイッチング素子である。前記制御装置は、例えば、前記出力検出回路の前記検出値が所定の設定値以下の場合、前記第１スイッチング素子をターンオフさせてから前記第２スイッチング素子をターンオンさせるまでの間、前記第１双方向スイッチング素子の２つのゲートの一方をオン状態にさせ、前記第２スイッチング素子をターンオフさせてから前記第１スイッチング素子をターンオンさせるまでの間、前記第１双方向スイッチング素子の２つのゲートの他方をオン状態にさせ、前記第１スイッチング素子または前記第２スイッチング素子をオン状態にさせる間、前記第１双方向スイッチング素子の前記２つのゲートをオフ状態にさせてもよい。

本開示の一態様に係る電力変換装置において、例えば、前記ブリッジ回路は、前記第１スイッチング素子、前記第２スイッチング素子、前記第１キャパシタ、および前記第２キャパシタを含む第１アームと、第３スイッチング素子、前記第３スイッチング素子に直列に接続された第４スイッチング素子、前記第３スイッチング素子に並列に接続された第３キャパシタ、および前記第４スイッチング素子に並列に接続された第４キャパシタを含む第２アームとを備える。前記電力変換装置は、例えば、前記第３スイッチング素子及び前記第４スイッチング素子の間の第２ノードに一端が接続される第２双方向スイッチング素子と、前記第２補助スイッチの他端に接続される第２補助インダクタと、をさらに備え、前記制御装置は、例えば、前記第３スイッチング素子、前記第４スイッチング素子、及び前記第２双方向スイッチング素子のオンオフをさらに制御する。制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値以下の場合、前記第３スイッチング素子をターンオフさせてから前記第４スイッチング素子をターンオンさせるまでの間、前記第２双方向スイッチング素子の２つのゲートの一方をオン状態にさせ、前記第４スイッチング素子をターンオフさせてから前記第３スイッチング素子をターンオンさせるまでの間、前記第２双方向スイッチング素子の２つのゲートの他方をオン状態にさせてもよい。

本開示の一態様に係る電力変換装置において、例えば、前記制御装置は、前記第１補助スイッチをオン状態にさせることによって、前記第１補助インダクタ、前記第１キャパシタおよび前記第２キャパシタを流れる共振電流を発生させ、前記第１補助スイッチをオフ状態にさせることによって、前記共振電流を発生させなくてもよい。例えば、前記二次側インダクタを流れる電流によって前記二次側インダクタにエネルギーが蓄積され、前記第１スイッチング素子および前記第２スイッチング素子がオフ状態の期間に、前記エネルギーを利用して前記第１キャパシタおよび前記第２キャパシタが充放電されてもよい。

これにより、第１スイッチング素子および第２スイッチング素子がオフ状態の期間に、二次側インダクタから共振電流が供給される。加えて、検出値の大小に応じて、第１補助インダクタからも共振電流が選択的に供給されうる。その結果、スイッチング損失が安定的に低減され、かつ、過剰な共振電流による損失が低減されうる。

本開示の一態様に係る電力変換装置において、例えば、前記第１スイッチング素子の基準端子と、前記第１補助スイッチの基準端子とが等電位であってもよい。例えば、前記第３スイッチング素子の基準端子と、前記第２補助スイッチの基準端子とが等電位であってもよい。例えば、前記第２スイッチング素子の基準端子と、前記第４スイッチング素子の基準端子とが等電位であってもよい。例えば、前記第３補助スイッチの基準端子と、前記第４補助スイッチの基準端子とが等電位であってもよい。

複数のスイッチの基準端子が等電位となることにより、制御装置内の直流電圧を共用でき、制御装置の回路規模を低減できる。

本開示の一態様に係る電力変換装置において、例えば、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子、前記第１補助スイッチ、前記第２補助スイッチ、前記第３補助スイッチ、および前記第４補助スイッチは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor）であってもよい。

なお、各スイッチがＩＧＢＴである場合、基準端子はエミッタ端子である。あるいは、各スイッチがＭＯＳＦＥＴである場合、基準端子はソース端子である。

本開示の一態様に係る電力変換装置において、例えば、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子は、位相シフト制御されてもよい。

本開示の一態様に係る電力変換装置は、例えば、第１スイッチング素子、前記第１スイッチング素子に直列に接続された第２スイッチング素子、前記第１スイッチング素子に並列に接続された第１キャパシタ、および前記第２スイッチング素子に並列に接続された第２キャパシタを含む第１アームと、第３スイッチング素子、前記第３スイッチング素子に直列に接続された第４スイッチング素子、前記第３スイッチング素子に並列に接続された第３キャパシタ、および前記第４スイッチング素子に並列に接続された第４キャパシタを含む第２アームとを備えるブリッジ回路と、前記ブリッジ回路に前記直流電圧を供給する電圧源と、前記第１スイッチング素子及び前記第２スイッチング素子の間の第１ノードと前記電圧源との間に延びる電流経路に配置され、少なくとも１つのスイッチング素子から構成される第１双方向スイッチと、前記第１スイッチング素子及び前記第２スイッチング素子の間の第１ノードと前記電圧源との間に延びる電流経路に配置され、前記第１双方向スイッチング素子の前記少なくとも１つのスイッチング素子に直列に接続される第１補助インダクタと、前記第３スイッチング素子及び前記第４スイッチング素子の間の第２ノードと前記電圧源との間に延びる電流経路に配置され、少なくとも１つのスイッチから構成される第１双方向スイッチと、前記第３スイッチング素子及び前記第４スイッチング素子の間の第２ノードと前記電圧源との間に延びる電流経路に配置され、前記第２双方向スイッチの前記少なくとも１つのスイッチング素子に直列に接続される第２補助インダクタと、前記第１スイッチング素子、前記第２スイッチング素子、第３スイッチング素子、前記第４スイッチング素子、前記第１双方向スイッチ、及び前記第２双方向スイッチのオンオフを制御する制御装置と、前記ブリッジ回路に接続される一次巻線と、前記一次巻線に電磁結合される二次巻線とを含み、前記第１交流電圧を第２交流電圧に変換するトランスと、前記二次巻線に一端が接続される二次側インダクタと、前記二次側インダクタの他端に接続され、前記第２交流電圧を整流して整流電圧を生成する整流回路と、前記整流回路に接続され、前記整流電圧を平滑化する平滑回路と、前記平滑回路からの出力電圧および出力電流の少なくとも一方に基づく検出値を取得する出力検出回路と、を備える。前記制御装置は、例えば、前記出力検出回路の前記検出値が所定の設定値以下の場合、前記第１スイッチング素子および前記第２スイッチング素子がオフ状態の間、前記第１双方向スイッチをオン状態にさせ、前記第１スイッチング素子または前記第２スイッチング素子がオン状態の間、前記第１双方向スイッチをオフ状態にさせ、前記第３スイッチング素子および前記第４スイッチング素子がオフ状態の間、前記第２双方向スイッチをオン状態にさせ、前記第３スイッチング素子または前記第４スイッチング素子がオン状態の間、前記第２双方向スイッチをオフ状態にさせる。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第１双方向スイッチ及び前記第２双方向スイッチの少なくとも１つをオフ状態に維持させる。

本開示の一態様に係る電力変換装置は、例えば、第１スイッチング素子、前記第１スイッチング素子に直列に接続された第２スイッチング素子、前記第１スイッチング素子に並列に接続された第１キャパシタ、および前記第２スイッチング素子に並列に接続された第２キャパシタを含む第１アームと、第３スイッチング素子、前記第３スイッチング素子に直列に接続された第４スイッチング素子、前記第３スイッチング素子に並列に接続された第３キャパシタ、および前記第４スイッチング素子に並列に接続された第４キャパシタを含む第２アームとを備えるブリッジ回路と、前記ブリッジ回路に前記直流電圧を供給する電圧源と、前記第１スイッチング素子及び前記第２スイッチング素子の間の第１ノードに一端が接続される第１補助スイッチと、前記第１補助スイッチの他端に接続される第１補助インダクタと、前記第３スイッチング素子及び前記第４スイッチング素子の間の第２ノードに一端が接続される第２補助スイッチと、前記第２補助スイッチの他端に接続される第２補助インダクタと、前記電圧源と、前記第１補助インダクタおよび前記第２補助インダクタの接続点との間に接続される第３補助スイッチと、前記第１スイッチング素子、前記第２スイッチング素子、第３スイッチング素子、前記第４スイッチング素子、前記第１補助スイッチ、前記第２補助スイッチ、及び前記第３補助スイッチのオンオフを制御する制御装置と、前記ブリッジ回路に接続される一次巻線と、前記一次巻線に電磁結合される二次巻線とを含み、前記第１交流電圧を第２交流電圧に変換するトランスと、前記二次巻線に一端が接続される二次側インダクタと、前記二次側インダクタの他端に接続され、前記第２交流電圧を整流して整流電圧を生成する整流回路と、前記整流回路に接続され、前記整流電圧を平滑化する平滑回路と、前記平滑回路からの出力電圧および出力電流の少なくとも一方に基づく検出値を取得する出力検出回路と、を備える。前記制御装置は、例えば、前記出力検出回路の前記検出値が所定の設定値以下の場合、前記第１スイッチング素子および前記第２スイッチング素子がオフ状態の間、前記第１補助スイッチまたは第３補助スイッチをオン状態にさせ、前記第１スイッチング素子または前記第２スイッチング素子がオン状態の間、前記第１補助スイッチおよび第３補助スイッチをオフ状態にさせ、前記第３スイッチング素子および前記第４スイッチング素子がオフ状態の間、前記第２補助スイッチまたは第３補助スイッチをオン状態にさせ、前記第３スイッチング素子または前記第４スイッチング素子がオン状態の間、前記第２補助スイッチおよび第３補助スイッチをオフ状態にさせる。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第１補助スイッチ、前記第２補助スイッチ、前記第３補助スイッチの少なくとも１つをオフ状態に維持させる。

なお、本開示において「制御装置は、期間Ａの間に、状態Ｂにさせる」とは、制御装置が期間Ａの間の少なくとも一部において状態Ｂにさせる態様、および、制御装置が期間Ａを包含する期間において状態Ｂにさせるものをも含む。

以下、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、波形、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

「上」や「下」といった方向を表す用語は、単に、説明の明瞭化を目的とする。したがって、これらの用語は、限定的に解釈されるべきものではない。なお、以下の全ての図において、同一又は相当部分には、同一の符号が付され、重複する説明は省略される場合がある。

（実施の形態１）
［電力変換装置１００の構成］
図１は、実施の形態１に係る電力変換装置１００の構成の一例を示す図である。電力変換装置１００は、スイッチング電源装置１０、出力電圧検出回路１１、出力電流検出回路１２、制御装置２０を備える。スイッチング電源装置１０は、位相シフト方式の絶縁型ＤＣ−ＤＣコンバータである。スイッチング電源装置１０は、フルブリッジ回路、第１補助インダクタＬ１、第２補助インダクタＬ２、第３インダクタＬ３、第４インダクタＬ４、第６キャパシタＣ６、第７キャパシタＣ７、第５補助スイッチＳ５、第６補助スイッチＳ６、第７補助スイッチＳ７、第８補助スイッチＳ８、トランスＴ、整流回路、平滑回路、出力抵抗Ｒ１を含む。

フルブリッジ回路は、直流電源Ｅから供給される直流電圧を交流電圧に変換するインバータである。フルブリッジ回路は、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第３スイッチング素子Ｓ３及び第４スイッチング素子Ｓ４を含み、それらはフルブリッジ接続されている。具体的には、フルブリッジ回路は、上側に第１スイッチング素子Ｓ１及び下側に第２スイッチング素子Ｓ２を含む第１アームと、上側に第３スイッチング素子Ｓ３及び下側に第４スイッチング素子Ｓ４を含む第２アームで構成される。第１アームと第２アームが並列接続される。

図１に示される例において、フルブリッジ回路は、第１スイッチング素子Ｓ１に並列に接続される第１キャパシタＣ１と、第２スイッチング素子Ｓ２に並列に接続される第２キャパシタＣ２と、第３スイッチング素子Ｓ３に並列に接続される第３キャパシタＣ３と、第４スイッチング素子Ｓ４に並列に接続される第４キャパシタＣ４とを含む。図１に示される例において、フルブリッジ回路は、第１スイッチング素子Ｓ１に並列に接続される第１ダイオードＤ１と、第２スイッチング素子Ｓ２に並列に接続される第２ダイオードＤ２と、第３スイッチング素子Ｓ３に並列に接続される第３ダイオードＤ３と、第４スイッチング素子Ｓ４に並列に接続される第４ダイオードＤ４とを含む。

第１ダイオードＤ１〜第４ダイオードＤ４は、第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４に対して、それぞれ逆バイアスに接続される。第１キャパシタＣ１〜第４キャパシタＣ４は、例えば、ロスレススナバキャパシタである。第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４は、例えばＭＯＳＦＥＴやＩＧＢＴ等の半導体スイッチング素子である。

図１に示される例では、第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４は、ｎチャンネル型のＩＧＢＴである。この場合、第１スイッチング素子Ｓ１のコレクタ端子が直流電源Ｅの高電位側基準線に接続される。第１スイッチング素子Ｓ１のエミッタ端子が第２スイッチング素子Ｓ２のコレクタ端子に接続される。第２スイッチング素子Ｓ２のエミッタ端子は直流電源Ｅの低電位側基準線に接続される。第３スイッチング素子Ｓ３のコレクタ端子が直流電源Ｅの高電位側基準線に接続される。第３スイッチング素子Ｓ３のエミッタ端子が第４スイッチング素子Ｓ４のコレクタ端子に接続される。第４スイッチング素子Ｓ４のエミッタ端子は直流電源Ｅの低電位側基準線に接続される。なお、第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４がＭＯＳＦＥＴである場合、エミッタをソースに、コレクタをドレインにそれぞれ読み替えればよい。

図１に示される一次側回路は、部分共振型のフルブリッジ回路である。部分共振型のフルブリッジ回路は、第１アームのデッドタイム及び第２アームのデッドタイムにのみ共振動作を利用して転流し、その他の期間では非共振で動作する。「第１アームのデッドタイム」とは、第１スイッチング素子Ｓ１及び第２スイッチング素子Ｓ２の両方がオフ状態である期間を意味する。「第２アームのデッドタイム」とは、第３スイッチング素子Ｓ３及び第４スイッチング素子Ｓ４の両方がオフ状態である期間を意味する。図１に示される一次側回路は、共振ポール型の構成を有する。直列接続された第６キャパシタＣ６及び第７キャパシタＣ７は直流電源Ｅに並列接続され、直流電源Ｅを分圧する。図１の例において、第６キャパシタＣ６に分圧された電圧、及び第７キャパシタＣ７に分圧された電圧は、それぞれ直流電源Ｅの中間電圧に相当する。第６キャパシタＣ６及び第７キャパシタＣ７は、直流電源Ｅの高電位側基準線、直流電源Ｅの低電位側基準線、および直流電源Ｅの中間電位線の電位を平滑化する。

なお、第６キャパシタＣ６は、本開示における「第１電圧源キャパシタ」の一例である。第７キャパシタＣ７は、本開示における「第２電圧源キャパシタ」の一例である。第６キャパシタＣ６と第７キャパシタＣ７の特性は同じであってもよく、異なっていてもよい。すなわち、第６キャパシタＣ６と第７キャパシタＣ７との間の中間ノードが供給する電圧は、直流電源Ｅの半分であってもよく、それ以外であってもよい。

第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２の間のノードは、第１ノードＮａと呼ばれる。第３スイッチング素子Ｓ３と第４スイッチング素子Ｓ４の間のノードは、第２ノードＮｂと呼ばれる。第６キャパシタＣ６と第７キャパシタＣ７の間のノードは、中間ノードＮｃと呼ばれる。

中間ノードＮｃと第１ノードＮａとの間に第１補助インダクタＬ１が接続される。中間ノードＮｃと第２ノードＮｂとの間に第２補助インダクタＬ２が接続される。

中間ノードＮｃと第１補助インダクタＬ１の一端との間に、第５補助スイッチＳ５が接続される。具体的には、第５補助スイッチＳ５のエミッタ端子が中間ノードＮｃに接続され、第５補助スイッチＳ５のコレクタ端子が第１補助インダクタＬ１の一端に接続される。第１補助インダクタＬ１の他端と第１ノードＮａとの間に、第６補助スイッチＳ６が接続される。具体的には、第６補助スイッチＳ６のエミッタ端子が第１ノードＮａに接続され、第６補助スイッチＳ６のコレクタ端子が第１補助インダクタＬ１の他端に接続される。第１補助インダクタＬ１を介して直列接続された第５補助スイッチＳ５及び第６補助スイッチＳ６は、双方向スイッチとして機能する。

中間ノードＮｃと第２補助インダクタＬ２の一端との間に、第７補助スイッチＳ７が接続される。具体的には、第７補助スイッチＳ７のエミッタ端子が中間ノードＮｃに接続され、第７補助スイッチＳ７のコレクタ端子が第２補助インダクタＬ２の一端に接続される。第２補助インダクタＬ２の他端と第２ノードＮｂとの間に、第８補助スイッチＳ８が接続される。具体的には、第８補助スイッチＳ８のエミッタ端子が第２ノードＮｂに接続され、第８補助スイッチＳ８のコレクタ端子が第２補助インダクタＬ２の他端に接続される。第２補助インダクタＬ２を介して直列接続された第７補助スイッチＳ７及び第８補助スイッチＳ８は、双方向スイッチとして機能する。

第５ダイオードＤ５は第５補助スイッチＳ５に逆バイアスで接続される。第６ダイオードＤ６は第６補助スイッチＳ６に逆バイアスで接続される。第７ダイオードＤ７は第７補助スイッチＳ７に逆バイアスで接続される。第８ダイオードＤ８は第８補助スイッチＳ８に逆バイアスで接続される。

各補助スイッチＳ５〜Ｓ８は、例えば、ＭＯＳＦＥＴやＩＧＢＴ等の半導体スイッチング素子であってもよい。図１に示される例において、各補助スイッチＳ５〜Ｓ８は、ｎチャンネル型のＩＧＢＴである。

第６補助スイッチＳ６は、本開示における「第１補助スイッチ」の一例である。第８補助スイッチＳ８は、本開示における「第２補助スイッチ」の一例である。第５補助スイッチＳ５は、本開示における「第３補助スイッチ」の一例である。第７補助スイッチＳ７は、本開示における「第４補助スイッチ」の一例である。

トランスＴは、一次巻線Ｎ１及び二次巻線Ｎ２を含む高周波トランスである。一次巻線Ｎ１と二次巻線Ｎ２とは電磁誘導により結合される。トランスＴは一次側と二次側とを絶縁する。トランスＴは、一次巻線Ｎ１と二次巻線Ｎ２の巻線比に応じて、一次巻線Ｎ１から入力される第１交流電圧を、二次巻線Ｎ２へ出力される第２交流電圧に変圧する。一次巻線Ｎ１の両端は、上記フルブリッジ回路の両出力端に接続される。具体的には、一次巻線Ｎ１の両端は、第１ノードＮａと第２ノードＮｂとの間に接続される。

第３インダクタＬ３及び第４インダクタＬ４は、トランスＴの二次巻線Ｎ２と整流回路の間の電流経路に接続される。第３インダクタＬ３及び第４インダクタＬ４は、第３コイルＬ３及び第４コイルＬ４であってもよい。第３インダクタＬ３及び第４インダクタＬ４は、二次巻線Ｎ２の漏れインダクタンスであってもよい。

整流回路は、二次巻線Ｎ２から入力される第２交流電圧を整流し、整流電圧を生成する。整流回路は、第９ダイオードＤ９、第１０ダイオードＤ１０、第１１ダイオードＤ１１、第１２ダイオードＤ１２を含み、それらはフルブリッジ接続されている。

平滑回路は、整流電圧を平滑化し、出力電圧を生成する。図１の平滑回路は、第５インダクタＬ５及び第５キャパシタＣ５を含むＬＣフィルタで構成されている。第５インダクタＬ５は、例えば、第５コイルＬ５である。なお、図１に示される平滑回路は一例であり、これに限定されない。平滑回路は、例えば、第５インダクタＬ５を有していなくてもよい。

出力抵抗Ｒ１は、平滑回路から負荷３０に供給される電流の値を検出するための電流検出素子である。なお、出力抵抗Ｒ１の代わりにホール素子が用いられてもよい。

出力電圧検出回路１１は、スイッチング電源装置１０から負荷３０に出力される出力電圧を検出する。出力電圧検出回路１１は、例えば、誤差増幅回路であってもよい。誤差増幅回路は、オペアンプとパッシブ素子とを含んでもよい。出力電圧検出回路１１は、検出結果を制御装置２０に出力する。

なお、出力電圧検出回路１１は、本開示における「出力検出回路」の一例である。

出力電流検出回路１２は、スイッチング電源装置１０から負荷３０に出力される出力電流を検出する。出力電流検出回路１２は、例えば、出力抵抗Ｒ１の両端電圧を入力とする誤差増幅回路であってもよい。出力電流検出回路１２は、検出結果を制御装置２０に出力する。

なお、出力電流検出回路１２は、本開示における「出力検出回路」の一例である。

制御装置２０は、第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４及び第５補助スイッチＳ５〜第８補助スイッチＳ８のオン／オフを制御する。言い換えると、スイッチング電源装置１０は、制御装置２０によって駆動される。制御装置２０は、例えば、出力電圧検出回路１１から供給される出力電圧および／または出力電流検出回路１２から供給される出力電流に応じて、第１アームのスイッチング動作の位相と第２アームのスイッチング動作の位相との位相差を制御する。制御装置２０は、この制御を位相シフトＰＷＭ（Pulse Width Modulation）方式で実行する。例えば、制御装置２０は、出力電圧検出回路１１からフィードバックされた出力電圧と、予め設定された目標電圧を比較する。制御装置２０は、出力電圧が目標電圧よりも小さい場合に位相差を小さくし、出力電圧が目標電圧よりも大きい場合に位相差を大きくする。この制御によれば、位相差が大きくなるほど一次側から二次側に供給される電力が小さくなる。なお、制御装置は、スイッチング電源装置１０を、定電流駆動または定電力駆動してもよい。

図２は、制御装置２０の構成例を示す。制御装置２０は、ＣＰＵ２１及び駆動回路２２を備える。図１のスイッチング電源装置１０において、第１スイッチング素子Ｓ１のエミッタ端子と第６補助スイッチＳ６のエミッタ端子とは、等電位である。第３スイッチング素子Ｓ３のエミッタ端子と第８補助スイッチＳ８のエミッタ端子とは、等電位である。第５補助スイッチＳ５のエミッタ端子と第７補助スイッチＳ７のエミッタ端子とは、等電位である。第２スイッチング素子Ｓ２のエミッタ端子と第４スイッチング素子Ｓ４のエミッタ端子とは、等電位である。このとき、駆動回路は、例えば、ハイレベルの電圧とローレベルの電圧とから構成される一対の駆動電圧を、４対生成すれば足りる。言い換えると、複数のスイッチ間のエミッタ電位が共通化されることにより、電源電圧を生成するための回路が共通化されうる。これにより、回路規模の低減、コスト削減が実現されうる。

外部電源からの電力が、ＣＰＵ２１及び駆動回路２２に供給される。外部電源は、例えば、商用電源または蓄電池であってもよい。ＣＰＵ２１は、出力電圧検出回路１１から供給される出力電圧および／または出力電流検出回路１２から供給される出力電流に応じて、第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４、及び第５補助スイッチＳ５〜第８補助スイッチＳ８の各制御信号を生成し、駆動回路２２に出力する。各制御信号は、例えばデジタル信号である。

以下、駆動回路の具体例を説明する。駆動回路２２は、第１駆動部と、第２駆動部と、第３駆動部と、第４駆動部とを備える。ただし、各駆動部は、回路上にまとまって形成されていなくてもよい。

第１駆動部は、第１ハイサイドＤＣ−ＤＣコンバータ２４１、第１ローサイドＤＣ−ＤＣコンバータ２５１、第１ゲートバッファ２３１、第２ゲートバッファ２３６、第１制御ロジック回路２６１、第２制御ロジック回路２６６、第１フォトカプラ２７１、第２フォトカプラ２７６を備える。第１駆動部は、第１スイッチング素子Ｓ１及び第６補助スイッチＳ６を駆動する。

第１制御ロジック回路２６１は、入力された制御信号に応じて、駆動信号を生成する。第１フォトカプラ２７１は、第１制御ロジック回路２６１と第１ゲートバッファ２３１とが絶縁された状態で、駆動信号を第１制御ロジック回路２６１から第１ゲートバッファ２３１に伝送する。第１ゲートバッファ２３１は、入力された駆動信号に応じて第１スイッチング素子Ｓ１を駆動する。第１ゲートバッファ２３１の出力端子は、電流制限素子（図示せず）を介して、第１スイッチング素子Ｓ１のゲート端子に接続される。電流制限素子は、例えばゲート抵抗である。第１ゲートバッファ２３１は、例えば、ｐチャンネルＭＯＳＦＥＴとｎチャンネルＭＯＳＦＥＴとが直列に接続されたインバータである。

第２制御ロジック回路２６６は、入力された制御信号に応じて、駆動信号を生成する。第２フォトカプラ２７６は、第２制御ロジック回路２６６と第２ゲートバッファ２３６とが絶縁された状態で、駆動信号を第２制御ロジック回路２６６から第２ゲートバッファ２３６に伝送する。第２ゲートバッファ２３６は、入力された駆動信号に応じて第６補助スイッチＳ６を駆動する。第２ゲートバッファ２３６の出力端子は、電流制限素子（図示せず）を介して、第６補助スイッチＳ６のゲート端子に接続される。電流制限素子は、例えばゲート抵抗である。第２ゲートバッファ２３６は、例えば、ｐチャンネルＭＯＳＦＥＴとｎチャンネルＭＯＳＦＥＴとが直列に接続されたインバータである。

第１ハイサイドＤＣ−ＤＣコンバータ２４１は、外部電源からハイサイド電源電位を生成する。第１ローサイドＤＣ−ＤＣコンバータ２５１は、外部電源からローサイド電源電位を生成する。第１ハイサイドＤＣ−ＤＣコンバータ２４１及び第１ローサイドＤＣ−ＤＣコンバータ２５１は、例えば、降圧チョッパであってもよい。例えば、第１ゲートバッファ２３１がインバータであるとき、ハイサイド電源電位はｐチャンネルＭＯＳＦＥＴのソース端子に印加され、ローサイド電源電位はｎチャンネルＭＯＳＦＥＴのソース端子に印加される。

第１ハイサイドＤＣ−ＤＣコンバータ２４１は、基準電位に対して＋１５Ｖの電位を生成し、これを第１ゲートバッファ２３１および第２ゲートバッファ２３６に供給する。第１ローサイドＤＣ−ＤＣコンバータ２５１は、基準電位に対して−５Ｖの電位を生成し、これを第１ゲートバッファ２３１および第２ゲートバッファ２３６に供給する。すなわち、第１ゲートバッファ２３１および第２ゲートバッファ２３６は、２０Ｖの電源電圧で制御される。第１ゲートバッファ２３１は、第１スイッチング素子Ｓ１に、エミッタ電位を基準として＋１５Ｖのゲート電位を印加する。第２ゲートバッファ２３６は、第６補助スイッチＳ６に、エミッタ電位を基準として‐５Ｖのゲート電位を印加する。ただし、電源電圧、ゲート電位の値は、これに限定されない。

第２駆動部は、第２ハイサイドＤＣ−ＤＣコンバータ２４２、第２ローサイドＤＣ−ＤＣコンバータ２５２、第３ゲートバッファ２３３、第４ゲートバッファ２３８、第３制御ロジック回路２６３、第４制御ロジック回路２６８、第３フォトカプラ２７３、第４フォトカプラ２７８を備える。第２駆動部は、第３スイッチング素子Ｓ３及び第８補助スイッチＳ８を駆動する。第２駆動部の各構成は、例えば、第１駆動部と同様に説明されうる。

第３駆動部は、第３ハイサイドＤＣ−ＤＣコンバータ２４３、第３ローサイドＤＣ−ＤＣコンバータ２５３、第５ゲートバッファ２３５、第６ゲートバッファ２３７、第５制御ロジック回路２６５、第６制御ロジック回路２６７、第５フォトカプラ２７５、第６フォトカプラ２７７を備える。第３駆動部は、第５補助スイッチＳ５及び第７補助スイッチＳ７を駆動する。第３駆動部の各構成は、例えば、第１駆動部と同様に説明されうる。

第４駆動部は、第４ハイサイドＤＣ−ＤＣコンバータ２４４、第４ローサイドＤＣ−ＤＣコンバータ２５４、第７ゲートバッファ２３２、第８ゲートバッファ２３４、第７制御ロジック回路２６２、第８制御ロジック回路２６４、第７フォトカプラ２７２、第８フォトカプラ２７４を備える。第４駆動部は、第２スイッチング素子Ｓ２及び第４スイッチング素子Ｓ４を駆動する。第４駆動部の各構成は、例えば、第１駆動部と同様に説明されうる。

電源スイッチング装置１０を構成する各スイッチング素子が、図１に示される接続関係を有することにより、駆動回路２２の構成が簡素化されうる。複数のスイッチング素子のエミッタ端子同士が接続されることにより、例えば、ハイサイドＤＣ−ＤＣコンバータ及びローサイドＤＣ−ＤＣコンバータの数を減らすことができる。図２に示される例において、駆動回路は、４個のハイサイドＤＣ−ＤＣコンバータ、４個のローサイドＤＣ−ＤＣコンバータ、８個のゲートバッファ、８個の制御ロジック回路、８個のフォトカプラから構成される。

［スイッチング電源装置１０の駆動方法］
スイッチング電源装置１０の駆動方法、すなわち、制御装置２０の動作方法について例示的に説明する。

スイッチング電源装置１０は部分共振型のフルブリッジ回路を有するため、制御装置２０は、フルブリッジ回路の第１アームのデッドタイム中、および第２アームのデッドタイム中にのみ、共振動作を許す。

制御装置２０は、第１スイッチング素子Ｓ１または第２スイッチング素子Ｓ２がオン状態である期間に、第５補助スイッチＳ５及び第６補助スイッチＳ６の両方をオフ状態にさせる。制御装置２０は、第３スイッチング素子Ｓ３または第４スイッチング素子Ｓ４がオン状態である期間に、第７補助スイッチＳ７及び第８補助スイッチＳ８の両方をオフ状態にさせる。これにより、第１補助インダクタＬ１または第２補助インダクタＬ２に不要な電流が流れなくなり、損失が低減されうる。

制御装置２０は、例えば、スイッチング電源装置１０の出力電圧および出力電流の少なくとも一方にもとづく検出値を取得し、これを設定値と比較する。制御装置２０は、その結果に応じて、第５補助スイッチＳ５〜第８補助スイッチＳ８をオン／オフ動作するか否かを決定する。

制御装置２０は、検出値が設定値を超える場合、第５補助スイッチＳ５〜第８補助スイッチＳ８は、オフ状態に維持される。すなわち、第５補助スイッチＳ５〜第８補助スイッチＳ８のオン／オフ動作は無効化され、第１補助インダクタＬ１および第２補助インダクタＬ２による共振電流の発生が阻止される。

制御装置２０は、検出値が設定値以下である場合、第１アームのデッドタイム中に第５補助スイッチＳ５または第６補助スイッチＳ６をオン状態にさせる。具体的には、制御装置２０は、第１アームのデッドタイムが到来する度に、第５補助スイッチＳ５または第６補助スイッチＳ６を交互にターンオンさせる。第５補助スイッチＳ５がオン状態で第６補助スイッチＳ６がオフ状態のとき、第２キャパシタＣ２が放電され、第１キャパシタＣ１が充電される。すなわち、第２キャパシタＣ２に蓄積された電荷が、第１キャパシタＣ１に転流される。第６補助スイッチＳ６がオン状態で第５補助スイッチＳ５がオフ状態のとき、第１キャパシタＣ１が放電され、第２キャパシタＣ２が充電される。すなわち、第１キャパシタＣ１に蓄積された電荷が、第２キャパシタＣ２に転流される。これらの充放電動作によって、放電されたキャパシタに並列接続されているスイッチング素子が、ゼロ電圧スイッチングされうる。

制御装置２０は、検出値が設定値以下である場合、第２アームのデッドタイム中に第７補助スイッチＳ７または第８補助スイッチＳ８をオン状態にさせる。具体的には、制御装置２０は、第２アームのデッドタイムが到来する度に、第７補助スイッチＳ７または第８補助スイッチＳ８を交互にターンオンさせる。第７補助スイッチＳ７がオン状態で第８補助スイッチＳ８がオフ状態のとき、第４キャパシタＣ４が放電され、第３キャパシタＣ３が充電される。すなわち、第４キャパシタＣ４に蓄積された電荷が、第３キャパシタＣ３に転流される。第８補助スイッチＳ８がオン状態で第７補助スイッチＳ７がオフ状態のとき、第３キャパシタＣ３が放電され、第４キャパシタＣ４が充電される。すなわち、第３キャパシタＣ３に蓄積された電荷が、第４キャパシタＣ４に転流される。これらの充放電動作によって、放電されたキャパシタに並列接続されているスイッチング素子が、ゼロ電圧スイッチングされうる。

第１キャパシタＣ１〜第４キャパシタＣ４の充放電によって生じる電流量は、ＬＣ共振周波数、第１補助インダクタＬ１または第２補助インダクタＬ２に印加される直流電圧、並びに第５補助スイッチＳ５〜第８補助スイッチＳ８のオン時間Δｔによって決定される。実施の形態１において、ＬＣの定数、直流電圧、及びオン時間Δｔは、全て固定値である。したがって、第１補助インダクタＬ１または第２補助インダクタＬ２から第１キャパシタＣ１〜第４キャパシタＣ４に供給可能な電流量は、スイッチング電源装置１０の出力電圧および出力電流の状態に関わらず一定である。また、ＬＣの定数、直流電圧、及びオン時間Δｔが固定されるため、共振電流の波形が安定化され、部品バラツキの影響を少なくできる。

図１に示される例において、第３インダクタＬ３及び第４インダクタＬ４も、第１アーム又は第２アームのデッドタイム中に共振電流を発生させる。この共振電流によっても、第１キャパシタＣ１〜第４キャパシタＣ４の充放電動作が行われる。第３インダクタＬ３又は第４インダクタＬ４から第１キャパシタＣ１〜第４キャパシタＣ４に供給される電流量は、スイッチング電源装置１０の出力電流（すなわち、負荷状態）によって変化する。

制御装置２０は、スイッチング電源装置１０からの出力電圧および出力電流の少なくとも一方に応じて、第１補助インダクタＬ１および第２補助インダクタＬ２を利用して共振電流を発生させるか否かが選択される。例えば、制御装置２０は、出力電流が設定値より大きい場合に、第５補助スイッチＳ５〜第８補助スイッチＳ８をオフ状態に維持し、スイッチング電源装置１０の出力電流が設定値以下の場合に、第５補助スイッチＳ５〜第８補助スイッチＳ８のオン／オフ動作を有効にする。前者が重負荷の場合に相当し、後者が軽負荷の場合に相当する。

第５補助スイッチＳ５〜第８補助スイッチＳ８がオフ状態に維持される場合、第３インダクタＬ３及び第４インダクタＬ４のみから、第１キャパシタＣ１〜第４キャパシタＣ４に共振電流が供給される。このとき、スイッチング電源装置１０は、第３インダクタＬ３及び第４インダクタＬ４が発生させる電流を用いて、ソフトスイッチングを実現しうる。あるいは、ソフトスイッチングが完全に実現されない場合であっても、スイッチング損失が効果的に低減されうる。

例えば、スイッチング電源装置１０の出力電流が小さい場合、第３インダクタＬ３及び第４インダクタＬ４からの電流供給のみではソフトスイッチングが実現できない場合がある。このような場合に、制御装置２０は、第５補助スイッチＳ５〜第８補助スイッチＳ８のオン／オフ動作を有効にする。これにより、第３インダクタＬ３及び第４インダクタＬ４からだけでなく、第１補助インダクタＬ１または第２補助インダクタＬ２からも、第１キャパシタＣ１〜第４キャパシタＣ４に共振電流が供給される。すなわち、第１補助インダクタＬ１または第２補助インダクタＬ２からの共振電流により、第１キャパシタＣ１〜第４キャパシタＣ４に供給される電流量が増加する。これにより、例えば、スイッチング電源装置１０の出力電流が大きい場合であっても、ソフトスイッチングが実現されうる。あるいは、ソフトスイッチングが完全に実現されない場合であっても、スイッチング損失が効果的に低減されうる。

スイッチング電源装置１０の出力電圧、出力電流、または出力電力の大小関係を判定するための設定値は、設計者による実験またはシミュレーションに基づき予め導出した値であってもよい。

図３は、図１のスイッチング電源装置１０の動作例を示すタイミングチャートを示す。図３（ａ）は軽負荷時のタイミングチャートを示し、図３（ｂ）は重負荷時のタイミングチャートを示している。負荷３０の軽重は、出力電圧及び出力電流の少なくとも一方により判断されうる。例えば、スイッチング電源装置１０の出力電圧および出力電流の少なくとも一方にもとづく検出値が所定の設定値以下の状態は、軽負荷に区分され、検出値が設定値を超える状態は、重負荷に区分される。

図３（ａ）に示される例では、軽負荷時において、第５補助スイッチＳ５〜第８補助スイッチＳ８のオンオフ動作は有効である。具体的には、第１スイッチング素子Ｓ１がターンオフしてから、第２スイッチング素子Ｓ２がターンオンするまでの間、第６補助スイッチＳ６がオン状態となる。第２スイッチング素子Ｓ２がターンオフしてから、第１スイッチング素子Ｓ１がターンオンするまでの間、第５補助スイッチＳ５がオン状態となる。第４スイッチング素子Ｓ４がターンオフしてから、第３スイッチング素子Ｓ３がターンオンするまでの間、第７補助スイッチＳ７がオン状態となる。第３スイッチング素子Ｓ３がターンオフしてから、第４スイッチング素子Ｓ４がターンオンするまでの間、第８補助スイッチＳ８がオン状態となる。この動作例において、第５補助スイッチＳ５〜第８補助スイッチＳ８の、それぞれのオン期間Δｔは固定である。

図３（ｂ）に示される例では、重負荷時において、第１アームのデッドタイムにおける第５補助スイッチＳ５及び第６補助スイッチＳ６のオンオフ動作が無効であり、第２アームのデッドタイムにおける第７補助スイッチＳ７及び第８補助スイッチＳ８のオンオフ動作が有効である。あるいは、第２アームのデッドタイムにおいても第７補助スイッチＳ７及び第８補助スイッチＳ８のオンオフ動作が無効であってもよい。あるいは、第１アームのデッドタイムにおける第５補助スイッチＳ５及び第６補助スイッチＳ６のオンオフ動作が有効であり、第２アームのデッドタイムにおける第７補助スイッチＳ７及び第８補助スイッチＳ８のオンオフ動作が無効であってもよい。これらのうち、いずれが選択されるかは、出力電圧および出力電流の少なくとも一方に基づいて決定されてもよい。

図４は、ゼロ電圧スイッチング（ＺＶＳ）を説明するための図である。図４（ａ）はＺＶＳが成立している場合のタイミングチャートの一例を示す。図４（ｂ）及び図４（ｃ）は、ＺＶＳが不成立の場合のタイミングチャートの一例を示す。

第１スイッチング素子Ｓ１においてＺＶＳが成立する場合について説明する。第１スイッチング素子Ｓ１のゲート端子にオン信号が印加される前に、補助インダクタ及び第１キャパシタＣ１を流れる共振電流により、第１キャパシタＣ１の電荷が全て放電される。これにより、第１スイッチング素子Ｓ１のコレクタ−エミッタ間の電圧がゼロになる。この状態で、第１スイッチング素子Ｓ１がターンオンされると、ＺＶＳが実現される。この場合、図４（ａ）に示されるように、スイッチング損失もサージ電圧も発生しない。

第３スイッチング素子Ｓ３においてＺＶＳが成立しない場合について説明する。第３スイッチング素子Ｓ３のゲート端子にオン信号が印加される前に、第３キャパシタＣ３の電荷の一部が放電されないことがある。この状態で、第３スイッチング素子Ｓ３がターンオンされると、ＺＶＳが実現されず、スイッチング損失およびサージ電圧が発生する。第３スイッチング素子Ｓ３がターンオンする直前における第３スイッチング素子Ｓ３のコレクタ‐エミッタ間の電圧が０に近いほど、スイッチング損失およびサージ電圧が小さくなる。図４（ｂ）は、補助インダクタの利用によって、スイッチング損失およびサージ電圧が効果的に低減されている例を示している。

実施の形態１の電力変換装置によれば、共振電流が不足する場合に、補助インダクタによる共振電流が、各キャパシタに安定的に供給される。これにより、スイッチング損失およびサージ電圧がゼロになる、あるいは効果的に低減されうる。一方、共振電流が過剰な場合には、補助インダクタと各キャパシタとの間の補助スイッチをオフにすることにより、不要な共振電流の供給が停止される。これにより、共振電流が補助インダクタを流れることによって発生する損失が、安定的に低減されうる。

（実施の形態２）
［電力変換装置１００ｘの構成］
図５は、実施の形態２に係る電力変換装置１００ｘの構成の一例を示す。以下、実施の形態２に係る電力変換装置１００ｘと、実施の形態１に係る電力変換装置１００との相違点が説明される。両者の間で重複する説明は適宜省略される。

図５に示される第５補助スイッチＳ５は、図１に示される第５補助スイッチＳ５と第７補助スイッチＳ７との機能を共有する。図５に示される例において、第５補助スイッチＳ５は、中間ノードＮｃと、第１補助インダクタＬ１及び第２補助インダクタＬ２が接続される共通端子との間に接続される。具体的には第５補助スイッチＳ５のエミッタ端子が中間ノードＮｃに接続され、第５補助スイッチＳ５のコレクタ端子が第１補助インダクタＬ１の一端及び第２補助インダクタＬ２の一端に共通接続される。

図６は、制御装置２０ｘの構成例を示す。図６に示される制御装置２０ｘは、図２に示される制御装置２０と比べて、第６ゲートバッファ２３７、第６制御ロジック回路２６７、第６フォトカプラ２７７を備えない点で異なる。中間ノードＮｃに接続される補助スイッチが、第５補助スイッチＳ５として共通化されることにより、図２に示される制御装置２０に比べて、さらなる回路規模の低減が実現されうる。

［スイッチング電源装置１０ｘの駆動方法］
スイッチング電源装置１０ｘの駆動方法、すなわち、制御装置２０ｘの動作方法について例示的に説明する。

制御装置２０ｘは、第１スイッチング素子Ｓ１または第２スイッチング素子Ｓ２がオン状態である期間に、第５補助スイッチＳ５及び第６補助スイッチＳ６の両方をオフ状態にさせる。制御装置２０ｘは、第３スイッチング素子Ｓ３または第４スイッチング素子Ｓ４がオン状態である期間に、第５補助スイッチＳ５及び第８補助スイッチＳ８の両方をオフ状態にさせる。これにより、第１補助インダクタＬ１または第２補助インダクタＬ２に不要な電流が流れなくなり、損失が低減されうる。

制御装置２０ｘは、例えば、スイッチング電源装置１０ｘの出力電圧および出力電流の少なくとも一方にもとづく検出値を取得し、これを設定値と比較する。制御装置２０ｘは、その結果に応じて、第５補助スイッチＳ５、第６補助スイッチＳ６、及び第８補助スイッチＳ８をオン／オフ動作するか否かを決定する。

制御装置２０は、検出値が設定値を超える場合、第５補助スイッチＳ５、第６補助スイッチＳ６、及び第８補助スイッチＳ８は、オフ状態に維持される。すなわち、第５補助スイッチＳ５、第６補助スイッチＳ６、及び第８補助スイッチＳ８のオン／オフ動作は無効化され、第１補助インダクタＬ１および第２補助インダクタＬ２による共振電流の発生が阻止される。

制御装置２０ｘは、検出値が設定値以下である場合、第１アームのデッドタイム中に第５補助スイッチＳ５または第６補助スイッチＳ６をオン状態にさせる。具体的には、制御装置２０ｘは、第１アームのデッドタイムが到来する度に第５補助スイッチＳ５または第６補助スイッチＳ６を交互にターンオンさせる。

制御装置２０ｘは、検出値が設定値以下である場合、第２アームのデッドタイム中に第５補助スイッチＳ５または第８補助スイッチＳ８をオン状態にさせる。具体的には、制御装置２０ｘは、第２アームのデッドタイムが到来する度に第５補助スイッチＳ５または第８補助スイッチＳ８を交互にターンオンさせる。

図７は、図５のスイッチング電源装置１０ｘの動作例を示すタイミングチャートである。図７（ａ）は軽負荷時のタイミングチャートを示し、図５（ｂ）は重負荷時のタイミングチャートを示している。

図７（ａ）に示される例では、軽負荷時において、第５補助スイッチＳ５、第６補助スイッチＳ６、及び第８補助スイッチＳ８のオンオフ動作は有効である。具体的には、第１スイッチング素子Ｓ１がターンオフしてから、第２スイッチング素子Ｓ２がターンオンするまでの間、第６補助スイッチＳ６がオン状態となる。第２スイッチング素子Ｓ２がターンオフしてから、第１スイッチング素子Ｓ１がターンオンするまでの間、第５補助スイッチＳ５がオン状態となる。第４スイッチング素子Ｓ４がターンオフしてから、第３スイッチング素子Ｓ３がターンオンするまでの間、第５補助スイッチＳ５がオン状態となる。第３スイッチング素子Ｓ３がターンオフしてから、第４スイッチング素子Ｓ４がターンオンするまでの間、第８補助スイッチＳ８がオン状態となる。第５補助スイッチＳ５〜第７補助スイッチＳ７の、それぞれのオン期間Δｔは固定である。

図７（ｂ）に示される例では、重負荷時において、第１アームのデッドタイムにおける第５補助スイッチＳ５及び第６補助スイッチＳ６のオンオフ動作が無効であり、第２アームのデッドタイムにおける第５補助スイッチＳ５及び第８補助スイッチＳ８のオンオフ動作が有効である。あるいは、第２アームのデッドタイムにおいても第５補助スイッチＳ５及び第８補助スイッチＳ８のオンオフ動作が無効であってもよい。あるいは、第１アームのデッドタイムにおける第５補助スイッチＳ５及び第６補助スイッチＳ６のオンオフ動作が有効であり、第２アームのデッドタイムにおける第５補助スイッチＳ５及び第８補助スイッチＳ８のオンオフ動作が無効であってもよい。これらのうち、いずれが選択されるかは、出力電圧および出力電流の少なくとも一方に基づいて決定されてもよい。

実施の形態２の電力変換装置によれば、共振電流が不足する場合に、補助インダクタによる共振電流を、各キャパシタに安定的に供給できる。これにより、スイッチング損失およびサージ電圧がゼロになる、あるいは効果的に低減されうる。一方、共振電流が過剰な場合には、補助インダクタと各キャパシタとの間の補助スイッチをオフにすることにより、不要な共振電流を停止できる。これにより、共振電流が補助インダクタを流れることによる損失が、安定的に低減されうる。

（実施の形態３）
図８は、実施の形態３に係る電力変換装置１００ｙの構成の一例を示す。電力変換装置１００ｙのスイッチング電源装置１０ｙは、二次側位相シフト方式によって駆動される。以下、実施の形態３に係る電力変換装置１００ｙと、実施の形態２に係る電力変換装置１００ｘとの相違点が説明される。両者の間で重複する説明は適宜省略される。

スイッチング電源装置１０ｙの整流回路は、トランスＴの二次巻線Ｎ２からの順方向電流を導通または遮断するための第９スイッチング素子Ｓ９、及び二次巻線Ｎ２からの逆方向電流を導通または遮断するための第１０スイッチング素子Ｓ１０をさらに備える。制御装置２０ｙは、一次側のスイッチング素子Ｓ１〜Ｓ４の位相を固定し、二次側のスイッチング素子Ｓ９，Ｓ１０の位相を可変とする。制御装置２０ｙは、出力電圧検出回路１１から供給される出力電圧および／または出力電流検出回路１２から供給される出力電流に応じて、一次側のスイッチング素子Ｓ１〜Ｓ４の位相に対する二次側のスイッチング素子Ｓ９、Ｓ１０の位相の位相差を制御する。

一次側のスイッチング素子Ｓ１〜Ｓ４の位相が固定されることにより、補助スイッチＳ５，Ｓ６及びＳ８の位相も固定される。これにより、一次側回路の駆動が安定化されうる。

なお、図１に示されるスイッチング電源装置１０の一次側回路と、図８に示されるスイッチング電源装置１０ｙの二次側回路とが組み合わされ、これが二次側位相シフト方式で駆動されてもよい。

（実施の形態４）
以上に説明した実施の形態１〜３に係る電力変換装置は、様々な用途に使用されうる。以下、実施の形態１〜３に係る電力変換装置が、蓄電システム、車両および充電器で使用される例を挙げる。その他、本開示の電力変換装置は、高効率な電力変換と絶縁性が要求される用途、例えばデータセンタの電源装置にも使用されうる。

図９は、実施の形態１〜３に係る電力変換装置を有する蓄電システム４００の構成例を示す。図９に示す蓄電システム４００は、太陽電池２００ａ、蓄電池２００ｂ、ＤＣ−ＤＣコンバータ１００ａ、ＤＣ−ＤＣコンバータ１００ｂ、インバータ３００ａを備える。蓄電池２００ｂは据置型の蓄電池であってもよいし、車載電池など可搬性のある蓄電池であってもよい。太陽電池２００ａは第１の直流電力を発電する。ＤＣ−ＤＣコンバータ１００ａは、第１の直流電力を第２の直流電力に変換する。インバータ３００ａは、第２の直流電力を交流電力に変換する。あるいは、ＤＣ−ＤＣコンバータ１００ｂは、第２の直流電力を、蓄電用の直流電力に変換し、蓄電池２００ｂに蓄積する。ＤＣ−ＤＣコンバータ１００ａ及びＤＣ−ＤＣコンバータ１００ｂの少なくとも一方は、実施の形態１〜３に係る電力変換装置を含む。

蓄電池２００ｂ及びＤＣ−ＤＣコンバータ１００ｂは、省略されてもよい。この場合、蓄電機能のない太陽光発電システムが実現される。太陽電池２００ａ及びＤＣ−ＤＣコンバータ１００ａが省略されてもよい。この場合、発電機能のない蓄電システムが実現される。

図１０は、実施の形態１〜３に係る電力変換装置を有する車両７００の構成例を示す。図１０に示す車両７００は、例えば、走行用のモータ６００を搭載するハイブリッドカー（ＨＶ）、プラグインハイブリッドカー（ＰＨＶ）または電気自動車（ＥＶ）である。モータ６００は、自走可能な高出力モータであってもよい、マイルドハイブリッドカーに搭載される走行アシストモータであってもよい。モータ６００は、例えば、交流同期モータである。

図１０に示す車両７００は、走行用電池２００ｃ、補機電池２００ｄ、ＤＣ−ＤＣコンバータ１００ｃ、双方向ＤＣ−ＤＣコンバータ１５０、インバータ３００ｂ、モータ６００を備える。走行用電池２００ｃは、例えば、リチウムイオン電池、ニッケル水素電池などの蓄電池である。力行時、双方向ＤＣ−ＤＣコンバータ１５０は、走行用電池２００ｃから供給される第１の直流電力を第２の直流電力に変換する。インバータ３００ｂは、第２の直流電力を交流電力に変換して、モータ６００に供給する。回生時、インバータ３００ｂは、減速エネルギーにもとづき発電された交流電力を第３の直流電力に変換する。双方向ＤＣ−ＤＣコンバータ１５０は、第３の直流電力を、電池用の直流電力に変換して走行用電池２００ｃに充電する。

補機電池２００ｄは、例えば、１２Ｖ出力の鉛電池である。マイルドハイブリッドカーにおいて、走行用電池２００ｃは、例えば、４８Ｖ出力に設計される。補機電池２００ｄが接続される１２Ｖ系統と、走行用電池２００ｃが接続される４８Ｖ系統とは、ＤＣ−ＤＣコンバータ１００ｃを介して接続される。ＤＣ−ＤＣコンバータ１００ｃは、補機電池２００ｄの電圧を、走行用電池２００ｃの電圧まで昇圧する。これにより、走行用電池２００ｃの容量が不足した場合、補機電池２００ｄからモータ６００に給電できる。ＤＣ−ＤＣコンバータ１００ｃは、走行用電池２００ｃの電圧を、補機電池２００ｄの電圧に降圧する。ＤＣ−ＤＣコンバータ１００ｃは、実施の形態１〜３に係る電力変換装置を含む。

図１１は、実施の形態１〜３に係る電力変換装置が使用される充電器８００の構成を示す図である。図１１に示す車両７００は、図１０に示す車両に対してプラグイン充電機能が追加されている。充電器８００は、整流回路８１０、ＰＦＣ回路８２０、ＤＣ−ＤＣコンバータ１００ｄを備える。整流回路８１０は、系統５００から供給される交流電圧を整流する。ＰＦＣ回路８２０は、整流された電力の力率を改善する。ＤＣ−ＤＣコンバータ１００ｄは、ＰＦＣ回路８２０からの入力電圧を充電電圧に変換する。ＤＣ−ＤＣコンバータ１００ｄは、実施の形態１〜３に係る電力変換装置を含む。充電器８００は、図１１に示されるように車両外に設置される充電器であってもよいし、車両７００内に搭載される車載充電器であってもよい。

以上説明したように、蓄電システム４００内、車両７００内、又は充電器８００内で使用されるＤＣ−ＤＣコンバータは、実施の形態１〜３に係る電力変換装置を備える。これにより、シンプル、低コスト、低損失の電源系が構築されうる。

以上、本開示を実施の形態をもとに説明した。本開示における各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは、当業者によって理解される。

例えば、スイッチング電源装置の一次側のインバータは、フルブリッジ型ではなく、ハーフブリッジ型であってもよい。スイッチング電源装置１０の二次側の整流回路は、ブリッジ型ではなく、センタ・タップ型であってもよい。

第１キャパシタＣ１〜第４キャパシタＣ４は、ロスレススナバキャパシタではなく、第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４のそれぞれの寄生容量であってもよい。第１ダイオードＤ１〜第４ダイオードＤ４は、第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４のそれぞれの寄生ダイオードであってもよい。

第５補助スイッチＳ５及び第６補助スイッチＳ６は、中間ノードＮｃと第１ノードＮａとの間に延びる電流経路に配置される限り、その他の接続配置であってもよい。図１２は、中間ノードＮｃと第１ノードＮａとの間における、第５補助スイッチＳ５、第６補助スイッチＳ６、第１補助インダクタＬ１の接続例を示す。このとき、実施の形態１に記載のスイッチング電源装置１００に比べて共通化される基準電位の数が減るものの、実施の形態１〜４に記載の電力変換装置と同様にスイッチング損失が安定的に低減されうる。さらに、図１２に示される第５補助スイッチＳ５と第６補助スイッチＳ６とは、１つの双方向スイッチング素子であってもよい。言い換えると、実施の形態１〜４に記載のスイッチング電源装置における第５補助スイッチＳ５及び第６補助スイッチＳ６の一方を省き、他方を双方向スイッチング素子としてもよい。この場合、上記説明において、第５補助スイッチＳ５のオンオフは、双方向スイッチング素子の第１ゲートのオンオフに読み替えられ、第６補助スイッチＳ６のオンオフは、双方向スイッチング素子の第２ゲートのオンオフに読み替えられる。第７補助スイッチＳ７及び第８補助スイッチＳ８についても同様に、双方向スイッチング素子に置き換えられうる。

なお、本開示において「双方向スイッチ」は、単一の双方向スイッチング素子であってもよいし、複数のスイッチング素子から構成された回路要素であってもよい。本開示において、「双方向スイッチのオン状態」とは、双方向スイッチをいずれかの方向に電流が流れる状態を意味し、「双方向スイッチのオフ状態」とは、双方向スイッチのいずれの方向にも電流が流れない状態を意味する。

本開示は、上記回路構成と同様に、本開示の特徴的な機能を実現できる回路も含む。例えば、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列または並列に、スイッチング素子（トランジスタ）、抵抗素子、または容量素子等の素子を接続したものも本開示に含まれる。言い換えれば、本開示における「接続される」は、２つの端子（ノード）が直接接続される場合に限定されるものではなく、同様の機能が実現できる範囲において、当該２つの端子（ノード）が、素子を介して接続される場合が含まれる。

本開示に係る電力変換装置は、蓄電システム、車両などで使用されるＤＣ−ＤＣコンバータに利用可能である。

１００，１００ｘ，１００ｙ 電力変換装置
１０，１０ｘ，１０ｙ スイッチング電源装置
２０，２０ｘ，２０ｙ 制御装置
Ｓ１ 第１スイッチング素子
Ｓ２ 第２スイッチング素子
Ｓ３ 第３スイッチング素子
Ｓ４ 第４スイッチング素子
Ｓ５ 第５補助スイッチ
Ｓ６ 第６補助スイッチ
Ｓ７ 第７補助スイッチ
Ｓ８ 第８補助スイッチ
Ｓ９ 第９スイッチング素子
Ｓ１０ 第１０スイッチング素子
Ｃ１ 第１キャパシタ
Ｃ２ 第２キャパシタ
Ｃ３ 第３キャパシタ
Ｃ４ 第４キャパシタ
Ｃ５ 第５キャパシタ
Ｃ６ 第６キャパシタ
Ｃ７ 第７キャパシタ
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
Ｄ３ 第３ダイオード
Ｄ４ 第４ダイオード
Ｄ５ 第５ダイオード
Ｄ６ 第６ダイオード
Ｄ７ 第７ダイオード
Ｄ８ 第８ダイオード
Ｄ９ 第９ダイオード
Ｄ１０ 第１０ダイオード
Ｄ１１ 第１１ダイオード
Ｌ１ 第１補助インダクタ
Ｌ２ 第２補助インダクタ
Ｌ３ 第３インダクタ
Ｌ４ 第４インダクタ
Ｌ５ 第５インダクタ
Ｔ トランス
Ｎ１ 一次巻線
Ｎ２ 二次巻線
Ｎａ 第１ノード
Ｎｂ 第２ノード
Ｎｃ 中間ノード
Ｅ 直流電源
１１ 出力電圧検出回路
１２ 出力電流検出回路
２１ ＣＰＵ
２２ 駆動回路
２３１ 第１ゲートバッファ
２３２ 第７ゲートバッファ
２３３ 第３ゲートバッファ
２３４ 第８ゲートバッファ
２３５ 第５ゲートバッファ
２３６ 第２ゲートバッファ
２３７ 第６ゲートバッファ
２３８ 第４ゲートバッファ
２４１ 第１ハイサイドＤＣ−ＤＣコンバータ
２４２ 第２ハイサイドＤＣ−ＤＣコンバータ
２４３ 第３ハイサイドＤＣ−ＤＣコンバータ
２４４ 第４ハイサイドＤＣ−ＤＣコンバータ
２５１ 第１ローサイドＤＣ−ＤＣコンバータ
２５２ 第２ローサイドＤＣ−ＤＣコンバータ
２５３ 第３ローサイドＤＣ−ＤＣコンバータ
２５４ 第４ローサイドＤＣ−ＤＣコンバータ
２６１ 第１制御ロジック回路
２６２ 第７制御ロジック回路
２６３ 第３制御ロジック回路
２６４ 第８制御ロジック回路
２６５ 第５制御ロジック回路
２６６ 第２制御ロジック回路
２６７ 第６制御ロジック回路
２６８ 第４制御ロジック回路
２７１ 第１フォトカプラ
２７２ 第７フォトカプラ
２７３ 第３フォトカプラ
２７４ 第８フォトカプラ
２７５ 第５フォトカプラ
２７６ 第２フォトカプラ
２７７ 第６フォトカプラ
２７８ 第４フォトカプラ
３０ 負荷
１００ａ，１００ｂ，１００ｃ，１００ｄ ＤＣ−ＤＣコンバータ
１５０ 双方向ＤＣ−ＤＣコンバータ
２００ａ 太陽電池
２００ｂ 蓄電池
２００ｃ 走行用電池
２００ｄ 補機電池
３００ａ，３００ｂ インバータ
４００ 蓄電システム
５００ 系統
６００ モータ
７００ 車両
８００ 充電器
８１０ 整流回路
８２０ ＰＦＣ回路

Claims (17)

1. 第１スイッチング素子、前記第１スイッチング素子に直列に接続された第２スイッチング素子、前記第１スイッチング素子に並列に接続された第１キャパシタ、および前記第２スイッチング素子に並列に接続された第２キャパシタを含み、入力される直流電圧を第１交流電圧に変換するブリッジ回路と、
   前記第１スイッチング素子及び前記第２スイッチング素子の間の第１ノードに一端が接続される第１補助スイッチと、
   前記第１補助スイッチの他端に接続される第１補助インダクタと、
   前記第１スイッチング素子、前記第２スイッチング素子、及び前記第１補助スイッチのオンオフを制御する制御装置と、
   前記ブリッジ回路に接続される一次巻線と、前記一次巻線に電磁結合される二次巻線とを含み、前記第１交流電圧を第２交流電圧に変換するトランスと、
   前記二次巻線に一端が接続される二次側インダクタと、
   前記二次側インダクタの他端に接続され、前記第２交流電圧を整流して整流電圧を生成する整流回路と、
   前記整流回路に接続され、前記整流電圧を平滑化する平滑回路と、
   前記平滑回路からの出力電圧および出力電流の少なくとも一方に基づく検出値を取得する出力検出回路と、を備え、
   前記制御装置は、
   前記出力検出回路の前記検出値が所定の設定値以下の場合、
   前記第１スイッチング素子をターンオフさせてから前記第２スイッチング素子をターンオンさせるまでの間、前記第１補助スイッチをオン状態にさせ、
   前記第１スイッチング素子または前記第２スイッチング素子をオン状態にさせる間、前記第１補助スイッチをオフ状態にさせ、
   前記出力検出回路の前記検出値が前記設定値を超える場合、
   前記第１補助スイッチをオフ状態に維持させる、
   電力変換装置。
2. 前記ブリッジ回路は、
   前記第１スイッチング素子、前記第２スイッチング素子、前記第１キャパシタ、および前記第２キャパシタを含む第１アームと、
   第３スイッチング素子、前記第３スイッチング素子に直列に接続された第４スイッチング素子、前記第３スイッチング素子に並列に接続された第３キャパシタ、および前記第４スイッチング素子に並列に接続された第４キャパシタを含む第２アームとを備え、
   前記電力変換装置は、
   前記第３スイッチング素子及び前記第４スイッチング素子の間の第２ノードに一端が接続される第２補助スイッチと、
   前記第２補助スイッチの他端に接続される第２補助インダクタと、をさらに備え、
   前記制御装置は、前記第３スイッチング素子、前記第４スイッチング素子、及び前記第２補助スイッチのオンオフをさらに制御し、
   制御装置は、
   前記出力検出回路の前記検出値が前記設定値以下の場合、
   前記第３スイッチング素子をターンオフさせてから前記第４スイッチング素子をターンオンさせるまでの間、前記第２補助スイッチをオン状態にさせ、
   前記第３スイッチング素子または前記第４スイッチング素子をオン状態にさせる間、前記第２補助スイッチをオフ状態にさせ、
   前記出力検出回路の前記検出値が前記設定値を超える場合、
   前記第２補助スイッチをオフ状態に維持させる、
   請求項１に記載の電力変換装置。
3. 前記ブリッジ回路に前記直流電圧を供給する電圧源と、
   前記電圧源と前記第１補助インダクタとの間に接続される第３補助スイッチと、
   前記電圧源と前記第２補助インダクタとの間に接続される第４補助スイッチと、をさらに備え、
   前記制御装置は、前記第３補助スイッチおよび前記第４補助スイッチのオンオフをさらに制御し、
   前記制御装置は、
   前記出力検出回路の前記検出値が前記設定値以下の場合、
   前記第２スイッチング素子をターンオフさせてから前記第１スイッチング素子をターンオンさせるまでの間、前記第３補助スイッチをオン状態にさせ、
   前記第１スイッチング素子または前記第２スイッチング素子をオン状態にさせる間、前記第３補助スイッチをオフ状態にさせ、
   前記第４スイッチング素子をターンオフさせてから前記第３スイッチング素子をターンオンさせるまでの間、前記第４補助スイッチをオン状態にさせ、
   前記第３スイッチング素子または前記第４スイッチング素子をオン状態にさせる間、前記第４補助スイッチをオフ状態にさせ、
   前記出力検出回路の前記検出値が前記設定値を超える場合、前記第３補助スイッチおよび前記第４補助スイッチをオフ状態に維持させる、
   請求項２に記載の電力変換装置。
4. 前記ブリッジ回路に前記直流電圧を供給する電圧源と、
   前記電圧源と前記第１補助インダクタとの間に接続される第３補助スイッチとをさらに備え、
   前記第２補助インダクタは、前記第２補助スイッチと前記第３補助スイッチとの間に接続され、
   前記制御装置は、前記第３補助スイッチのオンオフをさらに制御し、
   前記制御装置は、
   前記出力検出回路の前記検出値が前記設定値以下の場合、
   前記第２スイッチング素子をターンオフさせてから前記第１スイッチング素子をターンオンさせるまでの間、および、前記第４スイッチング素子をターンオフさせてから前記第３スイッチング素子をターンオンさせるまでの間、前記第３補助スイッチをオン状態にさせ、
   前記第１スイッチング素子または前記第２スイッチング素子をオン状態にさせ、かつ、前記第３スイッチング素子または前記第４スイッチング素子をオン状態にさせる間、前記第３補助スイッチをオフ状態にさせ、
   前記出力検出回路の前記検出値が前記設定値を超える場合、
   前記第３補助スイッチをオフ状態に維持させる、
   請求項２に記載の電力変換装置。
5. 前記電圧源は、第１電圧源キャパシタと、前記第１電圧源キャパシタに直列に接続される第２電圧源キャパシタとを含み、
   前記第３補助スイッチは、前記第１電圧源キャパシタ及び前記第２電圧源キャパシタの間の中間ノードに接続される、
   請求項４に記載の電力変換装置。
6. 前記電圧源は、第１電圧源キャパシタと、前記第１電圧源キャパシタに直列に接続される第２電圧源キャパシタとを含み、
   前記第３補助スイッチおよび前記第４補助スイッチは、前記第１電圧源キャパシタ及び前記第２電圧源キャパシタの間の中間ノードに接続される、
   請求項３に記載の電力変換装置。
7. 前記第１補助スイッチは第１双方向スイッチング素子であり、
   前記制御装置は、
   前記出力検出回路の前記検出値が所定の設定値以下の場合、
   前記第１スイッチング素子をターンオフさせてから前記第２スイッチング素子をターンオンさせるまでの間、前記第１双方向スイッチング素子の２つのゲートの一方をオン状態にさせ、
   前記第２スイッチング素子をターンオフさせてから前記第１スイッチング素子をターンオンさせるまでの間、前記第１双方向スイッチング素子の２つのゲートの他方をオン状態にさせ、
   前記第１スイッチング素子または前記第２スイッチング素子をオン状態にさせる間、前記第１双方向スイッチング素子の前記２つのゲートをオフ状態にさせる、
   請求項１に記載の電力変換装置。
8. 前記ブリッジ回路は、
   前記第１スイッチング素子、前記第２スイッチング素子、前記第１キャパシタ、および前記第２キャパシタを含む第１アームと、
   第３スイッチング素子、前記第３スイッチング素子に直列に接続された第４スイッチング素子、前記第３スイッチング素子に並列に接続された第３キャパシタ、および前記第４スイッチング素子に並列に接続された第４キャパシタを含む第２アームとを備え、
   前記電力変換装置は、
   前記第３スイッチング素子及び前記第４スイッチング素子の間の第２ノードに一端が接続される第２双方向スイッチング素子と、
   前記第２補助スイッチの他端に接続される第２補助インダクタと、をさらに備え、
   前記制御装置は、前記第３スイッチング素子、前記第４スイッチング素子、及び前記第２双方向スイッチング素子のオンオフをさらに制御し、
   制御装置は、
   前記出力検出回路の前記検出値が前記設定値以下の場合、
   前記第３スイッチング素子をターンオフさせてから前記第４スイッチング素子をターンオンさせるまでの間、前記第２双方向スイッチング素子の２つのゲートの一方をオン状態にさせ、
   前記第４スイッチング素子をターンオフさせてから前記第３スイッチング素子をターンオンさせるまでの間、前記第２双方向スイッチング素子の２つのゲートの他方をオン状態にさせる、
   請求項７に記載の電力変換装置。
9. 前記制御装置は、
   前記第１補助スイッチをオン状態にさせることによって、前記第１補助インダクタ、前記第１キャパシタおよび前記第２キャパシタを流れる共振電流を発生させ、
   前記第１補助スイッチをオフ状態にさせることによって、前記共振電流を発生させない、
   請求項１に記載の電力変換装置。
10. 前記二次側インダクタを流れる電流によって前記二次側インダクタにエネルギーが蓄積され、
    前記第１スイッチング素子および前記第２スイッチング素子がオフ状態の期間に、前記エネルギーを利用して前記第１キャパシタおよび前記第２キャパシタが充放電される、
    請求項９に記載の電力変換装置。
11. 前記第１スイッチング素子の基準端子と、前記第１補助スイッチの基準端子とが等電位である、
    請求項１に記載の電力変換装置。
12. 前記第１スイッチング素子の基準端子と、前記第１補助スイッチの基準端子とが等電位であり、
    前記第３スイッチング素子の基準端子と、前記第２補助スイッチの基準端子とが等電位であり、
    前記第２スイッチング素子の基準端子と、前記第４スイッチング素子の基準端子とが等電位である、
    請求項２に記載の電力変換装置。
13. 前記第１スイッチング素子の基準端子と、前記第１補助スイッチの基準端子とが等電位であり、
    前記第３スイッチング素子の基準端子と、前記第２補助スイッチの基準端子とが等電位であり、
    前記第２スイッチング素子の基準端子と、前記第４スイッチング素子の基準端子とが等電位であり、
    前記第３補助スイッチの基準端子と、前記第４補助スイッチの基準端子とが等電位である、
    請求項３に記載の電力変換装置。
14. 前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子、前記第１補助スイッチ、前記第２補助スイッチ、前記第３補助スイッチ、および前記第４補助スイッチは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor）である、
    請求項３に記載の電力変換装置。
15. 前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子は、位相シフト制御される、
    請求項２または８に記載の電力変換装置。
16. 第１スイッチング素子、前記第１スイッチング素子に直列に接続された第２スイッチング素子、前記第１スイッチング素子に並列に接続された第１キャパシタ、および前記第２スイッチング素子に並列に接続された第２キャパシタを
    含む第１アームと、第３スイッチング素子、前記第３スイッチング素子に直列に接続された第４スイッチング素子、前記第３スイッチング素子に並列に接続された第３キャパシタ、および前記第４スイッチング素子に並列に接続された第４キャパシタを含む第２アームとを備えるブリッジ回路と、
    前記ブリッジ回路に前記直流電圧を供給する電圧源と、
    前記第１スイッチング素子及び前記第２スイッチング素子の間の第１ノードと前記電圧源との間に延びる電流経路に配置され、少なくとも１つのスイッチング素子から構成される第１双方向スイッチと、
    前記第１スイッチング素子及び前記第２スイッチング素子の間の第１ノードと前記電圧源との間に延びる電流経路に配置され、前記第１双方向スイッチング素子の前記少なくとも１つのスイッチング素子に直列に接続される第１補助インダクタと、
    前記第３スイッチング素子及び前記第４スイッチング素子の間の第２ノードと前記電圧源との間に延びる電流経路に配置され、少なくとも１つのスイッチから構成される第１双方向スイッチと、
    前記第３スイッチング素子及び前記第４スイッチング素子の間の第２ノードと前記電圧源との間に延びる電流経路に配置され、前記第２双方向スイッチの前記少なくとも１つのスイッチング素子に直列に接続される第２補助インダクタと、
    前記第１スイッチング素子、前記第２スイッチング素子、第３スイッチング素子、前記第４スイッチング素子、前記第１双方向スイッチ、及び前記第２双方向スイッチのオンオフを制御する制御装置と、
    前記ブリッジ回路に接続される一次巻線と、前記一次巻線に電磁結合される二次巻線とを含み、前記第１交流電圧を第２交流電圧に変換するトランスと、
    前記二次巻線に一端が接続される二次側インダクタと、
    前記二次側インダクタの他端に接続され、前記第２交流電圧を整流して整流電圧を生成する整流回路と、
    前記整流回路に接続され、前記整流電圧を平滑化する平滑回路と、
    前記平滑回路からの出力電圧および出力電流の少なくとも一方に基づく検出値を取得する出力検出回路と、を備え、
    前記制御装置は、
    前記出力検出回路の前記検出値が所定の設定値以下の場合、
    前記第１スイッチング素子および前記第２スイッチング素子がオフ状態の間、前記第１双方向スイッチをオン状態にさせ、
    前記第１スイッチング素子または前記第２スイッチング素子がオン状態の間、前記第１双方向スイッチをオフ状態にさせ、
    前記第３スイッチング素子および前記第４スイッチング素子がオフ状態の間、前記第２双方向スイッチをオン状態にさせ、
    前記第３スイッチング素子または前記第４スイッチング素子がオン状態の間、前記第２双方向スイッチをオフ状態にさせ、
    前記出力検出回路の前記検出値が前記設定値を超える場合、
    前記第１双方向スイッチ及び前記第２双方向スイッチの少なくとも１つをオフ状態に維持させる、
    電力変換装置。
17. 第１スイッチング素子、前記第１スイッチング素子に直列に接続された第２スイッチング素子、前記第１スイッチング素子に並列に接続された第１キャパシタ、および前記第２スイッチング素子に並列に接続された第２キャパシタを含む第１アームと、第３スイッチング素子、前記第３スイッチング素子に直列に接続された第４スイッチング素子、前記第３スイッチング素子に並列に接続された第３キャパシタ、および前記第４スイッチング素子に並列に接続された第４キャパシタを含む第２アームとを備えるブリッジ回路と、
    前記ブリッジ回路に前記直流電圧を供給する電圧源と、
    前記第１スイッチング素子及び前記第２スイッチング素子の間の第１ノードに一端が接続される第１補助スイッチと、
    前記第１補助スイッチの他端に接続される第１補助インダクタと、
    前記第３スイッチング素子及び前記第４スイッチング素子の間の第２ノードに一端が接続される第２補助スイッチと、
    前記第２補助スイッチの他端に接続される第２補助インダクタと、
    前記電圧源と、前記第１補助インダクタおよび前記第２補助インダクタの接続点との間に接続される第３補助スイッチと、
    前記第１スイッチング素子、前記第２スイッチング素子、第３スイッチング素子、前記第４スイッチング素子、前記第１補助スイッチ、前記第２補助スイッチ、及び前記第３補助スイッチのオンオフを制御する制御装置と、
    前記ブリッジ回路に接続される一次巻線と、前記一次巻線に電磁結合される二次巻線とを含み、前記第１交流電圧を第２交流電圧に変換するトランスと、
    前記二次巻線に一端が接続される二次側インダクタと、
    前記二次側インダクタの他端に接続され、前記第２交流電圧を整流して整流電圧を生成する整流回路と、
    前記整流回路に接続され、前記整流電圧を平滑化する平滑回路と、
    前記平滑回路からの出力電圧および出力電流の少なくとも一方に基づく検出値を取得する出力検出回路と、を備え、
    前記制御装置は、
    前記出力検出回路の前記検出値が所定の設定値以下の場合、
    前記第１スイッチング素子および前記第２スイッチング素子がオフ状態の間、前記第１補助スイッチまたは第３補助スイッチをオン状態にさせ、
    前記第１スイッチング素子または前記第２スイッチング素子がオン状態の間、前記第１補助スイッチおよび第３補助スイッチをオフ状態にさせ、
    前記第３スイッチング素子および前記第４スイッチング素子がオフ状態の間、前記第２補助スイッチまたは第３補助スイッチをオン状態にさせ、
    前記第３スイッチング素子または前記第４スイッチング素子がオン状態の間、前記第２補助スイッチおよび第３補助スイッチをオフ状態にさせ、
    前記出力検出回路の前記検出値が前記設定値を超える場合、
    前記第１補助スイッチ、前記第２補助スイッチ、および前記第３補助スイッチの少なくとも１つをオフ状態に維持させる、
    電力変換装置。

Images