KR100213671B1 - 디씨/디씨 컨버터의 출력전류 리플 저감을 위한 회로 - Google Patents

Abstract

본 발명은, 입력되는 직류전압을, 필요로 하는 일정크기의 직류전압으로 변환하는 풀 브릿지 DC/DC 컨버터 회로에 있어서, 컨버터 내의 출력필터회로 전단에 변압기 및 용량성소자를 포함하는 리플저감 회로를 삽입구성하여 출력전류의 리플을 줄이고, 출력단의 인덕턴스 성분을 감소시켜 시스템의 소형화를 꾀하고 DC/DC 컨버터의 출력전류 리플 저감을 위한 회로에 관한 것으로서, 컨버터 2차측 정류출력(V_a)단과 출력 평활용 인덕터(Lo)간에 누설 인덕턴스(L_ls)를 갖는 제2권선(N_s)이 삽입연결된 변압기(T100); 상기 제2권선(N_s)과 전류유입단이 연결된, 누설 인덕턴스(L_ls)를 갖는 제1권선(N_p)과 접지간에 연결된 커패시터(C100); 및 부하(R_D)와 병렬연결된 출력 평활용 커패시터(Co);를 포함하여 구성되어, 공급하는 전력의 품질을 개선하고, 출력 인덕터 및 커패시터의 소자값을 줄일 수 있도록 함으로써, 전원장치의 소형화를 구현한 매우 우수한 발명인 것이다.

Description

DC/DC 컨버터의 출력전류 리플 저감을 위한 회로.

본 발명은 DC/DC 컨버터에서의 출력전류의 리플을 영에 가깝도록 하기 위한 출력전류의 리플저감을 위한 회로에 관한 것으로서, 더욱 상세하게는, 입력되는 직류전압을, 필요로 하는 일정크기의 직류전압으로 변환하는 풀 브릿지 DC/DC 컨버터 회로에 있어서, 컨버터 내의 출력필터회로 전단에 변압기 및 용량성소자를 포함하는 리플저감 회로를 삽입구성하여 출력전류의 리플을 줄이고, 출력단의 인덕턴스 성분을 감소시켜 시스템의 소형화를 꾀한, DC/DC 컨버터의 출력전류 리픔 저감을 위한 회로에 관한 것이다.

사회가 발전하고 컴퓨터 시스템이 더욱 확대 보급됨에 따라, 이에 사용되는 전원장치는 더욱 소형화와 정밀화를 요구하게 되었고, 이를 위해 전원장치의 스위칭 주파수를 더욱 고주파로 하여 사용되는 소자의 정격을 낮추면서, 고주파 스위칭에 따른 출력의 리플 주파수를 더욱 정밀하게 조정하는 방법이 사용되어지고 있다.

현재, 많이 사용되고 있는 전원장치의 하나인 풀 브릿지 DC/DC 컨버터는, 대각선에 존재하는 스위치 쌍이 동시에 단락(이하, 턴온이라 함) 또는 개방(이하, 턴오프라 함)을 수행하여 에너지를 변압기의 2차측으로 전달하게 되는데, 이러한 에너지의 전달과정 중, 4개의 스위치가 모두 턴오프되는 시간 동안에는 변압기의 누설 인덕턴스에 저장된 에너지가 소모될 저임피던스 통로가 없어, 스위치의 커패시턴스 성분과 심각한 에너지 진동(ringing)을 일으키게 되고, 이에 따라 소자에 스트레스가 가중되는 문제점을 내포하고 있다.

제1a도는, 현재 많이 사용되고 있는 풀 브릿지 DC/DC 컨버터를 도시한 것으로서, 풀 브릿지로 구성되어 입력전압(V_IN)을 교번적으로 전달하는 스위치(S1,S2,S3,S4); 상기 스위치의 (S1,S2,S3,S4)의 개폐동작에 따라 1차측의 전류와 전압을 2차측에 유도하는 변압기(T); 상기 스위치(S1,S2,S3,S4) 각각의 기생 다이오드(D1,D2,D3,D4); 상기 스위치(S1,S2,S3,S4) 중 한쪽 암(arm)의 흐위치(S2,S4) 양단에 병렬연결된 커패시터(C2,C4); 2차측에 유도된 전류를 일방향으로 흐르도록 전파정류하는 전파 정류기(BD); 상기 전파정류기(BD)의 출력단과 상기 변압기(T)의 2차측 중성점간에 병렬연결된 환류 다이오드(D_fw); 2차측 출력단에 연결된 출력 평활용 필터(Lo,Co); 및 부하(R_D);를 포함하여 구성되어 있다.

상기와 같이 구성된 풀 브릿지 DC/DC 컨버터에서는, 변압기의 누설 인덕턴스의 에너지에 의한 진동현상을 제거하기 위해 개폐신호의 위상을 시프트(shift)시켜 게이트에 인가하게 되는데, 제1도의 b에 도시된 바와 같이 동일 암(arm)에 위치하는 한쌍의 스위치(S2,S4)의 게이트 신호들이 다른 한쌍의 스위치(S1,S3) 게이트 신호들에 대하여 시간지연을 갖게 된다. 이 시간동안에 상기 다이오드(D1,D3)를 통하여 저임피던스 통로가 만들어 지게 되고, 상기 변압기(T) 1차측의 누설 인덕턴스내에 저장된 에너지는 상기 저임피던스 통로를 통해 순환하게 된다. 또한, 누설 인덕턴스내에 저장된 에너지는 상기 스위치(S2,S4)의 커패시터(C2,C4)내에 저장된 에너지를 방전시키는데 사용되며, 이는 1차측 스위치들이 영전압 스위칭동작을 하도록 한다.

제1도의 (b)를 참조하여 상기의 과정을 보다 상세히 설명하면, 한쌍의 스위치(S3,S4)가 턴온되어 있는 상태에서, 다른 한쌍의 스위치(S1,S2)의 턴온상태로 전환하기 위해서 상기 제3스위치(S3)를 먼저 턴오프시키게 된다.(t₀) 상기 제3스위치(S3)가 턴오프된 후에는 변압기(T)의 누설 인덕턴스에 흐르는 전류가, 지연턴온되어 있는 상기 제4스위치(S4)와, 상기 제1스위치(S1)의 기생 다이오드(D1)에 의해 형성된 저임피던스 경로를 따라 순환하게 된다. 상기의 전류순환과정이 이루어지고 있는 동안 상기 제1스위치(S1) 양단전압은 영이므로 영전압에서 턴온 되게 되고(t₁), 상기 제1스위치(S1)가 턴온된 후에도 전류의 순환이 계속적으로 이루어지다가 상기 지연 턴온되어 있던 제4스위치(S4)가 턴오프되면(t₂), 상기 누설 인덕턴스를 흐르던 전류는 상기 제2스위치(S2)의 기생 다이오드(D2)를 도통시키면서 높은 임피던스의 입력측으로 순환하게 되고 이에 따라 전류는 급격히 감소하게 된다.

상기 제2스위치(S2)가 턴온된 이후에도 상기 누설 인덕턴스에 의한 전류가 영이 될 때까지는 상기 제1 및 제2기생 다이오드(D1,D2)를 통해 순환되다가 전류값이 영이 되면 상기 제1 및 제2기생 다이오드(D1,D2)는 턴오프되고(t₃) 상기 제1 및 제2스위치(S1,S2)를 통하여 입력전력이 공급되면서 전류는 급격히 증가하게 된다. 상기 공급전류가, 2차측의 출력 평활용 필터(Lo)를 흐르는 전륙다 1차측으로 반영된 전류보다 커지게 되는 순간(t₄) 2차측으로 전류가 공급되면서 상기 변압기(T)의 2차측으로 전압이 유도되게 된다.

상기의 동작에서, 상기 스위치(S1,S2,S3,S4)는 각각 50%의 고정된 듀티비를 갖고 동작하며, 두 암(arm)의 위상변이는 제2동의 (b)에서 보는 바와 같이 2차측으로 전달되는 에너지의 듀티비에 영향을 미치게 된다. 즉 영전압 스위칭동작을 얻기 위하여 어느 정도의 누설 인덕턴스가 필요한데, 이 누설 인덕턴스는 1차측전류의 상승 기울기를 만들게 되고, 상기 기울기와 상술한 지연위상에 의해 변압기(T) 2차측 전압의 폭이 감소되어 유효 듀티(D_eff)를 감소시키게 된다.

그런데, 상기와 같이 2차측 유효 듀티(D_eff)가 감소하게 되면 출력전류의 리플은 중가하게 되어, 출력전류의 품질이 저하되는데, 이를 해소하기 위해서는, 상기 출력 평활용 필터(Lo,Co)의 소자값을 더 증가시키거나, 스위칭 주파수를 더 높게 설정하여야만 한다. 그러나, 상기 출력 평활용 필터(Lo,Co)의 소자값을 증가시키게 되면, 컨버터의 크기도 비례하여 커지게 되어 유지보수가 불편하고 비경제적이게 되며, 스위칭 주파수를 고주파화하는 방법은 관련소자의 주파수 특성의 향상을 필요로 하므로, 이 방법을 통한 해결방법에는 분명한 한계가 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 소자값을 크게 하거나 스위칭 주파수를 향상시키지 않고서 출력전류의 리플을 감소시키는 DC/DC 컨버터의 출력전류 리플 저감을 위한 회로를 제공하는 데 그 목적이 있는 것이다.

제1a도는 종래의 풀 브릿지 DC/DC 컨버터를 도시한 회로도이고, b도는 스위치의 개폐동작에 따른 a도의 주요부분의 전압과 전류의 파형을 도시한 것.

제2도는 본 발명에 따른, 출력전류의 리플저감을 위한 회로가 적용된 DC/DC 컨버터의 출력단을 도시한 것.

제3도는 본 발명에 따른 DC/DC 컨버터의 출력전류의 리플저감을 위한 회로의 효과를 검증하기 위해 구성한 풀 브릿지 DC/DC 컨버터의 시뮬레이션 회로도.

제4a도는 제3도의 회로도에 일정 조건을 적용하여 시뮬레이션한 결과를 구한 파형도이고, b도는 제3도의 리플저감 회로대신 종래의 출력평활용 필터로 대체하여 동일 조건하에서 구한 파형도.

제5a도는 제3도의 회로도를 실제 구성하고 일정조건을 적용하여 실험으로 구한 전류리플 파형도이고, b도는 제3도의 리플저감 회로대신 종래의 출력 평활용 필터로 대체하여 동일 조건하에서 실험으로 구한 전류리플 파형도이다.

* 도면의 주요부분에 대한 부호의 설명

BD : 전파 정류기 Co : 출력 평활용 커패시터

C2, C4 : 커패시터 C100 : 커패시터

D1, D2, D3, D4 : 기생 다이오드 D_fw: 환류 다이오드

Lo : 출력 평활용 인덕터 L_lp, L_ls: 누설 인덕터

R_D: 부하저항 S1, S2, S3, S4 : 스위치

상기의 목적을 달성하기 위한 본 발명에 따른 DC/DC 컨버터의 출력전류 리플 저감을 위한 회로는, 출력 평활용 필터를 포함하는 DC/DC 컨버터의 2차측 회로에 있어서, 제1 및 제2권선으로 구성되고 상기 제2권선은 2차측 정류출력단과 상기 출력 평활용 필터사이에 삽입연결되는 변압기; 및 상기 제1권선과 2차측 접지단 사이에 연결된 용량성소자;를 포함하여 구성되되, 상기 제1권선과 제2권선은 상기 2차측 정류 출력단에서 상호 결선되어 있는 것에 그 특징이 있는 것이다.

상기와 같이 구성되는 본 발명에 따른 DC/DC 컨버터의 출력전류 리플 저감을 위한 회로에서는, DC/DC 컨버터의 2차측 정류 출력단에서 출력되는 직류성분의 전류가 상기 제2권선에 연결된 용량성소자로 인해 상기 변압기의 제2권선으로만 흐르게 되고, 리플성분은 상기 제1권선과 상기 제2권선으로 권선비에 반비례하여 분산되어 흐르게 된다. 또한 상기 제1권선으로 흐르는 전류성분은 위상이 반전되어 다시 상기 제2권선으로 유기됨으로써, 상기 제2권선을 통해 상기 평활용 필터로 흐르는 전류의 리플성분을 상쇄시키게 된다. 이와 같이 상기 제2권선에 흐르는 리플전류는 상기 변압기의 권선비에 의해 적절히 분배되면서 감소하고, 또한 상기 제2권선으로부터 위상반전되어 유도된 리플전류 성분에 의해 상쇄됨으로써 그 리플 성분이 감소하게 되는 것이다.

이하, 본 발명에 따른 DC/DC 컨버터의 출력전류 리플 저감을 위한 회로의 바람직한 실시예의 구성 및 동작에 대해, 첨부된 도면에 의거하여 상세히 설명한다.

제3도는 본 발명에 따른 출력전류의 리플저감을 위한 회로가 DC/DC 컨버터의 출력단에 적용된 회로도로서, 컨버터 2차측 정류출력(V_a)단과 출력 평활용 인덕터(Lo)간에 제2권선(N_s)이 삽입연결된 변압기(T100); 상기 제2권선(N_s)과 전류유입단이 연결된 제1권선(N_p)과 접지간에 연결된 커패시터(C100); 및 부하(R_D)와 병렬연결된 출력 평활용 커패시터(Co);를 포함하여 구성되어 있으며, 상기 1차 및 제2권선(N_s,N_p)의 누설 인덕턴스(L_lp,L_ls)도 함께 도시되어 있다.

상기와 같이 구성되는 본 발명에 따른 DC/DC 컨버터의 출력전류 리플 저감을 위한 회로에서는, 먼저 종래에서와 동일한 위상편이 스위칭 방식에 의해 공급전력이 1차측에서 2차측으로 유도된 후 전파정류되어 2차측 정류출력단(V_a)에서 출력되게 된다.

상기 전파정류된 전압(V_a)에 의해 2차측에 흐르게 되는 전류성분은, 상기 리플저감을 위한 커패시터(C100)에 의해 상기 변압기(T100)의 제1권선(N_p)으로 흐르지 못하고, 상기 제2권선(N_s)을 통해 부하(R_D)로 공급되게 되는 반면, 리플전류 성분은 임피던스에 반비례하여 상기 제1권선(N_p) 및 제2권선(N_s)로 분기되어 흐르게 된다. 그런데, 상기 변압기(T100)는, 상기 제2권선(N_s)이 상기 제1권선(N_p)에 비해 더 많은 턴(turn) 수를 갖기 때문에 리플전류 성분은 임피던스가 낮은 상기 제1권선(N_p)을 통해 많이 흐르게 되고, 상기 제2권선(N_s)을 통해서는 적게 흐르게 된다.

또한, 상기 커패시터(C100)는 인덕턴스(L_lp) 성분과의 공진 주파수를 DC/DC 컨버터의 1차측 주스위치의 스위칭 주파수에 동조되도록 그 소자값이 설정되어 있어, 상기 누설 인덕턴스(N_lp)가 상기 제1권선(N_p)으로 유입되는 리플전류 성분에 임피던스로서 작용하지 않도록 하게 되고, 또한 상기 제1권선(N_p)으로 유입되는 전류의 위상이 반전되도록 한다. 이와 같이 위상이 반전되어 상기 제1권선(N_p)에 흐르는 리플전류는, 다시 상기 제2권선(N_s)으로 일정비로 유도되어 상기 제2권선(N_s)으로 흐르는 리플성분을 상쇄시키게 되어 부하(R_D)로 출력되는 리플전류를 감소시키게 된다. 이에 의해 출력 평활용 인덕터 값이 작은 것으로도(약, 누설 인덕턴스의 30-40배) 종래와 동일한 정도의 전력 평활기능을 달성할 수 있게 된다.

상기와 같은 리플 저감효과를 극대화시키기 위해 충족되어야 할 조건을 정량적으로 구해보면, 먼저 부하(R_D)로 흐르는 리플전류가 영이어야 하므로, 상기 제2권선(N_s)의 누설 인덕턴스(L_is)에서의 전류리플이 영, 즉

이어야 한다. 이는 곧 상기 제2권선(N_S)의 누설 인덕턴스(L_ls) 양단의 전압

이 영이 되면 만족되므로, 출력 리플전류가 영이 되기 위해서는 상기 제2권선(N_s)의 누설 인덕턴스(L_ls) 양단의 전압(V_ls)이 영이면 된다.

그런데, 교류성분의 리플전류에 대해 커패시터(C100,Co)는 낮은 인피던스를 갖게 되어 무시할 수 있으므로, 제3도 (a)의 제1권선(N_p)의 루프로부터 상기 제1권선(N_p)에 인가되는 전압을 구해보면,

(여기서, L_m은 제1권선(N_p)의 고유 인덕턴스 값이다.)

이 되고, 제2권선(N_s)의 루트로 부터는

가 된다.

그런데, V_NP와 V_NS간에는

의 관계가 성립하므로

가 된다. 단, N_s는 변압기(T100) 1차측에 감긴 코일 수이고, N_p는 변압기(T100) 2차측에 감긴 코일 수 이다.

따라서, 리플전류 성분을 영으로 하기 위해서는 다음 식을 만족하도록 상기 변압기(T100)의 권선비와 고유 및 누설 인덕턴스값을 결정하게 된다.

상기와 같은 조건에 따라 상기 변압기(T100)의 특성이 구해지게 되면, 상기 커패시터(C100)는 전술한 바와 같이, 상기 제1권선(N_p)의 고유 및 누설 인덕턴스(L_m,L_lp)와 상기 커패시터(C100)에 의한 공진 주파수가 스위칭 주파수와 일치하도록 그 값이 결정되게 된다. 상기 조건에서 권선비가 1:1(N_s=N_p)이고, 상기 변압기(T100)의 누설 인덕턴스(L_lp)가 영이면 리플이 영이 되지만, 변압기 제작시 누설 인덕턴스의 완전제거는 실제적으로 불가능하고, 또한 출력 커패시터(Co)의 내부저항이 존재하므로 약간의 리플은 반드시 나타나게 된다.

본 발명에 따른 DC/DC 컨버터의 출력전류 리플 저감을 위한 회로에 의한 효과를 확인하기 위하여 다음 표와 같은 시뮬레이션 조건을 설정하고 제3도의 시뮬레이션 회로도로부터 동작특성과 출력단 리플전류의 값을 비교하였다.

제3도의 회로도에서 보는 바와 같이, 본 발명에 따른 리플 저감회로를 적용하였을 때의 상기 리플허용조건을 만족시키기 위한 출력 평활용 인덕터(LO)와 상기 출력 평활용 커패시터(CO)의 크기는 각각 40μH와 30μF으로 결정되었으며, 종래의 출력 평활용 필터(LO,CO)만을 사용하였을 때의 상기 리플 허용조건을 만족시키기 위한 각각의 크기는 200μH와 100μF으로 결정되어, 본 발명에 따른 리플 저감회로가 적용되면 동일 허용조건하에서 보다 낮은 정격의 소자를 사용할 수 있어 장치의 크기를 보다 소형화시킬 수 있게 된다.

제4도의 (b)는 제3도의 DC/DC 컨버터 회로도에서, 제안된 리플 저감회로를 제거하고 대신 상기의 소자값을 갖는 종래의 출력 평활용 필터만을 적용한 경우의 동작파형과 리플전류의 파형을 도시한 것으로서, 이 때의 전류리플은 약 1[A]임을 보여주고 있다. 이에 반하여, 본 발명에 따른 리플 저감회로가 적용된 제4도 (a)의 리플전류의 파형은 전류리플이 약 0.2[A]로 상당히 감소됨을 보여주고 있다.

또한, 제5도는 상기 시뮬레이션에서 이용한 회로도를 실제 구성하고 상기 조건표에 제시된 조건에 따라 종래의 출력 평활용 필터만을 사용한 경우와 본 발명에 따른 리플 저감회로를 적용한 경우에 대한, 각각의 설험결과 파형도로서, 이 때의 변압기(T100)의 권선(N_s,N_p)의 인덕턴스는 57μH였다. 리플저감 회로를 적용한 DC/DC 컨버터의 변압기 제1권선(N_p) 전압과 전류 파형에서와 같이(제5도의 (b)) 스위칭 소자가 영전압에서 턴온하므로 피크전압이 발생하지 않음을 알 수 있고, 출력단에서의 리플의 크기가 0.2[A]로서 전류리플을 크게 감소시킬 수가 있는 것이다(제5도의 (a)).

따라서, 본 발명에 따른 DC/DC 컨버터의 출력전류 리플 저감을 위한 회로는 공급하는 전력의 품질을 개선하고, 출력 인덕터 및 커패시터의 소자값을 줄일 수 있도록 함으로써, 전원장치의 소형화를 구현한 매우 우수한 발명인 것이다.

Claims (4)

1. 출력 평활용 필터를 포함하는 DC/DC 컨버터의 2차측 회로에 있어서, 제1 및 제2권선으로 구성되고 상기 제2권선은 2차측 정류출력단과 상기 출력 평활용 필터사이에 삽입연결되는 변압기; 및 상기 제1권선과 2차측 접지단 사이에 연결된 용량성소자;를 포함하여 구성되되, 상기 제1권선과 제2권선은 상기 2차측 정류 출력단에서 상호 결선되어 있는 것을 특징으로 하는 DC/DC 컨버터의 출력전류 리플 저감을 위한 회로.
2. 제1항에 있어서, 상기 제1권선의 고유 인덕턴스의 전체 인덕턴스에 대한 비율이 상기 제1권선의 상기 제2권선에 대한 권선비와 동일하도록 설정된 것을 특징으로 하는 DC/DC 컨버터의 출력전류 리플 저감을 위한 회로.
3. 제1항에 있어서, 상기 용랑성 소자는 상기 DC/DC 컨버터 회로의 스위칭 주파수가 상기 제1권선이 연결된 지로상의 인덕턴스 및 커패시턴스에 의한 공진 주파수가 되도록 그 값이 설정된 것을 특징으로 하는 DC/DC 컨버터의 출력전류 리플 저감을 위한 회로.
4. 제1항에 있어서, 상기 출력 인덕터의 크기는 상기 변압기의 누설 인덕턴스 값의 30-40배로 설정되는 것을 특징으로 하는 DC/DC 컨버터의 출력전류 리플 저감을 위한 회로.

Images