JP3391999B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3391999B2 JP3391999B2 JP34282796A JP34282796A JP3391999B2 JP 3391999 B2 JP3391999 B2 JP 3391999B2 JP 34282796 A JP34282796 A JP 34282796A JP 34282796 A JP34282796 A JP 34282796A JP 3391999 B2 JP3391999 B2 JP 3391999B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switching element
- bias
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路に関する
ものである。
ものである。
【０００２】
【従来の技術】従来のこの種の電源回路には、特開平４
−２９５２８４号公報に記載されているような電池充電
用の充電回路がある。図８はこの従来回路を示してお
り、この従来回路は、共振用コンデンサＣ１と１次巻線
Ｌ１との並列回路からなるＬＣ共振回路と、ダイオード
Ｄ１と抵抗Ｒ１の並列回路と、電圧駆動型のスイッチン
グ素子であるＦＥＴＱ１との直列回路を直流電源Ｅに接
続するとともに、抵抗Ｒ２とコンデンサＣ２の直列回路
を直流電源Ｅに接続し、抵抗Ｒ２とコンデンサＣ２の接
続点とＦＥＴＱ１のゲートとの間を一次巻線Ｌ１と磁気
的に結合して発振トランスＴを構成する帰還巻線Ｌ３を
介して接続し、また抵抗Ｒ２とコンデンサＣ２の接続点
を抵抗Ｒ３とダイオードＤ２の直列回路を介して一次巻
線Ｌ１とダイオードＤ３との接続点に接続してインバー
タを構成している。抵抗Ｒ２、Ｒ３、コンデンサＣ２、
ダイオードＤ２は発振安定のための起動回路、バイアス
回路及びバイアス制御回路を構成する。
−２９５２８４号公報に記載されているような電池充電
用の充電回路がある。図８はこの従来回路を示してお
り、この従来回路は、共振用コンデンサＣ１と１次巻線
Ｌ１との並列回路からなるＬＣ共振回路と、ダイオード
Ｄ１と抵抗Ｒ１の並列回路と、電圧駆動型のスイッチン
グ素子であるＦＥＴＱ１との直列回路を直流電源Ｅに接
続するとともに、抵抗Ｒ２とコンデンサＣ２の直列回路
を直流電源Ｅに接続し、抵抗Ｒ２とコンデンサＣ２の接
続点とＦＥＴＱ１のゲートとの間を一次巻線Ｌ１と磁気
的に結合して発振トランスＴを構成する帰還巻線Ｌ３を
介して接続し、また抵抗Ｒ２とコンデンサＣ２の接続点
を抵抗Ｒ３とダイオードＤ２の直列回路を介して一次巻
線Ｌ１とダイオードＤ３との接続点に接続してインバー
タを構成している。抵抗Ｒ２、Ｒ３、コンデンサＣ２、
ダイオードＤ２は発振安定のための起動回路、バイアス
回路及びバイアス制御回路を構成する。
【０００３】発振用トランスＴに磁気的に結合して二次
出力を発生する中点タップ付二次巻線Ｌ２は両端をダイ
オードＤ３，Ｄ４を介して被充電用の二次電池Ｂのプラ
ス極に、また中点タップを被充電用の二次電池Ｂのマイ
ナス極に接続しており、二次出力により被充電用の二次
電池Ｂを充電するようになっている。次にこの従来例回
路の動作を説明する。
出力を発生する中点タップ付二次巻線Ｌ２は両端をダイ
オードＤ３，Ｄ４を介して被充電用の二次電池Ｂのプラ
ス極に、また中点タップを被充電用の二次電池Ｂのマイ
ナス極に接続しており、二次出力により被充電用の二次
電池Ｂを充電するようになっている。次にこの従来例回
路の動作を説明する。
【０００４】今直流電源Ｅが投入されると、抵抗Ｒ２を
通して流れる電流Ｉｓ１によりコンデンサＣ２は充電さ
れる。この充電により、コンデンサＣ２の電圧が上昇
し、この電圧がＦＥＴＱ１の閾値電圧に達すると、ＦＥ
ＴＱ１が能動状態となってオンし、このオンにより一次
巻線Ｌ１には図９（ｂ）に示す電流ＩＬ１が流れ、これ
により帰還巻線Ｌ３に電圧が誘起されて帰還がかかり発
振が始まる。ここでコンデンサＣ２の電圧よりＦＥＴＱ
１のドレイン電圧ＶＤが低くなる期間、コンデンサＣ２
の電荷は、コンデンサＣ２、抵抗Ｒ３、ダイオードＤ
１０、ダイオードＤ１及び抵抗Ｒ１の並列回路、ＦＥＴ
Ｑ１、コンデンサＣ２の回路により放電され、図８に示
すように放電電流Ｉｓ２が流れる。このためコンデンサ
Ｃ２の電圧は、ＦＥＴＱ１のゲートの閾値電圧よりも低
くなりオン期間は短くなる。オン期間が短くなると、コ
ンデンサＣ２の電荷を放電する電流Ｉｓ２が減少するの
でコンデンサＣ２の電圧が増加し、図９（ｇ）に示すバ
イアス電圧ＶＧ２を安定化する万向に負帰還がかかり、
安定した自励発振動作を行う。図９（ａ）は共振用コン
デンサＣ１の両端電圧Ｖｃを、図９（ｂ）は一次巻線Ｌ
１に流れる電流ＩＬ１を夫々示す。図９（ｃ）はコンデ
ンサＣ１と一次巻線Ｌ１の並列回路からなる共振回路
と、ダイオードＤ１との接続点の電圧ＶＦを示す。
通して流れる電流Ｉｓ１によりコンデンサＣ２は充電さ
れる。この充電により、コンデンサＣ２の電圧が上昇
し、この電圧がＦＥＴＱ１の閾値電圧に達すると、ＦＥ
ＴＱ１が能動状態となってオンし、このオンにより一次
巻線Ｌ１には図９（ｂ）に示す電流ＩＬ１が流れ、これ
により帰還巻線Ｌ３に電圧が誘起されて帰還がかかり発
振が始まる。ここでコンデンサＣ２の電圧よりＦＥＴＱ
１のドレイン電圧ＶＤが低くなる期間、コンデンサＣ２
の電荷は、コンデンサＣ２、抵抗Ｒ３、ダイオードＤ
１０、ダイオードＤ１及び抵抗Ｒ１の並列回路、ＦＥＴ
Ｑ１、コンデンサＣ２の回路により放電され、図８に示
すように放電電流Ｉｓ２が流れる。このためコンデンサ
Ｃ２の電圧は、ＦＥＴＱ１のゲートの閾値電圧よりも低
くなりオン期間は短くなる。オン期間が短くなると、コ
ンデンサＣ２の電荷を放電する電流Ｉｓ２が減少するの
でコンデンサＣ２の電圧が増加し、図９（ｇ）に示すバ
イアス電圧ＶＧ２を安定化する万向に負帰還がかかり、
安定した自励発振動作を行う。図９（ａ）は共振用コン
デンサＣ１の両端電圧Ｖｃを、図９（ｂ）は一次巻線Ｌ
１に流れる電流ＩＬ１を夫々示す。図９（ｃ）はコンデ
ンサＣ１と一次巻線Ｌ１の並列回路からなる共振回路
と、ダイオードＤ１との接続点の電圧ＶＦを示す。
【０００５】ＦＥＴＱ１と、上記ＬＣ共振回路との間の
ダイオードＤ１は、ＦＥＴＱ１の寄生ダイオードを通し
て流れる逆電流を阻止するためのものである。
ダイオードＤ１は、ＦＥＴＱ１の寄生ダイオードを通し
て流れる逆電流を阻止するためのものである。
【０００６】
【発明が解決しようとする課題】ところで図８の従来例
回路では、図９（ｆ）に示すようにＦＥＴＱ１のゲート
には帰還巻線Ｌ３により誘起された正弦波状の電圧ＶＧ
が印加されており、この正弦波のピーク値はＦＥＴＱ１
の閾値電圧付近になっている。そしてＦＥＴＱ１を流れ
る図９（ｅ）に示す電流ＩＤは、図９（ｄ）に示すＦＥ
ＴＱ１のドレイン電圧ＶＤが零ボルトになる前に流れ始
めて、ＦＥＴＱ１のドレイン電圧ＶＤが上昇し始めても
電流ＩＤは零にはなっていない。このためＦＥＴＱ１の
スイッチング損失が発生するという問題があった。
回路では、図９（ｆ）に示すようにＦＥＴＱ１のゲート
には帰還巻線Ｌ３により誘起された正弦波状の電圧ＶＧ
が印加されており、この正弦波のピーク値はＦＥＴＱ１
の閾値電圧付近になっている。そしてＦＥＴＱ１を流れ
る図９（ｅ）に示す電流ＩＤは、図９（ｄ）に示すＦＥ
ＴＱ１のドレイン電圧ＶＤが零ボルトになる前に流れ始
めて、ＦＥＴＱ１のドレイン電圧ＶＤが上昇し始めても
電流ＩＤは零にはなっていない。このためＦＥＴＱ１の
スイッチング損失が発生するという問題があった。
【０００７】本発明は、上記の問題点に鑑みて為された
もので、その目的とするところは電圧駆動型のスイッチ
ング素子のスイッチング損失を抑えて、効率の良い信頼
性の高いインバータ回路からなる電源回路を提供するこ
とにある。
もので、その目的とするところは電圧駆動型のスイッチ
ング素子のスイッチング損失を抑えて、効率の良い信頼
性の高いインバータ回路からなる電源回路を提供するこ
とにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に請求項１の発明では、ＬＣ共振回路と、帰還巻線と、
電圧駆動型のスイッチング素子と、該スイッチング素子
の制御端にバイアス電圧を与えるバイアス回路と、第２
の抵抗と第１のダイオードの直列回路を、上記ＬＣ共振
回路と前記スイッチング素子との接続点と、前記バイア
ス回路との間に接続して前記バイアス電圧を制御するバ
イアス制御回路とを有して自励発振で動作するインバー
タからなる電源回路において、前記帰還巻線と、前記ス
イッチング素子の制御端との間に前記帰還巻線に発生す
る交流電圧の位相を遅らせる第１の抵抗を接続し、前記
第１の抵抗に第２のダイオードを並列接続したことを特
徴とし、バイアス制御回路により安定した発振が行え、
さらにスイッチング素子のオフ時の制御端の電圧の遅れ
を第２のダイオードの順方向電圧に抑え、スイッチング
素子の損失の増加を防ぐことができ、不要な損失を抑え
て効率の良い信頼性の高い電源回路を実現できる。
に請求項１の発明では、ＬＣ共振回路と、帰還巻線と、
電圧駆動型のスイッチング素子と、該スイッチング素子
の制御端にバイアス電圧を与えるバイアス回路と、第２
の抵抗と第１のダイオードの直列回路を、上記ＬＣ共振
回路と前記スイッチング素子との接続点と、前記バイア
ス回路との間に接続して前記バイアス電圧を制御するバ
イアス制御回路とを有して自励発振で動作するインバー
タからなる電源回路において、前記帰還巻線と、前記ス
イッチング素子の制御端との間に前記帰還巻線に発生す
る交流電圧の位相を遅らせる第１の抵抗を接続し、前記
第１の抵抗に第２のダイオードを並列接続したことを特
徴とし、バイアス制御回路により安定した発振が行え、
さらにスイッチング素子のオフ時の制御端の電圧の遅れ
を第２のダイオードの順方向電圧に抑え、スイッチング
素子の損失の増加を防ぐことができ、不要な損失を抑え
て効率の良い信頼性の高い電源回路を実現できる。
【０００９】請求項２の発明では、ＬＣ共振回路と、帰
還巻線と、電圧駆動型のスイッチング素子と、該スイッ
チング素子の制御端にバイアス電圧を与えるバイアス回
路と、前記バイアス電圧を前記スイッチング素子に流れ
る電流によって制御するバイアス制御回路とを有して自
励発振で動作するインバータからなる電源回路におい
て、前記スイッチング素子に流れる電流が所定値になる
とオン動作して前記バイアス電圧を制御するトランジス
タを備えるとともに、トランジスタのベース側にトラン
ジスタのオフ動作を遅延させる遅延用コンデンサを設
け、前記帰還巻線と、前記スイッチング素子の制御端と
の間に前記帰還巻線に発生する交流電圧の位相を遅らせ
る第１の抵抗を接続したことを特徴とし、バイアス制御
回路により安定した発振が行え、さらにトランジスタの
オフ動作を遅延させることにより、スイッチング素子に
流れる電流を急速に低下させてスイッチング素子の損失
を抑えることができ、不要な損失を抑えて効率の良い信
頼性の高い電源回路を実現できる。
還巻線と、電圧駆動型のスイッチング素子と、該スイッ
チング素子の制御端にバイアス電圧を与えるバイアス回
路と、前記バイアス電圧を前記スイッチング素子に流れ
る電流によって制御するバイアス制御回路とを有して自
励発振で動作するインバータからなる電源回路におい
て、前記スイッチング素子に流れる電流が所定値になる
とオン動作して前記バイアス電圧を制御するトランジス
タを備えるとともに、トランジスタのベース側にトラン
ジスタのオフ動作を遅延させる遅延用コンデンサを設
け、前記帰還巻線と、前記スイッチング素子の制御端と
の間に前記帰還巻線に発生する交流電圧の位相を遅らせ
る第１の抵抗を接続したことを特徴とし、バイアス制御
回路により安定した発振が行え、さらにトランジスタの
オフ動作を遅延させることにより、スイッチング素子に
流れる電流を急速に低下させてスイッチング素子の損失
を抑えることができ、不要な損失を抑えて効率の良い信
頼性の高い電源回路を実現できる。
【００１０】
【発明の実施の形態】以下本発明を実施形態により説明
する。
する。
【００１１】（実施形態１）
図１は本実施形態の基本回路図を示しており、本実施形
態の基本回路は、電圧駆動型のスイッチング素子たるＦ
ＥＴＱ１のゲートと帰還巻線Ｌ３との間にスイッチング
損失を抑えるための抵抗Ｒ４を挿入しており、この点で
図８の従来例回路と相違するものであり、従来例回路と
同じ回路要素、回路電圧、回路電流には同じ記号、番号
を付す。
態の基本回路は、電圧駆動型のスイッチング素子たるＦ
ＥＴＱ１のゲートと帰還巻線Ｌ３との間にスイッチング
損失を抑えるための抵抗Ｒ４を挿入しており、この点で
図８の従来例回路と相違するものであり、従来例回路と
同じ回路要素、回路電圧、回路電流には同じ記号、番号
を付す。
【００１２】次に本実施形態の基本動作を図２、図３に
基づいて説明する。本実施形態の回路は、基本的には従
来例回路の動作と同じであるので、特徴点における動作
を説明する。まず本実施形態では、ＦＥＴＱ１のゲート
と帰還巻線Ｌ３との間に抵抗Ｒ４を挿入していることに
より、ＦＥＴＱ１のゲートに存在する入力容量の影響で
ゲートに印加される電圧ＶＧは（図２（ｄ）に実線又図
３（ｃ）に示すイ曲線に示す）帰還巻線Ｌ３の電圧
ＶＧ’（図２（ｄ）の破線又は図３（ｃ）のロ曲線に示
す）に比べて遅れが発生する。よって図２（ｂ）又は図
３（ｂ）に示すＦＥＴＱ１のドレイン電圧ＶＤで零ボル
トになる前の電流ＩＤは図２（ｃ）（又は図３（ｄ）の
破線で示す）で示すように、流れなくなり、スイッチン
グ損失を減少させることができる。なお、図３（ｃ）で
示すようにゲート電圧ＶＧのフラット部分は、ミラー効
果の影響である。また図２（ａ）及び図３（ａ）はコン
デンサＣ１と一次巻線Ｌ１からなるＬＣ共振回路と、ダ
イオードＤ１と抵抗Ｒ１の並列回路との接続点の電圧Ｖ
Ｆを示す。図２（ｄ）のＸはＦＥＴＱ１のゲートの閾値
を示す。
基づいて説明する。本実施形態の回路は、基本的には従
来例回路の動作と同じであるので、特徴点における動作
を説明する。まず本実施形態では、ＦＥＴＱ１のゲート
と帰還巻線Ｌ３との間に抵抗Ｒ４を挿入していることに
より、ＦＥＴＱ１のゲートに存在する入力容量の影響で
ゲートに印加される電圧ＶＧは（図２（ｄ）に実線又図
３（ｃ）に示すイ曲線に示す）帰還巻線Ｌ３の電圧
ＶＧ’（図２（ｄ）の破線又は図３（ｃ）のロ曲線に示
す）に比べて遅れが発生する。よって図２（ｂ）又は図
３（ｂ）に示すＦＥＴＱ１のドレイン電圧ＶＤで零ボル
トになる前の電流ＩＤは図２（ｃ）（又は図３（ｄ）の
破線で示す）で示すように、流れなくなり、スイッチン
グ損失を減少させることができる。なお、図３（ｃ）で
示すようにゲート電圧ＶＧのフラット部分は、ミラー効
果の影響である。また図２（ａ）及び図３（ａ）はコン
デンサＣ１と一次巻線Ｌ１からなるＬＣ共振回路と、ダ
イオードＤ１と抵抗Ｒ１の並列回路との接続点の電圧Ｖ
Ｆを示す。図２（ｄ）のＸはＦＥＴＱ１のゲートの閾値
を示す。
【００１３】さらに本実施形態は、スイッチング損失を
少なくするための抵抗Ｒ ４ に図４に示すように並列にダ
イオードＤ ６ を接続する。
少なくするための抵抗Ｒ ４ に図４に示すように並列にダ
イオードＤ ６ を接続する。
【００１４】つまり図１の基本回路では、抵抗Ｒ ４ を追
加することでＦＥＴＱ １ のオン時のスイッチング損失を
無くしたが、オフ時にはゲート電圧Ｖ Ｇ の低下が遅れて
しまうために、逆にスイッチング損失が増加してしま
う。この為、本実施形態ではダイオードＤ ６ を抵抗Ｒ ４
に並列に接続することでオフ時にはゲート電圧Ｖ Ｇ の遅
れをダイオードＤ ６ の順方向電圧に抑えて、スイッチン
グ損失の増加を防ぐことができるのである。本実施形態
のゲート電圧Ｖ Ｇ を図３（ｃ）のニ曲線で示す。また電
流Ｉ Ｄ を図３（ｄ）で一点鎖線により示す。
加することでＦＥＴＱ １ のオン時のスイッチング損失を
無くしたが、オフ時にはゲート電圧Ｖ Ｇ の低下が遅れて
しまうために、逆にスイッチング損失が増加してしま
う。この為、本実施形態ではダイオードＤ ６ を抵抗Ｒ ４
に並列に接続することでオフ時にはゲート電圧Ｖ Ｇ の遅
れをダイオードＤ ６ の順方向電圧に抑えて、スイッチン
グ損失の増加を防ぐことができるのである。本実施形態
のゲート電圧Ｖ Ｇ を図３（ｃ）のニ曲線で示す。また電
流Ｉ Ｄ を図３（ｄ）で一点鎖線により示す。
【００１５】（実施形態２）
本実施形態の基本構成は、実施形態１の、抵抗Ｒ３、ダ
イオードＤ２からなるバイアス制御回路の代わりに、図
５に示すようにＦＥＴＱ１のソースに抵抗Ｒ５，Ｒ６の
直列回路を接続するとともに、ＦＥＴＱ１のゲート・ソ
ース、抵抗Ｒ５，Ｒ６の回路に並列にダイオードＤ５と
トランジスタＱ２との直列回路を接続し、両抵抗Ｒ５，
Ｒ６の接続点をトランジスタＱ２のベースに接続した回
路からなるバイアス制御回路に変更している。その他の
構成は実施形態１と同じであるから同じ回路要素、回路
電流、回路電圧には同じ記号、番号を付す。
イオードＤ２からなるバイアス制御回路の代わりに、図
５に示すようにＦＥＴＱ１のソースに抵抗Ｒ５，Ｒ６の
直列回路を接続するとともに、ＦＥＴＱ１のゲート・ソ
ース、抵抗Ｒ５，Ｒ６の回路に並列にダイオードＤ５と
トランジスタＱ２との直列回路を接続し、両抵抗Ｒ５，
Ｒ６の接続点をトランジスタＱ２のベースに接続した回
路からなるバイアス制御回路に変更している。その他の
構成は実施形態１と同じであるから同じ回路要素、回路
電流、回路電圧には同じ記号、番号を付す。
【００１６】次に本実施形態の基本動作を説明する。本
実施形態の基本回路は、バイアスを制御する回路以外
は、基本的には実施形態１の回路の動作と同じであるの
で、特徴点における動作を説明する。本実施形態回路で
は、ＦＥＴＱ１に流れる電流ＩＤによって抵抗Ｒ５，Ｒ
６の接続点に発生する電圧が所定値に上昇すると、トラ
ンジスタＱ２が動作してバイアス用のコンデンサＣ２の
電荷を、コンデンサＣ２、帰還巻線Ｌ３、抵抗Ｒ４、ダ
イオードＤ５、トランジスタＱ２、コンデンサＣ２の回
路で放電し、ＦＥＴＱ１のバイアス電圧ＶＧ２を制御す
る。ここで抵抗Ｒ５，Ｒ６等の回路定数は、バイアス用
のコンデンサＣ２への充電と放電のバランスが取れるよ
うな値に設定する。
実施形態の基本回路は、バイアスを制御する回路以外
は、基本的には実施形態１の回路の動作と同じであるの
で、特徴点における動作を説明する。本実施形態回路で
は、ＦＥＴＱ１に流れる電流ＩＤによって抵抗Ｒ５，Ｒ
６の接続点に発生する電圧が所定値に上昇すると、トラ
ンジスタＱ２が動作してバイアス用のコンデンサＣ２の
電荷を、コンデンサＣ２、帰還巻線Ｌ３、抵抗Ｒ４、ダ
イオードＤ５、トランジスタＱ２、コンデンサＣ２の回
路で放電し、ＦＥＴＱ１のバイアス電圧ＶＧ２を制御す
る。ここで抵抗Ｒ５，Ｒ６等の回路定数は、バイアス用
のコンデンサＣ２への充電と放電のバランスが取れるよ
うな値に設定する。
【００１７】抵抗Ｒ４は実施形態１と同様にＦＥＴＱ１
のスイッチング損失を低減する役割を持つものである。
のスイッチング損失を低減する役割を持つものである。
【００１８】さらに本実施形態は、図６に示すように抵
抗Ｒ ６ に並列にコンデンサＣ ３ を接続し、実施形態１の
ように抵抗Ｒ ４ に並列にダイオードＤ ６ を並列接続す
る。
抗Ｒ ６ に並列にコンデンサＣ ３ を接続し、実施形態１の
ように抵抗Ｒ ４ に並列にダイオードＤ ６ を並列接続す
る。
【００１９】つまりＦＥＴＱ １ のソースに抵抗Ｒ ５ ，Ｒ
６ が入っていると、ＦＥＴＱ １ に流れる電流が所定値に
達して、バイアス制御を行うためのトランジスタＱ ２ が
動作し、ＦＥＴＱ １ がオフする際、電流も減少し電圧リ
ＶＩＳが減少してくるために、グランドからみたＦＥＴ
Ｑ １ の閾値電圧も低下してくる。つまりゲート電圧Ｖ Ｇ
が低下してきても、ＦＥＴＱ １ をオフさせないように閾
値電圧が低下するため、図２，３に示すように電流Ｉ Ｄ
が傾斜を持って低下する。この傾斜を持った低下により
スイッチング損失が発生する。
６ が入っていると、ＦＥＴＱ １ に流れる電流が所定値に
達して、バイアス制御を行うためのトランジスタＱ ２ が
動作し、ＦＥＴＱ １ がオフする際、電流も減少し電圧リ
ＶＩＳが減少してくるために、グランドからみたＦＥＴ
Ｑ １ の閾値電圧も低下してくる。つまりゲート電圧Ｖ Ｇ
が低下してきても、ＦＥＴＱ １ をオフさせないように閾
値電圧が低下するため、図２，３に示すように電流Ｉ Ｄ
が傾斜を持って低下する。この傾斜を持った低下により
スイッチング損失が発生する。
【００２０】本実施形態では抵抗Ｒ ６ にコンデンサＣ ３
を並列に追加することにより、トランジスタＱ ２ のべー
ス電圧Ｖｓは、コンデンサＣ ３ の電荷が放電されるまで
時間的に遅れを発生し、その結果グランドからみた見か
けの閾値電圧は、低下せずに電流Ｉ Ｄ は、図７（ｂ）で
実線により示すように垂直に低下し、スイッチング損失
の発生が防げる。図７（ａ）は電圧Ｖ Ｆ を示す。
を並列に追加することにより、トランジスタＱ ２ のべー
ス電圧Ｖｓは、コンデンサＣ ３ の電荷が放電されるまで
時間的に遅れを発生し、その結果グランドからみた見か
けの閾値電圧は、低下せずに電流Ｉ Ｄ は、図７（ｂ）で
実線により示すように垂直に低下し、スイッチング損失
の発生が防げる。図７（ａ）は電圧Ｖ Ｆ を示す。
【００２１】なお、上記各実施形態では、直流電源Ｅを
用いているが、商用電源を整流平滑したものでも良い。
またＦＥＴの代わりに、ＩＧＢＴのような電圧駆動型の
スイッチング素子を用いても同様な効果がある。
用いているが、商用電源を整流平滑したものでも良い。
またＦＥＴの代わりに、ＩＧＢＴのような電圧駆動型の
スイッチング素子を用いても同様な効果がある。
【００２２】
【発明の効果】請求項１の発明は、ＬＣ共振回路と、帰
還巻線と、電圧駆動型のスイッチング素子と、該スイッ
チング素子の制御端にバイアス電圧を与えるバイアス回
路と、第２の抵抗と第１のダイオードの直列回路を、上
記ＬＣ共振回路と前記スイッチング素子との接続点と、
前記バイアス回路との間に接続して前記バイアス電圧を
制御するバイアス制御回路とを有して自励発振で動作す
るインバータからなる電源回路において、前記帰還巻線
と、前記スイッチング素子の制御端との間に前記帰還巻
線に発生する交流電圧の位相を遅らせる第１の抵抗を接
続し、前記第１の抵抗に第２のダイオードを並列接続し
たので、バイアス制御回路により安定した発振が行え、
さらにスイッチング素子のオフ時の制御端の電圧の遅れ
を第２のダイオードの順方向電圧に抑え、スイッチング
素子の損失の増加を防ぐことができ、不要な損失を抑え
て効率の良い信頼性の高い電源回路を実現できるという
効果がある。
還巻線と、電圧駆動型のスイッチング素子と、該スイッ
チング素子の制御端にバイアス電圧を与えるバイアス回
路と、第２の抵抗と第１のダイオードの直列回路を、上
記ＬＣ共振回路と前記スイッチング素子との接続点と、
前記バイアス回路との間に接続して前記バイアス電圧を
制御するバイアス制御回路とを有して自励発振で動作す
るインバータからなる電源回路において、前記帰還巻線
と、前記スイッチング素子の制御端との間に前記帰還巻
線に発生する交流電圧の位相を遅らせる第１の抵抗を接
続し、前記第１の抵抗に第２のダイオードを並列接続し
たので、バイアス制御回路により安定した発振が行え、
さらにスイッチング素子のオフ時の制御端の電圧の遅れ
を第２のダイオードの順方向電圧に抑え、スイッチング
素子の損失の増加を防ぐことができ、不要な損失を抑え
て効率の良い信頼性の高い電源回路を実現できるという
効果がある。
【００２３】請求項２の発明は、ＬＣ共振回路と、帰還
巻線と、電圧駆動型のスイッチング素子と、該スイッチ
ング素子の制御端にバイアス電圧を与えるバイアス回路
と、前記バイアス電圧を前記スイッチング素子に流れる
電流によって制御するバイアス制御回路とを有して自励
発振で動作するインバータからなる電源回路において 、
前記スイッチング素子に流れる電流が所定値になるとオ
ン動作して前記バイアス電圧を制御するトランジスタを
備えるとともに、トランジスタのベース側にトランジス
タのオフ動作を遅延させる遅延用コンデンサを設け、前
記帰還巻線と、前記スイッチング素子の制御端との間に
前記帰還巻線に発生する交流電圧の位相を遅らせる第１
の抵抗を接続したので、バイアス制御回路により安定し
た発振が行え、さらにトランジスタのオフ動作を遅延さ
せることにより、スイッチング素子に流れる電流を急速
に低下させてスイッチング素子の損失を抑えることがで
き、不要な損失を抑えて効率の良い信頼性の高い電源回
路を実現できるという効果がある。
巻線と、電圧駆動型のスイッチング素子と、該スイッチ
ング素子の制御端にバイアス電圧を与えるバイアス回路
と、前記バイアス電圧を前記スイッチング素子に流れる
電流によって制御するバイアス制御回路とを有して自励
発振で動作するインバータからなる電源回路において 、
前記スイッチング素子に流れる電流が所定値になるとオ
ン動作して前記バイアス電圧を制御するトランジスタを
備えるとともに、トランジスタのベース側にトランジス
タのオフ動作を遅延させる遅延用コンデンサを設け、前
記帰還巻線と、前記スイッチング素子の制御端との間に
前記帰還巻線に発生する交流電圧の位相を遅らせる第１
の抵抗を接続したので、バイアス制御回路により安定し
た発振が行え、さらにトランジスタのオフ動作を遅延さ
せることにより、スイッチング素子に流れる電流を急速
に低下させてスイッチング素子の損失を抑えることがで
き、不要な損失を抑えて効率の良い信頼性の高い電源回
路を実現できるという効果がある。
【図１】本発明の実施形態１の基本回路図である。
【図２】同上の動作説明用の波形図である。
【図３】同上の動作説明用の波形図である。
【図４】同上の回路図である。
【図５】本発明の実施形態２の基本回路図である。
【図６】同上の回路図である。
【図７】同上の動作説明用の波形図である。
【図８】従来例の回路図である。
【図９】同上の動作説明用タイミングチャートである。
Ｅ 直流電源
Ｑ１ ＦＥＴ
Ｌ１ 一次巻線
Ｌ２ 二次巻線
Ｌ３ 帰還巻線
Ｄ１乃至Ｄ４ ダイオード
Ｃ１ 共振用コンデンサ
Ｃ２ バイアス用コンデンサ
Ｒ１乃至Ｒ３ 抵抗
ＶＧ ゲート電圧
ＶＧ ’ 帰還巻線の電圧
ＶＤ ＦＥＴのドレインの電圧
ＩＤ ＦＥＴのドレインに流れる電流
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02J 7/00 - 7/12
H02J 7/34 - 7/36
H02M 7/42 - 7/98
Claims (2)
- 【請求項１】ＬＣ共振回路と、帰還巻線と、電圧駆動型
のスイッチング素子と、該スイッチング素子の制御端に
バイアス電圧を与えるバイアス回路と、第２の抵抗と第
１のダイオードの直列回路を、上記ＬＣ共振回路と前記
スイッチング素子との接続点と、前記バイアス回路との
間に接続して前記バイアス電圧を制御するバイアス制御
回路とを有して自励発振で動作するインバータからなる
電源回路において、前記帰還巻線と、前記スイッチング
素子の制御端との間に前記帰還巻線に発生する交流電圧
の位相を遅らせる第１の抵抗を接続し、前記第１の抵抗
に第２のダイオードを並列接続したことを特徴とする電
源回路。 - 【請求項２】ＬＣ共振回路と、帰還巻線と、電圧駆動型
のスイッチング素子と、該スイッチング素子の制御端に
バイアス電圧を与えるバイアス回路と、前記バイアス電
圧を前記スイッチング素子に流れる電流によって制御す
るバイアス制御回路とを有して自励発振で動作するイン
バータからなる電源回路において、前記スイッチング素
子に流れる電流が所定値になるとオン動作して前記バイ
アス電圧を制御するトランジスタを備えるとともに、ト
ランジスタのベース側にトランジスタのオフ動作を遅延
させる遅延用コンデンサを設け、前記帰還巻線と、前記
スイッチング素子の制御端との間に前記帰還巻線に発生
する交流電圧の位相を遅らせる第１の抵抗を接続したこ
とを特徴とする電源回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34282796A JP3391999B2 (ja) | 1996-12-24 | 1996-12-24 | 電源回路 |
| CN97121797A CN1070004C (zh) | 1996-12-24 | 1997-12-23 | 电源电路 |
| EP97122781A EP0853372B1 (en) | 1996-12-24 | 1997-12-23 | Power supply circuit |
| DE69720176T DE69720176T2 (de) | 1996-12-24 | 1997-12-23 | Stromversorgungsschaltung |
| US08/998,247 US6016259A (en) | 1996-12-24 | 1997-12-24 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34282796A JP3391999B2 (ja) | 1996-12-24 | 1996-12-24 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10191575A JPH10191575A (ja) | 1998-07-21 |
| JP3391999B2 true JP3391999B2 (ja) | 2003-03-31 |
Family
ID=18356802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34282796A Expired - Fee Related JP3391999B2 (ja) | 1996-12-24 | 1996-12-24 | 電源回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6016259A (ja) |
| EP (1) | EP0853372B1 (ja) |
| JP (1) | JP3391999B2 (ja) |
| CN (1) | CN1070004C (ja) |
| DE (1) | DE69720176T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013042380A1 (ja) | 2011-09-22 | 2013-03-28 | パナソニック 株式会社 | 非接触給電装置の駆動方法、非接触給電装置及び非接触給電システム |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3247328B2 (ja) * | 1997-12-09 | 2002-01-15 | 浩 坂本 | 非接触電力伝達装置 |
| JP3654000B2 (ja) * | 1998-08-26 | 2005-06-02 | 松下電工株式会社 | 自励式共振型インバータ回路 |
| KR20070087850A (ko) * | 2005-12-29 | 2007-08-29 | 이광직 | 증폭된 공진전력을 부하에 전달하는 회로 |
| JP4775176B2 (ja) * | 2006-08-25 | 2011-09-21 | パナソニック電工株式会社 | 電源回路及び電源システム |
| JP4835697B2 (ja) * | 2009-01-08 | 2011-12-14 | パナソニック電工株式会社 | 非接触電力伝送回路 |
| DE102012207155B4 (de) | 2012-04-30 | 2013-11-21 | Conti Temic Microelectronic Gmbh | Schaltungsanordnung zum Ansteuern eines Halbleiter-Schaltelements |
| US9664729B2 (en) * | 2013-01-09 | 2017-05-30 | Nxp Usa, Inc. | Apparatus and method for monitoring operation of an insulated gate bipolar transistor |
| CN103516027B (zh) * | 2013-10-15 | 2016-03-09 | 国家电网公司 | 一种抑制直流电源系统谐振的方法及系统 |
| JP6653285B2 (ja) * | 2017-03-21 | 2020-02-26 | 矢崎総業株式会社 | スイッチング制御装置 |
| CN109889051A (zh) * | 2019-04-04 | 2019-06-14 | 深圳市三旺通信股份有限公司 | 一种dcdc隔离电源电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5958921A (ja) * | 1982-09-28 | 1984-04-04 | Murata Mfg Co Ltd | 安定化電源回路 |
| JPS60170465A (ja) * | 1984-02-10 | 1985-09-03 | Matsushita Electric Ind Co Ltd | 自励発振式高圧スイツチング電源装置 |
| JPS60204261A (ja) * | 1984-03-27 | 1985-10-15 | Sanken Electric Co Ltd | 自励発振器 |
| JPH02241362A (ja) * | 1989-03-13 | 1990-09-26 | Fuji Elelctrochem Co Ltd | 自励型シングルコンバータの駆動回路 |
| JPH04295284A (ja) * | 1991-03-20 | 1992-10-20 | Hiroshi Sakamoto | 電源装置 |
| US5333104A (en) * | 1992-05-22 | 1994-07-26 | Matsushita Electric Works, Ltd. | Inverter power source |
| JP3242456B2 (ja) * | 1992-08-12 | 2001-12-25 | 松下電工株式会社 | インバータ電源回路 |
| JP3129037B2 (ja) * | 1993-06-18 | 2001-01-29 | 株式会社村田製作所 | スイッチング電源装置 |
| JPH07245949A (ja) * | 1994-03-01 | 1995-09-19 | Shindengen Electric Mfg Co Ltd | リンギングチョ−クコンバ−タ |
| US5706183A (en) * | 1994-06-27 | 1998-01-06 | Matsushita Electric Works, Ltd. | Inverter power supply with single discharge path |
-
1996
- 1996-12-24 JP JP34282796A patent/JP3391999B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-23 CN CN97121797A patent/CN1070004C/zh not_active Expired - Fee Related
- 1997-12-23 EP EP97122781A patent/EP0853372B1/en not_active Expired - Lifetime
- 1997-12-23 DE DE69720176T patent/DE69720176T2/de not_active Expired - Lifetime
- 1997-12-24 US US08/998,247 patent/US6016259A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013042380A1 (ja) | 2011-09-22 | 2013-03-28 | パナソニック 株式会社 | 非接触給電装置の駆動方法、非接触給電装置及び非接触給電システム |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69720176D1 (de) | 2003-04-30 |
| DE69720176T2 (de) | 2003-10-23 |
| CN1186377A (zh) | 1998-07-01 |
| EP0853372B1 (en) | 2003-03-26 |
| JPH10191575A (ja) | 1998-07-21 |
| EP0853372A1 (en) | 1998-07-15 |
| US6016259A (en) | 2000-01-18 |
| CN1070004C (zh) | 2001-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708571A (en) | Synchronous rectifying circuit of an active clamping type with less driving loss and less continuity loss | |
| US5712536A (en) | Reduced bus voltage integrated boost high power factor circuit | |
| US6970366B2 (en) | Phase-shifted resonant converter having reduced output ripple | |
| US7683595B2 (en) | Method for actuation, and actuating circuit for a switch in a power factor correction circuit | |
| KR100583670B1 (ko) | 스위칭 전원 장치 | |
| US7113411B2 (en) | Switching power supply | |
| US5488554A (en) | Low-loss clamp circuit | |
| JP3391999B2 (ja) | 電源回路 | |
| CA2362062C (en) | Self oscillating power converter circuit | |
| EP1071199A2 (en) | Power supply | |
| JP3097886B2 (ja) | 昇圧チョッパ型スイッチング電源 | |
| JP2001008444A (ja) | 共振回路素子からなる変換器 | |
| US6590790B2 (en) | Switching power supply device | |
| EP1396926A1 (en) | DC-DC converter with active clamp circuit | |
| JP4602132B2 (ja) | Ｅ級増幅器 | |
| US6969975B2 (en) | Circuit arrangement for power factor correction | |
| JP3061093B2 (ja) | 降圧チョッパ型スイッチング電源 | |
| JP4201161B2 (ja) | スイッチング電源装置 | |
| JP4430188B2 (ja) | 共振型電源装置 | |
| JP2004096967A (ja) | スイッチング電源装置 | |
| JP2002518978A (ja) | 複数の負荷のためのシフトされた駆動変換装置 | |
| JP3619116B2 (ja) | フライバック・コンバータにおける同期整流器の駆動回路 | |
| JP3493647B2 (ja) | 電源装置，放電灯点灯装置及び照明装置 | |
| JP3486879B2 (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| JP3379596B2 (ja) | インバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130124 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |