JP4193536B2 - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP4193536B2 JP4193536B2 JP2003079770A JP2003079770A JP4193536B2 JP 4193536 B2 JP4193536 B2 JP 4193536B2 JP 2003079770 A JP2003079770 A JP 2003079770A JP 2003079770 A JP2003079770 A JP 2003079770A JP 4193536 B2 JP4193536 B2 JP 4193536B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- winding
- primary winding
- transformer
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のトランスを備え、特に、薄型に実装するスイッチング電源に関する。
【０００２】
【従来の技術】
従来のスイッチング電源は、１個のトランスを備えるものである（例えば、特許文献１参照。）。このような従来例では、トランスが大型となってスイッチング電源を薄型にすることは困難である。
【０００３】
このような課題に対して、複数のトランスで負荷を分担するスイッチング電源が提案されている（例えば、特許文献１及び特許文献３参照。）。
【０００４】
【特許文献１】
米国特許第５６７３１８４号公報
【特許文献２】
米国特許第６２８２１０３号公報
【特許文献３】
米国特許第６４６９４８６号公報
【特許文献４】
米国特許第５７９０３８９号公報
【特許文献５】
米国特許第６００５７８０号公報
【特許文献６】
米国特許第６５７４１２２号公報
【特許文献７】
特許第３０３８３０４号公報
【０００５】
複数のトランスを備えるスイッチング電源について、図１８を用いて説明する。図１８は、スイッチング電源を示す構成図である。
【０００６】
同図において、共通電位ＣＯＭ及び共通電位ＧＮＤをスイッチング電源の共通電位とする。また、交流電圧Ｖａｃはフィルタ回路４０を介して整流回路ＤＢ１に接続する。そして、整流回路ＤＢ１は交流電圧Ｖａｃを整流する。
【０００７】
さらに、整流回路ＤＢ１は第１磁性素子であるインダクタＬ２とダイオードＤ２とトランスＴ４１，Ｔ４２，Ｔ４３とを介して平滑コンデンサＣｉｎに接続する。さらにまた、整流回路ＤＢ１はコンデンサＣｆに接続する。そして、平滑コンデンサＣｉｎは整流回路ＤＢ１の出力を平滑する。
【０００８】
また、トランスＴ４１は第１一次巻線Ｔ４１ｎ１、第２一次巻線Ｔ４１ｎ２及び二次巻線Ｔ４１ｎ３を備える。また、トランスＴ４２は第１一次巻線Ｔ４２ｎ１、第２一次巻線Ｔ４２ｎ２及び二次巻線Ｔ４２ｎ３を備える。さらにまた、トランスＴ４３は第１一次巻線Ｔ４３ｎ１、第２一次巻線Ｔ４３ｎ２及び二次巻線Ｔ４３ｎ３を備える。
【０００９】
そして、第１一次巻線Ｔ４１ｎ１，Ｔ４２ｎ１，Ｔ４３ｎ１の巻数をそれぞれ巻数ｎ１とし、第２一次巻線Ｔ４１ｎ２，Ｔ４２ｎ２，Ｔ４３ｎ２の巻数をそれぞれ巻数ｎ２とし、トランスＴ４１，Ｔ４２，Ｔ４３の特性がほぼ同じとなるようにする。
【００１０】
さらに、トランスＴ４１の第１一次巻線Ｔ４１ｎ１と、トランスＴ４２の第１一次巻線Ｔ４２ｎ１と、トランスＴ４３の第１一次巻線Ｔ４３ｎ１とは、それぞれ並列に接続する。
また、トランスＴ４１の第２一次巻線Ｔ４１ｎ２と、トランスＴ４２の第２一次巻線Ｔ４２ｎ２と、トランスＴ４３の第２一次巻線Ｔ４３ｎ２とは、それぞれ直列に接続する。
【００１１】
そして、第１一次巻線Ｔ４１ｎ１，Ｔ４２ｎ１，Ｔ４３ｎ１と、スイッチング素子Ｑ１と、平滑コンデンサＣｉｎとを直列に接続する。
また、第２一次巻線Ｔ４１ｎ２，Ｔ４２ｎ２，Ｔ４３ｎ２は、ダイオードＤ２と平滑コンデンサＣｉｎとの間に接続する。
【００１２】
したがって、スイッチング素子Ｑ１のオンオフにより平滑コンデンサＣｉｎの電圧がトランスＴ４１，Ｔ４２，Ｔ４３に印加される。そして、トランスＴ４１，Ｔ４２，Ｔ４３の二次巻線Ｔ４１ｎ３，Ｔ４２ｎ３，Ｔ４３ｎ３には出力となる電圧が誘起する。
【００１３】
さらに、トランスＴ４１の二次巻線Ｔ４１ｎ３はダイオードＤｒｅｃ１に接続する。また、トランスＴ４２の二次巻線Ｔ４２ｎ３はダイオードＤｒｅｃ２に接続する。さらに、トランスＴ４３の二次巻線Ｔ４３ｎ３はダイオードＤｒｅｃ３に接続する。そして、ダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３はそれぞれ並列に接続し、さらにコンデンサＣｏｕｔ及び負荷Ｌｏａｄに接続する。
【００１４】
そして、二次巻線Ｔ４１ｎ３，Ｔ４２ｎ３，Ｔ４３ｎ３に誘起する電圧は、ダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３で整流され、コンデンサＣｏｕｔで平滑され、出力電圧Ｖｏｕｔとなり、負荷Ｌｏａｄへ電力を供給する。
【００１５】
さらに、出力電圧Ｖｏｕｔは制御回路２０を介して、スイッチング素子Ｑ１の駆動信号Ｖｇにフィードバックされる。制御回路２０は、出力電圧Ｖｏｕｔが所定の値となるように制御する。このようにして、交流電圧Ｖａｃを出力電圧Ｖｏｕｔに変換する。また、トランスＴ４１，Ｔ４２，Ｔ４３は負荷をほぼ均等に分割する。
【００１６】
さらに、スイッチング素子Ｑ１のオンオフは、第２一次巻線Ｔ４１ｎ２，Ｔ４２ｎ２，Ｔ４３ｎ２とダイオードＤ２との接続点Ｐに、高周波交流電圧源を生成する。
【００１７】
よって、図１８の例において、交流電圧Ｖａｃと高周波交流電圧源である接続点Ｐとは、フィルタ回路４０と整流回路ＤＢ１と第１磁性素子であるインダクタＬ１とダイオードＤ２とを介して接続される。また、整流回路ＤＢ１と平滑コンデンサＣｉｎとの間にブロッキングダイオードＤ１を接続する。
【００１８】
このような図１８の例は、入力電流Ｉｉｎの導通が促進され力率は高くなる。
【００１９】
【発明が解決しようとする課題】
しかしながら、図１８の例は、第１一次巻線Ｔ４１ｎ１，Ｔ４２ｎ１，Ｔ４３ｎ１に平滑コンデンサＣｉｎの高い電圧ＶＣｉｎが印加されるため、第１一次巻線Ｔ４１ｎ１，Ｔ４２ｎ１，Ｔ４３ｎ１の巻数を大きく設計する必要があった。また、第２一次巻線Ｔ４１ｎ２，Ｔ４２ｎ２，Ｔ４３ｎ２が必要であった。
【００２０】
特に、第１一次巻線Ｔ４１ｎ１，Ｔ４２ｎ１，Ｔ４３ｎ１及び第２一次巻線Ｔ４１ｎ２，Ｔ４２ｎ２，Ｔ４３ｎ２に高耐圧の被覆が施された３層絶縁電線を利用する場合には、厚い被覆のために、トランスＴ４１，Ｔ４２，Ｔ４３のボビンにおける銅線の占有率が低下し、利用効率が低下する。
【００２１】
さらにまた、トランスＴ４１，Ｔ４２，Ｔ４３が小形低背であるとボビンの巻枠が狭く、一層利用効率が低下する。
なお、３層絶縁線は安全規格で要求されるバリアテープが不要となるので巻枠の利用効率をあげるのに好適である。したがって、一般的に、小形のトランスには３層絶縁線を使用する。
安全規格に対応する高耐圧の被覆が施された第１一次巻線及び第２一次巻線は、安全規格で要求されるバリアテープが不要となるため、小形低背のトランスＴ４１，Ｔ４２，Ｔ４３と相性がよい。
【００２２】
このような、トランスＴ４１，Ｔ４２，Ｔ４３の利用効率の低下は、スイッチング電源の小形化の妨げとなる課題がある。
【００２３】
本発明の目的は、以上説明した課題を解決するものであり、それぞれのトランスの利用効率を向上させ、小形化に好適なスイッチング電源を提供することにある。また特に、薄型に好適なスイッチング電源を提供することにある。
【００２４】
【課題を解決するための手段】
このような目的を達成する本発明は、次の通りである。
（１）交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスとを備えるスイッチング電源において、それぞれの前記トランスは、それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、
前記第１一次巻線と前記第２一次巻線と前記スイッチング回路と前記平滑コンデンサとを直列に接続し、前記第１一次巻線と前記第２一次巻線との接続点はダイオードと第１磁性素子とを介して前記交流電圧に接続することを特徴とするスイッチング電源。
（２）前記整流回路と前記平滑コンデンサとを接続するブロッキングダイオードを備えることを特徴とする（１）記載のスイッチング電源。
（３）交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスとを備えるスイッチング電源において、それぞれの前記トランスは、それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、前記第１一次巻線と前記第２一次巻線とが直列に接続され、一端が前記トランスと前記スイッチング回路との接続点に接続され、他端が第１磁性素子と前記整流回路とを介して前記交流電圧に接続されるコンデンサを備えることを特徴とするスイッチング電源。
（４）前記ブロッキングダイオードに直列に接続する第２磁性素子を備え、前記第１磁性素子と前記第２磁性素子とは、磁気結合を有することを特徴とする（２）記載のスイッチング電源。
（５）第１の巻線を前記第１磁性素子とし、第２の巻線を前記第２磁性素子とし、前記第１の巻線の一端が前記ダイオードに接続され、前記第２の巻線の一端が前記ブロッキングダイオードに接続され、前記第１の巻線の他端と前記第２の巻線の他端とが共に前記清流回路に接続されるカップルドインダクタを備えることを特徴とする請求項４記載のスイッチング電源。
（６）前記第１一次巻線は前記平滑コンデンサに接続し、前記第２一次巻線は前記スイッチング回路に接続することを特徴とする（１）記載のスイッチング電源。
（７）交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスとを備えるスイッチング電源において、それぞれの前記トランスは、それぞれが直列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、前記第１一次巻線と前記第２一次巻線と前記スイッチング回路と前記平滑コンデンサとを直列に接続し、前記第１一次巻線と前記第２一次巻線との接続点はダイオードと第１磁性素子とを介して前記交流電圧に接続することを特徴とするスイッチング電源。
（８）それぞれの前記トランスは、それぞれが並列に接続されるリセット用巻線を備えることを特徴とする（７）記載のスイッチング電源。
（９）交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスと、前記交流電圧と前記オンオフで発生する高周波交流電圧源との間に接続するダイオード及び第１磁性素子の直列回路とを備えるスイッチング電源において、それぞれの前記トランスは、それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、前記第１一次巻線と前記第２一次巻線と前記スイッチング回路と前記平滑コンデンサとを直列に接続することを特徴とするスイッチング電源。
（１０）交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスと、前記交流電圧と前記オンオフで発生する高周波交流電圧源との間に接続するダイオード及び第１磁性素子の直列回路とを備えるスイッチング電源において、それぞれの前記トランスは、それぞれが直列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、前記第１一次巻線と前記第２一次巻線と前記スイッチング回路と前記平滑コンデンサとを直列に接続することを特徴とするスイッチング電源。
（１１）スイッチング回路のオンオフにより直流電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスを備えるスイッチング電源において、それぞれの前記トランスは、それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、前記第１一次巻線と前記第２一次巻線とを直列に接続することを特徴とするスイッチング電源。
（１２）それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線と、スイッチング回路のオンオフにより直流電圧が印加され出力となる電圧を誘起する二次巻線とを具備するトランスを複数個備えるスイッチング電源において、前記第１一次巻線をリセット用巻線として、スイッチング回路がオフのときに、リセットの向きに電圧が印加されるように接続することを特徴とするスイッチング電源。
【００２５】
【発明の実施の形態】
以下に、図１に基づいて本発明を詳細に説明する。図１は本発明に係るスイッチング電源の一実施例を示す構成図である。なお、図１８の例と同等の要素には同等の符号を付し、説明を省略する。
【００２６】
図１の実施例の第１の特徴は、それぞれが並列に接続される第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と、それぞれが直列に接続される第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２と、を直列に接続する点にある。
【００２７】
また、図１の実施例の第２の特徴は、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊを、ダイオードＤ２と第１磁性素子であるカップルドインダクタＬ１と整流回路ＤＢ１とフィルタ回路４０とを介して、交流電圧Ｖａｃに接続する点にある。
【００２８】
詳しくは、トランスＴ１は第１一次巻線Ｔ１ｎ１、第２一次巻線Ｔ１ｎ２及び二次巻線Ｔ１ｎ３を備える。また、トランスＴ２は第１一次巻線Ｔ２ｎ１、第２一次巻線Ｔ２ｎ２及び二次巻線Ｔ２ｎ３を備える。さらにまた、トランスＴ３は第１一次巻線Ｔ３ｎ１、第２一次巻線Ｔ３ｎ２及び二次巻線Ｔ３ｎ３を備える。
【００２９】
そして、トランスＴ１の第１一次巻線Ｔ１ｎ１とトランスＴ２の第１一次巻線Ｔ２ｎ１とトランスＴ３の第１一次巻線Ｔ３ｎ１とは、それぞれを並列に接続する。
また、トランスＴ１の第２一次巻線Ｔ１ｎ２と、トランスＴ２の第２一次巻線Ｔ２ｎ２と、トランスＴ３の第２一次巻線Ｔ３ｎ２とは、それぞれを直列に接続する。
【００３０】
さらに、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１の巻数をそれぞれ巻数ｎ１とし、第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２の巻数をそれぞれ巻数ｎ２とし、トランスＴ１，Ｔ２，Ｔ３の特性がほぼ同じとなるようにする。
【００３１】
また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とを直列に接続する。さらにまた、これらにスイッチング素子Ｑ１と平滑コンデンサＣｉｎとを直列に接続する。
【００３２】
さらに、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１は平滑コンデンサＣｉｎに接続する。また、第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２はスイッチング素子Ｑ１に接続する。
【００３３】
こうして、スイッチング素子Ｑ１がオンのとき、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１に印加される電圧と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とに印加される電圧の比は、（ｎ１／３）：ｎ２となる。
【００３４】
また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊを、ダイオードＤ２と第１磁性素子であるカップルドインダクタＬ１と整流回路ＤＢ１とフィルタ回路とを介して、交流電圧Ｖａｃに接続する。
【００３５】
なお、図１の実施例は、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊを整流回路ＤＢ１に接続する場合であったが、これとは別に、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊを、整流回路ＤＢ１以外のダイオードを介して交流電圧Ｖａｃに接続してもよい。この場合についての構成及び動作は、後述の図１２の実施例で詳しく説明する。
【００３６】
また、図１８の例と同様に、スイッチング素子Ｑ１のオンオフは、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊに、高周波交流電圧源を生成する。
【００３７】
そして、図１の実施例において、交流電圧Ｖａｃと高周波交流電圧源である接続点Ｊとは、フィルタ回路４０と整流回路ＤＢ１と第１磁性素子であるカップルドインダクタＬ１とダイオードＤ２とを介して接続される。
【００３８】
また、カップルドインダクタＬ１は巻線ｎｐ１と巻線ｎｐ２とを備え、巻線ｎｐ１と巻線ｎｐ２とは磁気結合を有する。そして、巻線ｎｐ１の一端はダイオードＤ２に接続し、巻線ｎｐ２の一端はブロッキングダイオードＤ１に接続する。また、巻線ｎｐ１の他端と巻線ｎｐ２の他端とは、共に整流回路ＤＢ１に接続する。
【００３９】
即ち、整流回路ＤＢ１は、第２磁性素子であるカップルドインダクタＬ１とブロッキングダイオードＤ１とを介して平滑コンデンサＣｉｎに接続される。
【００４０】
そして、巻線ｎｐ１を第１磁性素子とし、巻線ｎｐ２を第２磁性素子とすれば、第１磁性素子と第２磁性素子とは磁気結合を有する。また、カップルドインダクタＬ１は第１磁性素子であり、第２磁性素子でもある。
【００４１】
さらに、カップルドインダクタＬ１の巻線ｎｐ１と巻線ｎｐ２との結合係数Ｋが小さいときに、即ち疎結合であるときに、図１の実施例は、一層好適に高力率で電力を変換できる。その詳細の説明は、特許文献２（米国特許第６２８２１０３号明細書）に記載があるため、省略する。
【００４２】
さらにまた、ブロッキングダイオードＤ１は、スイッチング電源の起動時に平滑コンデンサＣｉｎの充電を促進させ、動作を安定化する作用がある。
【００４３】
また、整流回路ＤＢ１は第１磁性素子であるインダクタＬ２とダイオードＤ２とトランスＴ１，Ｔ２，Ｔ３とを介して平滑コンデンサＣｉｎに接続する。さらにまた、整流回路ＤＢ１はコンデンサＣｆに接続する。そして、平滑コンデンサＣｉｎは整流回路ＤＢ１の出力を平滑する。
【００４４】
さらに、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１を流れる電流Ｉ＿Ｔ１ｎ１，Ｉ＿Ｔ２ｎ１，Ｉ＿Ｔ３ｎ１と、第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２を流れる電流Ｉ＿Ｔ１ｎ１，Ｉ＿Ｔ２ｎ２，Ｉ＿Ｔ３ｎ２とは、全てスイッチング素子Ｑ１の電流ＩＱ１になる。即ち、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とは、電力の伝送に直接的に寄与する。
【００４５】
このような、図１の実施例の構成の特徴をさらに詳しく説明する。
図１の実施例は、平滑コンデンサＣｉｎの高い電圧ＶＣｉｎを第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とで分圧するため、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１の巻数を小さくできる。
【００４６】
例えは、同一のコアにおいて、図１８の例で巻数ｎ１＝６０ターンとなる磁束振幅を図１の実施例で実現すると、巻数ｎ１＝６０×０．３＝１８ターン及び巻数ｎ２＝（６０×０．７）／３＝１４ターンとなり、巻数ｎ１＋巻数ｎ２＝３２ターンとなる。ただし、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１の全体に印加される電圧と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２の全体に印加される電圧との比が３：７としている。
【００４７】
したがって、トランスＴ１，Ｔ２，Ｔ３の一次側の巻数は小さくてよい。そのため巻線に施される被覆も減少し、相対的に銅線の占有率が増加する。その結果、図１の実施例において、トランスＴ１，Ｔ２，Ｔ３の利用効率は上がる。
【００４８】
さらに、トランスＴ１，Ｔ２，Ｔ３は、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点ＪをダイオードＤ２への接続端に形成するために、実装のときの端子ピンを簡便にできる。
【００４９】
また、図１の実施例は、トランスＴ１，Ｔ２，Ｔ３にばらつきがあっても、磁束の偏りを自動的に抑制する。
【００５０】
例えば、トランスＴ１の磁束の変化Δφ１があるときは、電磁誘導によりトランスＴ１の第１一次巻線Ｔ１ｎ１に電流Ｉφ１を誘起する。そしてまた、この誘起された電流ＩφはトランスＴ２の第１一次巻線Ｔ２ｎ１及びトランスＴ３の第１一次巻線Ｔ３ｎ１に流れ、トランスＴ２の磁束及びトランスＴ３の磁束を変化させる。
【００５１】
したがって、トランスＴ１の磁束が増加すると、トランスＴ２の磁束及びトランスＴ３の磁束も増加するように作用する。このことにより、磁束の偏りを自動的に抑制する。このためスイッチング電源の信頼性が向上する。
【００５２】
同様に、トランスＴ２の磁束の変化Δφ２があるときも、トランスＴ１の磁束及びトランスＴ３の磁束を変化させる。また、トランスＴ３の磁束の変化Δφ３があるときも、トランスＴ２の磁束及びトランスＴ３の磁束を変化させる。
【００５３】
このような、磁束の偏りを自動的に抑制する効果は、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１はそれぞれ並列に接続されていて、これらの間の電流が自由に行き来できることに由来する。
【００５４】
また、図１の実施例は、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点ＪをダイオードＤ２と第１磁性素子であるカップルドインダクタＬ１とを介して、交流電圧Ｖａｃに接続する配置である。このように形成すると、トランスＴ１，Ｔ２，Ｔ３の利用効率の向上に好適である。
【００５５】
一方、並列に接続する補助巻線を新たにそれぞれのトランスＴ１，Ｔ２，Ｔ３に設けるとトランスの利用効率は低下してしまう。また、それぞれのトランスＴ１，Ｔ２，Ｔ３の二次巻線Ｔ１ｎ３，Ｔ２ｎ３，Ｔ３ｎ３を並列に接続すると、二次側の配線の寄生インピーダンス及びダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３の順方向電圧降下のばらつき等の影響を受けやすく、トランスＴ１，Ｔ２，Ｔ３で分配する負荷が不均衡になり易いため、実用的でない。
【００５６】
このような、図１の例の動作は、図１８の例と類似の動作となり、高力率で電力を変換する。以下に、図１の実施例の動作の詳細を図２〜図５を用いて説明する。図２〜図４は、図１の実施例の各部の動作波形である。また、図５は図１の実施例の各期間の動作模式図である。
【００５７】
図１の実施例の動作状態は、期間１から期間７まで遷移した後、再び期間１となる動作を繰り返す。
【００５８】
また、図２（ａ）において、電圧ＶＣｉｎは平滑コンデンサＣｉｎの電圧であり、電圧Ｖｐ２はカップルドインダクタＬ１の巻線ｎｐ２とブロッキングダイオードＤ１との接続点の電圧であり、電圧ＶＣｆはコンデンサＣｆの電圧である。
【００５９】
さらに、図２（ｂ）において、電圧ＶＪは第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊの電圧であり、電圧ＶＣｆはコンデンサＣｆの電圧であり、電圧Ｖｐ１ｆはカップルドインダクタＬ１の巻線ｎｐ１とダイオードＤ２との接続点の電圧である。
【００６０】
そして、図２（ｂ）より、電圧ＶＪは高周波交流電圧源となっている。
【００６１】
また、図２（ｃ）において、電流Ｉｎｐ１はカップルドインダクタＬ１の巻線ｎｐ１の電流であり、電流Ｉｎｐ２はカップルドインダクタＬ１の巻線ｎｐ２の電流である。
【００６２】
さらに、図３（ａ）において、電圧Ｖｇはスイッチング素子Ｑ１の駆動電圧である。また、図３（ｂ）において、電流Ｉ＿Ｔ１ｎ３はトランスＴ１の二次巻線Ｔ１ｎ３の電流であり、電流Ｉ＿Ｔ２ｎ３はトランスＴ２の二次巻線Ｔ２ｎ３の電流であり、電流Ｉ＿Ｔ３ｎ３はトランスＴ３の二次巻線Ｔ３ｎ３の電流である。
【００６３】
さらにまた、図３（ｃ）において、電流Ｉ＿Ｔ１ｎ２はトランスＴ１の第２一次巻線Ｔ１ｎ３の電流であり、電流Ｉ＿Ｔ２ｎ２はトランスＴ２の第２一次巻線Ｔ２ｎ３の電流であり、電流Ｉ＿Ｔ３ｎ２はトランスＴ３の第２一次巻線Ｔ３ｎ３の電流である。
【００６４】
また、図３（ｄ）において、電流Ｉ＿Ｔ１ｎ１はトランスＴ１の第１一次巻線Ｔ１ｎ３の電流であり、電流Ｉ＿Ｔ２ｎ１はトランスＴ２の第１一次巻線Ｔ２ｎ３の電流であり、電流Ｉ＿Ｔ３ｎ１はトランスＴ３の第１一次巻線Ｔ３ｎ３の電流である。
【００６５】
さらに、図３（ｅ）において、電圧ＶＱ１はスイッチング素子Ｑ１の電圧であり、電流ＩＱ１はスイッチング素子Ｑ１の電流である。
【００６６】
また、図４（ａ）において、電圧ＶＣｆはコンデンサＣｆの電圧であり、電圧ＶＣｉｎは平滑コンデンサＣｉｎの電圧である。さらに、図４（ｂ）において、電流Ｉｎｐ２はカップルドインダクタＬ１の巻線ｎｐ２の電流である。また、図４（ｃ）において、電流Ｉｎｐ１はカップルドインダクタＬ１の巻線ｎｐ１の電流である。
【００６７】
そして、図２（ｃ）、図４（ｂ）及び図４（ｃ）は、電流Ｉｎｐ１と電流Ｉｎｐ２との和が不連続となる、いわゆるインダクタ電流不連続モード（ＤＣＭ）である場合を示す。
【００６８】
さらに、図４（ｄ）において、電圧Ｖａｃは交流電圧Ｖａｃの電圧であり、入力電流Ｉｉｎは交流電圧Ｃｉｎの電流である。
そして、図４（ｄ）は、図１の実施例は高い力率で動作することを示す。
【００６９】
以下に、期間１から期間７について図２〜図５を用いて、順に説明する。
【００７０】
期間１において、スイッチング素子Ｑ１はオンとなり、ダイオードＤ２はオン、ブロッキングダイオードＤ１はオフとなる。また、ダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３はオフとなる。
【００７１】
このとき、カップルドインダクタＬ１の巻線ｎｐ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との回路は、電圧ＶＣｆ（交流電圧Ｖａｃ）が印加され、励磁される。また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との回路は、電圧ＶＣｉｎが印加され、励磁される。
【００７２】
また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊには、ＶＪ＝（３×ｎ２）／（ｎ１＋３×ｎ２）×ＶＣｉｎの高周波交流電圧が発生する。さらにまた、カップルドインダクタＬ１の巻線ｎｐ１には、（ＶＪ−ＶＣｆ）の電圧が印加される。
【００７３】
そして、スイッチング素子Ｑ１をオフとすることで、期間１が終了し期間２へ遷移する。
【００７４】
期間２において、スイッチング素子Ｑ１はオフとなり、ダイオードＤ２はオン、ブロッキングダイオードＤ１はオンとなる。また、ダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３はオンとなる。
【００７５】
このとき、電流Ｉｎｐ１は減少する。また、電流Ｉｎｐ１は第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１を介して、二次巻線Ｔ１ｎ３，Ｔ２ｎ３，Ｔ３ｎ３に伝達され電流Ｉ＿Ｔ１ｎ３，Ｉ＿Ｔ２ｎ３，Ｉ＿Ｔ３ｎ３を増加させると共に、平滑コンデンサＣｉｎを昇圧する。さらにまた、第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２には電流が流れない。また、電流Ｉｎｐ２は平滑コンデンサＣｉｎを昇圧する。
そして、電流Ｉｎｐ１がゼロとなり、ダイオードＤ２がオフとなると期間２が終了し期間３へ遷移する。
【００７６】
期間３において、スイッチング素子Ｑ１はオフとなり、ダイオードＤ２はオフ、ブロッキングダイオードＤ１はオンとなる。また、ダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３はオンとなる。
【００７７】
このとき、電流Ｉｎｐ２は減少する。また、電流Ｉｎｐ２は平滑コンデンサＣｉｎを昇圧する。さらに、電流Ｉ＿Ｔ１ｎ３，Ｉ＿Ｔ２ｎ３，Ｉ＿Ｔ３ｎ３は、トランスＴ１，Ｔ２，Ｔ３のリセットの電流が流れる。
そして、電流Ｉｎｐ２がゼロとなり、ブロッキングダイオードＤ１がオフとなると期間３が終了し期間４へ遷移する。
【００７８】
期間４において、スイッチング素子Ｑ１はオフとなり、ダイオードＤ２はオフ、ブロッキングダイオードＤ１はオフとなる。また、ダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３はオンとなる。
【００７９】
このとき、カップルドインダクタＬ１の磁束はリセットされ、一次側の回路には電流は流れない。
そして、スイッチング素子Ｑ１がオンとすることで、期間４が終了し期間１へ遷移する。
【００８０】
このようにして、図１の実施例は、図１８の例と同様に、高力率で電力を変換する。即ち、入力電流Ｉｉｎの導通角がひろがる。また、トランスＴ１，Ｔ２，Ｔ３は負荷を分担する。さらにまた、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とは、平滑コンデンサＣｉｎの電圧ＶＣｉｎを分圧する。
【００８１】
また、図１の実施例は、インダクタ電流不連続モード（ＤＣＭ）のみならず、インダクタ電流連続モード（ＣＣＭ）においても好適な特性を示す。その詳細の説明は、特許文献２（米国特許第６２８２１０３号明細書）に記載があるため、省略する。
特に、カップルドインダクタＬ１の巻線ｎｐ１と巻線ｎｐ２との結合係数Ｋが小さいときに、図１の実施例は、インダクタ電流連続モード（ＣＣＭ）で、一層好適に高力率で電力を変換できる。その詳細な説明は省略する。
【００８２】
また、図６は本発明に係るスイッチング電源の第２の実施例を示す構成図である。なお、図１の実施例と同等の要素には同等の符号を付し、説明を省略する。
【００８３】
図６の実施例の第１の特徴は、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１をそれぞれ直列に接続し、第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２をそれぞれ並列に接続する点にある。
即ち、直列と並列との関係が逆になる場合である。
【００８４】
詳しくは、トランスＴ１１は第１一次巻線Ｔ１１ｎ１、第２一次巻線Ｔ１１ｎ２及び二次巻線Ｔ１１ｎ３を備える。また、トランスＴ１２は第１一次巻線Ｔ１２ｎ１、第２一次巻線Ｔ１２ｎ２及び二次巻線Ｔ１２ｎ３を備える。さらにまた、トランスＴ１３は第１一次巻線Ｔ１３ｎ１、第２一次巻線Ｔ１３ｎ２及び二次巻線Ｔ１３ｎ３を備える。
【００８５】
そして、トランスＴ１１の第１一次巻線Ｔ１１ｎ１とトランスＴ１２の第１一次巻線Ｔ１２ｎ１とトランスＴ１３の第１一次巻線Ｔ１３ｎ１とは、それぞれを直列に接続する。
また、トランスＴ１１の第２一次巻線Ｔ１１ｎ２と、トランスＴ１２の第２一次巻線Ｔ１２ｎ２と、トランスＴ１３の第２一次巻線Ｔ１３ｎ２とは、それぞれを並列に接続する。
【００８６】
さらに、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１の巻数をそれぞれ巻数ｎ１とし、第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２の巻数をそれぞれ巻数ｎ２とし、トランスＴ１１，Ｔ１２，Ｔ１３の特性がほぼ同じとなるようにする。
【００８７】
また、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１と第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２とを直列に接続する。さらにまた、これらにスイッチング素子Ｑ１と平滑コンデンサＣｉｎとを直列に接続する。
【００８８】
こうして、スイッチング素子Ｑ１がオンのとき、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１に印加される電圧と第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２とに印加される電圧の比は、ｎ１：（ｎ２／３）となる。
【００８９】
このような場合でも、図１の実施例と同様に、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１と第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２とをそれぞれ直列に接続している。その結果、図６の実施例において、トランスＴ１１，Ｔ１２，Ｔ１３の利用効率は上がる。
【００９０】
例えは、同一のコアにおいて、図１８の例でｎ１＝６０ターンとなる磁束振幅を図６の実施例で実現すると、巻数ｎ１＝（６０×０．３）／３＝６ターン及び巻数ｎ２＝６０×０．７＝４２ターンとなり、巻数ｎ１＋巻数ｎ２＝４８ターンとなる。
ただし、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１の全体に印加される電圧と第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２の全体に印加される電圧との比が３：７としている。
【００９１】
したがって、図６の実施例は、図１の実施例と同様に、トランスＴ１１，Ｔ１２，Ｔ１３の一次側の巻数は小さくてよい。そのため巻線に施される被覆も減少し、相対的に銅線の占有率が増加する。その結果、図１の実施例において、トランスＴ１１，Ｔ１２，Ｔ１３の利用効率は上がる。
【００９２】
また、図１の実施例及び図６の実施例は、第１一次巻線（第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１及び第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１）の全体に印加される電圧と、第２一次巻線（第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２及び第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２）の全体に印加される電圧との比が２０：８０程度から５０：５０程度のときに、好適な力率となる特性がある。
【００９３】
したがって、第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２を直列に接続する図１の実施例は、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１を直列に接続する図６の実施例よりも、トランス（トランスＴ１，Ｔ２，Ｔ３及びトランスＴ１１，Ｔ１２，Ｔ１３）の利用効率が高い。
【００９４】
さらに、図６の実施例の第２の特徴は、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１と第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２との接続点Ｊと交流電圧Ｖａｃとの間に配置する第１磁性素子であるインダクタＬ２を備え、図１の実施例のブロッキングダイオードＤ１相当を省略する点にある。
【００９５】
このような図６の実施例は、部品点数が減少し、低コストになる。
【００９６】
また、インダクタンスＬ２は、トランスＴ１１，Ｔ１２，Ｔ１３の第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１及び第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２における漏れインダクタンスで代用しても、等価である。
【００９７】
さらに、インダクタンスＬ２をインダクタンス回路５０とする。さらにまた、スイッチング素子Ｑ１をスイッチング回路６０とする。
【００９８】
このような構成の場合でも、図１の実施例と類似の動作となり、図６の実施例は高力率で電力を変換する。また、図６の実施例はインダクタ電流不連続モード（ＤＣＭ）で動作できる範囲が広い。その詳細の説明は省略する。
【００９９】
さらに、図７は本発明に係るスイッチング電源の第３の実施例を示す構成図である。なお、図１の実施例及び図６の実施例と同等の要素には同等の符号を付し、説明を省略する。
【０１００】
図７の実施例の第１の特徴は、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１をそれぞれ直列に接続し、第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２をそれぞれ直列に接続し、さらに、トランスＴ２１，Ｔ２２，Ｔ２３は、それぞれが並列に接続されるリセット用巻線Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４を備える点にある。
【０１０１】
詳しくは、トランスＴ２１は第１一次巻線Ｔ２１ｎ１、第２一次巻線Ｔ２１ｎ２、二次巻線Ｔ２１ｎ３及びリセット用巻線Ｔ２１ｎ４を備える。
また、トランスＴ２２は第１一次巻線Ｔ２２ｎ１、第２一次巻線Ｔ２２ｎ２、二次巻線Ｔ２２ｎ３及びリセット用巻線Ｔ２２ｎ４を備える。
さらにまた、トランスＴ２３は第１一次巻線Ｔ２３ｎ１、第２一次巻線Ｔ２３ｎ２、二次巻線Ｔ２３ｎ３及びリセット用巻線Ｔ２３ｎ４を備える。
【０１０２】
そして、トランスＴ２１の第１一次巻線Ｔ２１ｎ１とトランスＴ２２の第１一次巻線Ｔ２２ｎ１とトランスＴ２３の第１一次巻線Ｔ２３ｎ１とは、それぞれを直列に接続する。
また、トランスＴ２１の第２一次巻線Ｔ２１ｎ２と、トランスＴ２２の第２一次巻線Ｔ２２ｎ２と、トランスＴ２３の第２一次巻線Ｔ２３ｎ２とは、それぞれを直列に接続する。
【０１０３】
さらにまた、トランスＴ２１のリセット用巻線Ｔ２１ｎ４と、トランスＴ２２のリセット用巻線Ｔ２２ｎ４と、トランスＴ２３のリセット用巻線Ｔ２３ｎ４とは、それぞれを並列に接続する。
そして、リセット用巻線Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４は、ダイオードＤ３を介して、平滑コンデンサＣｉｎに接続する。
【０１０４】
さらに、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１の巻数をそれぞれ巻数ｎ１とし、第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２の巻数をそれぞれ巻数ｎ２とし、トランスＴ２１，Ｔ２２，Ｔ２３の特性がほぼ同じとなるようにする。
【０１０５】
また、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２とを直列に接続する。さらにまた、これらにスイッチング素子Ｑ１と平滑コンデンサＣｉｎとを直列に接続する。
【０１０６】
このような場合でも、図１の実施例及び図６の実施例と同様に、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２とをそれぞれ直列に接続している。その結果、図７の実施例において、トランスＴ２１，Ｔ２２，Ｔ２３の利用効率は上がる。
【０１０７】
さらに、リセット用巻線Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４はそれぞれ並列に接続されていて、これらの間の電流が自由に行き来できるため、図１の実施例と同様に、トランスＴ２１，Ｔ２２，Ｔ２３にばらつきがあっても、磁束の偏りを自動的に抑制する。
【０１０８】
図７の実施例の第２の特徴は、交流電圧Ｖａｃはフィルタ回路４０及び整流回路ＤＢ１を介してインダクタＬ３の一端に接続し、インダクタＬ３の他端はダイオードＤ２の一端とブロッキングダイオードＤ１の一端とに接続し、ダイオードＤ２の他端を第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２の接続点Ｊに接続し、ブロッキングダイオードＤ１の他端を平滑コンデンサＣｉｎに接続する点にある。
【０１０９】
そして、インダクタンスＬ３をインダクタンス回路５０とする。そしてまた、インダクタンス回路５０は、交流電圧Ｖａｃとオンオフで第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２の接続点Ｊに発生する高周波交流電圧源との間に接続される。さらに、インダクタンス回路５０は、整流回路ＤＢ１と平滑コンデンサＣｉｎとの間に接続される。
【０１１０】
また、インダクタンスＬ３は、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２の接続点Ｊと交流電圧Ｖａｃとの間に接続する第１磁性素子であり、整流回路ＤＢ１と平滑コンデンサＣｉｎとの間に接続する第２磁性素子でもある。即ち、インダクタンスＬ３は、第１磁性素子と第２磁性素子とを兼用する。
【０１１１】
このような構成の場合であっても、図１の実施例及び図６の実施例と類似の動作となり、図７の実施例は高力率で電力を変換する。その詳細の説明は省略する。
【０１１２】
また、図７の実施例の第３の特徴は、フォワード型の方式で電力を変換する点である。一方、図１の実施例及び図６の実施例はフライバック型の方式で電力を変換する一例である。
【０１１３】
詳しくは、トランスＴ２１の二次巻線Ｔ２１ｎ３はダイオードＤＦ１及びダイオードＤｆｌｙ１に接続しさらにインダクタＬｏｕｔ１に接続する。そして、トランスＴ２の二次巻線Ｔ２２ｎ３はダイオードＤＦ２及びダイオードＤｆｌｙ２に接続しさらにはインダクタＬｏｕｔ２に接続する。さらに、トランスＴ２３の二次巻線Ｔ３ｎ３はダイオードＤＦ３及びダイオードＤｆｌｙ３に接続しさらにはインダクタＬｏｕｔ３に接続する。そして、インダクタＬｏｕｔ１，Ｌｏｕｔ２，Ｌｏｕｔ３はそれぞれ並列に接続し、さらにコンデンサＣｏｕｔ及び負荷Ｌｏａｄに接続する。
【０１１４】
そして、二次巻線Ｔ２１ｎ３，Ｔ２２ｎ３，Ｔ２３ｎ３に誘起する電圧は、ダイオードＤＦ１，ＤＦ２，ＤＦ３，Ｄｆｌｙ１，Ｄｆｌｙ２，Ｄｆｌｙ３で整流し、インダクタＬｏｕｔ１，Ｌｏｕｔ２，Ｌｏｕｔ３及びコンデンサＣｏｕｔで平滑し、出力電圧Ｖｏｕｔとなり、負荷Ｌｏａｄへ電力を供給する。
【０１１５】
さらに、図７の実施例では、トランスＴ２１，Ｔ２２，Ｔ２３のコアをリセットするリセット用巻線Ｔ１ｎ４，Ｔ２ｎ４，Ｔ３ｎ４を備える。また、リセット用巻線Ｔ１ｎ４，Ｔ２ｎ４，Ｔ３ｎ４は、図７に示すのように、トランスＴ２１，Ｔ２２，Ｔ２３のリセットの向きに接続する。
即ち、リセット用巻線Ｔ１ｎ４，Ｔ２ｎ４，Ｔ３ｎ４は、スイッチング回路６０がオフのときに、リセットの向きに平滑コンデンサＣｉｎの電圧が印加されるように接続する。
【０１１６】
そして、トランスＴ２１，Ｔ２２，Ｔ２３のコアは、スイッチング回路６０がオンのときに励磁され、スイッチング回路６０がオフのときにリセット用巻線によってリセットされる。また、リセット用巻線Ｔ１ｎ４，Ｔ２ｎ４，Ｔ３ｎ４は電力の伝送に直接的に寄与しないため、巻線の電流容量は小さく、細いものを利用する。
【０１１７】
このような図７の実施例は、高力率で電力を変換する。その詳細の説明は省略する。
【０１１８】
また、図８は本発明に係るスイッチング電源の第４の実施例を示す構成図である。なお、図１の実施例と同じ要素には同一符号を付し、説明を省略する。
【０１１９】
図８の実施例の第１の特徴は、交流電圧Ｖａｃはフィルタ回路４０及び整流回路ＤＢ１を介してインダクタＬ２の一端に接続し、インダクタＬ３の他端はダイオードＤ２を介して第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２の接続点Ｊに接続し、さらに整流回路ＤＢ１と平滑コンデンサＣｉｎとの間にブロッキングダイオードＤ１を接続する点にある。
【０１２０】
そして、インダクタンスＬ２をインダクタンス回路５０とする。そしてまた、インダクタンス回路５０は、交流電圧Ｖａｃとオンオフで第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２の接続点Ｊに発生する高周波交流電圧源との間に接続される。さらに、インダクタンス回路５０は、整流回路ＤＢ１と平滑コンデンサＣｉｎとの間に接続される。
【０１２１】
このような構成の場合でも、図１の実施例と類似の動作となり、図６の実施例は高力率で電力を変換する。また、図８の実施例は平滑コンデンサＣｉｎの電圧ＶＣｉｎの過剰な上昇を抑制できる。その詳細の説明は省略する。
【０１２２】
さらに、図８の実施例の第２の特徴は、スイッチング回路６０をスイッチング素子Ｑ３、スイッチング素子Ｑ４及びコンデンサＣｒｅｓ１で形成する点にある。
【０１２３】
詳しくは、平滑コンデンサＣｉｎにスイッチング素子Ｑ３とスイッチング素子Ｑ４との直列回路を接続する。スイッチング素子Ｑ３とスイッチング素子Ｑ４との接続点は、コンデンサＣｒｅｓ１を介してトランスＴ１及びトランスＴ２に接続する。
【０１２４】
また、スイッチング素子Ｑ３とスイッチング素子Ｑ４とを相補的にオンオフする。このようにして、スイッチング素子Ｑ３とスイッチング素子Ｑ４との接続点は高周波交流電圧源となり、コンデンサＣｒｅｓ１とトランスＴ１及びトランスＴ２との接続点も高周波交流電圧源となり、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２の接続点Ｊも高周波交流電圧源となる。
【０１２５】
したがって、このような構成の場合でも、図１の実施例と類似の動作となり、図６の実施例は高力率で電力を変換する。
【０１２６】
さらに、図９は本発明に係るスイッチング電源の第５の実施例を示す構成図である。なお、図１の実施例と同じ要素には同一符号を付し、説明を省略する。
【０１２７】
図９の実施例の特徴は、図１の実施例及び図８の実施例を一般化してさまざまなアプリケーションに適用する点にある。
【０１２８】
詳しくは、図９の実施例は、トランスＴ１，Ｔ２，・・・，ＴＮを備える。
そして、トランスＴ１，Ｔ２，・・・，ＴＮの二次側は、それぞれ出力回路３１，３２，・・・，３Ｎに接続する。出力回路３１，３２，・・・，３Ｎは、トランスＴ１，Ｔ２，・・・，ＴＮの二次巻線と整流素子とで形成する。
【０１２９】
また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，・・・，ＴＮｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，・・・，ＴＮｎ２との接続点Ｊは、ダイオードＤ２とインダクタンス回路５０とを介して交流電圧Ｖａｃに接続する。
さらに、平滑コンデンサＣｉｎは、ブロッキングダイオードＤ１とインダクタンス回路５０とを介して整流回路ＤＢ１に接続する。
【０１３０】
インダクタンス回路５０は、図１の実施例のカップルドインダクタＬ１でもよく、図６，７，８の実施例に示すものであってもよい。また、これ以外の変形もありうる。
【０１３１】
また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，・・・，ＴＮｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，・・・，ＴＮｎ２とスイッチング回路６０と平滑コンデンサＣｉｎとを直列に接続する。
スイッチング回路６０は、図１の実施例のスイッチング素子Ｑ１でもよく、図８の実施例に示すものであってもよい。また、これ以外の変形もありうる。
【０１３２】
さらに、図１０は、図９の実施例における出力回路３１，３２，・・・，３Ｎの具体的な一実施例を示す構成図である。同図において、（ａ）はフォワード型であり、（ｂ）はフライバック型であり、（ｃ）はＺｅｔａ型であり、（ｄ）はフライ・フォワード型であり、（ｅ）はセンタタップ型であり、（ｆ）はブリッジ型であり、（ｇ）はインダクタレスセンタタップ型であり、（ｈ）はカレントダブラ型である。また、これら等を組み合わせた変形も可能である。
【０１３３】
例えば、図１の実施例及び図６の実施例は図７（ｂ）のフライバック型であり、図７の実施例は図７（ａ）のフォワード型である。
【０１３４】
このような図９の実施例も、図１の実施例と類似の動作となり、高力率で電力を変換する。その詳細の説明は省略する。
【０１３５】
また、図１１は本発明に係るスイッチング電源の第６の実施例を示す構成図である。なお、図１の実施例と同じ要素には同一符号を付し、説明を省略する。
【０１３６】
図１１の実施例の第１の特徴は、図１の実施例のダイオードＤ２の代わりに、コンデンサＣ２を備える点にある。
【０１３７】
詳しくは、コンデンサＣ２は、第１磁性素子であるカップルドインダクタＬ１に直列に接続する。また、カップルドインダクタＬ１はインダクタンス回路５０とする。
【０１３８】
また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とを直列に接続する。コンデンサＣ２の一端は、第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２に接続する。コンデンサＣ２の他端は、第１磁性素子であるカップルドインダクタＬ１と、整流回路ＤＢ１内のダイオードとフィルタ回路４０とを介して、交流電圧Ｖａｃに接続する。
【０１３９】
さらに、図１１の実施例の第２の特徴は、コンデンサＣ２の一端をトランスＴ１，Ｔ２，Ｔ３とスイッチング回路６０との接続点に接続する点にある。
【０１４０】
詳しくは、トランスＴ１，Ｔ２，Ｔ３とスイッチング素子Ｑ１との接続点は、スイッチング回路のオンオフにより、高周波交流電圧源となる。したがって、カップルドインダクタＬ１とコンデンサＣ２との接続点も、スイッチング回路のオンオフにより、高周波交流電圧源となる。
【０１４１】
そして、交流電圧Ｖａｃと上述の高周波交流電圧源との間には、整流回路ＤＢ１のダイオード及び第１磁性素子であるカップルドインダクタＬ１の直列回路を接続する。
【０１４２】
このような図１１の実施例も、図１の実施例と類似の動作となり、高力率で電力を変換する。その詳細の説明は省略する。
【０１４３】
さらに、図１２は本発明に係るスイッチング電源の第７の実施例を示す構成図である。なお、図１の実施例及び図７の実施例と同じ要素には同一符号を付し、説明を省略する。
【０１４４】
図１２の実施例の特徴は、図１の実施例のダイオードＤ２の代わりに、ダイオードＤ４及びダイオードＤ５を備える点にある。
そして、図１の実施例のブロッキングダイオードＤ１は整流回路ＤＢ１内のダイオードで代用される。
【０１４５】
詳しくは、ダイオードＤ４の一端はフィルタ回路４０を介し交流電圧Ｖａｃに接続し、ダイオードＤ４の他端はインダクタンス回路５０を介し第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２との接続点Ｊに接続する。
【０１４６】
そして、図１２の実施例において、整流回路ＤＢ１内のダイオードで、インダクタンス回路５０にカソード端が接続されるダイオードは、図１の実施例のブロッキングダイオードＤ１と等価である。
【０１４７】
また、ダイオードＤ５の一端はフィルタ回路４０を介し交流電圧Ｖａｃに接続し、ダイオードＤ５の他端はインダクタンス回路５０を介し第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２との接続点Ｊに接続する。
さらに、インダクタンス回路５０は、カップルドインダクタＬ５で形成する。
【０１４８】
また、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２との接続点Ｊは、ダイオードＤ４及びダイオードＤ５とインダクタンス回路５０とフィルタ回路４０とを介して交流電圧Ｖａｃに接続する。
【０１４９】
このような図１２の実施例も、図１の実施例と類似の動作となり、高力率で電力を変換する。その詳細の説明は省略する。
また、図１２の実施例は、ダイオードＤ４の電流とダイオードＤ５の電流が整流回路ＤＢ１を流れないため、順方向電圧降下による損失が小さく、好適である。
【０１５０】
さらにまた、図１３は本発明に係るスイッチング電源の第８の実施例を示す構成図である。なお、図１の実施例と同等の要素には同等の符号を付し、説明を省略する。
【０１５１】
図１３の実施例の第１の特徴は、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１をそれぞれ直列に接続し、第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２をそれぞれ直列に接続する点にある。
【０１５２】
詳しくは、トランスＴ２１は第１一次巻線Ｔ２１ｎ１、第２一次巻線Ｔ２１ｎ２及び二次巻線Ｔ２１ｎ３を備える。また、トランスＴ２２は第１一次巻線Ｔ２２ｎ１、第２一次巻線Ｔ２２ｎ２及び二次巻線Ｔ２２ｎ３を備える。さらにまた、トランスＴ２３は第１一次巻線Ｔ２３ｎ１、第２一次巻線Ｔ２３ｎ２及び二次巻線Ｔ２３ｎ３を備える。
【０１５３】
そして、トランスＴ２１の第１一次巻線Ｔ２１ｎ１とトランスＴ２２の第１一次巻線Ｔ２２ｎ１とトランスＴ２３の第１一次巻線Ｔ２３ｎ１とは、それぞれを直列に接続する。
また、トランスＴ２１の第２一次巻線Ｔ２１ｎ２と、トランスＴ２２の第２一次巻線Ｔ２２ｎ２と、トランスＴ２３の第２一次巻線Ｔ２３ｎ２とは、それぞれを直列に接続する。
【０１５４】
さらに、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１の巻数をそれぞれ巻数ｎ１とし、第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２の巻数をそれぞれ巻数ｎ２とし、二次巻線Ｔ２１ｎ３，Ｔ２２ｎ３，Ｔ２３ｎ３の巻数をそれぞれｎ３とし、トランスＴ２１，Ｔ２２，Ｔ２３の特性がほぼ同じとなるようにする。
【０１５５】
また、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２とを直列に接続する。さらにまた、これらにスイッチング素子Ｑ１と平滑コンデンサＣｉｎとを直列に接続する。
【０１５６】
このような場合でも、図１３の実施例は、図１の実施例及び図６の実施例と同様に、トランスＴ２１，Ｔ２２，Ｔ２３の利用効率は上がる。
【０１５７】
例えは、同一のコアにおいて、図１８の例でｎ１＝６０ターンとなる磁束振幅を図６の実施例で実現すると、巻数ｎ１＝（６０×０．３）／３＝６ターン及び巻数ｎ２＝（６０×０．７）／３＝１４ターンとなり、巻数ｎ１＋巻数ｎ２＝２０ターンとなる。
ただし、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１の全体に印加される電圧と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２の全体に印加される電圧との比が３：７としている。
【０１５８】
したがって、図１３の実施例は、図１の実施例と同様に、トランスＴ２１，Ｔ２２，Ｔ２３の一次側の巻数は小さくてよい。そのため巻線に施される被覆も減少し、相対的に銅線の占有率が増加する。その結果、図１３の実施例において、トランスＴ２１，Ｔ２２，Ｔ２３の利用効率は上がる。
また、図１３の実施例に対して、さらにトランスの数を増すような変形を施す場合には、トランスの利用効率を一層高くできる。
【０１５９】
しかしながら、図１３の実施例は、図１の実施例のように、トランスＴ２１，Ｔ２２，Ｔ２３にばらつきがある場合に、磁束の偏りを自動的に抑制することはできない。
【０１６０】
以下に、図１３の実施例の動作について、図１４を用いて説明する。図１４は、図１２の実施例における不平衡のときの各部の動作波形である。ただし、トランスＴ２１のインダクタンス：Ｔ２２のインダクタンス：Ｔ２３のインダクタンス＝１：２：３となるような極端な不平衡を想定する。また、負荷Ｌｏａｄの電流は８Ａとし、巻数ｎ１：巻数ｎ２：巻数ｎ３＝７：１３：１２とする。
【０１６１】
図１４（ａ）において、磁束密度Ｂ＿Ｔ２１はトランスＴ２１のコアの磁束密度であり、磁束密度Ｂ＿Ｔ２２はトランスＴ２２のコアの磁束密度であり、磁束密度Ｂ＿Ｔ２３はトランスＴ２３のコアの磁束密度である。
【０１６２】
また、図１４（ｂ）において、電流ＩＱ１はスイッチング回路６０を流れる電流である。
【０１６３】
さらに、図１４（ｃ）において、電流Ｉ＿Ｔ２１ｎ３はトランスＴ２１の二次巻線Ｔ２１ｎ３の電流であり、電流Ｉ＿Ｔ２２ｎ３はトランスＴ２２の二次巻線Ｔ２２ｎ３の電流であり、電流Ｉ＿Ｔ２３ｎ３はトランスＴ２３の二次巻線Ｔ２３ｎ３の電流である。
【０１６４】
そして、図１４（ａ）〜図１４（ｃ）は、トランスＴ２３のコアが部分的に飽和することを示す。しかしながら、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１及び第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２を直列に接続しているため、一部でコアの飽和が発生しても、スイッチング回路６０の電流ＩＱ１の電流は緩やかに上昇する。これは、その他の不飽和のコアによって、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１全体のインダクタンスは極端に低下しないことによる。
このようなことから、特にトランスの直列数が多いときに好適に素子の信頼性が確保される。
【０１６５】
一方、図１４と同等の条件における図１の実施例の動作について、図１５を用いて説明する。図１５は図１の実施例における不平衡のときの各部の動作波形である。図１４の場合と同様に、図１５においてトランスＴ１のインダクタンス：Ｔ２のインダクタンス：Ｔ３のインダクタンス＝１：２：３となるような極端な不平衡を想定する。また、負荷Ｌｏａｄの電流は８Ａとし、巻数ｎ１：巻数ｎ２：巻数ｎ３＝２１：１３：１２とする。
【０１６６】
図１５（ａ）において、磁束密度Ｂ＿Ｔ１はトランスＴ１のコアの磁束密度であり、磁束密度Ｂ＿Ｔ２はトランスＴ２のコアの磁束密度であり、磁束密度Ｂ＿Ｔ３はトランスＴ３のコアの磁束密度である。
【０１６７】
また、図１５（ｂ）において、電流ＩＱ１はスイッチング回路６０を流れる電流である。
【０１６８】
さらに、図１５（ｃ）において、電流Ｉ＿Ｔ１ｎ３はトランスＴ１の二次巻線Ｔ１ｎ３の電流であり、電流Ｉ＿Ｔ２ｎ３はトランスＴ２の二次巻線Ｔ２ｎ３の電流であり、電流Ｉ＿Ｔ３ｎ３はトランスＴ３の二次巻線Ｔ３ｎ３の電流である。
【０１６９】
そして、図１５（ａ）〜図１５（ｃ）は、トランスＴ３のコアは飽和していないことを示す。これは、図１の実施例において、磁束の偏りを自動的に抑制する作用によりコアの飽和が抑制されるためである。
【０１７０】
また、図１６は本発明に係るスイッチング電源の第９の実施例を示す構成図である。なお、図１の実施例と同一の要素には同一の符号を付し、説明を省略する。
【０１７１】
図１６の実施例の特徴は、図１の実施例の平滑コンデンサＣｉｎの代わりに、直流電圧Ｖｉｎを備える点にある。
【０１７２】
詳しくは、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とを直列に接続する。さらにまた、これらにスイッチング素子Ｑ１と直流電圧Ｖｉｎとを直列に接続する。
【０１７３】
さらに、図１６の実施例は、図１の実施例と同様に、トランスＴ１，Ｔ２，Ｔ３の利用効率が高く、トランスＴ１，Ｔ２，Ｔ３にばらつきがあっても磁束の偏りを自動的に抑制するため、好適なスイッチング電源を提供できる。
【０１７４】
また、図１７は本発明に係るスイッチング電源の第１０の実施例を示す構成図である。なお、図７の実施例と同一の要素には同一の符号を付し、説明を省略する。
【０１７５】
図１７の実施例の特徴は、図７の実施例の平滑コンデンサＣｉｎの代わりに、直流電圧Ｖｉｎを備える点にある。
【０１７６】
詳しくは、図１７の実施例は、図１６の実施例と同様に、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２とを直列に接続する。さらにまた、これらにスイッチング素子Ｑ１と直流電圧Ｖｉｎとを直列に接続する。さらに、トランスＴ２１，Ｔ２２，Ｔ２３は、それぞれが並列に接続されるリセット用巻線Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４を備える。
【０１７７】
ここで、見方を変更して、図１６の実施例において、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とを直列接続を第２一次巻線（Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１，Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２）とし、リセット用巻線Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４を第１一次巻線（Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４）とすることもできる。
【０１７８】
この場合は、第１一次巻線（Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４）をリセット用巻線Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４として、スイッチング回路がオフのときに、トランスＴ２１，Ｔ２２，Ｔ２３のリセットの向きに電圧が印加されるように接続している。
【０１７９】
さらに、図１７の実施例は、図１６の実施例と同様に、トランスＴ２１，Ｔ２２，Ｔ２３の利用効率が高く、トランスＴ２１，Ｔ２２，Ｔ２３にばらつきがあっても磁束の偏りを自動的に抑制するため、好適なスイッチング電源を提供できる。
【０１８０】
【発明の効果】
以上のことにより、本発明によれば、小形化に好適なスイッチング電源を提供できる。また、薄型に好適なスイッチング電源を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】図１の実施例の各部の動作波形である。
【図３】図１の実施例の各部の動作波形である。
【図４】図１の実施例の各部の動作波形である。
【図５】図１の実施例の各期間の動作模式図である。
【図６】本発明の第２の実施例を示す構成図である。
【図７】本発明の第３の実施例を示す構成図である。
【図８】本発明の第４の実施例を示す構成図である。
【図９】本発明の第５の実施例を示す構成図である。
【図１０】出力回路の実施例を示す構成図である。
【図１１】本発明の第６の実施例を示す構成図である。
【図１２】本発明の第７の実施例を示す構成図である。
【図１３】本発明の第８の実施例を示す構成図である。
【図１４】図１２の実施例における不平衡のときの各部の動作波形である。
【図１５】図１の実施例における不平衡のときの各部の動作波形である。
【図１６】本発明の第９の実施例を示す構成図である。
【図１７】本発明の第１０の実施例を示す構成図である。
【図１８】スイッチング電源を示す構成図である。
【符号の説明】
Ｃｉｎ 平滑コンデンサ
Ｃ２ コンデンサ
ＤＢ１ 整流回路
Ｄ１ ブロッキングダイオード
Ｄ２，Ｄ３，Ｄ４，Ｄ５ ダイオード
Ｌ１，Ｌ５ カップルドインダクタ（第１磁性素子及び第２磁性素子）
Ｌ２，Ｌ３ インダクタンス（第１磁性素子）
Ｔ１，Ｔ２，Ｔ３，ＴＮ，Ｔ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３トランス
Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１，ＴＮｎ１，Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１，Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１ 第１一次巻線
Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２，ＴＮｎ２，Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３，Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２ 第２一次巻線
Ｔ１ｎ３，Ｔ２ｎ３，Ｔ３ｎ３，ＴＮｎ３，Ｔ１１ｎ３，Ｔ１２ｎ３，Ｔ１３ｎ３，Ｔ２１ｎ３，Ｔ２２ｎ３，Ｔ２３ｎ３ 二次巻線
Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４ リセット用巻線
３１，３２，３Ｎ 出力回路
５０ インダクタンス回路（第１磁性素子及び第２磁性素子）
６０ スイッチング回路
Ｖａｃ 交流電圧
Ｖｉｎ 直流電圧
Ｖｏｕｔ 出力電圧
【発明の属する技術分野】
本発明は、複数のトランスを備え、特に、薄型に実装するスイッチング電源に関する。
【０００２】
【従来の技術】
従来のスイッチング電源は、１個のトランスを備えるものである（例えば、特許文献１参照。）。このような従来例では、トランスが大型となってスイッチング電源を薄型にすることは困難である。
【０００３】
このような課題に対して、複数のトランスで負荷を分担するスイッチング電源が提案されている（例えば、特許文献１及び特許文献３参照。）。
【０００４】
【特許文献１】
米国特許第５６７３１８４号公報
【特許文献２】
米国特許第６２８２１０３号公報
【特許文献３】
米国特許第６４６９４８６号公報
【特許文献４】
米国特許第５７９０３８９号公報
【特許文献５】
米国特許第６００５７８０号公報
【特許文献６】
米国特許第６５７４１２２号公報
【特許文献７】
特許第３０３８３０４号公報
【０００５】
複数のトランスを備えるスイッチング電源について、図１８を用いて説明する。図１８は、スイッチング電源を示す構成図である。
【０００６】
同図において、共通電位ＣＯＭ及び共通電位ＧＮＤをスイッチング電源の共通電位とする。また、交流電圧Ｖａｃはフィルタ回路４０を介して整流回路ＤＢ１に接続する。そして、整流回路ＤＢ１は交流電圧Ｖａｃを整流する。
【０００７】
さらに、整流回路ＤＢ１は第１磁性素子であるインダクタＬ２とダイオードＤ２とトランスＴ４１，Ｔ４２，Ｔ４３とを介して平滑コンデンサＣｉｎに接続する。さらにまた、整流回路ＤＢ１はコンデンサＣｆに接続する。そして、平滑コンデンサＣｉｎは整流回路ＤＢ１の出力を平滑する。
【０００８】
また、トランスＴ４１は第１一次巻線Ｔ４１ｎ１、第２一次巻線Ｔ４１ｎ２及び二次巻線Ｔ４１ｎ３を備える。また、トランスＴ４２は第１一次巻線Ｔ４２ｎ１、第２一次巻線Ｔ４２ｎ２及び二次巻線Ｔ４２ｎ３を備える。さらにまた、トランスＴ４３は第１一次巻線Ｔ４３ｎ１、第２一次巻線Ｔ４３ｎ２及び二次巻線Ｔ４３ｎ３を備える。
【０００９】
そして、第１一次巻線Ｔ４１ｎ１，Ｔ４２ｎ１，Ｔ４３ｎ１の巻数をそれぞれ巻数ｎ１とし、第２一次巻線Ｔ４１ｎ２，Ｔ４２ｎ２，Ｔ４３ｎ２の巻数をそれぞれ巻数ｎ２とし、トランスＴ４１，Ｔ４２，Ｔ４３の特性がほぼ同じとなるようにする。
【００１０】
さらに、トランスＴ４１の第１一次巻線Ｔ４１ｎ１と、トランスＴ４２の第１一次巻線Ｔ４２ｎ１と、トランスＴ４３の第１一次巻線Ｔ４３ｎ１とは、それぞれ並列に接続する。
また、トランスＴ４１の第２一次巻線Ｔ４１ｎ２と、トランスＴ４２の第２一次巻線Ｔ４２ｎ２と、トランスＴ４３の第２一次巻線Ｔ４３ｎ２とは、それぞれ直列に接続する。
【００１１】
そして、第１一次巻線Ｔ４１ｎ１，Ｔ４２ｎ１，Ｔ４３ｎ１と、スイッチング素子Ｑ１と、平滑コンデンサＣｉｎとを直列に接続する。
また、第２一次巻線Ｔ４１ｎ２，Ｔ４２ｎ２，Ｔ４３ｎ２は、ダイオードＤ２と平滑コンデンサＣｉｎとの間に接続する。
【００１２】
したがって、スイッチング素子Ｑ１のオンオフにより平滑コンデンサＣｉｎの電圧がトランスＴ４１，Ｔ４２，Ｔ４３に印加される。そして、トランスＴ４１，Ｔ４２，Ｔ４３の二次巻線Ｔ４１ｎ３，Ｔ４２ｎ３，Ｔ４３ｎ３には出力となる電圧が誘起する。
【００１３】
さらに、トランスＴ４１の二次巻線Ｔ４１ｎ３はダイオードＤｒｅｃ１に接続する。また、トランスＴ４２の二次巻線Ｔ４２ｎ３はダイオードＤｒｅｃ２に接続する。さらに、トランスＴ４３の二次巻線Ｔ４３ｎ３はダイオードＤｒｅｃ３に接続する。そして、ダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３はそれぞれ並列に接続し、さらにコンデンサＣｏｕｔ及び負荷Ｌｏａｄに接続する。
【００１４】
そして、二次巻線Ｔ４１ｎ３，Ｔ４２ｎ３，Ｔ４３ｎ３に誘起する電圧は、ダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３で整流され、コンデンサＣｏｕｔで平滑され、出力電圧Ｖｏｕｔとなり、負荷Ｌｏａｄへ電力を供給する。
【００１５】
さらに、出力電圧Ｖｏｕｔは制御回路２０を介して、スイッチング素子Ｑ１の駆動信号Ｖｇにフィードバックされる。制御回路２０は、出力電圧Ｖｏｕｔが所定の値となるように制御する。このようにして、交流電圧Ｖａｃを出力電圧Ｖｏｕｔに変換する。また、トランスＴ４１，Ｔ４２，Ｔ４３は負荷をほぼ均等に分割する。
【００１６】
さらに、スイッチング素子Ｑ１のオンオフは、第２一次巻線Ｔ４１ｎ２，Ｔ４２ｎ２，Ｔ４３ｎ２とダイオードＤ２との接続点Ｐに、高周波交流電圧源を生成する。
【００１７】
よって、図１８の例において、交流電圧Ｖａｃと高周波交流電圧源である接続点Ｐとは、フィルタ回路４０と整流回路ＤＢ１と第１磁性素子であるインダクタＬ１とダイオードＤ２とを介して接続される。また、整流回路ＤＢ１と平滑コンデンサＣｉｎとの間にブロッキングダイオードＤ１を接続する。
【００１８】
このような図１８の例は、入力電流Ｉｉｎの導通が促進され力率は高くなる。
【００１９】
【発明が解決しようとする課題】
しかしながら、図１８の例は、第１一次巻線Ｔ４１ｎ１，Ｔ４２ｎ１，Ｔ４３ｎ１に平滑コンデンサＣｉｎの高い電圧ＶＣｉｎが印加されるため、第１一次巻線Ｔ４１ｎ１，Ｔ４２ｎ１，Ｔ４３ｎ１の巻数を大きく設計する必要があった。また、第２一次巻線Ｔ４１ｎ２，Ｔ４２ｎ２，Ｔ４３ｎ２が必要であった。
【００２０】
特に、第１一次巻線Ｔ４１ｎ１，Ｔ４２ｎ１，Ｔ４３ｎ１及び第２一次巻線Ｔ４１ｎ２，Ｔ４２ｎ２，Ｔ４３ｎ２に高耐圧の被覆が施された３層絶縁電線を利用する場合には、厚い被覆のために、トランスＴ４１，Ｔ４２，Ｔ４３のボビンにおける銅線の占有率が低下し、利用効率が低下する。
【００２１】
さらにまた、トランスＴ４１，Ｔ４２，Ｔ４３が小形低背であるとボビンの巻枠が狭く、一層利用効率が低下する。
なお、３層絶縁線は安全規格で要求されるバリアテープが不要となるので巻枠の利用効率をあげるのに好適である。したがって、一般的に、小形のトランスには３層絶縁線を使用する。
安全規格に対応する高耐圧の被覆が施された第１一次巻線及び第２一次巻線は、安全規格で要求されるバリアテープが不要となるため、小形低背のトランスＴ４１，Ｔ４２，Ｔ４３と相性がよい。
【００２２】
このような、トランスＴ４１，Ｔ４２，Ｔ４３の利用効率の低下は、スイッチング電源の小形化の妨げとなる課題がある。
【００２３】
本発明の目的は、以上説明した課題を解決するものであり、それぞれのトランスの利用効率を向上させ、小形化に好適なスイッチング電源を提供することにある。また特に、薄型に好適なスイッチング電源を提供することにある。
【００２４】
【課題を解決するための手段】
このような目的を達成する本発明は、次の通りである。
（１）交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスとを備えるスイッチング電源において、それぞれの前記トランスは、それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、
前記第１一次巻線と前記第２一次巻線と前記スイッチング回路と前記平滑コンデンサとを直列に接続し、前記第１一次巻線と前記第２一次巻線との接続点はダイオードと第１磁性素子とを介して前記交流電圧に接続することを特徴とするスイッチング電源。
（２）前記整流回路と前記平滑コンデンサとを接続するブロッキングダイオードを備えることを特徴とする（１）記載のスイッチング電源。
（３）交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスとを備えるスイッチング電源において、それぞれの前記トランスは、それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、前記第１一次巻線と前記第２一次巻線とが直列に接続され、一端が前記トランスと前記スイッチング回路との接続点に接続され、他端が第１磁性素子と前記整流回路とを介して前記交流電圧に接続されるコンデンサを備えることを特徴とするスイッチング電源。
（４）前記ブロッキングダイオードに直列に接続する第２磁性素子を備え、前記第１磁性素子と前記第２磁性素子とは、磁気結合を有することを特徴とする（２）記載のスイッチング電源。
（５）第１の巻線を前記第１磁性素子とし、第２の巻線を前記第２磁性素子とし、前記第１の巻線の一端が前記ダイオードに接続され、前記第２の巻線の一端が前記ブロッキングダイオードに接続され、前記第１の巻線の他端と前記第２の巻線の他端とが共に前記清流回路に接続されるカップルドインダクタを備えることを特徴とする請求項４記載のスイッチング電源。
（６）前記第１一次巻線は前記平滑コンデンサに接続し、前記第２一次巻線は前記スイッチング回路に接続することを特徴とする（１）記載のスイッチング電源。
（７）交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスとを備えるスイッチング電源において、それぞれの前記トランスは、それぞれが直列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、前記第１一次巻線と前記第２一次巻線と前記スイッチング回路と前記平滑コンデンサとを直列に接続し、前記第１一次巻線と前記第２一次巻線との接続点はダイオードと第１磁性素子とを介して前記交流電圧に接続することを特徴とするスイッチング電源。
（８）それぞれの前記トランスは、それぞれが並列に接続されるリセット用巻線を備えることを特徴とする（７）記載のスイッチング電源。
（９）交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスと、前記交流電圧と前記オンオフで発生する高周波交流電圧源との間に接続するダイオード及び第１磁性素子の直列回路とを備えるスイッチング電源において、それぞれの前記トランスは、それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、前記第１一次巻線と前記第２一次巻線と前記スイッチング回路と前記平滑コンデンサとを直列に接続することを特徴とするスイッチング電源。
（１０）交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスと、前記交流電圧と前記オンオフで発生する高周波交流電圧源との間に接続するダイオード及び第１磁性素子の直列回路とを備えるスイッチング電源において、それぞれの前記トランスは、それぞれが直列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、前記第１一次巻線と前記第２一次巻線と前記スイッチング回路と前記平滑コンデンサとを直列に接続することを特徴とするスイッチング電源。
（１１）スイッチング回路のオンオフにより直流電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスを備えるスイッチング電源において、それぞれの前記トランスは、それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、前記第１一次巻線と前記第２一次巻線とを直列に接続することを特徴とするスイッチング電源。
（１２）それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線と、スイッチング回路のオンオフにより直流電圧が印加され出力となる電圧を誘起する二次巻線とを具備するトランスを複数個備えるスイッチング電源において、前記第１一次巻線をリセット用巻線として、スイッチング回路がオフのときに、リセットの向きに電圧が印加されるように接続することを特徴とするスイッチング電源。
【００２５】
【発明の実施の形態】
以下に、図１に基づいて本発明を詳細に説明する。図１は本発明に係るスイッチング電源の一実施例を示す構成図である。なお、図１８の例と同等の要素には同等の符号を付し、説明を省略する。
【００２６】
図１の実施例の第１の特徴は、それぞれが並列に接続される第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と、それぞれが直列に接続される第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２と、を直列に接続する点にある。
【００２７】
また、図１の実施例の第２の特徴は、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊを、ダイオードＤ２と第１磁性素子であるカップルドインダクタＬ１と整流回路ＤＢ１とフィルタ回路４０とを介して、交流電圧Ｖａｃに接続する点にある。
【００２８】
詳しくは、トランスＴ１は第１一次巻線Ｔ１ｎ１、第２一次巻線Ｔ１ｎ２及び二次巻線Ｔ１ｎ３を備える。また、トランスＴ２は第１一次巻線Ｔ２ｎ１、第２一次巻線Ｔ２ｎ２及び二次巻線Ｔ２ｎ３を備える。さらにまた、トランスＴ３は第１一次巻線Ｔ３ｎ１、第２一次巻線Ｔ３ｎ２及び二次巻線Ｔ３ｎ３を備える。
【００２９】
そして、トランスＴ１の第１一次巻線Ｔ１ｎ１とトランスＴ２の第１一次巻線Ｔ２ｎ１とトランスＴ３の第１一次巻線Ｔ３ｎ１とは、それぞれを並列に接続する。
また、トランスＴ１の第２一次巻線Ｔ１ｎ２と、トランスＴ２の第２一次巻線Ｔ２ｎ２と、トランスＴ３の第２一次巻線Ｔ３ｎ２とは、それぞれを直列に接続する。
【００３０】
さらに、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１の巻数をそれぞれ巻数ｎ１とし、第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２の巻数をそれぞれ巻数ｎ２とし、トランスＴ１，Ｔ２，Ｔ３の特性がほぼ同じとなるようにする。
【００３１】
また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とを直列に接続する。さらにまた、これらにスイッチング素子Ｑ１と平滑コンデンサＣｉｎとを直列に接続する。
【００３２】
さらに、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１は平滑コンデンサＣｉｎに接続する。また、第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２はスイッチング素子Ｑ１に接続する。
【００３３】
こうして、スイッチング素子Ｑ１がオンのとき、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１に印加される電圧と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とに印加される電圧の比は、（ｎ１／３）：ｎ２となる。
【００３４】
また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊを、ダイオードＤ２と第１磁性素子であるカップルドインダクタＬ１と整流回路ＤＢ１とフィルタ回路とを介して、交流電圧Ｖａｃに接続する。
【００３５】
なお、図１の実施例は、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊを整流回路ＤＢ１に接続する場合であったが、これとは別に、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊを、整流回路ＤＢ１以外のダイオードを介して交流電圧Ｖａｃに接続してもよい。この場合についての構成及び動作は、後述の図１２の実施例で詳しく説明する。
【００３６】
また、図１８の例と同様に、スイッチング素子Ｑ１のオンオフは、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊに、高周波交流電圧源を生成する。
【００３７】
そして、図１の実施例において、交流電圧Ｖａｃと高周波交流電圧源である接続点Ｊとは、フィルタ回路４０と整流回路ＤＢ１と第１磁性素子であるカップルドインダクタＬ１とダイオードＤ２とを介して接続される。
【００３８】
また、カップルドインダクタＬ１は巻線ｎｐ１と巻線ｎｐ２とを備え、巻線ｎｐ１と巻線ｎｐ２とは磁気結合を有する。そして、巻線ｎｐ１の一端はダイオードＤ２に接続し、巻線ｎｐ２の一端はブロッキングダイオードＤ１に接続する。また、巻線ｎｐ１の他端と巻線ｎｐ２の他端とは、共に整流回路ＤＢ１に接続する。
【００３９】
即ち、整流回路ＤＢ１は、第２磁性素子であるカップルドインダクタＬ１とブロッキングダイオードＤ１とを介して平滑コンデンサＣｉｎに接続される。
【００４０】
そして、巻線ｎｐ１を第１磁性素子とし、巻線ｎｐ２を第２磁性素子とすれば、第１磁性素子と第２磁性素子とは磁気結合を有する。また、カップルドインダクタＬ１は第１磁性素子であり、第２磁性素子でもある。
【００４１】
さらに、カップルドインダクタＬ１の巻線ｎｐ１と巻線ｎｐ２との結合係数Ｋが小さいときに、即ち疎結合であるときに、図１の実施例は、一層好適に高力率で電力を変換できる。その詳細の説明は、特許文献２（米国特許第６２８２１０３号明細書）に記載があるため、省略する。
【００４２】
さらにまた、ブロッキングダイオードＤ１は、スイッチング電源の起動時に平滑コンデンサＣｉｎの充電を促進させ、動作を安定化する作用がある。
【００４３】
また、整流回路ＤＢ１は第１磁性素子であるインダクタＬ２とダイオードＤ２とトランスＴ１，Ｔ２，Ｔ３とを介して平滑コンデンサＣｉｎに接続する。さらにまた、整流回路ＤＢ１はコンデンサＣｆに接続する。そして、平滑コンデンサＣｉｎは整流回路ＤＢ１の出力を平滑する。
【００４４】
さらに、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１を流れる電流Ｉ＿Ｔ１ｎ１，Ｉ＿Ｔ２ｎ１，Ｉ＿Ｔ３ｎ１と、第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２を流れる電流Ｉ＿Ｔ１ｎ１，Ｉ＿Ｔ２ｎ２，Ｉ＿Ｔ３ｎ２とは、全てスイッチング素子Ｑ１の電流ＩＱ１になる。即ち、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とは、電力の伝送に直接的に寄与する。
【００４５】
このような、図１の実施例の構成の特徴をさらに詳しく説明する。
図１の実施例は、平滑コンデンサＣｉｎの高い電圧ＶＣｉｎを第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とで分圧するため、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１の巻数を小さくできる。
【００４６】
例えは、同一のコアにおいて、図１８の例で巻数ｎ１＝６０ターンとなる磁束振幅を図１の実施例で実現すると、巻数ｎ１＝６０×０．３＝１８ターン及び巻数ｎ２＝（６０×０．７）／３＝１４ターンとなり、巻数ｎ１＋巻数ｎ２＝３２ターンとなる。ただし、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１の全体に印加される電圧と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２の全体に印加される電圧との比が３：７としている。
【００４７】
したがって、トランスＴ１，Ｔ２，Ｔ３の一次側の巻数は小さくてよい。そのため巻線に施される被覆も減少し、相対的に銅線の占有率が増加する。その結果、図１の実施例において、トランスＴ１，Ｔ２，Ｔ３の利用効率は上がる。
【００４８】
さらに、トランスＴ１，Ｔ２，Ｔ３は、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点ＪをダイオードＤ２への接続端に形成するために、実装のときの端子ピンを簡便にできる。
【００４９】
また、図１の実施例は、トランスＴ１，Ｔ２，Ｔ３にばらつきがあっても、磁束の偏りを自動的に抑制する。
【００５０】
例えば、トランスＴ１の磁束の変化Δφ１があるときは、電磁誘導によりトランスＴ１の第１一次巻線Ｔ１ｎ１に電流Ｉφ１を誘起する。そしてまた、この誘起された電流ＩφはトランスＴ２の第１一次巻線Ｔ２ｎ１及びトランスＴ３の第１一次巻線Ｔ３ｎ１に流れ、トランスＴ２の磁束及びトランスＴ３の磁束を変化させる。
【００５１】
したがって、トランスＴ１の磁束が増加すると、トランスＴ２の磁束及びトランスＴ３の磁束も増加するように作用する。このことにより、磁束の偏りを自動的に抑制する。このためスイッチング電源の信頼性が向上する。
【００５２】
同様に、トランスＴ２の磁束の変化Δφ２があるときも、トランスＴ１の磁束及びトランスＴ３の磁束を変化させる。また、トランスＴ３の磁束の変化Δφ３があるときも、トランスＴ２の磁束及びトランスＴ３の磁束を変化させる。
【００５３】
このような、磁束の偏りを自動的に抑制する効果は、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１はそれぞれ並列に接続されていて、これらの間の電流が自由に行き来できることに由来する。
【００５４】
また、図１の実施例は、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点ＪをダイオードＤ２と第１磁性素子であるカップルドインダクタＬ１とを介して、交流電圧Ｖａｃに接続する配置である。このように形成すると、トランスＴ１，Ｔ２，Ｔ３の利用効率の向上に好適である。
【００５５】
一方、並列に接続する補助巻線を新たにそれぞれのトランスＴ１，Ｔ２，Ｔ３に設けるとトランスの利用効率は低下してしまう。また、それぞれのトランスＴ１，Ｔ２，Ｔ３の二次巻線Ｔ１ｎ３，Ｔ２ｎ３，Ｔ３ｎ３を並列に接続すると、二次側の配線の寄生インピーダンス及びダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３の順方向電圧降下のばらつき等の影響を受けやすく、トランスＴ１，Ｔ２，Ｔ３で分配する負荷が不均衡になり易いため、実用的でない。
【００５６】
このような、図１の例の動作は、図１８の例と類似の動作となり、高力率で電力を変換する。以下に、図１の実施例の動作の詳細を図２〜図５を用いて説明する。図２〜図４は、図１の実施例の各部の動作波形である。また、図５は図１の実施例の各期間の動作模式図である。
【００５７】
図１の実施例の動作状態は、期間１から期間７まで遷移した後、再び期間１となる動作を繰り返す。
【００５８】
また、図２（ａ）において、電圧ＶＣｉｎは平滑コンデンサＣｉｎの電圧であり、電圧Ｖｐ２はカップルドインダクタＬ１の巻線ｎｐ２とブロッキングダイオードＤ１との接続点の電圧であり、電圧ＶＣｆはコンデンサＣｆの電圧である。
【００５９】
さらに、図２（ｂ）において、電圧ＶＪは第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊの電圧であり、電圧ＶＣｆはコンデンサＣｆの電圧であり、電圧Ｖｐ１ｆはカップルドインダクタＬ１の巻線ｎｐ１とダイオードＤ２との接続点の電圧である。
【００６０】
そして、図２（ｂ）より、電圧ＶＪは高周波交流電圧源となっている。
【００６１】
また、図２（ｃ）において、電流Ｉｎｐ１はカップルドインダクタＬ１の巻線ｎｐ１の電流であり、電流Ｉｎｐ２はカップルドインダクタＬ１の巻線ｎｐ２の電流である。
【００６２】
さらに、図３（ａ）において、電圧Ｖｇはスイッチング素子Ｑ１の駆動電圧である。また、図３（ｂ）において、電流Ｉ＿Ｔ１ｎ３はトランスＴ１の二次巻線Ｔ１ｎ３の電流であり、電流Ｉ＿Ｔ２ｎ３はトランスＴ２の二次巻線Ｔ２ｎ３の電流であり、電流Ｉ＿Ｔ３ｎ３はトランスＴ３の二次巻線Ｔ３ｎ３の電流である。
【００６３】
さらにまた、図３（ｃ）において、電流Ｉ＿Ｔ１ｎ２はトランスＴ１の第２一次巻線Ｔ１ｎ３の電流であり、電流Ｉ＿Ｔ２ｎ２はトランスＴ２の第２一次巻線Ｔ２ｎ３の電流であり、電流Ｉ＿Ｔ３ｎ２はトランスＴ３の第２一次巻線Ｔ３ｎ３の電流である。
【００６４】
また、図３（ｄ）において、電流Ｉ＿Ｔ１ｎ１はトランスＴ１の第１一次巻線Ｔ１ｎ３の電流であり、電流Ｉ＿Ｔ２ｎ１はトランスＴ２の第１一次巻線Ｔ２ｎ３の電流であり、電流Ｉ＿Ｔ３ｎ１はトランスＴ３の第１一次巻線Ｔ３ｎ３の電流である。
【００６５】
さらに、図３（ｅ）において、電圧ＶＱ１はスイッチング素子Ｑ１の電圧であり、電流ＩＱ１はスイッチング素子Ｑ１の電流である。
【００６６】
また、図４（ａ）において、電圧ＶＣｆはコンデンサＣｆの電圧であり、電圧ＶＣｉｎは平滑コンデンサＣｉｎの電圧である。さらに、図４（ｂ）において、電流Ｉｎｐ２はカップルドインダクタＬ１の巻線ｎｐ２の電流である。また、図４（ｃ）において、電流Ｉｎｐ１はカップルドインダクタＬ１の巻線ｎｐ１の電流である。
【００６７】
そして、図２（ｃ）、図４（ｂ）及び図４（ｃ）は、電流Ｉｎｐ１と電流Ｉｎｐ２との和が不連続となる、いわゆるインダクタ電流不連続モード（ＤＣＭ）である場合を示す。
【００６８】
さらに、図４（ｄ）において、電圧Ｖａｃは交流電圧Ｖａｃの電圧であり、入力電流Ｉｉｎは交流電圧Ｃｉｎの電流である。
そして、図４（ｄ）は、図１の実施例は高い力率で動作することを示す。
【００６９】
以下に、期間１から期間７について図２〜図５を用いて、順に説明する。
【００７０】
期間１において、スイッチング素子Ｑ１はオンとなり、ダイオードＤ２はオン、ブロッキングダイオードＤ１はオフとなる。また、ダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３はオフとなる。
【００７１】
このとき、カップルドインダクタＬ１の巻線ｎｐ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との回路は、電圧ＶＣｆ（交流電圧Ｖａｃ）が印加され、励磁される。また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との回路は、電圧ＶＣｉｎが印加され、励磁される。
【００７２】
また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２との接続点Ｊには、ＶＪ＝（３×ｎ２）／（ｎ１＋３×ｎ２）×ＶＣｉｎの高周波交流電圧が発生する。さらにまた、カップルドインダクタＬ１の巻線ｎｐ１には、（ＶＪ−ＶＣｆ）の電圧が印加される。
【００７３】
そして、スイッチング素子Ｑ１をオフとすることで、期間１が終了し期間２へ遷移する。
【００７４】
期間２において、スイッチング素子Ｑ１はオフとなり、ダイオードＤ２はオン、ブロッキングダイオードＤ１はオンとなる。また、ダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３はオンとなる。
【００７５】
このとき、電流Ｉｎｐ１は減少する。また、電流Ｉｎｐ１は第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１を介して、二次巻線Ｔ１ｎ３，Ｔ２ｎ３，Ｔ３ｎ３に伝達され電流Ｉ＿Ｔ１ｎ３，Ｉ＿Ｔ２ｎ３，Ｉ＿Ｔ３ｎ３を増加させると共に、平滑コンデンサＣｉｎを昇圧する。さらにまた、第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２には電流が流れない。また、電流Ｉｎｐ２は平滑コンデンサＣｉｎを昇圧する。
そして、電流Ｉｎｐ１がゼロとなり、ダイオードＤ２がオフとなると期間２が終了し期間３へ遷移する。
【００７６】
期間３において、スイッチング素子Ｑ１はオフとなり、ダイオードＤ２はオフ、ブロッキングダイオードＤ１はオンとなる。また、ダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３はオンとなる。
【００７７】
このとき、電流Ｉｎｐ２は減少する。また、電流Ｉｎｐ２は平滑コンデンサＣｉｎを昇圧する。さらに、電流Ｉ＿Ｔ１ｎ３，Ｉ＿Ｔ２ｎ３，Ｉ＿Ｔ３ｎ３は、トランスＴ１，Ｔ２，Ｔ３のリセットの電流が流れる。
そして、電流Ｉｎｐ２がゼロとなり、ブロッキングダイオードＤ１がオフとなると期間３が終了し期間４へ遷移する。
【００７８】
期間４において、スイッチング素子Ｑ１はオフとなり、ダイオードＤ２はオフ、ブロッキングダイオードＤ１はオフとなる。また、ダイオードＤｒｅｃ１，Ｄｒｅｃ２，Ｄｒｅｃ３はオンとなる。
【００７９】
このとき、カップルドインダクタＬ１の磁束はリセットされ、一次側の回路には電流は流れない。
そして、スイッチング素子Ｑ１がオンとすることで、期間４が終了し期間１へ遷移する。
【００８０】
このようにして、図１の実施例は、図１８の例と同様に、高力率で電力を変換する。即ち、入力電流Ｉｉｎの導通角がひろがる。また、トランスＴ１，Ｔ２，Ｔ３は負荷を分担する。さらにまた、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とは、平滑コンデンサＣｉｎの電圧ＶＣｉｎを分圧する。
【００８１】
また、図１の実施例は、インダクタ電流不連続モード（ＤＣＭ）のみならず、インダクタ電流連続モード（ＣＣＭ）においても好適な特性を示す。その詳細の説明は、特許文献２（米国特許第６２８２１０３号明細書）に記載があるため、省略する。
特に、カップルドインダクタＬ１の巻線ｎｐ１と巻線ｎｐ２との結合係数Ｋが小さいときに、図１の実施例は、インダクタ電流連続モード（ＣＣＭ）で、一層好適に高力率で電力を変換できる。その詳細な説明は省略する。
【００８２】
また、図６は本発明に係るスイッチング電源の第２の実施例を示す構成図である。なお、図１の実施例と同等の要素には同等の符号を付し、説明を省略する。
【００８３】
図６の実施例の第１の特徴は、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１をそれぞれ直列に接続し、第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２をそれぞれ並列に接続する点にある。
即ち、直列と並列との関係が逆になる場合である。
【００８４】
詳しくは、トランスＴ１１は第１一次巻線Ｔ１１ｎ１、第２一次巻線Ｔ１１ｎ２及び二次巻線Ｔ１１ｎ３を備える。また、トランスＴ１２は第１一次巻線Ｔ１２ｎ１、第２一次巻線Ｔ１２ｎ２及び二次巻線Ｔ１２ｎ３を備える。さらにまた、トランスＴ１３は第１一次巻線Ｔ１３ｎ１、第２一次巻線Ｔ１３ｎ２及び二次巻線Ｔ１３ｎ３を備える。
【００８５】
そして、トランスＴ１１の第１一次巻線Ｔ１１ｎ１とトランスＴ１２の第１一次巻線Ｔ１２ｎ１とトランスＴ１３の第１一次巻線Ｔ１３ｎ１とは、それぞれを直列に接続する。
また、トランスＴ１１の第２一次巻線Ｔ１１ｎ２と、トランスＴ１２の第２一次巻線Ｔ１２ｎ２と、トランスＴ１３の第２一次巻線Ｔ１３ｎ２とは、それぞれを並列に接続する。
【００８６】
さらに、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１の巻数をそれぞれ巻数ｎ１とし、第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２の巻数をそれぞれ巻数ｎ２とし、トランスＴ１１，Ｔ１２，Ｔ１３の特性がほぼ同じとなるようにする。
【００８７】
また、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１と第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２とを直列に接続する。さらにまた、これらにスイッチング素子Ｑ１と平滑コンデンサＣｉｎとを直列に接続する。
【００８８】
こうして、スイッチング素子Ｑ１がオンのとき、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１に印加される電圧と第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２とに印加される電圧の比は、ｎ１：（ｎ２／３）となる。
【００８９】
このような場合でも、図１の実施例と同様に、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１と第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２とをそれぞれ直列に接続している。その結果、図６の実施例において、トランスＴ１１，Ｔ１２，Ｔ１３の利用効率は上がる。
【００９０】
例えは、同一のコアにおいて、図１８の例でｎ１＝６０ターンとなる磁束振幅を図６の実施例で実現すると、巻数ｎ１＝（６０×０．３）／３＝６ターン及び巻数ｎ２＝６０×０．７＝４２ターンとなり、巻数ｎ１＋巻数ｎ２＝４８ターンとなる。
ただし、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１の全体に印加される電圧と第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２の全体に印加される電圧との比が３：７としている。
【００９１】
したがって、図６の実施例は、図１の実施例と同様に、トランスＴ１１，Ｔ１２，Ｔ１３の一次側の巻数は小さくてよい。そのため巻線に施される被覆も減少し、相対的に銅線の占有率が増加する。その結果、図１の実施例において、トランスＴ１１，Ｔ１２，Ｔ１３の利用効率は上がる。
【００９２】
また、図１の実施例及び図６の実施例は、第１一次巻線（第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１及び第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１）の全体に印加される電圧と、第２一次巻線（第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２及び第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２）の全体に印加される電圧との比が２０：８０程度から５０：５０程度のときに、好適な力率となる特性がある。
【００９３】
したがって、第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２を直列に接続する図１の実施例は、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１を直列に接続する図６の実施例よりも、トランス（トランスＴ１，Ｔ２，Ｔ３及びトランスＴ１１，Ｔ１２，Ｔ１３）の利用効率が高い。
【００９４】
さらに、図６の実施例の第２の特徴は、第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１と第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２との接続点Ｊと交流電圧Ｖａｃとの間に配置する第１磁性素子であるインダクタＬ２を備え、図１の実施例のブロッキングダイオードＤ１相当を省略する点にある。
【００９５】
このような図６の実施例は、部品点数が減少し、低コストになる。
【００９６】
また、インダクタンスＬ２は、トランスＴ１１，Ｔ１２，Ｔ１３の第１一次巻線Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１及び第２一次巻線Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３ｎ２における漏れインダクタンスで代用しても、等価である。
【００９７】
さらに、インダクタンスＬ２をインダクタンス回路５０とする。さらにまた、スイッチング素子Ｑ１をスイッチング回路６０とする。
【００９８】
このような構成の場合でも、図１の実施例と類似の動作となり、図６の実施例は高力率で電力を変換する。また、図６の実施例はインダクタ電流不連続モード（ＤＣＭ）で動作できる範囲が広い。その詳細の説明は省略する。
【００９９】
さらに、図７は本発明に係るスイッチング電源の第３の実施例を示す構成図である。なお、図１の実施例及び図６の実施例と同等の要素には同等の符号を付し、説明を省略する。
【０１００】
図７の実施例の第１の特徴は、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１をそれぞれ直列に接続し、第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２をそれぞれ直列に接続し、さらに、トランスＴ２１，Ｔ２２，Ｔ２３は、それぞれが並列に接続されるリセット用巻線Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４を備える点にある。
【０１０１】
詳しくは、トランスＴ２１は第１一次巻線Ｔ２１ｎ１、第２一次巻線Ｔ２１ｎ２、二次巻線Ｔ２１ｎ３及びリセット用巻線Ｔ２１ｎ４を備える。
また、トランスＴ２２は第１一次巻線Ｔ２２ｎ１、第２一次巻線Ｔ２２ｎ２、二次巻線Ｔ２２ｎ３及びリセット用巻線Ｔ２２ｎ４を備える。
さらにまた、トランスＴ２３は第１一次巻線Ｔ２３ｎ１、第２一次巻線Ｔ２３ｎ２、二次巻線Ｔ２３ｎ３及びリセット用巻線Ｔ２３ｎ４を備える。
【０１０２】
そして、トランスＴ２１の第１一次巻線Ｔ２１ｎ１とトランスＴ２２の第１一次巻線Ｔ２２ｎ１とトランスＴ２３の第１一次巻線Ｔ２３ｎ１とは、それぞれを直列に接続する。
また、トランスＴ２１の第２一次巻線Ｔ２１ｎ２と、トランスＴ２２の第２一次巻線Ｔ２２ｎ２と、トランスＴ２３の第２一次巻線Ｔ２３ｎ２とは、それぞれを直列に接続する。
【０１０３】
さらにまた、トランスＴ２１のリセット用巻線Ｔ２１ｎ４と、トランスＴ２２のリセット用巻線Ｔ２２ｎ４と、トランスＴ２３のリセット用巻線Ｔ２３ｎ４とは、それぞれを並列に接続する。
そして、リセット用巻線Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４は、ダイオードＤ３を介して、平滑コンデンサＣｉｎに接続する。
【０１０４】
さらに、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１の巻数をそれぞれ巻数ｎ１とし、第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２の巻数をそれぞれ巻数ｎ２とし、トランスＴ２１，Ｔ２２，Ｔ２３の特性がほぼ同じとなるようにする。
【０１０５】
また、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２とを直列に接続する。さらにまた、これらにスイッチング素子Ｑ１と平滑コンデンサＣｉｎとを直列に接続する。
【０１０６】
このような場合でも、図１の実施例及び図６の実施例と同様に、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２とをそれぞれ直列に接続している。その結果、図７の実施例において、トランスＴ２１，Ｔ２２，Ｔ２３の利用効率は上がる。
【０１０７】
さらに、リセット用巻線Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４はそれぞれ並列に接続されていて、これらの間の電流が自由に行き来できるため、図１の実施例と同様に、トランスＴ２１，Ｔ２２，Ｔ２３にばらつきがあっても、磁束の偏りを自動的に抑制する。
【０１０８】
図７の実施例の第２の特徴は、交流電圧Ｖａｃはフィルタ回路４０及び整流回路ＤＢ１を介してインダクタＬ３の一端に接続し、インダクタＬ３の他端はダイオードＤ２の一端とブロッキングダイオードＤ１の一端とに接続し、ダイオードＤ２の他端を第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２の接続点Ｊに接続し、ブロッキングダイオードＤ１の他端を平滑コンデンサＣｉｎに接続する点にある。
【０１０９】
そして、インダクタンスＬ３をインダクタンス回路５０とする。そしてまた、インダクタンス回路５０は、交流電圧Ｖａｃとオンオフで第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２の接続点Ｊに発生する高周波交流電圧源との間に接続される。さらに、インダクタンス回路５０は、整流回路ＤＢ１と平滑コンデンサＣｉｎとの間に接続される。
【０１１０】
また、インダクタンスＬ３は、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２の接続点Ｊと交流電圧Ｖａｃとの間に接続する第１磁性素子であり、整流回路ＤＢ１と平滑コンデンサＣｉｎとの間に接続する第２磁性素子でもある。即ち、インダクタンスＬ３は、第１磁性素子と第２磁性素子とを兼用する。
【０１１１】
このような構成の場合であっても、図１の実施例及び図６の実施例と類似の動作となり、図７の実施例は高力率で電力を変換する。その詳細の説明は省略する。
【０１１２】
また、図７の実施例の第３の特徴は、フォワード型の方式で電力を変換する点である。一方、図１の実施例及び図６の実施例はフライバック型の方式で電力を変換する一例である。
【０１１３】
詳しくは、トランスＴ２１の二次巻線Ｔ２１ｎ３はダイオードＤＦ１及びダイオードＤｆｌｙ１に接続しさらにインダクタＬｏｕｔ１に接続する。そして、トランスＴ２の二次巻線Ｔ２２ｎ３はダイオードＤＦ２及びダイオードＤｆｌｙ２に接続しさらにはインダクタＬｏｕｔ２に接続する。さらに、トランスＴ２３の二次巻線Ｔ３ｎ３はダイオードＤＦ３及びダイオードＤｆｌｙ３に接続しさらにはインダクタＬｏｕｔ３に接続する。そして、インダクタＬｏｕｔ１，Ｌｏｕｔ２，Ｌｏｕｔ３はそれぞれ並列に接続し、さらにコンデンサＣｏｕｔ及び負荷Ｌｏａｄに接続する。
【０１１４】
そして、二次巻線Ｔ２１ｎ３，Ｔ２２ｎ３，Ｔ２３ｎ３に誘起する電圧は、ダイオードＤＦ１，ＤＦ２，ＤＦ３，Ｄｆｌｙ１，Ｄｆｌｙ２，Ｄｆｌｙ３で整流し、インダクタＬｏｕｔ１，Ｌｏｕｔ２，Ｌｏｕｔ３及びコンデンサＣｏｕｔで平滑し、出力電圧Ｖｏｕｔとなり、負荷Ｌｏａｄへ電力を供給する。
【０１１５】
さらに、図７の実施例では、トランスＴ２１，Ｔ２２，Ｔ２３のコアをリセットするリセット用巻線Ｔ１ｎ４，Ｔ２ｎ４，Ｔ３ｎ４を備える。また、リセット用巻線Ｔ１ｎ４，Ｔ２ｎ４，Ｔ３ｎ４は、図７に示すのように、トランスＴ２１，Ｔ２２，Ｔ２３のリセットの向きに接続する。
即ち、リセット用巻線Ｔ１ｎ４，Ｔ２ｎ４，Ｔ３ｎ４は、スイッチング回路６０がオフのときに、リセットの向きに平滑コンデンサＣｉｎの電圧が印加されるように接続する。
【０１１６】
そして、トランスＴ２１，Ｔ２２，Ｔ２３のコアは、スイッチング回路６０がオンのときに励磁され、スイッチング回路６０がオフのときにリセット用巻線によってリセットされる。また、リセット用巻線Ｔ１ｎ４，Ｔ２ｎ４，Ｔ３ｎ４は電力の伝送に直接的に寄与しないため、巻線の電流容量は小さく、細いものを利用する。
【０１１７】
このような図７の実施例は、高力率で電力を変換する。その詳細の説明は省略する。
【０１１８】
また、図８は本発明に係るスイッチング電源の第４の実施例を示す構成図である。なお、図１の実施例と同じ要素には同一符号を付し、説明を省略する。
【０１１９】
図８の実施例の第１の特徴は、交流電圧Ｖａｃはフィルタ回路４０及び整流回路ＤＢ１を介してインダクタＬ２の一端に接続し、インダクタＬ３の他端はダイオードＤ２を介して第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２の接続点Ｊに接続し、さらに整流回路ＤＢ１と平滑コンデンサＣｉｎとの間にブロッキングダイオードＤ１を接続する点にある。
【０１２０】
そして、インダクタンスＬ２をインダクタンス回路５０とする。そしてまた、インダクタンス回路５０は、交流電圧Ｖａｃとオンオフで第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２の接続点Ｊに発生する高周波交流電圧源との間に接続される。さらに、インダクタンス回路５０は、整流回路ＤＢ１と平滑コンデンサＣｉｎとの間に接続される。
【０１２１】
このような構成の場合でも、図１の実施例と類似の動作となり、図６の実施例は高力率で電力を変換する。また、図８の実施例は平滑コンデンサＣｉｎの電圧ＶＣｉｎの過剰な上昇を抑制できる。その詳細の説明は省略する。
【０１２２】
さらに、図８の実施例の第２の特徴は、スイッチング回路６０をスイッチング素子Ｑ３、スイッチング素子Ｑ４及びコンデンサＣｒｅｓ１で形成する点にある。
【０１２３】
詳しくは、平滑コンデンサＣｉｎにスイッチング素子Ｑ３とスイッチング素子Ｑ４との直列回路を接続する。スイッチング素子Ｑ３とスイッチング素子Ｑ４との接続点は、コンデンサＣｒｅｓ１を介してトランスＴ１及びトランスＴ２に接続する。
【０１２４】
また、スイッチング素子Ｑ３とスイッチング素子Ｑ４とを相補的にオンオフする。このようにして、スイッチング素子Ｑ３とスイッチング素子Ｑ４との接続点は高周波交流電圧源となり、コンデンサＣｒｅｓ１とトランスＴ１及びトランスＴ２との接続点も高周波交流電圧源となり、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２の接続点Ｊも高周波交流電圧源となる。
【０１２５】
したがって、このような構成の場合でも、図１の実施例と類似の動作となり、図６の実施例は高力率で電力を変換する。
【０１２６】
さらに、図９は本発明に係るスイッチング電源の第５の実施例を示す構成図である。なお、図１の実施例と同じ要素には同一符号を付し、説明を省略する。
【０１２７】
図９の実施例の特徴は、図１の実施例及び図８の実施例を一般化してさまざまなアプリケーションに適用する点にある。
【０１２８】
詳しくは、図９の実施例は、トランスＴ１，Ｔ２，・・・，ＴＮを備える。
そして、トランスＴ１，Ｔ２，・・・，ＴＮの二次側は、それぞれ出力回路３１，３２，・・・，３Ｎに接続する。出力回路３１，３２，・・・，３Ｎは、トランスＴ１，Ｔ２，・・・，ＴＮの二次巻線と整流素子とで形成する。
【０１２９】
また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，・・・，ＴＮｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，・・・，ＴＮｎ２との接続点Ｊは、ダイオードＤ２とインダクタンス回路５０とを介して交流電圧Ｖａｃに接続する。
さらに、平滑コンデンサＣｉｎは、ブロッキングダイオードＤ１とインダクタンス回路５０とを介して整流回路ＤＢ１に接続する。
【０１３０】
インダクタンス回路５０は、図１の実施例のカップルドインダクタＬ１でもよく、図６，７，８の実施例に示すものであってもよい。また、これ以外の変形もありうる。
【０１３１】
また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，・・・，ＴＮｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，・・・，ＴＮｎ２とスイッチング回路６０と平滑コンデンサＣｉｎとを直列に接続する。
スイッチング回路６０は、図１の実施例のスイッチング素子Ｑ１でもよく、図８の実施例に示すものであってもよい。また、これ以外の変形もありうる。
【０１３２】
さらに、図１０は、図９の実施例における出力回路３１，３２，・・・，３Ｎの具体的な一実施例を示す構成図である。同図において、（ａ）はフォワード型であり、（ｂ）はフライバック型であり、（ｃ）はＺｅｔａ型であり、（ｄ）はフライ・フォワード型であり、（ｅ）はセンタタップ型であり、（ｆ）はブリッジ型であり、（ｇ）はインダクタレスセンタタップ型であり、（ｈ）はカレントダブラ型である。また、これら等を組み合わせた変形も可能である。
【０１３３】
例えば、図１の実施例及び図６の実施例は図７（ｂ）のフライバック型であり、図７の実施例は図７（ａ）のフォワード型である。
【０１３４】
このような図９の実施例も、図１の実施例と類似の動作となり、高力率で電力を変換する。その詳細の説明は省略する。
【０１３５】
また、図１１は本発明に係るスイッチング電源の第６の実施例を示す構成図である。なお、図１の実施例と同じ要素には同一符号を付し、説明を省略する。
【０１３６】
図１１の実施例の第１の特徴は、図１の実施例のダイオードＤ２の代わりに、コンデンサＣ２を備える点にある。
【０１３７】
詳しくは、コンデンサＣ２は、第１磁性素子であるカップルドインダクタＬ１に直列に接続する。また、カップルドインダクタＬ１はインダクタンス回路５０とする。
【０１３８】
また、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とを直列に接続する。コンデンサＣ２の一端は、第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２に接続する。コンデンサＣ２の他端は、第１磁性素子であるカップルドインダクタＬ１と、整流回路ＤＢ１内のダイオードとフィルタ回路４０とを介して、交流電圧Ｖａｃに接続する。
【０１３９】
さらに、図１１の実施例の第２の特徴は、コンデンサＣ２の一端をトランスＴ１，Ｔ２，Ｔ３とスイッチング回路６０との接続点に接続する点にある。
【０１４０】
詳しくは、トランスＴ１，Ｔ２，Ｔ３とスイッチング素子Ｑ１との接続点は、スイッチング回路のオンオフにより、高周波交流電圧源となる。したがって、カップルドインダクタＬ１とコンデンサＣ２との接続点も、スイッチング回路のオンオフにより、高周波交流電圧源となる。
【０１４１】
そして、交流電圧Ｖａｃと上述の高周波交流電圧源との間には、整流回路ＤＢ１のダイオード及び第１磁性素子であるカップルドインダクタＬ１の直列回路を接続する。
【０１４２】
このような図１１の実施例も、図１の実施例と類似の動作となり、高力率で電力を変換する。その詳細の説明は省略する。
【０１４３】
さらに、図１２は本発明に係るスイッチング電源の第７の実施例を示す構成図である。なお、図１の実施例及び図７の実施例と同じ要素には同一符号を付し、説明を省略する。
【０１４４】
図１２の実施例の特徴は、図１の実施例のダイオードＤ２の代わりに、ダイオードＤ４及びダイオードＤ５を備える点にある。
そして、図１の実施例のブロッキングダイオードＤ１は整流回路ＤＢ１内のダイオードで代用される。
【０１４５】
詳しくは、ダイオードＤ４の一端はフィルタ回路４０を介し交流電圧Ｖａｃに接続し、ダイオードＤ４の他端はインダクタンス回路５０を介し第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２との接続点Ｊに接続する。
【０１４６】
そして、図１２の実施例において、整流回路ＤＢ１内のダイオードで、インダクタンス回路５０にカソード端が接続されるダイオードは、図１の実施例のブロッキングダイオードＤ１と等価である。
【０１４７】
また、ダイオードＤ５の一端はフィルタ回路４０を介し交流電圧Ｖａｃに接続し、ダイオードＤ５の他端はインダクタンス回路５０を介し第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２との接続点Ｊに接続する。
さらに、インダクタンス回路５０は、カップルドインダクタＬ５で形成する。
【０１４８】
また、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２との接続点Ｊは、ダイオードＤ４及びダイオードＤ５とインダクタンス回路５０とフィルタ回路４０とを介して交流電圧Ｖａｃに接続する。
【０１４９】
このような図１２の実施例も、図１の実施例と類似の動作となり、高力率で電力を変換する。その詳細の説明は省略する。
また、図１２の実施例は、ダイオードＤ４の電流とダイオードＤ５の電流が整流回路ＤＢ１を流れないため、順方向電圧降下による損失が小さく、好適である。
【０１５０】
さらにまた、図１３は本発明に係るスイッチング電源の第８の実施例を示す構成図である。なお、図１の実施例と同等の要素には同等の符号を付し、説明を省略する。
【０１５１】
図１３の実施例の第１の特徴は、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１をそれぞれ直列に接続し、第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２をそれぞれ直列に接続する点にある。
【０１５２】
詳しくは、トランスＴ２１は第１一次巻線Ｔ２１ｎ１、第２一次巻線Ｔ２１ｎ２及び二次巻線Ｔ２１ｎ３を備える。また、トランスＴ２２は第１一次巻線Ｔ２２ｎ１、第２一次巻線Ｔ２２ｎ２及び二次巻線Ｔ２２ｎ３を備える。さらにまた、トランスＴ２３は第１一次巻線Ｔ２３ｎ１、第２一次巻線Ｔ２３ｎ２及び二次巻線Ｔ２３ｎ３を備える。
【０１５３】
そして、トランスＴ２１の第１一次巻線Ｔ２１ｎ１とトランスＴ２２の第１一次巻線Ｔ２２ｎ１とトランスＴ２３の第１一次巻線Ｔ２３ｎ１とは、それぞれを直列に接続する。
また、トランスＴ２１の第２一次巻線Ｔ２１ｎ２と、トランスＴ２２の第２一次巻線Ｔ２２ｎ２と、トランスＴ２３の第２一次巻線Ｔ２３ｎ２とは、それぞれを直列に接続する。
【０１５４】
さらに、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１の巻数をそれぞれ巻数ｎ１とし、第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２の巻数をそれぞれ巻数ｎ２とし、二次巻線Ｔ２１ｎ３，Ｔ２２ｎ３，Ｔ２３ｎ３の巻数をそれぞれｎ３とし、トランスＴ２１，Ｔ２２，Ｔ２３の特性がほぼ同じとなるようにする。
【０１５５】
また、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２とを直列に接続する。さらにまた、これらにスイッチング素子Ｑ１と平滑コンデンサＣｉｎとを直列に接続する。
【０１５６】
このような場合でも、図１３の実施例は、図１の実施例及び図６の実施例と同様に、トランスＴ２１，Ｔ２２，Ｔ２３の利用効率は上がる。
【０１５７】
例えは、同一のコアにおいて、図１８の例でｎ１＝６０ターンとなる磁束振幅を図６の実施例で実現すると、巻数ｎ１＝（６０×０．３）／３＝６ターン及び巻数ｎ２＝（６０×０．７）／３＝１４ターンとなり、巻数ｎ１＋巻数ｎ２＝２０ターンとなる。
ただし、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１の全体に印加される電圧と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２の全体に印加される電圧との比が３：７としている。
【０１５８】
したがって、図１３の実施例は、図１の実施例と同様に、トランスＴ２１，Ｔ２２，Ｔ２３の一次側の巻数は小さくてよい。そのため巻線に施される被覆も減少し、相対的に銅線の占有率が増加する。その結果、図１３の実施例において、トランスＴ２１，Ｔ２２，Ｔ２３の利用効率は上がる。
また、図１３の実施例に対して、さらにトランスの数を増すような変形を施す場合には、トランスの利用効率を一層高くできる。
【０１５９】
しかしながら、図１３の実施例は、図１の実施例のように、トランスＴ２１，Ｔ２２，Ｔ２３にばらつきがある場合に、磁束の偏りを自動的に抑制することはできない。
【０１６０】
以下に、図１３の実施例の動作について、図１４を用いて説明する。図１４は、図１２の実施例における不平衡のときの各部の動作波形である。ただし、トランスＴ２１のインダクタンス：Ｔ２２のインダクタンス：Ｔ２３のインダクタンス＝１：２：３となるような極端な不平衡を想定する。また、負荷Ｌｏａｄの電流は８Ａとし、巻数ｎ１：巻数ｎ２：巻数ｎ３＝７：１３：１２とする。
【０１６１】
図１４（ａ）において、磁束密度Ｂ＿Ｔ２１はトランスＴ２１のコアの磁束密度であり、磁束密度Ｂ＿Ｔ２２はトランスＴ２２のコアの磁束密度であり、磁束密度Ｂ＿Ｔ２３はトランスＴ２３のコアの磁束密度である。
【０１６２】
また、図１４（ｂ）において、電流ＩＱ１はスイッチング回路６０を流れる電流である。
【０１６３】
さらに、図１４（ｃ）において、電流Ｉ＿Ｔ２１ｎ３はトランスＴ２１の二次巻線Ｔ２１ｎ３の電流であり、電流Ｉ＿Ｔ２２ｎ３はトランスＴ２２の二次巻線Ｔ２２ｎ３の電流であり、電流Ｉ＿Ｔ２３ｎ３はトランスＴ２３の二次巻線Ｔ２３ｎ３の電流である。
【０１６４】
そして、図１４（ａ）〜図１４（ｃ）は、トランスＴ２３のコアが部分的に飽和することを示す。しかしながら、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１及び第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２を直列に接続しているため、一部でコアの飽和が発生しても、スイッチング回路６０の電流ＩＱ１の電流は緩やかに上昇する。これは、その他の不飽和のコアによって、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１全体のインダクタンスは極端に低下しないことによる。
このようなことから、特にトランスの直列数が多いときに好適に素子の信頼性が確保される。
【０１６５】
一方、図１４と同等の条件における図１の実施例の動作について、図１５を用いて説明する。図１５は図１の実施例における不平衡のときの各部の動作波形である。図１４の場合と同様に、図１５においてトランスＴ１のインダクタンス：Ｔ２のインダクタンス：Ｔ３のインダクタンス＝１：２：３となるような極端な不平衡を想定する。また、負荷Ｌｏａｄの電流は８Ａとし、巻数ｎ１：巻数ｎ２：巻数ｎ３＝２１：１３：１２とする。
【０１６６】
図１５（ａ）において、磁束密度Ｂ＿Ｔ１はトランスＴ１のコアの磁束密度であり、磁束密度Ｂ＿Ｔ２はトランスＴ２のコアの磁束密度であり、磁束密度Ｂ＿Ｔ３はトランスＴ３のコアの磁束密度である。
【０１６７】
また、図１５（ｂ）において、電流ＩＱ１はスイッチング回路６０を流れる電流である。
【０１６８】
さらに、図１５（ｃ）において、電流Ｉ＿Ｔ１ｎ３はトランスＴ１の二次巻線Ｔ１ｎ３の電流であり、電流Ｉ＿Ｔ２ｎ３はトランスＴ２の二次巻線Ｔ２ｎ３の電流であり、電流Ｉ＿Ｔ３ｎ３はトランスＴ３の二次巻線Ｔ３ｎ３の電流である。
【０１６９】
そして、図１５（ａ）〜図１５（ｃ）は、トランスＴ３のコアは飽和していないことを示す。これは、図１の実施例において、磁束の偏りを自動的に抑制する作用によりコアの飽和が抑制されるためである。
【０１７０】
また、図１６は本発明に係るスイッチング電源の第９の実施例を示す構成図である。なお、図１の実施例と同一の要素には同一の符号を付し、説明を省略する。
【０１７１】
図１６の実施例の特徴は、図１の実施例の平滑コンデンサＣｉｎの代わりに、直流電圧Ｖｉｎを備える点にある。
【０１７２】
詳しくは、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とを直列に接続する。さらにまた、これらにスイッチング素子Ｑ１と直流電圧Ｖｉｎとを直列に接続する。
【０１７３】
さらに、図１６の実施例は、図１の実施例と同様に、トランスＴ１，Ｔ２，Ｔ３の利用効率が高く、トランスＴ１，Ｔ２，Ｔ３にばらつきがあっても磁束の偏りを自動的に抑制するため、好適なスイッチング電源を提供できる。
【０１７４】
また、図１７は本発明に係るスイッチング電源の第１０の実施例を示す構成図である。なお、図７の実施例と同一の要素には同一の符号を付し、説明を省略する。
【０１７５】
図１７の実施例の特徴は、図７の実施例の平滑コンデンサＣｉｎの代わりに、直流電圧Ｖｉｎを備える点にある。
【０１７６】
詳しくは、図１７の実施例は、図１６の実施例と同様に、第１一次巻線Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１と第２一次巻線Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２とを直列に接続する。さらにまた、これらにスイッチング素子Ｑ１と直流電圧Ｖｉｎとを直列に接続する。さらに、トランスＴ２１，Ｔ２２，Ｔ２３は、それぞれが並列に接続されるリセット用巻線Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４を備える。
【０１７７】
ここで、見方を変更して、図１６の実施例において、第１一次巻線Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１と第２一次巻線Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２とを直列接続を第２一次巻線（Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１，Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２）とし、リセット用巻線Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４を第１一次巻線（Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４）とすることもできる。
【０１７８】
この場合は、第１一次巻線（Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４）をリセット用巻線Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４として、スイッチング回路がオフのときに、トランスＴ２１，Ｔ２２，Ｔ２３のリセットの向きに電圧が印加されるように接続している。
【０１７９】
さらに、図１７の実施例は、図１６の実施例と同様に、トランスＴ２１，Ｔ２２，Ｔ２３の利用効率が高く、トランスＴ２１，Ｔ２２，Ｔ２３にばらつきがあっても磁束の偏りを自動的に抑制するため、好適なスイッチング電源を提供できる。
【０１８０】
【発明の効果】
以上のことにより、本発明によれば、小形化に好適なスイッチング電源を提供できる。また、薄型に好適なスイッチング電源を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】図１の実施例の各部の動作波形である。
【図３】図１の実施例の各部の動作波形である。
【図４】図１の実施例の各部の動作波形である。
【図５】図１の実施例の各期間の動作模式図である。
【図６】本発明の第２の実施例を示す構成図である。
【図７】本発明の第３の実施例を示す構成図である。
【図８】本発明の第４の実施例を示す構成図である。
【図９】本発明の第５の実施例を示す構成図である。
【図１０】出力回路の実施例を示す構成図である。
【図１１】本発明の第６の実施例を示す構成図である。
【図１２】本発明の第７の実施例を示す構成図である。
【図１３】本発明の第８の実施例を示す構成図である。
【図１４】図１２の実施例における不平衡のときの各部の動作波形である。
【図１５】図１の実施例における不平衡のときの各部の動作波形である。
【図１６】本発明の第９の実施例を示す構成図である。
【図１７】本発明の第１０の実施例を示す構成図である。
【図１８】スイッチング電源を示す構成図である。
【符号の説明】
Ｃｉｎ 平滑コンデンサ
Ｃ２ コンデンサ
ＤＢ１ 整流回路
Ｄ１ ブロッキングダイオード
Ｄ２，Ｄ３，Ｄ４，Ｄ５ ダイオード
Ｌ１，Ｌ５ カップルドインダクタ（第１磁性素子及び第２磁性素子）
Ｌ２，Ｌ３ インダクタンス（第１磁性素子）
Ｔ１，Ｔ２，Ｔ３，ＴＮ，Ｔ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３トランス
Ｔ１ｎ１，Ｔ２ｎ１，Ｔ３ｎ１，ＴＮｎ１，Ｔ１１ｎ１，Ｔ１２ｎ１，Ｔ１３ｎ１，Ｔ２１ｎ１，Ｔ２２ｎ１，Ｔ２３ｎ１ 第１一次巻線
Ｔ１ｎ２，Ｔ２ｎ２，Ｔ３ｎ２，ＴＮｎ２，Ｔ１１ｎ２，Ｔ１２ｎ２，Ｔ１３，Ｔ２１ｎ２，Ｔ２２ｎ２，Ｔ２３ｎ２ 第２一次巻線
Ｔ１ｎ３，Ｔ２ｎ３，Ｔ３ｎ３，ＴＮｎ３，Ｔ１１ｎ３，Ｔ１２ｎ３，Ｔ１３ｎ３，Ｔ２１ｎ３，Ｔ２２ｎ３，Ｔ２３ｎ３ 二次巻線
Ｔ２１ｎ４，Ｔ２２ｎ４，Ｔ２３ｎ４ リセット用巻線
３１，３２，３Ｎ 出力回路
５０ インダクタンス回路（第１磁性素子及び第２磁性素子）
６０ スイッチング回路
Ｖａｃ 交流電圧
Ｖｉｎ 直流電圧
Ｖｏｕｔ 出力電圧
Claims (10)
- 交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスとを備えるスイッチング電源において、
それぞれの前記トランスは、それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、
前記第１一次巻線と前記第２一次巻線と前記スイッチング回路と前記平滑コンデンサとを直列に接続し、
前記第１一次巻線と前記第２一次巻線との接続点はダイオードと第１磁性素子とを介して前記交流電圧に接続する
ことを特徴とするスイッチング電源。 - 前記整流回路と前記平滑コンデンサとを接続するブロッキングダイオードを備える
ことを特徴とする請求項１記載のスイッチング電源。 - 交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスとを備えるスイッチング電源において、
それぞれの前記トランスは、それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、前記第１一次巻線と前記第２一次巻線とが直列に接続され、
一端が前記トランスと前記スイッチング回路との接続点に接続され、他端が第１磁性素子と前記整流回路とを介して前記交流電圧に接続されるコンデンサを備える
ことを特徴とするスイッチング電源。 - 前記ブロッキングダイオードに直列に接続する第２磁性素子を備え、
前記第１磁性素子と前記第２磁性素子とは、磁気結合を有する
ことを特徴とする請求項２記載のスイッチング電源。 - 第１の巻線を前記第１磁性素子とし、第２の巻線を前記第２磁性素子とし、前記第１の巻線の一端が前記ダイオードに接続され、前記第２の巻線の一端が前記ブロッキングダイオードに接続され、前記第１の巻線の他端と前記第２の巻線の他端とが共に前記整流回路に接続されるカップルドインダクタを備える
ことを特徴とする請求項４記載のスイッチング電源。 - それぞれの前記トランスは、それぞれが並列に接続されるリセット用巻線を備える
ことを特徴とする請求項７記載のスイッチング電源。 - 交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスと、前記交流電圧と前記オンオフで発生する高周波交流電圧源との間に接続するダイオード及び第１磁性素子の直列回路とを備えるスイッチング電源において、
それぞれの前記トランスは、それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、
前記第１一次巻線と前記第２一次巻線と前記スイッチング回路と前記平滑コンデンサとを直列に接続する
ことを特徴とするスイッチング電源。 - 交流電圧を整流する整流回路と、前記整流回路の出力を平滑する平滑コンデンサと、スイッチング回路のオンオフにより前記平滑コンデンサの電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスと、前記交流電圧と前記オンオフで発生する高周波交流電圧源との間に接続するダイオード及び第１磁性素子の直列回路とを備えるスイッチング電源において、
それぞれの前記トランスは、それぞれが直列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、
前記第１一次巻線と前記第２一次巻線と前記スイッチング回路と前記平滑コンデンサとを直列に接続する
ことを特徴とするスイッチング電源。 - スイッチング回路のオンオフにより直流電圧が印加され、二次巻線に出力となる電圧を誘起する複数のトランスを備えるスイッチング電源において、
それぞれの前記トランスは、それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線とを備えると共に、
前記第１一次巻線と前記第２一次巻線とを直列に接続する
ことを特徴とするスイッチング電源。 - それぞれが並列に接続される第１一次巻線と、それぞれが直列に接続される第２一次巻線と、スイッチング回路のオンオフにより直流電圧が印加され出力となる電圧を誘起する二次巻線とを具備するトランスを複数個備えるスイッチング電源において、
前記第１一次巻線をリセット用巻線として、スイッチング回路がオフのときに、リセットの向きに電圧が印加されるように接続する
ことを特徴とするスイッチング電源。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003079770A JP4193536B2 (ja) | 2003-03-24 | 2003-03-24 | スイッチング電源 |
| US10/805,432 US20040190312A1 (en) | 2003-03-24 | 2004-03-22 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003079770A JP4193536B2 (ja) | 2003-03-24 | 2003-03-24 | スイッチング電源 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004289945A JP2004289945A (ja) | 2004-10-14 |
| JP2004289945A5 JP2004289945A5 (ja) | 2005-11-17 |
| JP4193536B2 true JP4193536B2 (ja) | 2008-12-10 |
Family
ID=32984906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003079770A Expired - Fee Related JP4193536B2 (ja) | 2003-03-24 | 2003-03-24 | スイッチング電源 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040190312A1 (ja) |
| JP (1) | JP4193536B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1738455A2 (en) * | 2004-04-13 | 2007-01-03 | Koninklijke Philips Electronics N.V. | Flyback converter |
| WO2014021138A1 (ja) * | 2012-08-01 | 2014-02-06 | 株式会社村田製作所 | トランス用コイル |
| CN102946198B (zh) * | 2012-10-22 | 2016-01-13 | 奇瑞汽车股份有限公司 | 一种车用igbt驱动电源电路，构成方法及其电驱动系统电路 |
| US9520798B2 (en) * | 2014-08-26 | 2016-12-13 | General Electric Company | Multi-level DC-DC converter with galvanic isolation and adaptive conversion ratio |
| CN104578798A (zh) * | 2014-12-25 | 2015-04-29 | 常州明石晶电科技有限公司 | 一种反激式开关电源 |
| CN109155589A (zh) * | 2016-05-26 | 2019-01-04 | 三菱电机株式会社 | 回扫电源、逆变器以及电动车辆 |
| US10262789B2 (en) * | 2016-07-05 | 2019-04-16 | Tamura Corporation | Transformer and switched-mode power supply apparatus |
| US10249430B2 (en) * | 2016-07-05 | 2019-04-02 | Tamura Corporation | Transformer and switched-mode power supply apparatus |
| CN106300994B (zh) * | 2016-10-14 | 2018-09-07 | 成都前锋电子仪器有限责任公司 | 一种功率转换电路 |
| CN110690824A (zh) * | 2019-08-23 | 2020-01-14 | 华为数字技术（苏州）有限公司 | 一种反激变换器及电子设备 |
| US11876445B2 (en) * | 2020-10-05 | 2024-01-16 | Infineon Technologies Austria Ag | Trans-inductance multi-phase power converters and control |
| CN117650707B (zh) * | 2024-01-30 | 2024-04-30 | 浙江亚能能源科技有限公司 | 一种高频变压器串并联倍流输出的整流电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62196071A (ja) * | 1986-02-24 | 1987-08-29 | Fanuc Ltd | パワ−デバイス駆動用電源 |
| JP2917871B2 (ja) * | 1995-09-22 | 1999-07-12 | 株式会社日本プロテクター | 無停電性スイッチングレギュレータ |
| US5652700A (en) * | 1995-10-16 | 1997-07-29 | Computer Products, Inc. | Low cost AC-to-DC converter having input current with reduced harmonics |
| US5930124A (en) * | 1996-12-13 | 1999-07-27 | Toko, Inc. | Switching power supply |
| KR100219659B1 (ko) * | 1997-08-27 | 1999-09-01 | 윤종용 | 인쇄기용 전원공급제어장치 |
| US6005782A (en) * | 1998-10-16 | 1999-12-21 | Nortel Networks Corporation | Flyback converter with soft switching using auxiliary switch and resonant circuit |
| US6031747A (en) * | 1999-08-02 | 2000-02-29 | Lockheed Martin Missiles & Space Company | Interleaved synchronous flyback converter with high efficiency over a wide operating load range |
| JP3369134B2 (ja) * | 1999-11-16 | 2003-01-20 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバータ |
-
2003
- 2003-03-24 JP JP2003079770A patent/JP4193536B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-22 US US10/805,432 patent/US20040190312A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004289945A (ja) | 2004-10-14 |
| US20040190312A1 (en) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7209024B2 (en) | Filter circuit and power supply unit | |
| JP3656865B2 (ja) | コンバータ | |
| US7542316B2 (en) | Switching power supply unit | |
| US7463498B1 (en) | Apparatus for isolated switching power supply with coupled output inductors | |
| US7623362B2 (en) | Switching power supply unit | |
| US7880577B1 (en) | Current doubler rectifier with current ripple cancellation | |
| JP4760195B2 (ja) | スイッチング電源装置 | |
| JP4193536B2 (ja) | スイッチング電源 | |
| WO2018161748A1 (zh) | 一种反激式开关电源 | |
| JP5338225B2 (ja) | スイッチング電源装置 | |
| JP5971607B1 (ja) | 電源回路 | |
| US6731521B2 (en) | Switching power supply circuit | |
| US20050018455A1 (en) | Voltage converter for a power supply | |
| JP4280976B2 (ja) | スイッチング電源 | |
| JP2019080390A (ja) | スイッチング電源装置 | |
| JP2006211875A (ja) | スイッチング電源装置 | |
| JP4453900B2 (ja) | スイッチング電源装置 | |
| JP3658760B2 (ja) | 多出力スイッチング電源 | |
| JPH0723562A (ja) | スイッチング電源 | |
| JP3236581B2 (ja) | スイッチング電源装置 | |
| JP3500868B2 (ja) | スイッチングレギュレータ | |
| JPH0515152A (ja) | クロレギチヨ―クを用いた多出力直流電源装置 | |
| JP2002010643A (ja) | スイッチング電源 | |
| JP4305935B2 (ja) | スイッチング電源 | |
| JP4415369B2 (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |