JP3658760B2 - 多出力スイッチング電源 - Google Patents
多出力スイッチング電源 Download PDFInfo
- Publication number
- JP3658760B2 JP3658760B2 JP2000051443A JP2000051443A JP3658760B2 JP 3658760 B2 JP3658760 B2 JP 3658760B2 JP 2000051443 A JP2000051443 A JP 2000051443A JP 2000051443 A JP2000051443 A JP 2000051443A JP 3658760 B2 JP3658760 B2 JP 3658760B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- output
- power supply
- rectifier circuit
- smoothing capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、出力レギュレーション特性を向上させると共に低コストで製作することが可能な多出力スイッチング電源を実現するものである。
【0002】
【従来の技術】
図9は、従来の多出力スイッチング電源の一例を示す回路図である。同図に示した多出力スイッチング電源は、直流電源HVから供給される直流電力を絶縁し、共通端子GNDと出力端子31,32の間に出力電圧V1、V2を出力する2チャンネルの出力を備えた多出力スイッチング電源である。以下にこのような構成の多出力スイッチング電源の動作について説明する。
【0003】
図9において、直流電源HVは、例えば、FET(電界効果トランジスタ)のような主スイッチング素子Q1を介してトランスT1の一次巻線Npに印加されている。
【0004】
トランスT1の二次側巻線Ns1は、ダイオードD1、D2によって構成された整流回路21が接続され、この整流回路21の正側出力は、複合チョーク11の巻線N1の一端に接続されている。
【0005】
複合チョーク11は、同一のコアに巻線N1、N2が巻線されており、両巻線N1,N2の巻数比は出力電圧V1、V2の電圧比と等しくなるように構成されている。
【0006】
複合チョーク11の巻線N1の他の一端と整流回路21の負側出力の間には平滑コンデンサC1が接続されており、この平滑コンデンサC1の正側端子は、出力端子31に接続され、負側端子は、共通端子GNDに接続されている。
【0007】
同様に、トランスT1の二次側巻線Ns2は、ダイオードD3、D4によって構成された整流回路22が接続され、この整流回路22の正側出力は、複合チョーク11の巻線N2の一端に接続されている。
【0008】
複合チョーク11の巻線N2の他の一端と共通端子GNDの間には平滑コンデンサC2が接続されており、この平滑コンデンサC2の正側端子は、出力端子32に接続されている。また、整流回路22の負側出力は、共通端子GNDに接続されている。
【0009】
出力端子31,32及び共通端子GNDは、それぞれ誤差増幅器14に接続され、誤差増幅器14の出力は、例えばフォトカプラのような絶縁型信号伝達手段13を介して、PWM制御回路12に入力される。
【0010】
また、PWM制御回路12の出力は、主スイッチング素子Q1のゲートに接続される。
【0011】
このような構成の、多出力スイッチング電源の動作を以下に説明する。まず、主スイッチング素子Q1がオン状態になると、トランスT1の二次側巻線Ns1に誘起起電力が発生し、これによってダイオードD1が導通し、複合チョーク11の巻線N1にエネルギーが蓄積される。
【0012】
同様に、主スイッチング素子Q1がオン状態になると、トランスT1の二次側巻線Ns2に誘起起電力が発生し、これによってダイオードD3が導通し、複合チョーク11の巻線N2にエネルギーが蓄積される。
【0013】
次に、主スイッチング素子Q1がオフ状態になると、複合チョーク11の巻線N1に蓄積されたエネルギーが減少し始め、ダイオードD2が導通する。
【0014】
同様に、主スイッチング素子Q1がオフ状態になると、複合チョーク11の巻線N2に蓄積されたエネルギーが減少し始め、ダイオードD4が導通する。
【0015】
このような動作を繰り返すことによって、複合チョーク11の巻線N1,N2の他の一端と共通端子GNDとの間に、電源電圧HVとトランスT1の一次側巻線Np及び二次側巻線Ns1,Ns2の巻数比に対応する電圧が発生し、この電圧が平滑コンデンサC1、C2によって平滑され、共通端子GNDと出力端子31,32の間に直流の出力電圧V1、V2が発生する。
【0016】
また、出力電圧V1、V2は、誤差増幅器14の内部に備えられた基準電圧(図示せず。)と比較され、この誤差信号が絶縁型信号伝達手段13を介して、PWM制御回路12に入力される。
【0017】
PWM制御回路12は、誤差信号がゼロになる方向に主スイッチング素子の制御信号を出力し、出力電圧V1、V2の安定化を図っている。
【0018】
また、複合チョーク11は、前述のように、巻線N1,N2が出力電圧V1、V2の電圧比と等しくなるように同一のコアに巻線されているため、巻線N1、N2に蓄積されたエネルギーが出力電圧の下がったチャンネルの巻線に移動する。
【0019】
従って、例えば、出力端子に接続された負荷の要求電力にアンバランスが生じ、あるチャンネルの出力電圧が低下した場合、複合チョーク11の各巻線に蓄積されたエネルギーが、出力電圧が低下したチャンネルに接続されている複合チョーク11の巻線に移動し、出力電圧の不均衡を是正するような働きを行なう。
【0020】
従って、図9のような構成の多出力スイッチング電源では、各チャンネルに接続された負荷の要求電力にアンバランスが生じた場合でもそれぞれの出力電圧を安定させることが可能である。
【0021】
このような、多出力スイッチング電源は、上述した構成の他にも、
(1)メインコンバータと降圧(昇圧)コンバータを組み合わせたもの
(2)メインコンバータとマグアンプを組み合わせたもの
(3)メインコンバータとシリーズレギュレータを組み合わせたもの
ような構成を成すものが知られている。
【0022】
【発明が解決しようとする課題】
しかしながら、従来の多出力スイッチング電源では、以下に説明する問題点があった。
【0023】
多出力スイッチング電源は、例えばパーソナルコンピュータ等の電源に用いられる場合が多く、この場合、例えば、ハードディスク等の起動停止により負荷の要求電力が頻繁に変動する。
【0024】
また、パーソナルコンピュータ等の情報機器は、省スペース化、低価格化が極限まで要求されており、これに用いられる電源もこのような要求に対応するため、省スペース化、低価格化、高効率化が極限まで求められる。
【0025】
これに対して、(1)メインコンバータと降圧(昇圧)コンバータを組み合わせたものや、(2)メインコンバータとマグアンプを組み合わせたものは、負荷の要求電力の変動に対する出力電圧の安定性(以下、レギュレーション特性と言う。)は良いが、メインコンバータと降圧(昇圧)コンバータとマグアンプのそれぞれに制御回路が必要であるため部品点数が多くなり高価であると共に小型化が困難であるという問題点があった。
【0026】
また、(3)メインコンバータとシリーズレギュレータを組み合わせたものは、レギュレーション特性が良く、パッケージ化された三端子レギュレータ等の部品を用いることにより低コスト化が可能であるが、発熱量が多く効率が悪いという問題点があった。
【0027】
更に、図9に説明した複合チョークを用いた多出力スイッチング電源では、部品点数が少ないため安価であるが、上記(1)〜(3)の構成のものに比べ、レギュレーション特性が悪いという問題点があった。
【0028】
これは、複合チョークは、一種のトランスともみなせるため、それぞれの巻線間に漏れインダクタンスが存在し、この漏れインダクタンスからリークする磁束が出力レギュレーション特性を悪化させるために発生する問題である。従って、これを用いた多出力スイッチング電源では、この漏れインダクタンスが大きくなるほどレギュレーション特性が悪くなり、小さくなるほどレギュレーション特性が良くなる。
【0029】
これに対し、複合チョークの巻線構造を工夫することによってある程度、漏れインダクタンスを減少させ、レギュレーション特性を改善することは可能であるが、これにも限界があり、巻線の漏れインダクタンスをゼロにすることは原理的に不可能である。
【0030】
また、図9に示したような従来のフォワード型の多出力スイッチング電源では、複合チョークのインダクタンスが小さいと出力リプル電圧が大きくなり、レギュレーション特性が悪化するという特性が知られている。
【0031】
この問題を解決するために、上記複合チョークには、ある程度の大きさのインダクタンスが必要となるが、インダクタンスを大きくするために巻線のターン数を増やすと、巻線の抵抗分(銅損)により電圧降下が生じ、効率及びレギュレーションが悪化するという問題が発生する。
【0032】
また、銅損の低減を図るためチョークの巻線径を太くするとチョークのサイズが大きくなり、多出力スイッチング電源を小型化することが困難となってしまう。
【0033】
本発明は、上記課題を解決するもので、小型、高効率、良好な出力レギュレーション特性を実現する多出力スイッチング電源を低コストで提供することを目的とする。
【0034】
【課題を解決するための手段】
本発明は、次の通りである。
(1)一次巻線と第1二次巻線Ns1と第2二次巻線Ns2とを備えたトランスと、電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、前記第1二次側巻線Ns1が接続された第1整流回路21と、前記第2二次側巻線Ns2が接続された第2整流回路22と、第1巻線N0と第2巻線N2とを備えた複合チョークと、一端が第1出力端子31に接続され他端が共通端子GNDに接続された第1平滑コンデンサC1と、一端が第2出力端子32に接続され他端が前記共通端子GNDに接続された第2平滑コンデンサC2と、を備えた多出力スイッチング電源において、前記第1整流回路21の一方の出力が前記第1平滑コンデンサC1の一端に接続され、前記第2整流回路22の一方の出力が前記第2巻線N2の一端に接続され、前記第2巻線N2の他端が前記第2平滑コンデンサC2の一端に接続され、前記共通端子GNDが前記第1巻線N0の一端に接続され、前記第1巻線N0の他端が前記第1整流回路21の他方の出力と第2整流回路22の他方の出力とに接続された、ことを特徴とする多出力スイッチング電源。
(2)一次巻線と第1二次巻線Ns1と第2二次巻線Ns2とを備えたトランスと、電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、前記第1二次側巻線Ns1が接続された第1整流回路21と、前記第2二次側巻線Ns2が接続された第2整流回路22と、第1巻線N0と第2巻線N2とを備えた複合チョークと、正側端子が第1出力端子31に接続され負側端子が共通端子GNDに接続された第1平滑コンデンサC1と、正側端子が第2出力端子32に接続され負側端子が前記共通端子GNDに接続された第2平滑コンデンサC2と、を備えた多出力スイッチング電源において、前記第1整流回路21の正側出力が前記第1平滑コンデンサC1の正側端子に接続され、前記第2整流回路22の正側出力が前記第2巻線N2の一端に接続され、前記第2巻線N2の他端が前記第2平滑コンデンサC2の正側端子に接続され、前記共通端子GNDが前記第1巻線N0の一端に接続され、前記第1巻線N0の他端が前記第1整流回路21の負側出力と第2整流回路22の負側出力とに接続され、前記第1巻線N0の一端から前記第1巻線N0の他端への極性は前記第2巻線N2の一端から前記第2巻線N2の他端への極性とした、ことを特徴とする多出力スイッチング電源。
(3)前記トランスは、前記主スイッチング素子がオン状態のときに、前記一次巻線側から前記第1二次巻線Ns1及び前記第2二次巻線Ns2側にエネルギーが伝達され、前記第1巻線N0にエネルギーが蓄積され、前記第2巻線N2にエネルギーが蓄積される向きに巻線されたことを特徴とする(1)または(2)の何れかに記載の多出力スイッチング電源。
(4)一次巻線と第1二次巻線Ns1と第2二次巻線Ns2とを備えたトランスと、電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、第1巻線N0と第2巻線N2とを備えた複合チョークと、正側端子が第1出力端子31に接続され負側端子が共通端子GNDに接続された第1平滑コンデンサC1と、正側端子が第2出力端子32に接続され負側端子が前記共通端子GNDに接続された第2平滑コンデンサC2と、を備えた多出力スイッチング電源において、前記第1二次巻線Ns1と前記第2二次巻線Ns2とを直列接続すると共に、アノードが前記第1二次巻線Ns1の一端と前記第2二次巻線Ns2の一端との接続点に接続されカソードが前記第1平滑コンデンサC1の正側端子に接続された第1ダイオードD1と、アノードが前記第1二次巻線Ns1の他端に接続されカソードが前記第1ダイオードD1のカソードに接続された第2ダイオードD2と、アノードが前記第2二次巻線Ns2の他端に接続されカソードが前記第2巻線N2の一端に接続された第3ダイオードD3と、アノードが前記第2ダイオードD2のカソードに接続されカソードが前記第3ダイオードD3のカソードに接続された第4ダイオードD4とを備え、前記 第2巻線N2の他端が前記第2平滑コンデンサC2の正側端子に接続され、前記共通端子GNDが前記第1巻線N0の一端に接続され、前記第1巻線N0の他端が前記第2ダイオードD2のアノードに接続され、前記第1巻線N0の一端から前記第1巻線N0の他端への極性は前記第2巻線N2の一端から前記第2巻線N2の他端への極性とした、ことを特徴とする多出力スイッチング電源。
また、このような目的を達成するために本発明では、一次巻線と複数の二次巻線を備えたトランスと、電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、前記複数の二次巻線に発生する電力をそれぞれ整流し、複数の直流電力を発生する整流回路と、前記複数の直流電力をそれぞれ負荷回路に出力する複数の出力端子と、前記負荷回路からの戻り電流をトランスに戻す共通端子を備えた多出力スイッチング電源において、前記共通端子と前記トランスの間、及び前記整流回路と出力端子の間に、磁気結合された複数の巻線から成る複合チョークの巻線を挿入したことを特徴とするものである。
【0035】
また、本発明では、前記トランスは、前記主スイッチング素子がオン状態の時に一次巻線側から二次巻線側にエネルギーが伝達される向きに巻線されたことを特徴とするものである。
【0036】
さらに、本発明では、前記共通端子と前記トランスの間に挿入された前記複合チョークの巻線は、前記整流回路と出力端子の間に挿入された前記複合チョークの巻線と逆極性になるように接続されたことを特徴とするものである。
【0037】
また、本発明では、前記整流回路と出力端子の間に挿入された前記複合チョークの巻線の巻数n1,n2…nnは、前記共通端子と前記トランスの間に挿入された前記複合チョークの巻線の巻数をn0、前記複数の出力端子から出力される出力電圧をそれぞれV1、V2…Vn、とすると、
n1+n0:n2+n0:…:nn+n0≒V1:V2:…:Vn..
の関係が成立するように構成されたことを特徴とするものである。
【0038】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図1は、本発明に係る多出力スイッチング電源の一実施例を示す回路図である。尚、同図において従来例と同様の構成要素は同一の符号を付し、その説明を省略する。
【0039】
同図において、従来例で説明した多出力スイッチング電源と異なる点は、複合チョークの接続方法である。
【0040】
同図において、二次側巻線Ns1に発生する電圧は、整流回路21に入力され、この整流回路21の正側出力は、平滑コンデンサC1の正側端子及び出力端子31に接続されている。
【0041】
また、整流回路21の負側出力は、複合チョーク11の巻線N0を介して平滑コンデンサC1の負側端子及び共通端子GNDに接続されている。
【0042】
同様に、二次側巻線Ns2に発生する電圧は、整流回路22に入力され、この整流回路21の正側出力は、複合チョーク11の巻線N2を介して平滑コンデンサC1の正側端子及び出力端子32に接続されている。
【0043】
また、整流回路21の負側出力は、複合チョーク11の巻線N0を介して平滑コンデンサC2の負側端子及び共通端子GNDに接続されている。
【0044】
ここで、複合チョーク11の巻線N0とN2の極性は、同図に示すように電流の流れる方向に対して順方向になるように接続され、巻線N0とN2の巻数n0、n2は出力電圧V1、V2に対して、
V1:V2=n0:n0+n2 (1)
の関係が成立するように構成されている。
【0045】
本発明の多出力スイッチング電源では、二次側巻線及び複合チョークを上述のような構成とすることにより、従来の多出力スイッチング電源に比較して、複合チョークの漏れインダクタンスの影響を減少させることが可能となり、出力レギュレーション特性を向上させることが可能となる。以下、その原理について説明する。
【0046】
図9の従来例や図1の実施例に用いた複合チョークは、一般的に、同一のコアに2個の巻線を巻いて製作されるものであり、これは、図2に示したトランスT2と等価である。
【0047】
同図に示すトランスT2において、一次側巻線L1のインダクタンスと二次側巻線L2のインダクタンスをそれぞれ、L1、L2、結合係数をk、一次側電圧と二次側電圧をそれぞれV1、V2とすると、相互インダクタンスMは、
M=k√(L1×L2) (2)
で、表される。ここで、結合係数kは、漏れインダクタンスの無い理想トランスでは、k=1であり、実際のトランスでは、k<1である。
【0048】
また、同図に示すトランスT2において、一次側電流と二次側電流をそれぞれI1,I2とすると、一次側電圧と二次側電圧V1、V2はそれぞれ、
V1=L1(dI1/dt)+M(dI2/dt) (3)
V2=L2(dI2/dt)+M(dI1/dt) (4)
で表される。
【0049】
また、このようなトランスT2は、図3に示すような等価回路で表すことが可能であり、これを、図4(a)に示した従来例の等価回路に適用すると、図4(b)のように変形することができる。
【0050】
図4(b)の回路において、一次側電圧と二次側電圧V1、V2はそれぞれ、
V1=(L1-M)(dI1/dt)+M{d(I1+I2)/dt} (5)
V2=(L2-M)(dI2/dt)+M{d(I1+I2)/dt} (6)
で表され、これらはそれぞれ、
V1=L1(dI1/dt)+M(dI2/dt) (7)
V2=M(dI1/dt)+L2(dI2/dt) (8)
と、変形できる。
【0051】
同様に、図3に示したトランスT2の等価回路を、図1の実施例の等価回路に適用すると、図5のように変形することができる。尚、ここでは、図4の回路との差異を明確にするため、二次側巻線L2のインダクタンスをL2’,相互インダクタンスをM’としている。また、以下の説明において、図4(b)と図5におけるトランスの結合係数は等しいものとする。
【0052】
図5の回路において、一次側電圧と二次側電圧V1、V2はそれぞれ、
V1=(L1-M'){d(I1+I2)/dt}+M'{d(I1+2I2)/dt} (9)
V2=(L2'-M')(dI2/dt)+M'{d(I1+2I2)/dt}+V1 (10)
で表され、これらはそれぞれ、
V1=L1(dI1/dt)+(L1+M')(dI2/dt) (11)
V2=(L1+M')(dI1/dt)+(L1+L2'+2M')(dI2/dt) (12)
と、変形できる。
【0053】
ここで、上記(7)、(8)式と上記(11)、(12)式を比較すると、従来例の回路における二次側巻線のインダクタンスL2は、実施例の回路におけるL1+L2'+2M'に対応し、従来例の回路における相互インダクタンスMは、実施例の回路におけるL1+M'に対応していることがわかる。
【0054】
ここで、従来例と実施例の漏れインダクタンスによる影響を同一の条件で比較するため、図6に示すように、従来例の回路と同一構成で、二次側巻線L2のインダクタンスがL1+L2'+2M'、相互インダクタンスがL1+M'であるトランス(実際は、複合チョークである。)を用いた等価回路において漏れインダクタンスを計算する。
【0055】
一般的に、図4(b)のような回路において、一次側巻線L1から見た漏れインダクタンスRM1は、
RM1=(1−k2)×L1 (13)
であり、二次側巻線L2から見た漏れインダクタンスRM2は、
RM2=(1−k2)×L2 (14)
である。
【0056】
同様に、図6の等価回路における二次側巻線L2から見た漏れインダクタンスRM2’は、
であり、一次側巻線L1から見た漏れインダクタンスRM1’は、
で表される。
【0057】
ここで、(13)式と(16)式を比較して、一次側巻線L1から見た漏れインダクタンスRM1とRM1’を比較すると、(16)式におけるL2'/(L1+L2'+2M')の項は、必ず1より小さい値となるため、必ずRM1>RM1’の関係が成立する。
【0058】
また、前述のように、従来例の回路に用いる複合チョークの巻線は、出力電圧V1、V2の電圧に対応する比率で巻線されており、実施例の複合チョークの巻線N2は(1)式に示すように、V1:V2=n0:n0+n2に対応する比率で巻線されているため、必ずL2<L2’が成立する。
【0059】
従って、(14)式と(15)式を比較して、二次側巻線L2から見た漏れインダクタンスRM2とRM2’を比較すると、必ずRM2>RM2’の関係が成立する。
【0060】
以上の結果より、実施例の回路における漏れインダクタンスRM1’、RM2’は、従来例の回路における漏れインダクタンスRM1、RM2に比較してどちらも小さくなるため、複合チョークを図1のように接続することによって、漏れインダクタンスによる影響を低減し、出力レギュレーションを改善することが可能となる。
【0061】
また、参考までに、図7に3チャンネル出力の多出力スイッチング電源の回路図を示す。この場合、複合チョーク15の各巻線N0,N2,N3の巻数n0,n2,n3と出力電圧V1、V2、V3の関係は、
V1:V2:V3=n0:n0+n2:n0+n3
である。
【0062】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
【0063】
例えば、本発明の多出力スイッチング電源は、図8に示すようにトランスT1の二次側巻線Ns1とNs2を直列接続すると共に、ダイオードD2のカソードをダイオードD4のアノードに接続した構成においても上記と同様の効果を得ることが可能である。このように構成した場合、例えば、出力電圧V2側の負荷が重負荷であり、出力電圧V1側の負荷が軽負荷となるクロスレギュレーションにおいても良好なレギュレーション特性が得られることが試作回路において確認されている。
【0064】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。本発明では、複合チョークを用いた多出力スイッチング電源の出力レギュレーション特性を、部品点数を増やすことなく向上させることが可能であるため、安価で小型化が可能であると共に効率の良い多出力スイッチング電源を提供することが可能となる。
【0065】
また、従来の多出力スイッチング電源では、複合チョークの巻数比が出力電圧比と等しくなるように構成されていたが、本発明の多出力スイッチング電源では、複合チョークの巻線が、上述のように、
n1+n0:n2+n0:…:nn+n0≒V1:V2:…:Vn
の関係が成立するように巻線されているため、従来の多出力スイッチング電源に比較して、複合チョークの巻数を減らすことができる。従って、複合チョークを小型化することが可能となるため、多出力スイッチング電源をさらに小型化することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る多出力スイッチング電源の一実施例を示す回路図である。
【図2】複合チョークの等価回路図である。
【図3】トランスの等価回路図である。
【図4】従来の多出力スイッチング電源の等価回路図である。
【図5】本発明に係る多出力スイッチング電源の等価回路図である。
【図6】本発明に係る多出力スイッチング電源の等価回路図である。
【図7】本発明に係る多出力スイッチング電源の他の実施例である。
【図8】本発明に係る多出力スイッチング電源の他の実施例である。
【図9】従来の多出力スイッチング電源の一例を示す回路図である。
【符号の説明】
11、15 複合チョーク
12 PWM制御回路
13 絶縁型信号伝達手段
14 誤差増幅器
21、22 整流回路
HV 入力直流電圧
C1、C2 コンデンサ
Q1 主スイッチング素子
D1、D2、D3,D4、D5、D6 ダイオード
T1、T2 トランス
Claims (4)
- 一次巻線と第1二次巻線Ns1と第2二次巻線Ns2とを備えたトランスと、
電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、
前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、
前記第1二次側巻線Ns1が接続された第1整流回路21と、
前記第2二次側巻線Ns2が接続された第2整流回路22と、
第1巻線N0と第2巻線N2とを備えた複合チョークと、
一端が第1出力端子31に接続され他端が共通端子GNDに接続された第1平滑コンデンサC1と、
一端が第2出力端子32に接続され他端が前記共通端子GNDに接続された第2平滑コンデンサC2と、
を備えた多出力スイッチング電源において、
前記第1整流回路21の一方の出力が前記第1平滑コンデンサC1の一端に接続され、
前記第2整流回路22の一方の出力が前記第2巻線N2の一端に接続され、前記第2巻線N2の他端が前記第2平滑コンデンサC2の一端に接続され、
前記共通端子GNDが前記第1巻線N0の一端に接続され、
前記第1巻線N0の他端が前記第1整流回路21の他方の出力と第2整流回路22の他方の出力とに接続された、
ことを特徴とする多出力スイッチング電源。 - 一次巻線と第1二次巻線Ns1と第2二次巻線Ns2とを備えたトランスと、
電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、
前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、
前記第1二次側巻線Ns1が接続された第1整流回路21と、
前記第2二次側巻線Ns2が接続された第2整流回路22と、
第1巻線N0と第2巻線N2とを備えた複合チョークと、
正側端子が第1出力端子31に接続され負側端子が共通端子GNDに接続された第1平滑コンデンサC1と、
正側端子が第2出力端子32に接続され負側端子が前記共通端子GNDに接続された第2平滑コンデンサC2と、
を備えた多出力スイッチング電源において、
前記第1整流回路21の正側出力が前記第1平滑コンデンサC1の正側端子に接続され、
前記第2整流回路22の正側出力が前記第2巻線N2の一端に接続され、前記第2巻線N2の他端が前記第2平滑コンデンサC2の正側端子に接続され、
前記共通端子GNDが前記第1巻線N0の一端に接続され、
前記第1巻線N0の他端が前記第1整流回路21の負側出力と第2整流回路22の負側出力とに接続され、
前記第1巻線N0の一端から前記第1巻線N0の他端への極性は前記第2巻線N2の一端から前記第2巻線N2の他端への極性とした、
ことを特徴とする多出力スイッチング電源。 - 前記トランスは、前記主スイッチング素子がオン状態のときに、前記一次巻線側から前記第1二次巻線Ns1及び前記第2二次巻線Ns2側にエネルギーが伝達され、前記第1巻線N0にエネルギーが蓄積され、前記第2巻線N2にエネルギーが蓄積される向きに巻線されたことを特徴とする請求項1または請求項2の何れかに記載の多出力スイッチング電源。
- 一次巻線と第1二次巻線Ns1と第2二次巻線Ns2とを備えたトランスと、
電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、
前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、
第1巻線N0と第2巻線N2とを備えた複合チョークと、
正側端子が第1出力端子31に接続され負側端子が共通端子GNDに接続された第1平滑コンデンサC1と、
正側端子が第2出力端子32に接続され負側端子が前記共通端子GNDに接続された第2平滑コンデンサC2と、
を備えた多出力スイッチング電源において、
前記第1二次巻線Ns1と前記第2二次巻線Ns2とを直列接続すると共に、アノードが前記第1二次巻線Ns1の一端と前記第2二次巻線Ns2の一端との接続点に接続されカソードが前記第1平滑コンデンサC1の正側端子に接続された第1ダイオードD1と、アノードが前記第1二次巻線Ns1の他端に接続されカソードが前記第1ダイオードD1のカソードに接続された第2ダイオードD2と、アノードが前記第2二次巻線Ns2の他端に接続されカソードが前記第2巻線N2の一端に接続された第3ダイオードD3と、アノードが前記第2ダイオードD2のカソードに接続されカソードが前記第3ダイオードD3のカソードに接続された第4ダイオードD4とを備え、
前記第2巻線N2の他端が前記第2平滑コンデンサC2の正側端子に接続され、
前記共通端子GNDが前記第1巻線N0の一端に接続され、
前記第1巻線N0の他端が前記第2ダイオードD2のアノードに接続され、
前記第1巻線N0の一端から前記第1巻線N0の他端への極性は前記第2巻線N2の一端から前記第2巻線N2の他端への極性とした、
ことを特徴とする多出力スイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000051443A JP3658760B2 (ja) | 2000-02-28 | 2000-02-28 | 多出力スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000051443A JP3658760B2 (ja) | 2000-02-28 | 2000-02-28 | 多出力スイッチング電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001238445A JP2001238445A (ja) | 2001-08-31 |
JP3658760B2 true JP3658760B2 (ja) | 2005-06-08 |
Family
ID=18573097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000051443A Expired - Fee Related JP3658760B2 (ja) | 2000-02-28 | 2000-02-28 | 多出力スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3658760B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6735094B2 (en) * | 2002-08-15 | 2004-05-11 | General Electric Company | Low-noise multi-output power supply circuit featuring efficient linear regulators and method of design |
JP6292006B2 (ja) * | 2013-05-06 | 2018-03-14 | Tdk株式会社 | 電源回路 |
CN106602874B (zh) * | 2016-12-28 | 2023-08-18 | 宁波方太厨具有限公司 | 一种开关电源的可控负载电路 |
-
2000
- 2000-02-28 JP JP2000051443A patent/JP3658760B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001238445A (ja) | 2001-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7209024B2 (en) | Filter circuit and power supply unit | |
US6952353B2 (en) | Integrated magnetic isolated two-inductor boost converter | |
US6687137B1 (en) | Resonant switching power supply circuit with voltage doubler output | |
US7304867B2 (en) | DC-DC converter of multi-output type | |
EP2730017B1 (en) | Isolated boost flyback power converter | |
CN109196765B (zh) | Dc/dc转换器 | |
US20130016534A1 (en) | Resonant converter | |
JP4124814B2 (ja) | 入出力絶縁型dcーdcコンバータ | |
JPH0417567A (ja) | スイッチング電源回路 | |
CN114696601A (zh) | 功率变换装置 | |
JP4816908B2 (ja) | 多出力スイッチング電源装置 | |
JP2019146359A (ja) | スイッチング電源装置 | |
US20040179378A1 (en) | Insulating switching DC/DC converter | |
JP6380895B2 (ja) | 電源回路 | |
KR101141374B1 (ko) | 부스트 컨버터 | |
TWI697180B (zh) | 電源轉換裝置 | |
JP2000083377A (ja) | 整流平滑回路およびダブルエンドコンバータ装置 | |
JP3658760B2 (ja) | 多出力スイッチング電源 | |
US7057906B2 (en) | Insulating switching DC/DC converter | |
JP3796647B2 (ja) | Dc/dcコンバータ | |
JP2021019396A (ja) | 双方向dc/dcコンバータ | |
JP2001037223A (ja) | スイッチング電源回路 | |
US20230207188A1 (en) | Differential transformer based voltage converter and method thereof | |
US20240006989A1 (en) | Resonance power supply circuit | |
KR101228799B1 (ko) | 전원공급장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050306 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |