JP3658760B2 - 多出力スイッチング電源 - Google Patents
多出力スイッチング電源 Download PDFInfo
- Publication number
- JP3658760B2 JP3658760B2 JP2000051443A JP2000051443A JP3658760B2 JP 3658760 B2 JP3658760 B2 JP 3658760B2 JP 2000051443 A JP2000051443 A JP 2000051443A JP 2000051443 A JP2000051443 A JP 2000051443A JP 3658760 B2 JP3658760 B2 JP 3658760B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- output
- power supply
- rectifier circuit
- smoothing capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、出力レギュレーション特性を向上させると共に低コストで製作することが可能な多出力スイッチング電源を実現するものである。
【０００２】
【従来の技術】
図９は、従来の多出力スイッチング電源の一例を示す回路図である。同図に示した多出力スイッチング電源は、直流電源ＨＶから供給される直流電力を絶縁し、共通端子ＧＮＤと出力端子３１，３２の間に出力電圧Ｖ１、Ｖ２を出力する２チャンネルの出力を備えた多出力スイッチング電源である。以下にこのような構成の多出力スイッチング電源の動作について説明する。
【０００３】
図９において、直流電源ＨＶは、例えば、ＦＥＴ（電界効果トランジスタ）のような主スイッチング素子Ｑ１を介してトランスＴ１の一次巻線Ｎｐに印加されている。
【０００４】
トランスＴ１の二次側巻線Ｎｓ１は、ダイオードＤ１、Ｄ２によって構成された整流回路２１が接続され、この整流回路２１の正側出力は、複合チョーク１１の巻線Ｎ１の一端に接続されている。
【０００５】
複合チョーク１１は、同一のコアに巻線Ｎ１、Ｎ２が巻線されており、両巻線Ｎ１，Ｎ２の巻数比は出力電圧Ｖ１、Ｖ２の電圧比と等しくなるように構成されている。
【０００６】
複合チョーク１１の巻線Ｎ１の他の一端と整流回路２１の負側出力の間には平滑コンデンサＣ１が接続されており、この平滑コンデンサＣ１の正側端子は、出力端子３１に接続され、負側端子は、共通端子ＧＮＤに接続されている。
【０００７】
同様に、トランスＴ１の二次側巻線Ｎｓ２は、ダイオードＤ３、Ｄ４によって構成された整流回路２２が接続され、この整流回路２２の正側出力は、複合チョーク１１の巻線Ｎ２の一端に接続されている。
【０００８】
複合チョーク１１の巻線Ｎ２の他の一端と共通端子ＧＮＤの間には平滑コンデンサＣ２が接続されており、この平滑コンデンサＣ２の正側端子は、出力端子３２に接続されている。また、整流回路２２の負側出力は、共通端子ＧＮＤに接続されている。
【０００９】
出力端子３１，３２及び共通端子ＧＮＤは、それぞれ誤差増幅器１４に接続され、誤差増幅器１４の出力は、例えばフォトカプラのような絶縁型信号伝達手段１３を介して、ＰＷＭ制御回路１２に入力される。
【００１０】
また、ＰＷＭ制御回路１２の出力は、主スイッチング素子Ｑ１のゲートに接続される。
【００１１】
このような構成の、多出力スイッチング電源の動作を以下に説明する。まず、主スイッチング素子Ｑ１がオン状態になると、トランスＴ１の二次側巻線Ｎｓ１に誘起起電力が発生し、これによってダイオードＤ１が導通し、複合チョーク１１の巻線Ｎ１にエネルギーが蓄積される。
【００１２】
同様に、主スイッチング素子Ｑ１がオン状態になると、トランスＴ１の二次側巻線Ｎｓ２に誘起起電力が発生し、これによってダイオードＤ３が導通し、複合チョーク１１の巻線Ｎ２にエネルギーが蓄積される。
【００１３】
次に、主スイッチング素子Ｑ１がオフ状態になると、複合チョーク１１の巻線Ｎ１に蓄積されたエネルギーが減少し始め、ダイオードＤ２が導通する。
【００１４】
同様に、主スイッチング素子Ｑ１がオフ状態になると、複合チョーク１１の巻線Ｎ２に蓄積されたエネルギーが減少し始め、ダイオードＤ４が導通する。
【００１５】
このような動作を繰り返すことによって、複合チョーク１１の巻線Ｎ１，Ｎ２の他の一端と共通端子ＧＮＤとの間に、電源電圧ＨＶとトランスＴ１の一次側巻線Ｎｐ及び二次側巻線Ｎｓ１，Ｎｓ２の巻数比に対応する電圧が発生し、この電圧が平滑コンデンサＣ１、Ｃ２によって平滑され、共通端子ＧＮＤと出力端子３１，３２の間に直流の出力電圧Ｖ１、Ｖ２が発生する。
【００１６】
また、出力電圧Ｖ１、Ｖ２は、誤差増幅器１４の内部に備えられた基準電圧（図示せず。）と比較され、この誤差信号が絶縁型信号伝達手段１３を介して、ＰＷＭ制御回路１２に入力される。
【００１７】
ＰＷＭ制御回路１２は、誤差信号がゼロになる方向に主スイッチング素子の制御信号を出力し、出力電圧Ｖ１、Ｖ２の安定化を図っている。
【００１８】
また、複合チョーク１１は、前述のように、巻線Ｎ１，Ｎ２が出力電圧Ｖ１、Ｖ２の電圧比と等しくなるように同一のコアに巻線されているため、巻線Ｎ１、Ｎ２に蓄積されたエネルギーが出力電圧の下がったチャンネルの巻線に移動する。
【００１９】
従って、例えば、出力端子に接続された負荷の要求電力にアンバランスが生じ、あるチャンネルの出力電圧が低下した場合、複合チョーク１１の各巻線に蓄積されたエネルギーが、出力電圧が低下したチャンネルに接続されている複合チョーク１１の巻線に移動し、出力電圧の不均衡を是正するような働きを行なう。
【００２０】
従って、図９のような構成の多出力スイッチング電源では、各チャンネルに接続された負荷の要求電力にアンバランスが生じた場合でもそれぞれの出力電圧を安定させることが可能である。
【００２１】
このような、多出力スイッチング電源は、上述した構成の他にも、
（１）メインコンバータと降圧（昇圧）コンバータを組み合わせたもの
（２）メインコンバータとマグアンプを組み合わせたもの
（３）メインコンバータとシリーズレギュレータを組み合わせたもの
ような構成を成すものが知られている。
【００２２】
【発明が解決しようとする課題】
しかしながら、従来の多出力スイッチング電源では、以下に説明する問題点があった。
【００２３】
多出力スイッチング電源は、例えばパーソナルコンピュータ等の電源に用いられる場合が多く、この場合、例えば、ハードディスク等の起動停止により負荷の要求電力が頻繁に変動する。
【００２４】
また、パーソナルコンピュータ等の情報機器は、省スペース化、低価格化が極限まで要求されており、これに用いられる電源もこのような要求に対応するため、省スペース化、低価格化、高効率化が極限まで求められる。
【００２５】
これに対して、（１）メインコンバータと降圧（昇圧）コンバータを組み合わせたものや、（２）メインコンバータとマグアンプを組み合わせたものは、負荷の要求電力の変動に対する出力電圧の安定性（以下、レギュレーション特性と言う。）は良いが、メインコンバータと降圧（昇圧）コンバータとマグアンプのそれぞれに制御回路が必要であるため部品点数が多くなり高価であると共に小型化が困難であるという問題点があった。
【００２６】
また、（３）メインコンバータとシリーズレギュレータを組み合わせたものは、レギュレーション特性が良く、パッケージ化された三端子レギュレータ等の部品を用いることにより低コスト化が可能であるが、発熱量が多く効率が悪いという問題点があった。
【００２７】
更に、図９に説明した複合チョークを用いた多出力スイッチング電源では、部品点数が少ないため安価であるが、上記（１）〜（３）の構成のものに比べ、レギュレーション特性が悪いという問題点があった。
【００２８】
これは、複合チョークは、一種のトランスともみなせるため、それぞれの巻線間に漏れインダクタンスが存在し、この漏れインダクタンスからリークする磁束が出力レギュレーション特性を悪化させるために発生する問題である。従って、これを用いた多出力スイッチング電源では、この漏れインダクタンスが大きくなるほどレギュレーション特性が悪くなり、小さくなるほどレギュレーション特性が良くなる。
【００２９】
これに対し、複合チョークの巻線構造を工夫することによってある程度、漏れインダクタンスを減少させ、レギュレーション特性を改善することは可能であるが、これにも限界があり、巻線の漏れインダクタンスをゼロにすることは原理的に不可能である。
【００３０】
また、図９に示したような従来のフォワード型の多出力スイッチング電源では、複合チョークのインダクタンスが小さいと出力リプル電圧が大きくなり、レギュレーション特性が悪化するという特性が知られている。
【００３１】
この問題を解決するために、上記複合チョークには、ある程度の大きさのインダクタンスが必要となるが、インダクタンスを大きくするために巻線のターン数を増やすと、巻線の抵抗分（銅損）により電圧降下が生じ、効率及びレギュレーションが悪化するという問題が発生する。
【００３２】
また、銅損の低減を図るためチョークの巻線径を太くするとチョークのサイズが大きくなり、多出力スイッチング電源を小型化することが困難となってしまう。
【００３３】
本発明は、上記課題を解決するもので、小型、高効率、良好な出力レギュレーション特性を実現する多出力スイッチング電源を低コストで提供することを目的とする。
【００３４】
【課題を解決するための手段】
本発明は、次の通りである。
（１）一次巻線と第１二次巻線Ｎｓ１と第２二次巻線Ｎｓ２とを備えたトランスと、電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、前記第１二次側巻線Ｎｓ１が接続された第１整流回路２１と、前記第２二次側巻線Ｎｓ２が接続された第２整流回路２２と、第１巻線Ｎ０と第２巻線Ｎ２とを備えた複合チョークと、一端が第１出力端子３１に接続され他端が共通端子ＧＮＤに接続された第１平滑コンデンサＣ１と、一端が第２出力端子３２に接続され他端が前記共通端子ＧＮＤに接続された第２平滑コンデンサＣ２と、を備えた多出力スイッチング電源において、前記第１整流回路２１の一方の出力が前記第１平滑コンデンサＣ１の一端に接続され、前記第２整流回路２２の一方の出力が前記第２巻線Ｎ２の一端に接続され、前記第２巻線Ｎ２の他端が前記第２平滑コンデンサＣ２の一端に接続され、前記共通端子ＧＮＤが前記第１巻線Ｎ０の一端に接続され、前記第１巻線Ｎ０の他端が前記第１整流回路２１の他方の出力と第２整流回路２２の他方の出力とに接続された、ことを特徴とする多出力スイッチング電源。
（２）一次巻線と第１二次巻線Ｎｓ１と第２二次巻線Ｎｓ２とを備えたトランスと、電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、前記第１二次側巻線Ｎｓ１が接続された第１整流回路２１と、前記第２二次側巻線Ｎｓ２が接続された第２整流回路２２と、第１巻線Ｎ０と第２巻線Ｎ２とを備えた複合チョークと、正側端子が第１出力端子３１に接続され負側端子が共通端子ＧＮＤに接続された第１平滑コンデンサＣ１と、正側端子が第２出力端子３２に接続され負側端子が前記共通端子ＧＮＤに接続された第２平滑コンデンサＣ２と、を備えた多出力スイッチング電源において、前記第１整流回路２１の正側出力が前記第１平滑コンデンサＣ１の正側端子に接続され、前記第２整流回路２２の正側出力が前記第２巻線Ｎ２の一端に接続され、前記第２巻線Ｎ２の他端が前記第２平滑コンデンサＣ２の正側端子に接続され、前記共通端子ＧＮＤが前記第１巻線Ｎ０の一端に接続され、前記第１巻線Ｎ０の他端が前記第１整流回路２１の負側出力と第２整流回路２２の負側出力とに接続され、前記第１巻線Ｎ０の一端から前記第１巻線Ｎ０の他端への極性は前記第２巻線Ｎ２の一端から前記第２巻線Ｎ２の他端への極性とした、ことを特徴とする多出力スイッチング電源。
（３）前記トランスは、前記主スイッチング素子がオン状態のときに、前記一次巻線側から前記第１二次巻線Ｎｓ１及び前記第２二次巻線Ｎｓ２側にエネルギーが伝達され、前記第１巻線Ｎ０にエネルギーが蓄積され、前記第２巻線Ｎ２にエネルギーが蓄積される向きに巻線されたことを特徴とする（１）または（２）の何れかに記載の多出力スイッチング電源。
（４）一次巻線と第１二次巻線Ｎｓ１と第２二次巻線Ｎｓ２とを備えたトランスと、電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、第１巻線Ｎ０と第２巻線Ｎ２とを備えた複合チョークと、正側端子が第１出力端子３１に接続され負側端子が共通端子ＧＮＤに接続された第１平滑コンデンサＣ１と、正側端子が第２出力端子３２に接続され負側端子が前記共通端子ＧＮＤに接続された第２平滑コンデンサＣ２と、を備えた多出力スイッチング電源において、前記第１二次巻線Ｎｓ１と前記第２二次巻線Ｎｓ２とを直列接続すると共に、アノードが前記第１二次巻線Ｎｓ１の一端と前記第２二次巻線Ｎｓ２の一端との接続点に接続されカソードが前記第１平滑コンデンサＣ１の正側端子に接続された第１ダイオードＤ１と、アノードが前記第１二次巻線Ｎｓ１の他端に接続されカソードが前記第１ダイオードＤ１のカソードに接続された第２ダイオードＤ２と、アノードが前記第２二次巻線Ｎｓ２の他端に接続されカソードが前記第２巻線Ｎ２の一端に接続された第３ダイオードＤ３と、アノードが前記第２ダイオードＤ２のカソードに接続されカソードが前記第３ダイオードＤ３のカソードに接続された第４ダイオードＤ４とを備え、前記 第２巻線Ｎ２の他端が前記第２平滑コンデンサＣ２の正側端子に接続され、前記共通端子ＧＮＤが前記第１巻線Ｎ０の一端に接続され、前記第１巻線Ｎ０の他端が前記第２ダイオードＤ２のアノードに接続され、前記第１巻線Ｎ０の一端から前記第１巻線Ｎ０の他端への極性は前記第２巻線Ｎ２の一端から前記第２巻線Ｎ２の他端への極性とした、ことを特徴とする多出力スイッチング電源。
また、このような目的を達成するために本発明では、一次巻線と複数の二次巻線を備えたトランスと、電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、前記複数の二次巻線に発生する電力をそれぞれ整流し、複数の直流電力を発生する整流回路と、前記複数の直流電力をそれぞれ負荷回路に出力する複数の出力端子と、前記負荷回路からの戻り電流をトランスに戻す共通端子を備えた多出力スイッチング電源において、前記共通端子と前記トランスの間、及び前記整流回路と出力端子の間に、磁気結合された複数の巻線から成る複合チョークの巻線を挿入したことを特徴とするものである。
【００３５】
また、本発明では、前記トランスは、前記主スイッチング素子がオン状態の時に一次巻線側から二次巻線側にエネルギーが伝達される向きに巻線されたことを特徴とするものである。
【００３６】
さらに、本発明では、前記共通端子と前記トランスの間に挿入された前記複合チョークの巻線は、前記整流回路と出力端子の間に挿入された前記複合チョークの巻線と逆極性になるように接続されたことを特徴とするものである。
【００３７】
また、本発明では、前記整流回路と出力端子の間に挿入された前記複合チョークの巻線の巻数ｎ１，ｎ２…ｎｎは、前記共通端子と前記トランスの間に挿入された前記複合チョークの巻線の巻数をｎ０、前記複数の出力端子から出力される出力電圧をそれぞれＶ１、Ｖ２…Ｖｎ、とすると、
ｎ１＋ｎ０：ｎ２＋ｎ０：…：ｎｎ＋ｎ０≒Ｖ１：Ｖ２：…：Ｖｎ..
の関係が成立するように構成されたことを特徴とするものである。
【００３８】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図１は、本発明に係る多出力スイッチング電源の一実施例を示す回路図である。尚、同図において従来例と同様の構成要素は同一の符号を付し、その説明を省略する。
【００３９】
同図において、従来例で説明した多出力スイッチング電源と異なる点は、複合チョークの接続方法である。
【００４０】
同図において、二次側巻線Ｎｓ１に発生する電圧は、整流回路２１に入力され、この整流回路２１の正側出力は、平滑コンデンサＣ１の正側端子及び出力端子３１に接続されている。
【００４１】
また、整流回路２１の負側出力は、複合チョーク１１の巻線Ｎ０を介して平滑コンデンサＣ１の負側端子及び共通端子ＧＮＤに接続されている。
【００４２】
同様に、二次側巻線Ｎｓ２に発生する電圧は、整流回路２２に入力され、この整流回路２１の正側出力は、複合チョーク１１の巻線Ｎ２を介して平滑コンデンサＣ１の正側端子及び出力端子３２に接続されている。
【００４３】
また、整流回路２１の負側出力は、複合チョーク１１の巻線Ｎ０を介して平滑コンデンサＣ２の負側端子及び共通端子ＧＮＤに接続されている。
【００４４】
ここで、複合チョーク１１の巻線Ｎ０とＮ２の極性は、同図に示すように電流の流れる方向に対して順方向になるように接続され、巻線Ｎ０とＮ２の巻数ｎ０、ｎ２は出力電圧Ｖ１、Ｖ２に対して、
Ｖ１：Ｖ２＝ｎ０：ｎ０＋ｎ２ （１）
の関係が成立するように構成されている。
【００４５】
本発明の多出力スイッチング電源では、二次側巻線及び複合チョークを上述のような構成とすることにより、従来の多出力スイッチング電源に比較して、複合チョークの漏れインダクタンスの影響を減少させることが可能となり、出力レギュレーション特性を向上させることが可能となる。以下、その原理について説明する。
【００４６】
図９の従来例や図１の実施例に用いた複合チョークは、一般的に、同一のコアに2個の巻線を巻いて製作されるものであり、これは、図２に示したトランスＴ２と等価である。
【００４７】
同図に示すトランスＴ２において、一次側巻線Ｌ１のインダクタンスと二次側巻線Ｌ２のインダクタンスをそれぞれ、Ｌ１、Ｌ２、結合係数をｋ、一次側電圧と二次側電圧をそれぞれＶ１、Ｖ２とすると、相互インダクタンスＭは、
Ｍ＝ｋ√（Ｌ１×Ｌ２） （２）
で、表される。ここで、結合係数ｋは、漏れインダクタンスの無い理想トランスでは、ｋ＝１であり、実際のトランスでは、ｋ＜１である。
【００４８】
また、同図に示すトランスＴ２において、一次側電流と二次側電流をそれぞれＩ１，Ｉ２とすると、一次側電圧と二次側電圧Ｖ１、Ｖ２はそれぞれ、
Ｖ１＝Ｌ１（ｄＩ１／ｄｔ）＋Ｍ（ｄＩ２／ｄｔ） （３）
Ｖ２＝Ｌ２（ｄＩ２／ｄｔ）＋Ｍ（ｄＩ１／ｄｔ） （４）
で表される。
【００４９】
また、このようなトランスＴ２は、図３に示すような等価回路で表すことが可能であり、これを、図４（ａ）に示した従来例の等価回路に適用すると、図４（ｂ）のように変形することができる。
【００５０】
図４（ｂ）の回路において、一次側電圧と二次側電圧Ｖ１、Ｖ２はそれぞれ、
V1=(L1-M)(dI1/dt）+M{d(I1+I2)/dt} （５）
V2=(L2-M)(dI2/dt）+M{d(I1+I2)/dt} （６）
で表され、これらはそれぞれ、
V1=L1(dI1/dt）+M(dI2/dt) （７）
V2=M(dI1/dt）+L2(dI2/dt) （８）
と、変形できる。
【００５１】
同様に、図３に示したトランスＴ２の等価回路を、図１の実施例の等価回路に適用すると、図５のように変形することができる。尚、ここでは、図４の回路との差異を明確にするため、二次側巻線Ｌ２のインダクタンスをＬ２’，相互インダクタンスをＭ’としている。また、以下の説明において、図４（ｂ）と図５におけるトランスの結合係数は等しいものとする。
【００５２】
図５の回路において、一次側電圧と二次側電圧Ｖ１、Ｖ２はそれぞれ、
V1=(L1-M'){d(I1+I2)/dt}+M'{d(I1+2I2)/dt} （９）
V2=(L2'-M')(dI2/dt)+M'{d(I1+2I2)/dt}+V1 （１０）
で表され、これらはそれぞれ、
V1=L1(dI1/dt)+(L1+M')(dI2/dt) （１１）
V2=(L1+M')(dI1/dt)+(L1+L2'+2M')(dI2/dt) （１２）
と、変形できる。
【００５３】
ここで、上記（７）、（８）式と上記（１１）、（１２）式を比較すると、従来例の回路における二次側巻線のインダクタンスＬ２は、実施例の回路におけるL1+L2'+2M'に対応し、従来例の回路における相互インダクタンスMは、実施例の回路におけるL1+M'に対応していることがわかる。
【００５４】
ここで、従来例と実施例の漏れインダクタンスによる影響を同一の条件で比較するため、図６に示すように、従来例の回路と同一構成で、二次側巻線Ｌ２のインダクタンスがL1+L2'+2M'、相互インダクタンスがL1+M'であるトランス（実際は、複合チョークである。）を用いた等価回路において漏れインダクタンスを計算する。
【００５５】
一般的に、図４（ｂ）のような回路において、一次側巻線Ｌ１から見た漏れインダクタンスＲＭ１は、
ＲＭ１＝（１−ｋ2）×Ｌ１ （１３）
であり、二次側巻線Ｌ２から見た漏れインダクタンスＲＭ２は、
ＲＭ２＝（１−ｋ2）×Ｌ２ （１４）
である。
【００５６】
同様に、図６の等価回路における二次側巻線Ｌ２から見た漏れインダクタンスＲＭ２’は、
であり、一次側巻線Ｌ１から見た漏れインダクタンスＲＭ１’は、
で表される。
【００５７】
ここで、（１３）式と（１６）式を比較して、一次側巻線Ｌ１から見た漏れインダクタンスＲＭ１とＲＭ1’を比較すると、（１６）式におけるL2'/(L1+L2'+2M')の項は、必ず１より小さい値となるため、必ずＲＭ１＞ＲＭ1’の関係が成立する。
【００５８】
また、前述のように、従来例の回路に用いる複合チョークの巻線は、出力電圧Ｖ１、Ｖ２の電圧に対応する比率で巻線されており、実施例の複合チョークの巻線Ｎ２は（１）式に示すように、Ｖ１：Ｖ２＝ｎ０：ｎ０＋ｎ２に対応する比率で巻線されているため、必ずＬ２＜Ｌ２’が成立する。
【００５９】
従って、（１４）式と（１５）式を比較して、二次側巻線Ｌ２から見た漏れインダクタンスＲＭ２とＲＭ２’を比較すると、必ずＲＭ２＞ＲＭ２’の関係が成立する。
【００６０】
以上の結果より、実施例の回路における漏れインダクタンスＲＭ１’、ＲＭ２’は、従来例の回路における漏れインダクタンスＲＭ１、ＲＭ２に比較してどちらも小さくなるため、複合チョークを図１のように接続することによって、漏れインダクタンスによる影響を低減し、出力レギュレーションを改善することが可能となる。
【００６１】
また、参考までに、図７に３チャンネル出力の多出力スイッチング電源の回路図を示す。この場合、複合チョーク１５の各巻線Ｎ０，Ｎ２，Ｎ３の巻数ｎ０，ｎ２，ｎ３と出力電圧Ｖ１、Ｖ２、Ｖ３の関係は、
Ｖ１：Ｖ２：Ｖ３＝ｎ０：ｎ０＋ｎ２：ｎ０＋ｎ３
である。
【００６２】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
【００６３】
例えば、本発明の多出力スイッチング電源は、図８に示すようにトランスＴ１の二次側巻線Ｎｓ１とＮｓ２を直列接続すると共に、ダイオードＤ２のカソードをダイオードＤ４のアノードに接続した構成においても上記と同様の効果を得ることが可能である。このように構成した場合、例えば、出力電圧Ｖ２側の負荷が重負荷であり、出力電圧Ｖ１側の負荷が軽負荷となるクロスレギュレーションにおいても良好なレギュレーション特性が得られることが試作回路において確認されている。
【００６４】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。本発明では、複合チョークを用いた多出力スイッチング電源の出力レギュレーション特性を、部品点数を増やすことなく向上させることが可能であるため、安価で小型化が可能であると共に効率の良い多出力スイッチング電源を提供することが可能となる。
【００６５】
また、従来の多出力スイッチング電源では、複合チョークの巻数比が出力電圧比と等しくなるように構成されていたが、本発明の多出力スイッチング電源では、複合チョークの巻線が、上述のように、
ｎ１＋ｎ０：ｎ２＋ｎ０：…：ｎｎ＋ｎ０≒Ｖ１：Ｖ２：…：Ｖｎ
の関係が成立するように巻線されているため、従来の多出力スイッチング電源に比較して、複合チョークの巻数を減らすことができる。従って、複合チョークを小型化することが可能となるため、多出力スイッチング電源をさらに小型化することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る多出力スイッチング電源の一実施例を示す回路図である。
【図２】複合チョークの等価回路図である。
【図３】トランスの等価回路図である。
【図４】従来の多出力スイッチング電源の等価回路図である。
【図５】本発明に係る多出力スイッチング電源の等価回路図である。
【図６】本発明に係る多出力スイッチング電源の等価回路図である。
【図７】本発明に係る多出力スイッチング電源の他の実施例である。
【図８】本発明に係る多出力スイッチング電源の他の実施例である。
【図９】従来の多出力スイッチング電源の一例を示す回路図である。
【符号の説明】
１１、１５ 複合チョーク
１２ ＰＷＭ制御回路
１３ 絶縁型信号伝達手段
１４ 誤差増幅器
２１、２２ 整流回路
ＨＶ 入力直流電圧
Ｃ１、Ｃ２ コンデンサ
Ｑ１ 主スイッチング素子
Ｄ１、Ｄ２、Ｄ３，Ｄ４、Ｄ５、Ｄ６ ダイオード
Ｔ１、Ｔ２ トランス
【発明の属する技術分野】
本発明は、出力レギュレーション特性を向上させると共に低コストで製作することが可能な多出力スイッチング電源を実現するものである。
【０００２】
【従来の技術】
図９は、従来の多出力スイッチング電源の一例を示す回路図である。同図に示した多出力スイッチング電源は、直流電源ＨＶから供給される直流電力を絶縁し、共通端子ＧＮＤと出力端子３１，３２の間に出力電圧Ｖ１、Ｖ２を出力する２チャンネルの出力を備えた多出力スイッチング電源である。以下にこのような構成の多出力スイッチング電源の動作について説明する。
【０００３】
図９において、直流電源ＨＶは、例えば、ＦＥＴ（電界効果トランジスタ）のような主スイッチング素子Ｑ１を介してトランスＴ１の一次巻線Ｎｐに印加されている。
【０００４】
トランスＴ１の二次側巻線Ｎｓ１は、ダイオードＤ１、Ｄ２によって構成された整流回路２１が接続され、この整流回路２１の正側出力は、複合チョーク１１の巻線Ｎ１の一端に接続されている。
【０００５】
複合チョーク１１は、同一のコアに巻線Ｎ１、Ｎ２が巻線されており、両巻線Ｎ１，Ｎ２の巻数比は出力電圧Ｖ１、Ｖ２の電圧比と等しくなるように構成されている。
【０００６】
複合チョーク１１の巻線Ｎ１の他の一端と整流回路２１の負側出力の間には平滑コンデンサＣ１が接続されており、この平滑コンデンサＣ１の正側端子は、出力端子３１に接続され、負側端子は、共通端子ＧＮＤに接続されている。
【０００７】
同様に、トランスＴ１の二次側巻線Ｎｓ２は、ダイオードＤ３、Ｄ４によって構成された整流回路２２が接続され、この整流回路２２の正側出力は、複合チョーク１１の巻線Ｎ２の一端に接続されている。
【０００８】
複合チョーク１１の巻線Ｎ２の他の一端と共通端子ＧＮＤの間には平滑コンデンサＣ２が接続されており、この平滑コンデンサＣ２の正側端子は、出力端子３２に接続されている。また、整流回路２２の負側出力は、共通端子ＧＮＤに接続されている。
【０００９】
出力端子３１，３２及び共通端子ＧＮＤは、それぞれ誤差増幅器１４に接続され、誤差増幅器１４の出力は、例えばフォトカプラのような絶縁型信号伝達手段１３を介して、ＰＷＭ制御回路１２に入力される。
【００１０】
また、ＰＷＭ制御回路１２の出力は、主スイッチング素子Ｑ１のゲートに接続される。
【００１１】
このような構成の、多出力スイッチング電源の動作を以下に説明する。まず、主スイッチング素子Ｑ１がオン状態になると、トランスＴ１の二次側巻線Ｎｓ１に誘起起電力が発生し、これによってダイオードＤ１が導通し、複合チョーク１１の巻線Ｎ１にエネルギーが蓄積される。
【００１２】
同様に、主スイッチング素子Ｑ１がオン状態になると、トランスＴ１の二次側巻線Ｎｓ２に誘起起電力が発生し、これによってダイオードＤ３が導通し、複合チョーク１１の巻線Ｎ２にエネルギーが蓄積される。
【００１３】
次に、主スイッチング素子Ｑ１がオフ状態になると、複合チョーク１１の巻線Ｎ１に蓄積されたエネルギーが減少し始め、ダイオードＤ２が導通する。
【００１４】
同様に、主スイッチング素子Ｑ１がオフ状態になると、複合チョーク１１の巻線Ｎ２に蓄積されたエネルギーが減少し始め、ダイオードＤ４が導通する。
【００１５】
このような動作を繰り返すことによって、複合チョーク１１の巻線Ｎ１，Ｎ２の他の一端と共通端子ＧＮＤとの間に、電源電圧ＨＶとトランスＴ１の一次側巻線Ｎｐ及び二次側巻線Ｎｓ１，Ｎｓ２の巻数比に対応する電圧が発生し、この電圧が平滑コンデンサＣ１、Ｃ２によって平滑され、共通端子ＧＮＤと出力端子３１，３２の間に直流の出力電圧Ｖ１、Ｖ２が発生する。
【００１６】
また、出力電圧Ｖ１、Ｖ２は、誤差増幅器１４の内部に備えられた基準電圧（図示せず。）と比較され、この誤差信号が絶縁型信号伝達手段１３を介して、ＰＷＭ制御回路１２に入力される。
【００１７】
ＰＷＭ制御回路１２は、誤差信号がゼロになる方向に主スイッチング素子の制御信号を出力し、出力電圧Ｖ１、Ｖ２の安定化を図っている。
【００１８】
また、複合チョーク１１は、前述のように、巻線Ｎ１，Ｎ２が出力電圧Ｖ１、Ｖ２の電圧比と等しくなるように同一のコアに巻線されているため、巻線Ｎ１、Ｎ２に蓄積されたエネルギーが出力電圧の下がったチャンネルの巻線に移動する。
【００１９】
従って、例えば、出力端子に接続された負荷の要求電力にアンバランスが生じ、あるチャンネルの出力電圧が低下した場合、複合チョーク１１の各巻線に蓄積されたエネルギーが、出力電圧が低下したチャンネルに接続されている複合チョーク１１の巻線に移動し、出力電圧の不均衡を是正するような働きを行なう。
【００２０】
従って、図９のような構成の多出力スイッチング電源では、各チャンネルに接続された負荷の要求電力にアンバランスが生じた場合でもそれぞれの出力電圧を安定させることが可能である。
【００２１】
このような、多出力スイッチング電源は、上述した構成の他にも、
（１）メインコンバータと降圧（昇圧）コンバータを組み合わせたもの
（２）メインコンバータとマグアンプを組み合わせたもの
（３）メインコンバータとシリーズレギュレータを組み合わせたもの
ような構成を成すものが知られている。
【００２２】
【発明が解決しようとする課題】
しかしながら、従来の多出力スイッチング電源では、以下に説明する問題点があった。
【００２３】
多出力スイッチング電源は、例えばパーソナルコンピュータ等の電源に用いられる場合が多く、この場合、例えば、ハードディスク等の起動停止により負荷の要求電力が頻繁に変動する。
【００２４】
また、パーソナルコンピュータ等の情報機器は、省スペース化、低価格化が極限まで要求されており、これに用いられる電源もこのような要求に対応するため、省スペース化、低価格化、高効率化が極限まで求められる。
【００２５】
これに対して、（１）メインコンバータと降圧（昇圧）コンバータを組み合わせたものや、（２）メインコンバータとマグアンプを組み合わせたものは、負荷の要求電力の変動に対する出力電圧の安定性（以下、レギュレーション特性と言う。）は良いが、メインコンバータと降圧（昇圧）コンバータとマグアンプのそれぞれに制御回路が必要であるため部品点数が多くなり高価であると共に小型化が困難であるという問題点があった。
【００２６】
また、（３）メインコンバータとシリーズレギュレータを組み合わせたものは、レギュレーション特性が良く、パッケージ化された三端子レギュレータ等の部品を用いることにより低コスト化が可能であるが、発熱量が多く効率が悪いという問題点があった。
【００２７】
更に、図９に説明した複合チョークを用いた多出力スイッチング電源では、部品点数が少ないため安価であるが、上記（１）〜（３）の構成のものに比べ、レギュレーション特性が悪いという問題点があった。
【００２８】
これは、複合チョークは、一種のトランスともみなせるため、それぞれの巻線間に漏れインダクタンスが存在し、この漏れインダクタンスからリークする磁束が出力レギュレーション特性を悪化させるために発生する問題である。従って、これを用いた多出力スイッチング電源では、この漏れインダクタンスが大きくなるほどレギュレーション特性が悪くなり、小さくなるほどレギュレーション特性が良くなる。
【００２９】
これに対し、複合チョークの巻線構造を工夫することによってある程度、漏れインダクタンスを減少させ、レギュレーション特性を改善することは可能であるが、これにも限界があり、巻線の漏れインダクタンスをゼロにすることは原理的に不可能である。
【００３０】
また、図９に示したような従来のフォワード型の多出力スイッチング電源では、複合チョークのインダクタンスが小さいと出力リプル電圧が大きくなり、レギュレーション特性が悪化するという特性が知られている。
【００３１】
この問題を解決するために、上記複合チョークには、ある程度の大きさのインダクタンスが必要となるが、インダクタンスを大きくするために巻線のターン数を増やすと、巻線の抵抗分（銅損）により電圧降下が生じ、効率及びレギュレーションが悪化するという問題が発生する。
【００３２】
また、銅損の低減を図るためチョークの巻線径を太くするとチョークのサイズが大きくなり、多出力スイッチング電源を小型化することが困難となってしまう。
【００３３】
本発明は、上記課題を解決するもので、小型、高効率、良好な出力レギュレーション特性を実現する多出力スイッチング電源を低コストで提供することを目的とする。
【００３４】
【課題を解決するための手段】
本発明は、次の通りである。
（１）一次巻線と第１二次巻線Ｎｓ１と第２二次巻線Ｎｓ２とを備えたトランスと、電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、前記第１二次側巻線Ｎｓ１が接続された第１整流回路２１と、前記第２二次側巻線Ｎｓ２が接続された第２整流回路２２と、第１巻線Ｎ０と第２巻線Ｎ２とを備えた複合チョークと、一端が第１出力端子３１に接続され他端が共通端子ＧＮＤに接続された第１平滑コンデンサＣ１と、一端が第２出力端子３２に接続され他端が前記共通端子ＧＮＤに接続された第２平滑コンデンサＣ２と、を備えた多出力スイッチング電源において、前記第１整流回路２１の一方の出力が前記第１平滑コンデンサＣ１の一端に接続され、前記第２整流回路２２の一方の出力が前記第２巻線Ｎ２の一端に接続され、前記第２巻線Ｎ２の他端が前記第２平滑コンデンサＣ２の一端に接続され、前記共通端子ＧＮＤが前記第１巻線Ｎ０の一端に接続され、前記第１巻線Ｎ０の他端が前記第１整流回路２１の他方の出力と第２整流回路２２の他方の出力とに接続された、ことを特徴とする多出力スイッチング電源。
（２）一次巻線と第１二次巻線Ｎｓ１と第２二次巻線Ｎｓ２とを備えたトランスと、電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、前記第１二次側巻線Ｎｓ１が接続された第１整流回路２１と、前記第２二次側巻線Ｎｓ２が接続された第２整流回路２２と、第１巻線Ｎ０と第２巻線Ｎ２とを備えた複合チョークと、正側端子が第１出力端子３１に接続され負側端子が共通端子ＧＮＤに接続された第１平滑コンデンサＣ１と、正側端子が第２出力端子３２に接続され負側端子が前記共通端子ＧＮＤに接続された第２平滑コンデンサＣ２と、を備えた多出力スイッチング電源において、前記第１整流回路２１の正側出力が前記第１平滑コンデンサＣ１の正側端子に接続され、前記第２整流回路２２の正側出力が前記第２巻線Ｎ２の一端に接続され、前記第２巻線Ｎ２の他端が前記第２平滑コンデンサＣ２の正側端子に接続され、前記共通端子ＧＮＤが前記第１巻線Ｎ０の一端に接続され、前記第１巻線Ｎ０の他端が前記第１整流回路２１の負側出力と第２整流回路２２の負側出力とに接続され、前記第１巻線Ｎ０の一端から前記第１巻線Ｎ０の他端への極性は前記第２巻線Ｎ２の一端から前記第２巻線Ｎ２の他端への極性とした、ことを特徴とする多出力スイッチング電源。
（３）前記トランスは、前記主スイッチング素子がオン状態のときに、前記一次巻線側から前記第１二次巻線Ｎｓ１及び前記第２二次巻線Ｎｓ２側にエネルギーが伝達され、前記第１巻線Ｎ０にエネルギーが蓄積され、前記第２巻線Ｎ２にエネルギーが蓄積される向きに巻線されたことを特徴とする（１）または（２）の何れかに記載の多出力スイッチング電源。
（４）一次巻線と第１二次巻線Ｎｓ１と第２二次巻線Ｎｓ２とを備えたトランスと、電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、第１巻線Ｎ０と第２巻線Ｎ２とを備えた複合チョークと、正側端子が第１出力端子３１に接続され負側端子が共通端子ＧＮＤに接続された第１平滑コンデンサＣ１と、正側端子が第２出力端子３２に接続され負側端子が前記共通端子ＧＮＤに接続された第２平滑コンデンサＣ２と、を備えた多出力スイッチング電源において、前記第１二次巻線Ｎｓ１と前記第２二次巻線Ｎｓ２とを直列接続すると共に、アノードが前記第１二次巻線Ｎｓ１の一端と前記第２二次巻線Ｎｓ２の一端との接続点に接続されカソードが前記第１平滑コンデンサＣ１の正側端子に接続された第１ダイオードＤ１と、アノードが前記第１二次巻線Ｎｓ１の他端に接続されカソードが前記第１ダイオードＤ１のカソードに接続された第２ダイオードＤ２と、アノードが前記第２二次巻線Ｎｓ２の他端に接続されカソードが前記第２巻線Ｎ２の一端に接続された第３ダイオードＤ３と、アノードが前記第２ダイオードＤ２のカソードに接続されカソードが前記第３ダイオードＤ３のカソードに接続された第４ダイオードＤ４とを備え、前記 第２巻線Ｎ２の他端が前記第２平滑コンデンサＣ２の正側端子に接続され、前記共通端子ＧＮＤが前記第１巻線Ｎ０の一端に接続され、前記第１巻線Ｎ０の他端が前記第２ダイオードＤ２のアノードに接続され、前記第１巻線Ｎ０の一端から前記第１巻線Ｎ０の他端への極性は前記第２巻線Ｎ２の一端から前記第２巻線Ｎ２の他端への極性とした、ことを特徴とする多出力スイッチング電源。
また、このような目的を達成するために本発明では、一次巻線と複数の二次巻線を備えたトランスと、電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、前記複数の二次巻線に発生する電力をそれぞれ整流し、複数の直流電力を発生する整流回路と、前記複数の直流電力をそれぞれ負荷回路に出力する複数の出力端子と、前記負荷回路からの戻り電流をトランスに戻す共通端子を備えた多出力スイッチング電源において、前記共通端子と前記トランスの間、及び前記整流回路と出力端子の間に、磁気結合された複数の巻線から成る複合チョークの巻線を挿入したことを特徴とするものである。
【００３５】
また、本発明では、前記トランスは、前記主スイッチング素子がオン状態の時に一次巻線側から二次巻線側にエネルギーが伝達される向きに巻線されたことを特徴とするものである。
【００３６】
さらに、本発明では、前記共通端子と前記トランスの間に挿入された前記複合チョークの巻線は、前記整流回路と出力端子の間に挿入された前記複合チョークの巻線と逆極性になるように接続されたことを特徴とするものである。
【００３７】
また、本発明では、前記整流回路と出力端子の間に挿入された前記複合チョークの巻線の巻数ｎ１，ｎ２…ｎｎは、前記共通端子と前記トランスの間に挿入された前記複合チョークの巻線の巻数をｎ０、前記複数の出力端子から出力される出力電圧をそれぞれＶ１、Ｖ２…Ｖｎ、とすると、
ｎ１＋ｎ０：ｎ２＋ｎ０：…：ｎｎ＋ｎ０≒Ｖ１：Ｖ２：…：Ｖｎ..
の関係が成立するように構成されたことを特徴とするものである。
【００３８】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図１は、本発明に係る多出力スイッチング電源の一実施例を示す回路図である。尚、同図において従来例と同様の構成要素は同一の符号を付し、その説明を省略する。
【００３９】
同図において、従来例で説明した多出力スイッチング電源と異なる点は、複合チョークの接続方法である。
【００４０】
同図において、二次側巻線Ｎｓ１に発生する電圧は、整流回路２１に入力され、この整流回路２１の正側出力は、平滑コンデンサＣ１の正側端子及び出力端子３１に接続されている。
【００４１】
また、整流回路２１の負側出力は、複合チョーク１１の巻線Ｎ０を介して平滑コンデンサＣ１の負側端子及び共通端子ＧＮＤに接続されている。
【００４２】
同様に、二次側巻線Ｎｓ２に発生する電圧は、整流回路２２に入力され、この整流回路２１の正側出力は、複合チョーク１１の巻線Ｎ２を介して平滑コンデンサＣ１の正側端子及び出力端子３２に接続されている。
【００４３】
また、整流回路２１の負側出力は、複合チョーク１１の巻線Ｎ０を介して平滑コンデンサＣ２の負側端子及び共通端子ＧＮＤに接続されている。
【００４４】
ここで、複合チョーク１１の巻線Ｎ０とＮ２の極性は、同図に示すように電流の流れる方向に対して順方向になるように接続され、巻線Ｎ０とＮ２の巻数ｎ０、ｎ２は出力電圧Ｖ１、Ｖ２に対して、
Ｖ１：Ｖ２＝ｎ０：ｎ０＋ｎ２ （１）
の関係が成立するように構成されている。
【００４５】
本発明の多出力スイッチング電源では、二次側巻線及び複合チョークを上述のような構成とすることにより、従来の多出力スイッチング電源に比較して、複合チョークの漏れインダクタンスの影響を減少させることが可能となり、出力レギュレーション特性を向上させることが可能となる。以下、その原理について説明する。
【００４６】
図９の従来例や図１の実施例に用いた複合チョークは、一般的に、同一のコアに2個の巻線を巻いて製作されるものであり、これは、図２に示したトランスＴ２と等価である。
【００４７】
同図に示すトランスＴ２において、一次側巻線Ｌ１のインダクタンスと二次側巻線Ｌ２のインダクタンスをそれぞれ、Ｌ１、Ｌ２、結合係数をｋ、一次側電圧と二次側電圧をそれぞれＶ１、Ｖ２とすると、相互インダクタンスＭは、
Ｍ＝ｋ√（Ｌ１×Ｌ２） （２）
で、表される。ここで、結合係数ｋは、漏れインダクタンスの無い理想トランスでは、ｋ＝１であり、実際のトランスでは、ｋ＜１である。
【００４８】
また、同図に示すトランスＴ２において、一次側電流と二次側電流をそれぞれＩ１，Ｉ２とすると、一次側電圧と二次側電圧Ｖ１、Ｖ２はそれぞれ、
Ｖ１＝Ｌ１（ｄＩ１／ｄｔ）＋Ｍ（ｄＩ２／ｄｔ） （３）
Ｖ２＝Ｌ２（ｄＩ２／ｄｔ）＋Ｍ（ｄＩ１／ｄｔ） （４）
で表される。
【００４９】
また、このようなトランスＴ２は、図３に示すような等価回路で表すことが可能であり、これを、図４（ａ）に示した従来例の等価回路に適用すると、図４（ｂ）のように変形することができる。
【００５０】
図４（ｂ）の回路において、一次側電圧と二次側電圧Ｖ１、Ｖ２はそれぞれ、
V1=(L1-M)(dI1/dt）+M{d(I1+I2)/dt} （５）
V2=(L2-M)(dI2/dt）+M{d(I1+I2)/dt} （６）
で表され、これらはそれぞれ、
V1=L1(dI1/dt）+M(dI2/dt) （７）
V2=M(dI1/dt）+L2(dI2/dt) （８）
と、変形できる。
【００５１】
同様に、図３に示したトランスＴ２の等価回路を、図１の実施例の等価回路に適用すると、図５のように変形することができる。尚、ここでは、図４の回路との差異を明確にするため、二次側巻線Ｌ２のインダクタンスをＬ２’，相互インダクタンスをＭ’としている。また、以下の説明において、図４（ｂ）と図５におけるトランスの結合係数は等しいものとする。
【００５２】
図５の回路において、一次側電圧と二次側電圧Ｖ１、Ｖ２はそれぞれ、
V1=(L1-M'){d(I1+I2)/dt}+M'{d(I1+2I2)/dt} （９）
V2=(L2'-M')(dI2/dt)+M'{d(I1+2I2)/dt}+V1 （１０）
で表され、これらはそれぞれ、
V1=L1(dI1/dt)+(L1+M')(dI2/dt) （１１）
V2=(L1+M')(dI1/dt)+(L1+L2'+2M')(dI2/dt) （１２）
と、変形できる。
【００５３】
ここで、上記（７）、（８）式と上記（１１）、（１２）式を比較すると、従来例の回路における二次側巻線のインダクタンスＬ２は、実施例の回路におけるL1+L2'+2M'に対応し、従来例の回路における相互インダクタンスMは、実施例の回路におけるL1+M'に対応していることがわかる。
【００５４】
ここで、従来例と実施例の漏れインダクタンスによる影響を同一の条件で比較するため、図６に示すように、従来例の回路と同一構成で、二次側巻線Ｌ２のインダクタンスがL1+L2'+2M'、相互インダクタンスがL1+M'であるトランス（実際は、複合チョークである。）を用いた等価回路において漏れインダクタンスを計算する。
【００５５】
一般的に、図４（ｂ）のような回路において、一次側巻線Ｌ１から見た漏れインダクタンスＲＭ１は、
ＲＭ１＝（１−ｋ2）×Ｌ１ （１３）
であり、二次側巻線Ｌ２から見た漏れインダクタンスＲＭ２は、
ＲＭ２＝（１−ｋ2）×Ｌ２ （１４）
である。
【００５６】
同様に、図６の等価回路における二次側巻線Ｌ２から見た漏れインダクタンスＲＭ２’は、
【００５７】
ここで、（１３）式と（１６）式を比較して、一次側巻線Ｌ１から見た漏れインダクタンスＲＭ１とＲＭ1’を比較すると、（１６）式におけるL2'/(L1+L2'+2M')の項は、必ず１より小さい値となるため、必ずＲＭ１＞ＲＭ1’の関係が成立する。
【００５８】
また、前述のように、従来例の回路に用いる複合チョークの巻線は、出力電圧Ｖ１、Ｖ２の電圧に対応する比率で巻線されており、実施例の複合チョークの巻線Ｎ２は（１）式に示すように、Ｖ１：Ｖ２＝ｎ０：ｎ０＋ｎ２に対応する比率で巻線されているため、必ずＬ２＜Ｌ２’が成立する。
【００５９】
従って、（１４）式と（１５）式を比較して、二次側巻線Ｌ２から見た漏れインダクタンスＲＭ２とＲＭ２’を比較すると、必ずＲＭ２＞ＲＭ２’の関係が成立する。
【００６０】
以上の結果より、実施例の回路における漏れインダクタンスＲＭ１’、ＲＭ２’は、従来例の回路における漏れインダクタンスＲＭ１、ＲＭ２に比較してどちらも小さくなるため、複合チョークを図１のように接続することによって、漏れインダクタンスによる影響を低減し、出力レギュレーションを改善することが可能となる。
【００６１】
また、参考までに、図７に３チャンネル出力の多出力スイッチング電源の回路図を示す。この場合、複合チョーク１５の各巻線Ｎ０，Ｎ２，Ｎ３の巻数ｎ０，ｎ２，ｎ３と出力電圧Ｖ１、Ｖ２、Ｖ３の関係は、
Ｖ１：Ｖ２：Ｖ３＝ｎ０：ｎ０＋ｎ２：ｎ０＋ｎ３
である。
【００６２】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
【００６３】
例えば、本発明の多出力スイッチング電源は、図８に示すようにトランスＴ１の二次側巻線Ｎｓ１とＮｓ２を直列接続すると共に、ダイオードＤ２のカソードをダイオードＤ４のアノードに接続した構成においても上記と同様の効果を得ることが可能である。このように構成した場合、例えば、出力電圧Ｖ２側の負荷が重負荷であり、出力電圧Ｖ１側の負荷が軽負荷となるクロスレギュレーションにおいても良好なレギュレーション特性が得られることが試作回路において確認されている。
【００６４】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。本発明では、複合チョークを用いた多出力スイッチング電源の出力レギュレーション特性を、部品点数を増やすことなく向上させることが可能であるため、安価で小型化が可能であると共に効率の良い多出力スイッチング電源を提供することが可能となる。
【００６５】
また、従来の多出力スイッチング電源では、複合チョークの巻数比が出力電圧比と等しくなるように構成されていたが、本発明の多出力スイッチング電源では、複合チョークの巻線が、上述のように、
ｎ１＋ｎ０：ｎ２＋ｎ０：…：ｎｎ＋ｎ０≒Ｖ１：Ｖ２：…：Ｖｎ
の関係が成立するように巻線されているため、従来の多出力スイッチング電源に比較して、複合チョークの巻数を減らすことができる。従って、複合チョークを小型化することが可能となるため、多出力スイッチング電源をさらに小型化することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る多出力スイッチング電源の一実施例を示す回路図である。
【図２】複合チョークの等価回路図である。
【図３】トランスの等価回路図である。
【図４】従来の多出力スイッチング電源の等価回路図である。
【図５】本発明に係る多出力スイッチング電源の等価回路図である。
【図６】本発明に係る多出力スイッチング電源の等価回路図である。
【図７】本発明に係る多出力スイッチング電源の他の実施例である。
【図８】本発明に係る多出力スイッチング電源の他の実施例である。
【図９】従来の多出力スイッチング電源の一例を示す回路図である。
【符号の説明】
１１、１５ 複合チョーク
１２ ＰＷＭ制御回路
１３ 絶縁型信号伝達手段
１４ 誤差増幅器
２１、２２ 整流回路
ＨＶ 入力直流電圧
Ｃ１、Ｃ２ コンデンサ
Ｑ１ 主スイッチング素子
Ｄ１、Ｄ２、Ｄ３，Ｄ４、Ｄ５、Ｄ６ ダイオード
Ｔ１、Ｔ２ トランス
Claims (4)
- 一次巻線と第１二次巻線Ｎｓ１と第２二次巻線Ｎｓ２とを備えたトランスと、
電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、
前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、
前記第１二次側巻線Ｎｓ１が接続された第１整流回路２１と、
前記第２二次側巻線Ｎｓ２が接続された第２整流回路２２と、
第１巻線Ｎ０と第２巻線Ｎ２とを備えた複合チョークと、
一端が第１出力端子３１に接続され他端が共通端子ＧＮＤに接続された第１平滑コンデンサＣ１と、
一端が第２出力端子３２に接続され他端が前記共通端子ＧＮＤに接続された第２平滑コンデンサＣ２と、
を備えた多出力スイッチング電源において、
前記第１整流回路２１の一方の出力が前記第１平滑コンデンサＣ１の一端に接続され、
前記第２整流回路２２の一方の出力が前記第２巻線Ｎ２の一端に接続され、前記第２巻線Ｎ２の他端が前記第２平滑コンデンサＣ２の一端に接続され、
前記共通端子ＧＮＤが前記第１巻線Ｎ０の一端に接続され、
前記第１巻線Ｎ０の他端が前記第１整流回路２１の他方の出力と第２整流回路２２の他方の出力とに接続された、
ことを特徴とする多出力スイッチング電源。 - 一次巻線と第１二次巻線Ｎｓ１と第２二次巻線Ｎｓ２とを備えたトランスと、
電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、
前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、
前記第１二次側巻線Ｎｓ１が接続された第１整流回路２１と、
前記第２二次側巻線Ｎｓ２が接続された第２整流回路２２と、
第１巻線Ｎ０と第２巻線Ｎ２とを備えた複合チョークと、
正側端子が第１出力端子３１に接続され負側端子が共通端子ＧＮＤに接続された第１平滑コンデンサＣ１と、
正側端子が第２出力端子３２に接続され負側端子が前記共通端子ＧＮＤに接続された第２平滑コンデンサＣ２と、
を備えた多出力スイッチング電源において、
前記第１整流回路２１の正側出力が前記第１平滑コンデンサＣ１の正側端子に接続され、
前記第２整流回路２２の正側出力が前記第２巻線Ｎ２の一端に接続され、前記第２巻線Ｎ２の他端が前記第２平滑コンデンサＣ２の正側端子に接続され、
前記共通端子ＧＮＤが前記第１巻線Ｎ０の一端に接続され、
前記第１巻線Ｎ０の他端が前記第１整流回路２１の負側出力と第２整流回路２２の負側出力とに接続され、
前記第１巻線Ｎ０の一端から前記第１巻線Ｎ０の他端への極性は前記第２巻線Ｎ２の一端から前記第２巻線Ｎ２の他端への極性とした、
ことを特徴とする多出力スイッチング電源。 - 前記トランスは、前記主スイッチング素子がオン状態のときに、前記一次巻線側から前記第１二次巻線Ｎｓ１及び前記第２二次巻線Ｎｓ２側にエネルギーが伝達され、前記第１巻線Ｎ０にエネルギーが蓄積され、前記第２巻線Ｎ２にエネルギーが蓄積される向きに巻線されたことを特徴とする請求項１または請求項２の何れかに記載の多出力スイッチング電源。
- 一次巻線と第１二次巻線Ｎｓ１と第２二次巻線Ｎｓ２とを備えたトランスと、
電源からの電力を前記一次巻線に断続的に通電させる主スイッチング素子と、
前記主スイッチング素子をオンオフさせる制御信号を発生する制御回路と、
第１巻線Ｎ０と第２巻線Ｎ２とを備えた複合チョークと、
正側端子が第１出力端子３１に接続され負側端子が共通端子ＧＮＤに接続された第１平滑コンデンサＣ１と、
正側端子が第２出力端子３２に接続され負側端子が前記共通端子ＧＮＤに接続された第２平滑コンデンサＣ２と、
を備えた多出力スイッチング電源において、
前記第１二次巻線Ｎｓ１と前記第２二次巻線Ｎｓ２とを直列接続すると共に、アノードが前記第１二次巻線Ｎｓ１の一端と前記第２二次巻線Ｎｓ２の一端との接続点に接続されカソードが前記第１平滑コンデンサＣ１の正側端子に接続された第１ダイオードＤ１と、アノードが前記第１二次巻線Ｎｓ１の他端に接続されカソードが前記第１ダイオードＤ１のカソードに接続された第２ダイオードＤ２と、アノードが前記第２二次巻線Ｎｓ２の他端に接続されカソードが前記第２巻線Ｎ２の一端に接続された第３ダイオードＤ３と、アノードが前記第２ダイオードＤ２のカソードに接続されカソードが前記第３ダイオードＤ３のカソードに接続された第４ダイオードＤ４とを備え、
前記第２巻線Ｎ２の他端が前記第２平滑コンデンサＣ２の正側端子に接続され、
前記共通端子ＧＮＤが前記第１巻線Ｎ０の一端に接続され、
前記第１巻線Ｎ０の他端が前記第２ダイオードＤ２のアノードに接続され、
前記第１巻線Ｎ０の一端から前記第１巻線Ｎ０の他端への極性は前記第２巻線Ｎ２の一端から前記第２巻線Ｎ２の他端への極性とした、
ことを特徴とする多出力スイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000051443A JP3658760B2 (ja) | 2000-02-28 | 2000-02-28 | 多出力スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000051443A JP3658760B2 (ja) | 2000-02-28 | 2000-02-28 | 多出力スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001238445A JP2001238445A (ja) | 2001-08-31 |
| JP3658760B2 true JP3658760B2 (ja) | 2005-06-08 |
Family
ID=18573097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000051443A Expired - Fee Related JP3658760B2 (ja) | 2000-02-28 | 2000-02-28 | 多出力スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3658760B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6735094B2 (en) * | 2002-08-15 | 2004-05-11 | General Electric Company | Low-noise multi-output power supply circuit featuring efficient linear regulators and method of design |
| JP6292006B2 (ja) * | 2013-05-06 | 2018-03-14 | Tdk株式会社 | 電源回路 |
| CN106602874B (zh) * | 2016-12-28 | 2023-08-18 | 宁波方太厨具有限公司 | 一种开关电源的可控负载电路 |
-
2000
- 2000-02-28 JP JP2000051443A patent/JP3658760B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001238445A (ja) | 2001-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7209024B2 (en) | Filter circuit and power supply unit | |
| US6952353B2 (en) | Integrated magnetic isolated two-inductor boost converter | |
| US6687137B1 (en) | Resonant switching power supply circuit with voltage doubler output | |
| US7304867B2 (en) | DC-DC converter of multi-output type | |
| EP2730017B1 (en) | Isolated boost flyback power converter | |
| CN109196765B (zh) | Dc/dc转换器 | |
| US20130016534A1 (en) | Resonant converter | |
| JP4124814B2 (ja) | 入出力絶縁型ｄｃーｄｃコンバータ | |
| JPH0417567A (ja) | スイッチング電源回路 | |
| CN114696601A (zh) | 功率变换装置 | |
| JP4816908B2 (ja) | 多出力スイッチング電源装置 | |
| JP2019146359A (ja) | スイッチング電源装置 | |
| US20040179378A1 (en) | Insulating switching DC/DC converter | |
| JP6380895B2 (ja) | 電源回路 | |
| KR101141374B1 (ko) | 부스트 컨버터 | |
| TWI697180B (zh) | 電源轉換裝置 | |
| JP2000083377A (ja) | 整流平滑回路およびダブルエンドコンバータ装置 | |
| JP3658760B2 (ja) | 多出力スイッチング電源 | |
| US7057906B2 (en) | Insulating switching DC/DC converter | |
| JP3796647B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2021019396A (ja) | 双方向ｄｃ／ｄｃコンバータ | |
| JP2001037223A (ja) | スイッチング電源回路 | |
| US20230207188A1 (en) | Differential transformer based voltage converter and method thereof | |
| US20240006989A1 (en) | Resonance power supply circuit | |
| KR101228799B1 (ko) | 전원공급장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050306 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |