JP4096201B2

JP4096201B2 - Ｄｃ−ｄｃ変換器

Info

Publication number: JP4096201B2
Application number: JP2004534106A
Authority: JP
Inventors: 智康山田
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2002-09-04
Filing date: 2003-08-22
Publication date: 2008-06-04
Anticipated expiration: 2023-08-22
Also published as: WO2004023633A1; CN100359790C; US6972970B2; CN1679225A; KR100667468B1; KR20050058377A; JPWO2004023633A1; TWI221353B; TW200406977A; US20050146901A1

Description

本発明は軽負荷時に間欠モードでスイッチを制御する機能を有しているＤＣ−ＤＣ変換器に関する。

代表的なＤＣ−ＤＣ変換器即ちＤＣ−ＤＣコンバータは、対の直流電源端子間にトランスの１次巻線を介して接続されたスイッチと、このスイッチをオン・オフ制御する制御回路と、トランスの２次巻線と負荷との間に接続された第１の整流平滑回路と、トランスの３次巻線と制御回路の電源端子との間に接続された第２の整流平滑回路とから成る。第１の整流平滑回路は負荷に直流電力を供給するために使用される。第２の整流平滑回路は制御回路に直流電力を供給するために使用される。

上述のようなＤＣ−ＤＣコンバータにおいて軽負荷時の効率向上を図るために、軽負荷時にスイッチを間欠的にオン・オフ制御する方式が知られている。この間欠的オン・オフ制御方式においては、図５(Ｂ)のｔ3〜ｔ4 期間に概略的に示すようにスイッチの制御パルスの供給を停止する期間Ｔoff が間欠的に配置され、且つスイッチに対する制御パルスの供給期間Ｔonも間欠的に配置される。この結果、スイッチが間欠的に駆動される。このようにスイッチが間欠的に駆動されると、単位時間当りのスイッチのオン・オフの回数即ちスイッチング回数が、スイッチが連続的にオン・オフ制御される場合のスイッチング回数に比べて大幅に少なくなり、単位時間当りのスイッチング損失が低減し、軽負荷時のＤＣ−ＤＣコンバータの効率が向上する。

しかし、スイッチが間欠的にオン・オフ駆動される時には、負荷に電力を供給するための第１の整流平滑回路の平滑コンデンサの電圧がスイッチのオン・オフ駆動期間に上昇し、その後のスイッチのオン・オフ駆動の停止期間に徐々に低下する。これと同時に、制御回路のための第２の整流平滑回路から得られる電源電圧もスイッチのオン・オフ駆動期間に上昇し、その後のスイッチのオン・オフ駆動の停止期間に徐々に低下する。ところで、負荷が極めて軽くなった場合、負荷が接続されている第１の整流平滑回路の平滑コンデンサの電圧低下の速度が遅くなる。これに対し、スイッチ制御回路の消費電力は負荷の変化に応じてほとんど変化しないので、負荷が極めて軽い場合であってもスイッチ制御回路のための第２の整流平滑回路の平滑コンデンサの電圧は通常負荷の場合とほぼ同様に低下する。従って、負荷が極めて軽い場合には、スイッチ制御回路のための第２の整流平滑回路の平滑コンデンサの電圧の低下の速度が、負荷が接続されている第１の整流平滑回路の平滑コンデンサの電圧の低下の速度よりも大きい。スイッチ制御回路のための第２の整流平滑回路の平滑コンデンサの電圧が許容最低電圧よりも低くなると、スイッチ制御回路によるスイッチのオン・オフ制御が不能になり、且つスイッチ制御回路の動作が停止する。スイッチ制御回路の動作が一旦停止すると、一般には数１００ｍｓの再起動時間を経過して再び動作状態となる。再起動時間中には第１及び第２の整流平滑回路の平滑コンデンサに対する充電が行われないので、この電圧は更に低下し、負荷に所望の電力を供給することが不可能又は困難になる。
この種の問題を解決するためにスイッチ制御回路の電源を構成するトランスの３次巻線の巻数を増やし且つ第２の整流平滑回路の平滑コンデンサの容量を大きくすることが考えられる。しかし、このようにトランスの３次巻線の巻数を増やし且つ第２の整流平滑回路の平滑コンデンサの容量を大きくすると、ここでの損失が大きくなり、ＤＣ−ＤＣコンバータの総合効率が低下する。別の方法として間欠的動作におけるスイッチのオン・オフ制御の停止期間Ｔoff を短く設定することが考えられる。しかし、停止期間Ｔoff を短くすると、単位時間当りのスイッチング回数の低減効率が少なくなり、効率向上を十分に図れない。

そこで、本発明の目的は、スイッチ制御回路の正常動作を確保して効率向上を図ることができるＤＣ−ＤＣ変換器を提供することにある。

上記課題を解決し、上記目的を達成するための本発明を、実施形態を示す図面の符号を参照して次に説明する。なお、ここでの参照符号は、本願発明の理解を助けるために付されており、本願発明を限定するものではない。
上記目的を達成するための本発明のDC−DC変換器は、対の直流入力端子４，５と、トランス６と、前記対の直流入力端子４，５間に前記トランスを介して接続された少なくとも１つのスイッチ７と、前記スイッチ７をオン・オフ制御するために前記スイッチ７の制御端子に接続されたスイッチ制御回路２又は２ａと、前記トランス６と負荷１５との間に接続された第１の整流平滑回路９と、前記トランス６と前記スイッチ制御回路２又は２ａの電源端子１６ａ，１６ｂとの間に接続された第２の整流平滑回路１０とを有している。前記スイッチ制御回路２又は２ａは、前記負荷１５が所定値よりも大きい時に前記スイッチ７を連続的にオン・オフ制御する第１の機能及び前記負荷１５が前記所定値よりも小さい時に前記スイッチ７のオン・オフ制御を間欠的に停止する第２の機能を有している。前記DC−DC変換器は、更に、前記第２の整流平滑回路１０の出力電圧が所定値よりも低いか否かを判定する判定手段と、前記判定手段から得られた前記第２の整流平滑回路１０の出力電圧が前記所定値よりも低いことを示す信号に応答して前記第２の機能に従う前記スイッチのオン・オフ制御の間欠的停止動作を阻止する間欠動作阻止手段とを有している。
前記所定値は、前記第２の整流平滑回路１０の定格出力電圧よりも低く且つ前記スイッチ制御回路２又は２ａの動作を維持することができる許容最低電圧又はこれよりも高い値であることが望ましい。
前記スイッチ制御回路２又は２ａは、前記第１の整流平滑回路９の直流出力電圧を検出する出力電圧検出回路１７と、前記出力電圧検出回路１７の出力に応答して前記第１の整流平滑回路９の出力電圧を一定に制御するためのパルスを形成して前記スイッチ７の制御端子に送るスイッチ制御パルス発生回路１８又は１８ａと、前記負荷１５が所定値よりも小さいか否かを検出し、前記負荷１５が前記所定値よりも小さい時に前記スイッチ７をオン・オフするためのパルスを前記スイッチ７に供給することを禁止するための指令を発生する間欠指令発生回路１９とを有していることが望ましい。

前記間欠動作阻止手段は、前記間欠指令発生回路１９から出力される間欠指令を無効にする論理回路５３であることが望ましい。
前記スイッチ制御パルス発生回路１８は、前記スイッチのオン期間に同期して傾斜電圧を発生する傾斜電圧発生手段８又は６０と、前記出力電圧検出回路１７の出力に応答して電圧帰還信号を形成する電圧帰還信号形成手段と、前記電圧帰還信号形成手段と前記傾斜電圧発生手段８又は６０とに接続され、傾斜電圧発生手段の出力と前記電圧帰還信号とを比較する比較器４２と、所定の周期でパルスを発生する発振器３５と、前記発振器３５に接続された第１の入力端子と前記比較器４２に接続された第２の入力端子とを有するＲＳフリップフロップ３６と、前記間欠指令発生回路１９の出力が前記スイッチ７をオン・オフするためのパルスの通過を禁止を示している時に前記ＲＳフリップフロップ３６の出力パルスの通過を禁止するために前記ＲＳフリップフロップ３６の出力端子に接続された一方の入力端子と前記間欠指令発生回路１９に接続された他方の入力端子とを有している論理回路３７と、前記論理回路３７の出力に基づいて前記スイッチ７を駆動する駆動手段３８とから成ることが望ましい。
前記スイッチ制御パルス発生回路１８aは、前記スイッチのオン期間に同期して傾斜電圧を発生する傾斜電圧発生手段８又は６０と、前記出力電圧検出回路１７の出力に応答して電圧帰還信号を形成する電圧帰還信号形成手段と、傾斜電圧発生手段の出力と前記電圧帰還信号とを比較するために前記電圧帰還信号形成手段と前記傾斜電圧発生手段とに接続された比較器４２と、所定の周期でパルスを発生する発振器３５と、前記間欠指令発生回路１９の出力が前記スイッチ７をオン・オフするためのパルスの通過禁止を示している時に前記発振器３５の出力パルスの通過を禁止するために前記発振器３５に接続された一方の入力端子と前記間欠指令発生回路１９に接続された他方の入力端子とを有している論理回路３７と、前記論理回路３７に接続された第１の入力端子と前記比較器４２に接続された第２の入力端子とを有するＲＳフリップフロップ３６と、前記ＲＳフリップフロップ３６の出力に基づいて前記スイッチ７を駆動する駆動手段３８とで構成することができる。
前記判定手段は、前記第２の整流平滑回路１０の出力電圧検出する電圧検出手段２６と、所定の電圧基準（Ｖ５２）を与える基準電圧源５２と、前記電圧検出手段２６の出力が前記所定の電圧基準（Ｖ５２）よりも低いか否かを判定するために前記電圧検出手段２６に接続された第１の入力端子と前記基準電圧源５２に接続された第２の入力端子とを有する比較器５１とで構成することができる。
間欠動作阻止手段５３は、前記電圧検出手段２６の出力が前記所定の電圧基準（Ｖ５２）よりも低いことを示す信号に応答して前記間欠指令発生回路１９の前記スイッチ７のオン・オフ制御の間欠的停止を示す信号の伝送を阻止するために前記比較器５１に接続された第１の入力端子と前記間欠指令発生回路１９に接続された第２の入力端子とを有する論理回路手段５３であることが望ましい。

本発明によれば、前記スイッチ制御回路２又は２ａの電源端子１６ａ，１６ｂに接続された制御電源として機能する第２の整流平滑回路１０の出力電圧が所定値以下になった時にスイッチ７の間欠的動作が阻止される。このため、スイッチ７の連続的オン・オフ動作が生じ、第２の整流平滑回路１０の電圧が正常値又はこの近くに戻る。この結果、軽負荷時の効率改善のためにスイッチが間欠的に駆動されてもスイッチ制御回路の電源電圧低下に基づく動作停止が発生せず、ＤＣ−ＤＣ変換器の安定的駆動が可能になる。
また、たとえ前記スイッチ７のオン・オフ制御を間欠的に停止する期間が長くなったとしても、スイッチ制御回路の電源電圧が許容最低電圧よりも低くなることがない。従って、負荷が所定値よりも小さい時に前記スイッチ７のオン・オフ制御を間欠的に停止するモードにおける前記スイッチ７のオン・オフ駆動期間Ｔonと前記スイッチ７のオン・オフ駆動停止期間Ｔoff との比率を高効率が得られるように決定し、ＤＣ−ＤＣ変換器の効率を高めることができる。

次に、本発明の実施形態を説明する。

次に、図１〜図５を参照して本発明の実施例１のＤＣ−ＤＣ変換装置を説明する。図１に示す実施例１のフライバック型ＤＣ−ＤＣ変換器は、大別してＤＣ−ＤＣ変換回路１とスイッチ制御回路２とから成る。
ＤＣ−ＤＣ変換回路１は、直流電源３に接続された対の直流入力端子４、５と、トランス６と、スイッチ７と、電流検出抵抗８と、第１及び第２の整流平滑回路９、１０と、対の直流出力端子１１、１２と、起動抵抗１３とを有する。

直流電源３は、交流電源に接続された整流平滑回路又は蓄電池から成り、対の直流入力端子４、５に所定の直流電圧を供給する。トランス６はコア１４に巻き回され且つ相互に電磁結合された１次、２次及び３次巻線Ｎ1 、Ｎ2 、Ｎ3 を有する。スイッチ７は電界効果トランジスタ等の制御可能な半導体スイッチであって、１次巻線Ｎ1 を介して対の直流入力端子４、５間に接続されている。電流検出器としての電流検出抵抗８はスイッチ７とグランド側直流入力端子５との間に接続されている。この電流検出抵抗８の両端子間に１次巻線Ｎ1 及びスイッチ７を流れる電流に比例した電圧から成る電流検出信号Ｖｉが得られる。

負荷１５のための第１の整流平滑回路９はトランス６の２次巻線Ｎ2 に接続されている。この第１の整流平滑回路９は第１のダイオードＤ1 と第１の平滑コンデンサＣ1 とから成る。第１の平滑コンデンサＣ1 は第１のダイオードＤ1 を介して２次巻線Ｎ2 に並列に接続されていると共に対の直流出力端子１１、１２に接続されている。対の直流出力端子１１、１２間に接続された負荷１５は、通常負荷状態と軽負荷状態とをとる変動負荷である。

スイッチ制御回路２の電源としての第２の整流平滑回路１０は、第２のダイオードＤ2 と第２の平滑コンデンサＣ2 とから成る。第２の平滑コンデンサＣ2 は第２のダイオードＤ2 を介してトランス６の３次巻線Ｎ3 に並列に接続されている。第２の平滑コンデンサＣ2 の一端は起動抵抗１３を介して一方の直流入力端子４に接続されていると共にスイッチ制御回路２の正側電源端子１６ａに接続されている。第２の平滑コンデンサＣ2 の他端及びスイッチ制御回路２のグランド端子１６ｂはグランド側直流入力端子５に接続されている。

スイッチ制御回路２は、大別して出力電圧検出回路１７と、スイッチ制御パルス発生回路１８と、間欠指令発生回路１９と、間欠指令阻止回路２０とから成り、負荷１５が所定値よりも大きい通常負荷状態の時にスイッチ７を連続的にオン・オフ制御する第１の機能と、負荷１５が前記所定値よりも小さい軽負荷状態の時にスイッチ７のオン・オフ制御を間欠的に停止する第２の機能と、第２の整流平滑回路１０の出力電圧が所定電圧値よりも低いか否かを判定し、第２の整流平滑回路１０の出力電圧が所定電圧値よりも低いことを示す判定結果に応答して、前記第２の機能に従うスイッチ７のオン・オフ制御の間欠的停止動作を阻止する第３の機能とを有する。

出力電圧検出回路１７はライン２１、２２によって対の直流出力端子１１、１２に接続されている。この詳細は追って説明する。
スイッチ制御パルス発生回路１８は出力電圧検出回路１７に光結合され且つ電流検出抵抗８にライン２３によって接続され且つライン２４によってスイッチ７の制御端子に接続され、スイッチ７をオン・オフ制御するためのスイッチ制御パルスを形成する。なお、電流検出抵抗８が図１において、スイッチ制御パルス発生回路１８の外側に示されているが、電流検出抵抗８をスイッチ制御パルス発生回路１８の一部と考えることもできる。スイッチ制御パルス発生回路１８の詳細は後述する。
間欠指令発生回路１９はライン２５によってスイッチ制御パルス発生回路１８に接続され、スイッチ制御パルス発生回路１８の中に含まれている直流出力電圧の大きさの情報を含む電圧帰還信号Ｖｆに基づいて負荷１５が軽負荷か否かを判定し、軽負荷の時にスイッチ制御パルスを間欠的に発生させるための間欠指令を形成する。この間欠指令発生回路１９の詳細は後述する。
間欠指令阻止回路２０はライン２６によって制御電源端子１６ａに接続され且つライン２７及び２８によって間欠指令発生回路１９とスイッチ制御パルス発生回路１８との間に接続されている。この間欠指令阻止回路２０は、制御電源端子１６ａの電圧が所定値以下になったか否かを判定する判定手段、及び制御電源端子１６ａの電圧が所定値以下になったことを示す判定結果が得られた時に間欠指令の伝送を阻止する間欠動作阻止手段を有する。なお、この間欠指令阻止回路２０をスイッチ制御回路２の外側に配置することができる。この間欠指令阻止回路２０の詳細は後述する。

次に、スイッチ制御回路２の詳細を図２の回路図、及び図４〜図５の波形図を参照して説明する。
なお、図３は定格負荷即ち通常負荷状態時の図１及び図２の各部の状態を示し、図４は間欠動作を開始する直前の図１及び図２の各部の状態を示し、図５は正常負荷状態時、間欠動作時,及び間欠動作阻止時における図１及び図２の各部の状態を示す。

出力電圧検出回路１７は、対の出力電圧検出ライン２１、２２間に接続された第１及び第２の分圧用抵抗２９、３０の直列回路と、第１及び第２の分圧用抵抗２９、３０の相互接続点に接続されたベースを有するｎｐｎ型のトランジスタ３１と、このトランジスタ３１のエミッタとライン２２との間に接続された例えばツエナーダイオードから成る基準電圧源３２と、ライン２１とトランジスタ３１のコレクタとの間に電流制限抵抗３３を介して接続された発光素子としての発光ダイオード３４とから成る。トランジスタ３１は誤差増幅器として機能し、対のライン２１、２２間の直流出力電圧を分圧して得た検出値と基準電圧源３２の基準電圧との差に対応する値を有する電流を発光ダイオード３４に流す。従って、発光ダイオード３４は対のライン２１、２２間の直流出力電圧に比例した強さの光出力信号を発生する。

スイッチ制御パルス発生回路１８は、発振器３５とＲＳフリップフロップ３６とＡＮＤゲート３７と駆動回路３８と受光素子としてのホトトランジスタ３９と抵抗４０と直流電源４１と第１の比較器４２とから成る。なお、既に説明したように、電流検出抵抗８をスイッチ制御パルス発生回路１８に含めることができる。発振器３５は図３（Ｂ）及び図４（Ｂ）に示すように例えば２０〜１００ｋＨｚの高い周波数のクロックパルスを発生し、これをＲＳフリップフロップ３６のセット入力端子Ｓに供給する。

ＲＳフリップフロップ３６は、発振器３５に接続された第１の入力端子としてのセット入力端子Ｓと第１の比較器４２に接続された第２の入力端子としてのリセット入力端子Ｒとを有し、図３（Ｂ）に示す発振器３５から供給されたクロックパルスに応答してセット状態になり、第１の比較器４２から供給されたリセット信号に応答してリセット状態となり、図３（Ｃ）及び図４（Ｃ）に示す方形波パルスを出力する。なお、図５（Ａ）もＲＳフリップフロップ３６の出力パルスを示すが、ここではＲＳフリップフロップ３６の出力パルスが垂直に延びる線で概略的に示されている。

制御パルスを選択的に禁止するための論理回路としてのＡＮＤゲート３７はＲＳフリップフロップ３６の出力端子Ｑに接続された第１の入力端子と間欠指令ライン２８に接続された第２の入力端子とを有し、ライン２８の信号状態によってＲＳフリップフロップ３６の出力パルス列の伝送を制御して図５（Ｂ）のｔ1 よりも前の区間に示す連続的パルス列、又は図５（Ｂ）のｔ1 〜ｔ6 区間に示す間欠的パルス列、図５（Ｂ）のｔ６〜ｔ７区間に示す間欠動作を禁止したパルス列から成る出力Ｖ37を送出する。ＡＮＤゲート３７の出力端子は周知の駆動回路３８とライン２４とを介して図１のスイッチ７の制御端子に接続される。従って、ＡＮＤゲート３７の出力Ｖ37はスイッチ７のオン・オフ制御パルスを示している。スイッチ７に対する制御パルスの供給は制御端子即ちゲートとソースとの間に供給される。なお、図示を簡略化するために駆動回路３８とスイッチ７のソースとの接続は省略されている。

ホトトランジスタ３９は出力電圧検出回路１７の発光ダイオード３４に光結合されている。ホトトランジスタ３９は抵抗４０を介してバイアス直流電圧源４１に接続されている。ホトトランジスタ３９の両端子間には直流出力端子１１、１２間の電圧に対して反比例的関係を有する電圧帰還信号Ｖfが得られる。従って, 出力電圧検出回路１７とホトトランジスタ３９と抵抗４０とバイアス直流電圧源４１とによって電圧帰還信号形成回路が構成されている。

第１の比較器４２の負入力端子は抵抗４０とホトトランジスタ３９との接続点４３に接続され、その正入力端子はライン２３によって図１の傾斜電圧発生手段としての電流検出抵抗８とスイッチ７との接続点に接続されている。従って、図３（Ｅ）に示すように、第１の比較器４３はライン２３に得られるスイッチ７のオンに同期した傾斜電圧から成る電流検出信号Ｖi と接続点４３の電圧帰還信号Ｖfとを比較し、電流検出信号Ｖi が電圧帰還信号Ｖf と同一又はこれよりも高くなった時に高レベル出力を発生し、これがＲＳフリップフロップ３６のリセット信号となる。従って、ＲＳフリップフロップ３６は、図３（Ｃ）及び図４（Ｃ）に示すようにｔ1 時点でセットされた後にｔ2 時点でリセットされる。発振器３５は周期Ｔs を有してクロックパルスを繰返して発生するので、図３のｔ3 時点で再びＲＳフリップフロップ３６はセットされ、ｔ1 〜ｔ3 期間と同様な動作の繰返しが生じる。

直流出力電圧は負荷１５が軽くなるに従って高くなる。このため、負荷１５が定格負荷即ち通常負荷状態からこれよりも軽い軽負荷状態に近づくに従って接続点４３の電圧帰還信号Ｖfが低くなる。図４（Ｅ）に示すように電圧帰還信号Ｖf が図３（Ｅ）に比べて低くなると、１次巻線Ｎ1 のインダクタンスのために鋸波状又は三角波状に変化する電流検出信号Ｖi が図３（Ｅ）に比べて短い時間で電圧帰還信号Ｖf に達する。従って、負荷１５が軽くなるに従ってＲＳフリップフロップ３６の出力パルスの幅が狭くなり、スイッチ７をオン・オフ制御する図３（Ｄ）及び図４（Ｄ）の制御パルスの幅及びデューティ比が小さくなる。これにより、直流出力電圧が上昇した時にはこれを下げる動作が生じ、直流出力電圧が安定化する。

間欠指令発生回路１９は、第２の比較器４４と参照電圧発生回路４５とから成り、電圧帰還信号Ｖfに基づいて図５（Ｄ）に示す間欠指令信号を発生する。第２の比較器４４の正入力端子はライン２５によって接続点４３に接続され、負入力端子は参照電圧発生回路４５に接続されている。
参照電圧発生回路４５は第２の比較器４４のヒステリシス動作のために第１の参照電圧Ｖ1 を発生する第１の参照電圧源４６と、第２の参照電圧Ｖ2 を発生する第２の参照電圧源４７と、第１及び第２の選択スイッチ４８、４９と、位相反転回路５０とを有する。第１及び第２の参照電圧源４６、４７は図５（Ｃ）に示す第１及び第２の参照電圧Ｖ1 、Ｖ2 を発生するものであって、第１及び第２の選択スイッチ４８、４９を介して第２の比較器４４の負入力端子に接続されている。第１の選択スイッチ４８の制御端子は第２の比較器４４の出力端子に接続されており、第１の選択スイッチ４８は第２の比較器４４の高レベル出力に応答してオン状態になる。第２の選択スイッチ４９の制御端子は反転回路５０を介して第２の比較器４４の出力端子に接続されているので、第２の選択スイッチ４９は第２の比較器４４の低レベル出力に応答してオン状態になる。

図５（Ｃ）のｔ１よりも前に示すように、負荷１５が定格負荷の時には接続点４３の電圧帰還信号Ｖf が常に第１及び第２の参照電圧Ｖ1 、Ｖ2 よりも高く保たれている。従って、定格負荷状態では図５（Ｄ）のｔ1 よりも前の区間に示すように第２の比較器４４の出力が常に高レベルであり、第１の選択スイッチ４８がオン状態に保たれている。また、第２の比較器４４の出力Ｖ44が連続的に高レベルであるので、図５（Ａ）に概略的に示すＲＳフリップフロップ３６の出力パルスがＡＮＤゲート３７で制限されずにスイッチ７に送られ、ＡＮＤゲート３７から図５（Ｂ）のｔ1 よりも前の区間に示す連続的パルス列からなる出力Ｖ37が得られる。この結果、スイッチ７はオン・オフ動作を連続的に繰り返す

負荷15が軽負荷状態になると、接続点４３の電圧帰還信号Ｖｆが図５のｔ1〜ｔ6区間に示すようにｔ1よりも前の区間よりも低くなる。図5(Ｃ)のｔ2〜ｔ3期間に示すように第２の比較器４４の出力Ｖ44が高レベルであり、且つ間欠指令阻止回路２０が第２の比較器４４の出力Ｖ44を阻止していない時には、図5（Ａ）のＲＳフリップフロップ３６の出力がＡＮＤゲ−ト３７を通過し、ＡＮＤゲ−ト３７から図５（Ｂ）に示す制御パルスから成る出力Ｖ37が得られる。従って、図1のスイッチ7がオン・オフ動作し、第１及び第2の平滑コンデンサＣ1、Ｃ2が充電され、この電圧が徐々に高くなる。この結果、ｔ2〜ｔ3期間には電圧帰還信号Ｖｆが徐々に低くなる。ｔ3時点で電圧帰還信号Ｖｆが第１の参照電圧Ｖ1に達すると、第2の比較器44の出力Ｖ44が高レベルから低レベルに転換する。この結果、ＲＳフリップフロップ３６の出力がＡＮＤゲ−ト３７を通過することが禁止され、スイッチ７のオン・オフ動作が停止する。ｔ3時点で第２の比較器４４の出力Ｖ４４が低レベルになると、第１の選択スイッチ４８がオフになり、代って第２の選択スイッチ４９がオンになる。この結果、第２の比較器４４は電圧帰還信号Ｖｆと第２の参照電圧Ｖ2とを比較する。これにより、ヒステリシス動作が生じ、第２の比較器４４の出力Ｖ44はｔ4時点まで低レベルに保たれる。スイッチ７のオン・オフが停止していると、第１及び第２の平滑コンデンサＣ1、Ｃ2の電圧が徐々に低下し、電圧帰還信号Ｖｆが徐々に高くなり、図５のｔ4時点で第２の参照電圧Ｖ2に達する。この結果、第２の比較器４４の出力Ｖ44が高レベルに転換する。同時に第２の選択スイッチ４９がオフ、第１の選択スイッチ４８がオンになり、第２の比較器４４の出力Ｖ44が高レベルに保たれ、ｔ2〜ｔ3期間と同様な動作がｔ4〜ｔ5期間に生じる。

図５（Ｄ）の第２の比較器４４の出力Ｖ44の高レベル期間はスイッチ７のオン・オフ駆動期間Tonを示し、その低レベル期間はスイッチ７のオン・オフ停止期間Ｔoffを示す。従って、第２の比較器４４の出力Ｖ44を間欠指令信号と呼ぶこともできる

本発明に従って設けられた図２の間欠指令阻止回路２０は、周知のヒステリシス特性を有する第３の比較器５１と基準電圧源５２とＯＲゲ−ト５３とから成り、第２の整流平滑回路１０の出力電圧が所定値よりも低いか否かを判定する機能と、この判定によって得られた第２の整流平滑回路１０の出力電圧が前記所定値よりも低いことを示す信号に応答して前記間欠指令信号に従うスイッチ７のオン・オフ制御の間欠的停止動作を阻止する機能とを有する。判定手段としての第３の比較器５１の負入力端子は制御電源端子１６ａを介して図１の第２の平滑コンデンサＣ2に接続され、正入力端子は基準電圧源５２に接続されている。間欠的停止動作を阻止する手段としてのＯＲゲ−ト５３の一方の入力端子は第２の比較器４４の出力端子に接続され、他方の入力端子は第３の比較器５１の出力端子に接続されている。基準電圧源５２の基準電圧Ｖ52はスイッチ制御回路２の電源電圧Ｖｃｃの許容最低値、又はこの許容最低値と正常値との間の値に設定されている。換言すれば、スイッチ制御回路２の動作を維持することができない電圧(停止電圧)の最大値よりも高い値に設定されている。図５（Ｄ）のｔ6よりも前の区間に示すように制御電源電圧Ｖｃｃがヒステリシス動作のＬＴＰ(下側トリップポイント)としての基準電圧Ｖ52よりも高い時には図５（Ｆ）に示すように第３の比較器５１の出力Ｖ51は低レベルに保たれている。このため、第３の比較器５１の出力Ｖ51は第２の比較器４４の出力Ｖ44のＯＲゲ−ト５３の通過を阻止しない。これに対し、図５（Ｅ）のｔ6時点で、制御電源電圧Ｖｃｃが基準電圧Ｖ52まで低下すると、第３の比較器５１の出力Ｖ51が高レベルになり、この高レベルが第３の比較器５１のヒステリシス特性に従って制御電源電圧ＶｃｃがＵＴＰ（上側トリップポイント）に達するｔ7まで維持される。この結果、ＯＲゲ−ト５３の出力は第２の比較器４４の出力Ｖ44が低レベルであるにも拘らず、高レベルになり、ＲＳフリップフロップ３６の出力パルスがＡＮＤゲ−ト３７を通過することが可能になり、図５（Ｂ）のｔ6〜ｔ7区間に示すようにＡＮＤゲ−ト３７の出力端子に制御パルスが連続的に発生する。即ち、図５（Ｄ）で点線で示す間欠制御に従う制御パルスの発生予定期間ｔ8〜ｔ9を待たずに制御パルスが連続的に発生する。これにより、第１及び第２の平滑用コンデンサＣ1、Ｃ2の充電が急速に進み、制御電源電圧Ｖｃｃがｔ６時点から上昇し、許容最低電圧Ｖminよりも低くなることが阻止され、スイッチ制御回路２の動作停止を防ぐことができる。

なお、第３の比較器５１はヒステリシス特性を有することが望ましいが、ヒステリシス特性を有していなくとも本発明に従う効果を得ることができる。即ち、制御電源電圧Ｖｃｃが基準電圧Ｖ52をアンダーシュートしている間は第３の比較器５１は高レベル出力を発生し続けるので、このアンダーシュ−ト期間に間欠指令を阻止して図５のｔ6〜ｔ7期間と同様に制御パルスをスイッチ７に送ることができる。

上述から明らかなように本実施形態によれば、軽負荷時に効率向上のためにスイッチ７を間欠動作させている時に、制御電源電圧Ｖｃｃの低下が生じると、自動的に間欠動作が阻止され、スイッチ７のオン・オフ制御が開始し、制御電源電圧Ｖｃｃが正常値又はこの近くの値に戻る。この結果、軽負荷時の効率改善のために単位時間当りのスイッチング回数を低下させても、スイッチ制御回路２の動作停止が発生せず、ＤＣ-ＤＣコンバ−タの安定的駆動が可能になる。また、直流入力電圧の変動等によって制御電源電圧Ｖｃｃの低下がある程度生じてもスイッチ制御回路２の動作停止が生じない。従って、効率向上と動作の安定性との両方を満足したＤＣ-ＤＣコンバ−タを提供することができる。

図６に示す実施例２のＤＣ−ＤＣコンバ−タは、図１のＤＣ−ＤＣコンバ−タのトランス６の２次巻線Ｎ2を省き、整流平滑回路９をスイッチ７に対して並列に接続した変形ＤＣ−ＤＣ変換回路１ａを設け、この他は図１と同一に構成したものである。図６のＤＣ−ＤＣコンバ−タにおいて、スイッチ７のオン期間において整流ダイオ−ドＤ1が逆バイアス状態となってインダクタンスを有する１次巻線Ｎ1に対するエネルギの蓄積動作が生じ、スイッチ７のオフ期間において整流ダイオ−ドＤ1が順バイアス状態となって１次巻線Ｎ1の蓄積エネルギの放出動作が生じる。これにより、第１の平滑コンデンサＣ1は電源３の電圧と１次巻線Ｎ1の電圧との加圧値で充電される。要するに、図６のＤＣ−ＤＣコンバ−タは昇圧タイプのスイッチングレギュレ−タとして動作する。図６の巻線Ｎ3は図１の３次巻線Ｎ３と同様に制御電源としての第２の整流平滑回路１０に接続されている。図６のＤＣ−ＤＣコンバ−タのスイッチ制御回路２は実施例１と実質的に同一であるので、実施例１と同一の効果を得ることができる。

実施例３のＤＣ−ＤＣコンバータは、図１のスイッチ制御回路２の代りに図７に示す変形されたスイッチ制御回路２ａを設け、この他は図１と同一に構成したものである。図７のスイッチ制御回路２ａは、図２のスイッチ制御回路２の中のスイッチ制御パルス発生回路１８の代りに変形されたスイッチ制御パルス発生回路１８ａを設け、この他は図２と同一に形成したものである。図７のスイッチ制御パルス発生回路１８ａは、ＡＮＤゲート３７が発振器３５とＲＳフリップフロップ３６との間に接続された点において図２と相違し、この他は図２と同一に形成されている。即ち、図７ではＡＮＤゲート３７の一方の入力端子に発振器３５が接続され、その他方の入力端子にＯＲゲート５３が接続され、その出力端子がＲＳフリップフロップ３６の第１の入力端子としてのセット入力端子Ｓに接続されている。また、ＲＳフリップフロップ３６の出力端子は駆動回路３８に接続されている。
図７のスイッチ制御パルス発生回路１８ａでは、ＯＲゲート５３の出力によって発振器３５の出力パルスがＡＮＤゲート３７で阻止されていない時に、発振器３５の出力パルスがＲＳフリップフロップ３６のセット入力信号となる。図７のスイッチ制御パルス発生回路１８ａの基本的動作は図２のスイッチ制御パルス発生回路１８と同一である。

図７のスイッチ制御パルス発生回路１８ａにおいて、もしノイズのため又は比較器４４、５１のヒステリシスが小さいため等の原因で、比較器４４、５１の出力にチャタリング即ち異常振動が生じても、スイッチ７の制御パルスに振動が生じない。即ち、発振器３５がパルスを発生している間にＯＲゲート５３の出力が振動し、ＡＮＤゲート３７の出力即ちＲＳフリップフロップ３６のセット入力が振動してもＲＳフリップフロップ３６のセット状態が保持される。これにより、スイッチ７の安定的制御が達成される。なお、図２の場合にはＯＲゲート５３の出力の振動によってスイッチ７の制御パルスの異常振動が生じる恐れがある。

本発明は上述の実施形態に限定されるものではなく、例えば次の変形が可能なものである。
（１）図１のＤＣ−ＤＣ変換回路１は、周知のフォワ−ド型ＤＣ−ＤＣコンバ−タ回路、周知の対のスイッチを有するハ−フブリッジ型ＤＣ−ＤＣ変換回路、又は変形ハ−フブリッジ型ＤＣ−ＤＣ変換回路、又は４個のスイッチをブリッジに接続したブリッジ型インバ−タ回路とこの出力段に接続した整流平滑回路とから成る変換回路、又は２個のスイッチとトランスとの組み合せから成るプッシュプル型インバ−タと整流平滑回路との組み合せから成る変換回路とすることができる。要するに、ＤＣ−ＤＣ変換回路１は、１つ又は複数のスイッチをオン・オフ制御する形式のあらゆる回路に置き変えることができる。
（２）スイッチ７のオンオフ繰返し周波数即ちスイッチング周波数を一定としないで、負荷の大きさに応じて変えることができる。
（３）電流検出抵抗８の電圧から図３（Ｅ）、図４（Ｅ）の鋸波状の電流検出信号Ｖｉを得る代りに、図８に示すようにコンデンサＣとこの充電用抵抗Ｒと放電用スイッチＳＷとから成る傾斜電圧発生手段６０を設けことができる。図８において、直流電源端子＋Ｖの電圧によって抵抗Ｒを介してコンデンサＣが充電され、コンデンサＣから図９（Ｂ）に示す傾斜電圧Ｖｃがスイッチ７のオンに同期して得られる。この場合、図９（Ｂ）に示す傾斜電圧Ｖｃが電圧帰還信号Ｖｆに達した時に、ＲＳフリップフリップ３６が図９（Ｃ）に示す第１の比較器４２の出力Ｖ42でリセットされ、ＲＳフリップフリップ３６の反転出力によってスイッチＳＷがオンになり、コンデンサＣが放電する。
（４）間欠指令発生回路１９の第２の比較器４４をヒステリシス特性付き比較器として、基準電圧源４５を単一の基準電圧源とすることができる。
（５）スイッチ７をバイポ−ラトランジスタ、ＩＧＢＴ（絶縁ゲ−ト型バイポ−ラトランジスタ）等の別の半導体スイッチング素子にすることができる。
（６）発光ダイオ−ド３４とホトトランジスタ３９との光結合の部分を電気的結合回路とすることができる。この場合には出力電圧検出回路１７で直流出力端子１１、１２間の電圧に対して反比例的関係を有する電圧帰還信号Ｖfを形成し、この電圧帰還信号Ｖfを第１の比較器４２に供給する。
（７）電流検出抵抗４の代りにホ−ル素子等の磁電変換装置による電流検出手段を設けることができる。
（８）ＡＮＤゲ−ト３７、及びＯＲゲ−トをこれと等価な別の論理回路とすることができる。
（９）間欠指令発生回路１９を電流検出信号Ｖｉが所定値よりも低いか否かの検出に基づいて軽負荷状態か否かを検出する回路に変形することができる。

上述から明らかなように、本発明に係わるＤＣ−ＤＣ変換器は直流電源装置に利用することが可能である。

図１は本発明の第１の実施形態に従うＤＣ−ＤＣコンバ−タを示す回路である。
図２は図１のスイッチ制御回路を詳しく示すブロック図である。
図３は定格負荷時における図１及び図２の各部の状態を示す波形図である、
図４は間欠動作直前における図１及び図２の各部の状態を示す波形図である。
図５は３つのスイッチ制御モードにおける図２の各部の状態を示す波形図である。
図６は第２の実施形態のＤＣ−ＤＣコンバ−タを示す回路図である。
図７は第３の実施形態のスイッチ制御回路を図２と同様に示す回路図である。
図８は変形例のスイッチ制御回路の一部を示す回路図である。
図９は図８の各部の状態を示す波形図である。

符号の説明

１ DC−DC変換回路
２スイッチ制御回路
６トランス
７スイッチ
９、１０第１及び第２の整流平滑回路
１８スイッチ制御パルス形成回路
１9 間欠指令発生回路
２０間欠指令阻止回路

Claims

対の直流入力端子（４，５）と、トランス（６）と、前記対の直流入力端子（４，５）間に前記トランスを介して接続された少なくとも１つのスイッチ（７）と、前記スイッチ（７）をオン・オフ制御するために前記スイッチ（７）の制御端子に接続されたスイッチ制御回路（２又は２ａ）と、前記トランス（６）と負荷（１５）との間に接続された第１の整流平滑回路（９）と、前記トランス（６）と前記スイッチ制御回路（２又は２ａ）の電源端子（１６ａ，１６ｂ）との間に接続された第２の整流平滑回路（１０）とを有し、且つ前記スイッチ制御回路（２又は２ａ）が、前記負荷（１５）が所定値よりも大きい時に前記スイッチ（７）を連続的にオン・オフ制御する第１の機能及び前記負荷（１５）が前記所定値よりも小さい時に前記スイッチ（７）のオン・オフ制御を間欠的に停止する第２の機能を有しているDC−DC変換器であって、
前記第２の整流平滑回路（１０）の出力電圧が所定値よりも低いか否かを判定する判定手段（２６、５１、５２）と、
前記判定手段から得られた前記第２の整流平滑回路（１０）の出力電圧が前記所定値よりも低いことを示す信号に応答して、前記第２の機能に従う前記スイッチのオン・オフ制御の間欠的停止動作を阻止する間欠動作阻止手段（５３）と
を有していることを特徴とするDC−DC変換器。
前記所定値は、前記第２の整流平滑回路（１０）の定格出力電圧よりも低く且つ前記スイッチ制御回路（２）の動作を維持することができる許容最低電圧又はこれよりも高い値であることを特徴とする請求項１に従うDC−DC変換器。
前記スイッチ制御回路（２又は２ａ）は、
前記第１の整流平滑回路（９）の直流出力電圧を検出する出力電圧検出回路（１７）と、
前記出力電圧検出回路（１７）の出力に応答して前記第１の整流平滑回路（９）の出力電圧を一定に制御するためのパルスを形成して前記スイッチ（７）の制御端子に送るスイッチ制御パルス発生回路（１８又は１８ａ）と、
前記負荷（１５）が所定値よりも小さいか否かを検出し、前記負荷（１５）が前記所定値よりも小さい時に前記スイッチ（７）をオン・オフするためのパルスを前記スイッチ（７）に供給することを禁止するための指令を発生する間欠指令発生回路（１９）とを有し、
前記間欠動作阻止手段は、前記間欠指令発生回路（１９）から出力される間欠指令を無効にする論理回路（５３）であることを特徴とする請求項１に従うDC−DC変換器。
前記スイッチ制御パルス発生回路（１８）は、
前記スイッチのオン期間に同期して傾斜電圧を発生する傾斜電圧発生手段（８又は６０）と、
前記出力電圧検出回路（１７）の出力に応答して電圧帰還信号を形成する電圧帰還信号形成手段（３９，４０）と、
前記傾斜電圧発生手段の出力と前記電圧帰還信号とを比較するために前記電圧帰還信号形成手段（３９，４０）と前記傾斜電圧発生手段（８又は６０）とに接続された比較器（４２）と、
所定の周期でパルスを発生する発振器（３５）と、
前記発振器（３５）に接続された第１の入力端子と前記比較器（４２）に接続された第２の入力端子とを有するＲＳフリップフロップ（３６）と、
前記間欠指令発生回路（１９）の出力が前記スイッチ（７）をオン・オフするためのパルスの通過禁止を示している時に前記ＲＳフリップフロップ（３６）の出力パルスの通過を禁止するために前記ＲＳフリップフロップ（３６）の出力端子に接続された一方の入力端子と前記間欠指令発生回路（１９）に接続された他方の入力端子とを有する論理回路（３７）と、
前記論理回路（３７）の出力に基づいて前記スイッチ（７）を駆動する駆動手段（３８）と
から成ることを特徴とする請求項３に従うＤＣ−ＤＣ変換器。
前記スイッチ制御パルス発生回路（１８ a）は、
前記スイッチのオン期間に同期して傾斜電圧を発生する傾斜電圧発生手段（８又は６０）と、
前記出力電圧検出回路（１７）の出力に応答して電圧帰還信号を形成する電圧帰還信号形成手段（３９，４０）と、
傾斜電圧発生手段の出力と前記電圧帰還信号とを比較するために前記電圧帰還信号形成手段と前記傾斜電圧発生手段とに接続された比較器（４２）と、
所定の周期でパルスを発生する発振器（３５）と、
前記間欠指令発生回路（１９）の出力が前記スイッチ（７）をオン・オフするためのパルスの通過禁止を示している時に前記発振器（３５）の出力パルスの通過を禁止するために前記発振器（３５）に接続された一方の入力端子と前記間欠指令発生回路（１９）に接続された他方の入力端子とを有している論理回路（３７）と、
前記論理回路（３７）に接続された第１の入力端子と前記比較器（４２）に接続された第２の入力端子とを有するＲＳフリップフロップ（３６）と、
前記ＲＳフリップフロップ（３６）の出力に基づいて前記スイッチ（７）を駆動する駆動手段（３８）と
から成ることを特徴とする請求項３に従うＤＣ−ＤＣ変換器。
前記判定手段は、前記第２の整流平滑回路（１０）の出力電圧検出する電圧検出手段（２６）と、所定の電圧基準（Ｖ５２）を与える基準電圧源（５２）と、前記電圧検出手段（２６）の出力が前記所定の電圧基準（Ｖ５２）よりも低いか否かを判定するために前記電圧検出手段（２６）に接続された第１の入力端子と前記基準電圧源（５２）に接続された第２の入力端子とを有する比較器（５１）とから成り、
間欠動作阻止手段（５３）は、前記電圧検出手段（２６）の出力が前記所定の電圧基準（Ｖ５２）よりも低いことを示す信号に応答して前記間欠指令発生回路（１９）の前記スイッチ（７）のオン・オフ制御の間欠的停止を示す信号の伝送を阻止するために前記比較器（５１）に接続された第１の入力端子と前記間欠指令発生回路（１９）に接続された第２の入力端子とを有する論理回路手段（５３）であることを特徴とする請求項４又は５に従うDC−DC変換器。