WO2004023633A1

WO2004023633A1 - Ｄｃ−ｄｃ変換器

Info

Publication number: WO2004023633A1
Application number: PCT/JP2003/010634
Authority: WO
Inventors: Tomoyasu Yamada
Original assignee: Sanken Electric Co., Ltd.
Priority date: 2002-09-04
Filing date: 2003-08-22
Publication date: 2004-03-18
Also published as: US6972970B2; TW200406977A; CN1679225A; JPWO2004023633A1; CN100359790C; KR100667468B1; KR20050058377A; TWI221353B; JP4096201B2; US20050146901A1

Abstract

DC-DC変換器は、直流入力端子4、5間にトランス6の1次巻線N1を介して接続されたスイッチ7を有する。トランス6の2次巻線N2に第1の整流平滑回路9が接続され、トランス6の3次巻線N3に第2の整流平滑回路10が接続されている。一定の直流出力電圧を得るためにスイッチ制御パルス発生回路18がスイッチ7の制御端子に接続されている。軽負荷時にスイッチ7のオン・オフ制御を間欠的に停止するために間欠指令発生回路19がスイッチ制御パルス発生回路18に接続されている。間欠指令阻止回路20によって制御電源電圧Vccが所定値まで低下したか否かが判定される。制御電源電圧Vccが所定値まで低下した時に、間欠指令発生回路19の間欠指令を無効にされる。

Description

明細書

D C一 D C変換器技術分野

本発明は軽負荷時に間欠モードでスィツチを制御する機能を有している D C一 D C変換器に関する。背景技術

代表的な D C - D C変換器即ち D C— D Cコンバータは、対の直流電源端子間にトランスの 1次卷線を介して接続されたスィツチと、このスィッチをオン · オフ制御する制御回路と、トランスの 2次卷線と負荷との間に接続された第 1の整流平滑回路と、トランスの 3次卷線と制御回路の電源端子との間に接続された第 2の整流平滑回路とから成る。第 1の整流平滑回路は負荷に直流電力を供給するために使用される。第 2の整流平滑回路は制御回路に直流電力を供給するために使用される。

上述のような D C— D Cコンバータにおいて軽負荷時の効率向上を図るために、軽負荷時にスィツチを間欠的にオン ·オフ制御する方式が知られている。この間欠的オン · オフ制御方式においては、図 5 ( B )の t 3〜 t 4 期間に概略的に示すようにスィツチの制御パルスの供給を停止する期間 T off が間欠的に配置され、且つスィツチに対する制御パルスの供給期間 T on も間欠的に配置される。この結果、スィッチが間欠的に駆動される。このようにスィツチが間欠的に駆動されると、単位時間当りのスィッチのオン ' オフの回数即ちスィツチング回数が、スィツチが連続的にオン · オフ制御される場合のスィツチング回数に比べて大幅に少なくなり、単位時間当りのスィツチング損失が低減し、軽負荷時の D C— D Cコンバータの効率が向上する。

しかし、スィッチが間欠的にオン · オフ駆動される時には、負荷に電力を供給するための第 1の整流平滑回路の平滑コンデンサの電圧がスィツチのォン . オフ駆動期間に上昇し、その後のスィッチのオン ' オフ駆動の停止期間に徐々に低下する。これと同時に、制御回路のための第 2の整流平滑回路から得られる電源電圧もスィツチのオン · オフ駆動期間に上昇し、その後のスイッチのオン · オフ駆動の停止期間に徐々に低下する。ところで、負荷が極めて軽くなった場合、負荷が接続されている第 1の整流平滑回路の平滑コンデンサの電圧低下の速度が遅くなる。これに対し、スィッチ制御回路の消費電力は負荷の変化に応じてほとんど変化しないので、負荷が極めて軽い場合であってもスィツチ制御回路のための第 2の整流平滑回路の平滑コンデンサの電圧は通常負荷の場合とほぼ同様に低下する。従って、負荷が極めて軽い場合には、スィツチ制御回路のための第 2の整流平滑回路の平滑コンデンサの電圧の低下の速度が、負荷が接続されている第 1の整流平滑回路の平滑コンデンサの電圧の低下の速度よりも大きい。スィツチ制御回路のための第 2 の整流平滑回路の平滑コンデンサの電圧が許容最低電圧よりも低くなると、スイツチ制御回路によるスィッチのオン · オフ制御が不能になり、且つスィツチ制御回路の動作が停止する。スィツチ制御回路の動作が一旦停止すると、一般には数 1 0 0 m sの再起動時間を経過して再ぴ動作状態となる。再起動時間中には第 1及び第 2の整流平滑回路の平滑コンデンサに対する充電が行われないので、この電圧は更に低下し、負荷に所望の電力を供給することが不可能又は困難になる。

この種の問題を解決するためにスィツチ制御回路の電源を構成するトランスの 3次卷線の卷数を増やし且つ第 2の整流平滑回路の平滑コンデンサの容量を大きくすることが考えられる。しかし、このようにトランスの 3次卷線の卷数を増やし且つ第 2の整流平滑回路の平滑コンデンサの容量を大きくすると、ここでの損失が大きくなり、 D C— D Cコンバータの総合効率が低下する。別の方法として間欠的動作におけるスィッチのオン ' オフ制御の停止期間 T off を短く設定することが考えられる。しかし、停止期間 T off を短くすると、単位時間当りのスイッチング回数の低減効率が少なくなり、効率向上を十分に図れない。発明の開示そこで、本の目的は、スィッチ制御回路の正常動作を確保して効率向上を図ることができる D C— D C変換器を提供することにある。

上記課題を解決し、上記目的を達成するための本発明を、実施形態を示す図面の符号を参照して次に説明する。なお、ここでの参照符号は、本願発明の理解を助けるために付されており、本願発明を限定するものではない。上記目的を達成するための本発明の DC— DC変換器は、対の直流入力端子 4， 5 と、トランス 6 と、前記対の直流入力端子 4 , 5間に前記トランスを介して接続された少なくとも 1つのスィッチ 7と、前記スィツチ 7をオン 'オフ制御するために前記スィツチ 7の制御端子に接続されたスィツチ制御回路 2 又は 2 a と、前記トランス 6 と負荷 1 5との間に接続された第 1の整流平滑回路 9 と、前記トランス 6 と前記スィツチ制御回路 2又は 2 aの電源端子 1 6 a , 1 6 b との間に接続された第 2の整流平滑回路 1 0 とを有している。前記スィツチ制御回路 2又は 2 aは、前記負荷 1 5が所定値よりも大きい時に前記スィツチ 7を連続的にオン · オフ制御する第 1 の機能及び前記負荷 1 5が前記所定値よりも小さい時に前記スィツチ 7のオン · オフ制御を間欠的に停止する第 2の機能を有している。前記 DC— DC変換器は、更に、前記第 2の整流平滑回路 1 0の出力電圧が所定値よりも低いか否かを判定する判定手段と、前記判定手段から得られた前記第 2の整流平滑回路 1 0の出力電圧が前記所定値よりも低いことを示す信号に応答して前記第 2の機能に従う前記スィツチのオン · オフ制御の間欠的停止動作を阻止する間欠動作阻止手段とを有している。

前記所定値は、前記第 2の整流平滑回路 1 0の定格出力電圧よりも低く且つ前記スィツチ制御回路 2又は 2 aの動作を維持することができる許容最低電圧又はこれよりも高い値であることが望ましい。

前記スィツチ制御回路 2又は 2 aは、前記第 1の整流平滑回路 9の直流出力電圧を検出する出力電圧検出回路 1 7 と、前記出力電圧検出回路 1 7の出力に応答して前記第 1の整流平滑回路 9の出力電圧を一定に制御するためのパルスを形成して前記スィツチ 7の制御端子に送るスィツチ制御パルス発生回路 1 8又は 1 8 a と、前記負荷 1 5が所定値よりも小さいか否かを検出し、前記負荷 1 5が前記所定値よりも小さい時に前記スィツチ 7をオン 'オフするためのパルスを前記スィツチ 7に供給することを禁止するための指令を発生する間欠指令発生回路 1 9とを有していることが望ましい。

前記間欠動作阻止手段は、前記間欠指令発生回路 1 9から出力される間欠指令を無効にする論理回路 5 3であることが望ましい。

前記スィツチ制御パルス発生回路 1 8は、前記スィツチのオン期間に同期して傾斜電圧を発生する傾斜電圧発生手段 8又は 6 0 と、前記出力電圧検出回路 1 7 の出力に応答して電圧帰還信号を形成する電圧帰還信号形成手段と、前記電圧帰還信号形成手段と前記傾斜電圧発生手段 8又は 6 0とに接続され, 傾斜電圧発生手段の出力と前記電圧帰還信号とを比較する比較器 4 2と、所定の周期でパルスを発生する発振器 3 5 と、前記発振器 3 5に接続された第 1 の入力端子と前記比較器 4 2に接続された第 2の入力端子とを有する R S フリップフ口ップ 3 6 と、前記間欠指令発生回路 1 9 の出力が前記スィツチ 7をオン . オフするためのパルスの通過を禁止を示している時に前記 R Sフリップフロップ 3 6の出力パルスの通過を禁止するために前記 R Sフリップフロップ 3 6の出力端子に接続された一方の入力端子と前記間欠指令発生回路 1 9に接続された他方入力端子とを有している論理回路 3 7と、前記論理回路 3 7の出力に基づいて前記スィツチ 7を駆動する駆動手段 3 8 とから成ることが望ましい。

前記スィツチ制御パルス発生回路 2 aは、前記スィツチのオン期間に同期して傾斜電圧を発生する傾斜電圧発生手段 8又は 6 0と、前記出力電圧検出回路 1 7 の出力に応答して電圧帰還信号を形成する電圧帰還信号形成手段と, 傾斜電圧発生手段の出力と前記電圧帰還信号とを比較するために前記電圧帰還信号形成手段と前記傾斜電圧発生手段とに接続された比較器 4 2 と、所定の周期でパルスを発生する発振器 3 5と、前記間欠指令発生回路 1 9 の出力が前記スィッチ 7をオン ' オフするためのパルスの通過禁止を示している時に前記発振器 3 5 の出力パルスの通過を禁止するために前記発振器 3 5に接続された一方の入力端子と前記間欠指令発生回路 1 9に接続された他方の入力端子とを有している論理回路 3 7と、前記論理回路 3 7に接続された第 1 の入力端子と前記比較器 4 2に接続された第 2の入力端子とを有する R Sフリップフロップ 3 6 と、前記 R Sフリップフロップ 3 6の出力に基づいて前記スィッチ 7を駆動する駆動手段 3 8とで構成することができる。

前記判定手段は、前記第 2の整流平滑回路 1 0の出力電圧検出する電圧検出手段 2 6 と、所定の電圧基準（V 5 2 ) を与える基準電圧源 5 2と、前記電圧検出手段 2 6の出力が前記所定の電圧基準（V 5 2 ) よりも低いか否かを判定するために前記電圧検出手段 2 6に接続された第 1の入力端子と前記基準電圧源 5 2に接続された第 2の入力端子とを有する比較器 5 1 とで構成することができる。

間欠動作阻止手段 5 3は、前記電圧検出手段 2 6の出力が前記所定の電圧基準（V 5 2 ) よりも低いことを示す信号に応答して前記間欠指令発生回路 1 9の前記スィツチ 7のオン · オフ制御の間欠的停止を示す信号の伝送を阻止するために前記比較器 5 1に接続された第 1の入力端子と前記間欠指令発生回路 1 9に接続された第 2の入力端子とを有する論理回路手段 5 3であることが望ましい。

本発明によれば、前記スィツチ制御回路 2又は 2 a の電源端子 1 6 a , 1 6 bに接続された制御電源として機能する第 2の整流平滑回路 1 0の出力電圧が所定値以下になった時にスィツチ 7の間欠的動作が阻止される。このため、スィッチ 7の連続的オン ' オフ動作が生じ、第 2の整流平滑回路 1 0の電圧が正常値又はこの近くに戻る。この結果、軽負荷時の効率改善のためにスィツチが間欠的に駆動されてもスィツチ制御回路の電源電圧低下に基づく動作停止が発生せず、 D C _ D C変換器の安定的駆動が可能になる。

また、たとえ前記スィツチ 7のオン ·オフ制御を間欠的に停止する期間が長くなつたとしても、スィツチ制御回路の電源電圧が許容最低電圧よりも低くなることがない。従って、負荷が所定値よりも小さい時に前記スィッチ 7のオン · オフ制御を間欠的に停止するモードにおける前記スィツチ 7のオン · オフ駆動期間 T on と前記スィッチ 7のオン · オフ駆動停止期間 T off との比率を高効率が得られるように決定し、 D C— D C変換器の効率を高めることができる。図面の簡単な説明

図 1は本発明の第 1の実施形態に従う D C— D Cコンバータを示す回路である。

図 2は図 1 のスィツチ制御回路を詳しく示すプロック図である。

図 3は定格負荷時における図 1及ぴ図 2の各部の状態を示す波形図である, 図 4は間欠動作直前における図 1及ぴ図 2の各部の状態を示す波形図である。

図 5は 3つのスィツチ制御モードにおける図 2の各部の状態を示す波形図である。

図 6は第 2の実施形態の D C— D Cコンバータを示す回路図である。

図 7は第 3の実施形態のスィツチ制御回路を図 2と同様に示す回路図である。

図 8は変形例のスィツチ制御回路の一部を示す回路図である。

図 9は図 8の各部の状態を示す波形図である。発明を実施するための最良の形態第 1 の実施形態

次に、図 1〜図 5を参照して本発明の第 1の実施形態の D C— D C変換装置を説明する。

図 1に示す第 1の実施形態のフライパック型 D C— D C変換器は、大別して D C— D C変換回路 1 とスィッチ制御回路 2とから成る。

D C— D C変換回路 1は、直流電源 3に接続された対の直流入力端子 4、 5 と、トランス 6 と、スィッチ 7 と、電流検出抵抗 8 と、第 1及び第 2の整流平滑回路 9、 1 0と、対の直流出力端子 1 1、 1 2と、起動抵抗 1 3とを有する。

直流電源 3は、交流電源に接続された整流平滑回路又は蓄電池から成り、対の直流入力端子 4、 5に所定の直流電圧を供給する。トランス 6はコア 1 4に卷き回され且つ相互に電磁結合された 1次、 2次及ぴ 3次卷線 N l 、 N 2 、 N 3 を有する。スィッチ 7は電界効果トランジスタ等の制御可能な半導体スイッチであって、 1次卷線 N 1 を介して対の直流入力端子 4、 5間に接続されている。電流検出器としての電流検出抵抗 8はスィッチ 7とグランド側直流入力端子 5との間に接続されている。この電流検出抵抗 8の両端子間に 1 次卷線 N 1 及ぴスィッチ 7を流れる電流に比例した電圧から成る電流検出信号 V i が得られる。

負荷 1 5のための第 1 の整流平滑回路 9はトランス 6の 2次卷線 N 2 に接続されている。この第 1 の整流平滑回路 9は第 1 のダイオード D 1 と第 1 の平滑コンデンサ C 1 とから成る。第 1の平滑コンデンサ C 1 は第 1のダイォード D 1 を介して 2次卷線 N 2 に並列に接続されていると共に対の直流出力端子 1 1 、 1 2に接続されている。対の直流出力端子 1 1、 1 2間に接続された負荷 1 5は、通常負荷状態と軽負荷状態とをとる変動負荷である。

スィツチ制御回路 2の電源としての第 2の整流平滑回路 1 0は、第 2のダィオード D 2 と第 2の平滑コンデンサ C 2 とから成る。第 2の平滑コンデンサ C 2 は第 2のダイオード D 2 を介してトランス 6の 3次卷線 N 3 に並列に接続されている。第 2の平滑コンデンサ C 2 の一端は起動抵抗 1 3を介して一方の直流入力端子 4に接続されていると共にスィッチ制御回路 2の正側電源端子 1 6 aに接続されている。第 2の平滑コンデンサ C 2 の他端及ぴスィツチ制御回路 2のグランド端子 1 6 bはグランド側直流入力端子 5に接続されている。

スィツチ制御回路 2は、大別して出力電圧検出回路 1 7 と、スィツチ制御パルス発生回路 1 8 と、間欠指令発生回路 1 9と、間欠指令阻止回路 2 0とから成り、負荷 1 5が所定値よりも大きい通常負荷状態の時にスィツチ ⁷を連続的にオン · オフ制御する第 1の機能と、負荷 1 5が前記所定値よりも小さい軽負荷状態の時にスィツチ 7のオン 'オフ制御を間欠的に停止する第 2 の機能と、第 2の整流平滑回路 1 0の出力電圧が所定電圧値よりも低いか否かを判定し、第 2の整流平滑回路 1 0'の出力電圧が所定電圧値よりも低いことを示す判定結果に応答して、前記第 2の機能に従うスィッチ 7のオン 'ォフ制御の間欠的停止動作を阻止する第 3の機能とを有する。

出力電圧検出回路 1 7はライン 2 1、 2 2によって対の直流出力端子 1 1、 1 2に接続されている。この詳細は追って説明する。

スィツチ制御パルス発生回路 1 8は出力電圧検出回路 1 7に光結合され且つ電流検出抵抗 8にライン 2 3によって接続され且つライン 2 4によってスイッチ 7の制御端子に接続され、スィッチ 7をオン ' オフ制御するためのスイッチ制御パルスを形成する。なお、電流検出抵抗 8が図 1において、スィツチ制御パルス発生回路 1 8 の外側に示されているが、電流検出抵抗 8 をスィッチ制御パルス発生回路 1 8の一部と考えることもできる。スイツチ制御パルス発生回路 1 8 の詳細は後述する。

間欠指令発生回路 1 9はライン 2 5によってスィツチ制御パルス発生回路 1 8に接続され、スイツチ制御パルス発生回路 1 8 の中に含まれている直流出力電圧の大きさの情報を含む電圧帰還信号 V f に基づいて負荷 1 5が軽負荷か否かを判定し、軽負荷の時にスィツチ制御パルスを間欠的に発生させるための間欠指令を形成する。この間欠指令発生回路 1 9の詳細は後述する。間欠指令阻止回路 2 0はライン 2 6によって制御電源端子 1 6 aに接続され且つライン 2 7及ぴ 2 8によって間欠指令発生回路 1 9とスィツチ制御パルス発生回路 1 8 との間に接続されている。この間欠指令阻止回路 2 0は、制御電源端子 1 6 a の電圧が所定値以下になったか否かを判定する判定手段, 及び制御電源端子 1 6 a の電圧が所定値以下になったことを示す判定結果が得られた時に間欠指令の伝送を阻止する間欠動作阻止手段を有する。なお、この間欠指令阻止回路 2 0をスィツチ制御回路 2の外側に配置することができる。この間欠指令阻止回路 2 0の詳細は後述する。

次に、スィッチ制御回路 2 の詳細を図 2の回路図、及ぴ図 4〜図 5 の波形図を参照して説明する。

なお、図 3は定格負荷即ち通常負荷状態時の図 1及び図 2の各部の状態を示し、図 4は間欠動作を開始する直前の図 1及び図 2の各部の状態を示し、図 5は正常負荷状態時、間欠動作時，及び間欠動作阻止時における図 1及び図 2の各部の状態を示す。出力電圧検出回路 1 7は、対の出力電圧検出ライン 2 1、 2 2間に接続された第 1及ぴ第 2の分圧用抵抗 2 9、 3 0の直列回路と、第 1及ぴ第 2の分圧用抵抗 2 9、 3 0の相互接続点に接続されたべスを有する n p n型のトランジスタ 3 1 と、このトランジスタ 3 1 のェミッタとライン 2 2 との間に接続された例えばツエナーダイォードから成る基準電圧源 3 2と、ライン 2 1 とトランジスタ 3 1のコレクタとの間に電流制限抵抗 3 3を介して接続された発光素子としての発光ダイォード 3 4とから成る。トランジスタ 3 1は誤差増幅器として機能し、対のライン 2 1、 2 2間の直流出力電圧を分圧して得た検出値と基準電圧源 3 2の基準電圧との差に対応する値を有する電流を発光ダイォード 3 4に流す。従って、発光ダイォード 3 4は対のライン 2 1、 2 2間の直流出力電圧に比例した強さの光出力信号を発生する。

スィツチ制御パルス発生回路 1 8は、発振器 3 5 と R Sフリップフロップ 3 6 と A N Dゲート 3 7 と駆動回路 3 8 と受光素子としてのホトトランジスタ 3 9 と抵抗 4 0と直流電源 4 1 と第 1の比較器 4 2とから成る。なお、既に説明したように、電流検出抵抗 8をスィツチ制御パルス発生回路 1 8に含めることができる。発振器 3 5は図 3 ( B ) 及ぴ図 4 ( B ) に示すように例えば 2 0〜 1 0 0 k H zの高い周波数のクロックパルスを発生し、これを R Sフリップフロップ 3 6のセット入力端子 Sに供給する。

R Sフリップフロップ 3 6は、発振器 3 5に接続された第 1の入力端子としてのセット入力端子 Sと第 1の比較器 4 2に接続された第 2の入力端子としてのリセット入力端子 Rとを有し、図 3 ( B ) に示す発振器 3 5から供給されたクロックパルスに応答してセット状態になり、第 1の比較器 4 2から供給されたリセット信号に応答してリセット状態となり、図 3 ( C ) 及ぴ図 4 ( C ) に示す方形波パルスを出力する。なお、図 5 ( A ) も R Sフリップフロップ 3 6の出力パルスを示すが、ここでは R Sフリップフロップ 3 6の出力パルスが垂直に延びる線で概略的に示されている。

制御パルスを選択的に禁止するための論理回路としての A N Dゲート 3 7 は R Sフリップフロップ 3 6の出力端子 Qに接続された第 1 の入力端子と間欠指令ライン 2 8に接続された第 2の入力端子とを有し、ライン 2 8の信号状態によって R Sフリップフ口ップ 3 6の出力パルス列の伝送を制御して図 5 (B) の t l よりも前の区間に示す連続的パルス列、又は図 5 (B) の t l 〜 t 6 区間に示す間欠的パルス列、図 5 (B ) の t 6〜 t 7区間に示す間欠動作を禁止したパルス列から成る出力 V37 を送出する。 ANDグート 3 7の出力端子は周知の駆動回路 3 8 とライン 2 4とを介して図 1のスィッチ 7の制御端子に接続される。従って、 ANDゲート 3 7の出力 V37 はスィッチ 7 のオン · オフ制御パルスを示している。スィツチ 7に対する制御パルスの供給は制御端子即ちゲートとソースとの間に供給される。なお、図示を簡略化するために駆動回路 3 8 とスィッチ 7のソースとの接続は省略されている。ホトトランジスタ 3 9は出力電圧検出回路 1 7の発光ダイオード 3 4に光結合されている。ホトトランジスタ 3 9は抵抗 4 0を介してバイアス直流電圧源 4 1に接続されている。ホトトランジスタ 3 9の両端子間には直流出力端子 1 1、 1 2間の電圧に対して反比例的関係を有する電圧帰還信号 Vfが得られる。従って，出力電圧検出回路 1 7とホトトランジスタ 3 9と抵抗 4 0とパイァス直流電圧源 4 1 とによって電圧帰還信号形成回路が構成されている _c 第 1の比較器 4 2の負入力端子は抵抗 4 0 とホトトランジスタ 3 9 との接続点 4 3に接続され、その正入力端子はライン 2 3によって図 1の傾斜電圧発生手段としての電流検出抵抗 8とスィッチ 7 との接続点に接続されている _c 従って、図 3 (E) に示すように、第 1 の比較器 4 3はライン 2 3に得られるスィッチ 7のオンに同期した傾斜電圧から成る電流検出信号 Vi と接続点 4 3の電圧帰還信号 Vf とを比較し、電流検出信号 Vi が電圧帰還信号 Vf と同一又はこれよりも高くなった時に高レベル出力を発生し、これが R Sフリップフロップ 3 6のリセット信号となる。従って、 R Sフリップフロップ 3 6は、図 3 ( C ) 及ぴ図 4 (C) に示すように t l 時点でセットされた後に t 2 時点でリセットされる。発振器 3 5は周期丁8 を有してクロックパルスを繰返して発生するので、図 3の t 3 時点で再ぴ R Sフリップフロップ 3 6 はセットされ、 t 1 〜 t 3 期間と同様な動作の繰返しが生じる。

直流出力電圧は負荷 1 5が軽くなるに従って高くなる。このため、負荷 1 5が定格負荷即ち通常負荷状態からこれよりも軽い軽負荷状態に近づくに従つて接続点 4 3の電圧帰還信号 Vfが低くなる。図 4 (E) に示すように電圧帰還信号 Vf が図 3 (E) に比べて低くなると、 1次卷線 N1 のインダクタンスのために鋸波状又は三角波状に変化する電流検出信号 Vi が図 3 (E) に比べて短い時間で電圧帰還信号 Vf に達する。従って、負荷 1 5が軽くなるに従って R Sフリップフロップ 3 6の出力パルスの幅が狭くなり、スィッチ 7 をオン · オフ制御する図 3 (D) 及ぴ図 4 (D) の制御パルスの幅及ぴデュ一ティ比が小さくなる。これにより、直流出力電圧が上昇した時にはこれを下げる動作が生じ、直流出力電圧が安定化する。

間欠指令発生回路 1 9は、第 2の比較器 44と参照電圧発生回路 4 5 とから成り、電圧帰還信号 Vfに基づいて図 5 (D) に示す間欠指令信号を発生する。第 2の比較器 44の正入力端子はライン 2 5によって接続点 4 3に接続され、負入力端子は参照電圧発生回路 4 5に接続されている。

参照電圧発生回路 4 5は第 2の比較器 44のヒステリシス動作のために第 1の参照電圧 VI を発生する第 1の参照電圧源 46 と、第 2の参照電圧 V2 を発生する第 2の参照電圧源 4 7 と、第 1及び第 2の選択スィッチ 4 8、 4 9 と、位相反転回路 5 0とを有する。第 1及ぴ第 2の参照電圧源 4 6、 4 7 は図 5 (C) に示す第 1及ぴ第 2の参照電圧 VI 、 V2 を発生するものであつて、第 1及ぴ第 2の選択スィッチ 4 ⁸、 4 9を介して第 2の比較器 44の負入力端子に接続されている。第 1の選択スィツチ 4 8の制御端子は第 2の比較器 44の出力端子に接続されており、第 1の選択スィツチ 4 8は第 2の比較器 44の高レベル出力に応答してオン状態になる。第 2の選択スィツチ 4 9の制御端子は反転回路 5 0を介して第 2の比較器 44の出力端子に接続されているので、第 2の選択スィツチ 4 9は第 2の比較器 44の低レベル出力に応答してオン状態になる。

図 5 (C) の t lよりも前に示すように、負荷 1 5が定格負荷の時には接続点 4 3の電圧帰還信号 Vf が常に第 1及び第 2の参照電圧 VI 、 V2 よりも高く保たれている。従って、定格負荷状態では図 5 (D) の t l よりも前の区間に示すように第 2の比較器 44の出力が常に高レベルであり、第 1の選択スィッチ 4 8がオン状態に保たれている。また、第 2の比較器 44の出力 V44が連続的に高レベルであるので、図 5 (A) に概略的に示す R Sフリップフロップ 3 6の出力パノレスが A N Dゲート 3 7で制限されずにスィッチ 7に送られ、 ANDゲート 3 7から図 5 (B) の t l よりも前の区間に示す連続的パルス列からなる出力 V37が得られる。この結果、スィッチ 7はオン · オフ動作を連続的に繰り返す

負荷 15が軽負荷状態になると、接続点 4 3の電圧帰還信号 V f が図 5の t 1〜 t 6区間に示すように t 1 よりも前の区間よりも低くなる。図 5(C)の t 2 〜 t 3 期間に示すように第 2の比較器 44の出力 V44 が高レベルであり、且つ間欠指令阻止回路 20が第 2の比較器 44の出力 V44 を阻止していない時には、図 5 ( A) の R Sフリップフロップ 3 6の出力が ANDゲ一ト 3 7を通過し、 ANDゲート 3 7から図 5 (B ) に示す制御パルスから成る出力 V 37 が得られる。従って、図 1 のスィッチ 7がオン 'オフ動作し、第 1及ぴ第 2 の平滑コンデンサ Cl、 C2 が充電され、この電圧が徐々に高くなる。この結果、 t 2〜 t 3 期間には電圧帰還信号 V f が徐々に低くなる。 t 3 時点で電圧帰還信号 V f が第 1の参照電圧 VIに達すると、第 2の比較器 44の出力 V44 が高レベルから低レベルに転換する。この結果、 R Sフリップフロップ 3 6 の出力が ANDゲート 3 7を通過することが禁止され、スィッチ 7のオン · オフ動作が停止する。 t 3時点で第 2の比較器 44の出力 V 44が低レベルになると、第 1の選択スィッチ 48がオフになり、代って第 2の選択スィッチ 4 9がオンになる。この結果、第 2の比較器 44は電圧帰還信号 V f と第 2 の参照電圧 V 2とを比較する。これにより、ヒステリシス動作が生じ、第 2の比較器 44の出力 V44 は t 4 時点まで低レベルに保たれる。スィッチ 7のォン . オフが停止していると、第 1及ぴ第 2の平滑コンデンサ Cl、 C2 の電圧が徐々に低下し、電圧帰還信号 V f が徐々に高くなり、図 5の t 4時点で第 2 の参照電圧 V 2 に達する。この結果、第 2の比較器 44の出力 V 44 が高レべルに転換する。同時に第 2の選択スィッチ 4 9がオフ、第 1の選択スィッチ 4 8がオンになり、第 2の比較器 44の出力 V44 が高レベルに保たれ、 t 2 〜 t 3期間と同様な動作が t 4〜 t 5期間に生じる。

図 5 (D) の第 2の比較器 44の出力 V44の高レベル期間はスィッチ 7のオン ·オフ駆動期間 Ton を示し、その低レベル期間はスィツチ 7のオン · ォフ停止期間 Toff を示す。従って、第 2の比較器 44の出力 V44を間欠指令信号と呼ぶこともできる

本発明に従って設けられた図 2の間欠指令阻止回路 2 0は、周知のヒステリシス特性を有する第 3の比較器 5 1 と基準電圧源 5 2と ORゲート 5 3 とから成り、第 2の整流平滑回路 1 0の出力電圧が所定値よりも低いか否かを判定する機能と、この判定によって得られた第 2の整流平滑回路 1 0の出力電圧が前記所定値よりも低いことを示す信号に応答して前記間欠指令信号に従うスィッチ 7のオン ' オフ制御の間欠的停止動作を阻止する機能とを有する。判定手段としての第 3の比較器 5 1の負入力端子は制御電源端子 1 6 a を介して図 1の第 2の平滑コンデンサ C 2に接続され、正入力端子は基準電圧源 5 2に接続されている。間欠的停止動作を阻止する手段としての O R ゲ一ト 5 3の一方の入力端子は第 2の比較器 44の出力端子に接続され、他方の入力端子は第 3の比較器 5 1の出力端子に接続されている。基準電圧 5 2の基準電圧 V52 はスィツチ制御回路 2の電源電圧 V c cの許容最低値、又はこの許容最低値と正常値との間の値に設定されている。換言すれば、スィツチ制御回路 2の動作を維持することができない電圧（停止電圧）の最大値よりも高い値に設定されている。図 5 (D) の t 6よりも前の区間に示すように制御電源電圧 V c cがヒステリシス動作の L T P (下側トリップボイント）としての基準電圧 V52 よりも高い時には図 5 (F) に示すように第 3の比較器 5 1の出力 V 51 は低レベルに保たれている。このため、第 3の比較器 5 1の出力 V 51は第 2の比較器 44の出力 V 44の ORゲート 5 3の通過を阻止しない。これに対し、図 5 (E) の t 6時点で、制御電源電圧 V c cが基準電圧 V 52まで低下すると、第 3の比較器 5 1の出力 V51が高レベルになり、この高レベルが第 3の比較器 5 1のヒステリシス特性に従って制御電源電圧 V c c が UT P (上側トリップポイント）に達する t 7 まで維持される。この結果、 ORゲート 5 3の出力は第 2の比較器 44の出力 V 44が低レベルであるにも拘らず、高レベルになり、 R Sフリップフロップ 3 ⁶の出力パルスが AND ゲート 3 7を通過することが可能になり、図 5 (B ) の t 6〜 t 7 区間に示すように A N Dゲート 3 7の出力端子に制御パルスが連続的に発生する。即ち、図 5 ( D ) で点線で示す間欠制御に従う制御パルスの発生予定期間 t 8〜 t 9 を待たずに制御パルスが連続的に発生する。これにより、第 1及ぴ第 2の平滑用コンデンサ C 1、 C 2 の充電が急速に進み、制御電源電圧 V c cが t 6時点から上昇し、許容最低電圧 V min よりも低くなることが阻止され、スイツチ制御回路 2の動作停止を防ぐことができる。

なお、第 3の比較器 5 1はヒステリシス特性を有することが望ましいが、ヒステリシス特性を有していなくとも本発明に従う効果を得ることができる即ち、制御電源電圧 V c cが基準電圧 V 52 をアンダーシユートしている間は第 3の比較器 5 1は高レベル出力を発生し続けるので、このアンダーシユート期間に間欠指令を阻止して図 5の t 6〜 t 7期間と同様に制御パルスをスィツチ 7に送ることができる。

上述から明らかなように本実施形態によれば、軽負荷時に効率向上のためにスィツチ 7を間欠動作させている時に、制御電源電圧 V c c の低下が生じると、自動的に間欠動作が阻止され、スィツチ 7のオン ·オフ制御が開始し、制御電源電圧 V c cが正常値又はこの近くの値に戻る。この結果、軽負荷時の効率改善のために単位時間当りのスィツチング回数を低下させても、スィツチ制御回路 2の動作停止が発生せず、 D C - D Cコンバ—タの安定的駆動が可能になる。また、直流入力電圧の変動等によって制御電源電圧 V c cの低下がある程度生じてもスィツチ制御回路 2の動作停止が生じない。従って、効率向上と動作の安定性との両方を満足した D C - D Cコンバ一タを提供することができる。第 2の実施形態

図 6に示す第 2の実施形態の D C— D Cコンパ一タは、図 1の D C— D C コンバータのトランス 6の 2次卷線 N 2を省き、整流平滑回路 9をスィッチ 7 に対して並列に接続した変形 D C— D C変換回路 1 aを設け、この他は図 1 と同一に構成したものである。図 6の D C— D Cコンバータにおいて、スィツチ 7のオン期間において整流ダイォ一ド D 1 が逆バイアス状態となってィンダクタンスを有する 1次卷線 N1に対するエネルギの蓄積動作が生じ、スィツチ 7のオフ期間において整流ダイォード D1 が順バイアス状態となって 1 次卷線 N1の蓄積エネルギの放出動作が生じる。これにより、第 1の平滑コンデンサ C 1は電源 3の電圧と 1次卷線 N1の電圧との加圧値で充電される。要するに、図 6の D C— D Cコンパ一タは昇圧タイプのスィツチングレギユレータとして動作する。図 6の卷線 N3は図 1の 3次卷線 N 3と同様に制御電源としての第 2の整流平滑回路 1 0に接続されている。図 6の D C— D Cコンバータのスィツチ制御回路 2は第 1の実施形態と実質的に同一であるので、第 1の実施形態と同一の効果を得ることができる。第 3の実施形態

第 3の実施形態の D C - D Cコンバータは、図 1のスィッチ制御回路 2の代りに図 7に示す変形されたスィツチ制御回路 2 aを設け、この他は図 1 と同一に構成したものである。図 7のスィッチ制御回路 2 aは、図 2のスイツチ制御回路 2の中のスィツチ制御パルス発生回路 1 8の代りに変形されたスィッチ制御パルス発生回路 1 8 aを設け、この他は図 2と同一に形成したものである。図 7のスィツチ制御パルス発生回路 1 8 aは、 ANDゲート 3 7 が発振器 3 5 と R Sフリップフロップ 3 6 との間に接続された点において図 2 と相違し、この他は図 2と同一に形成されている。即ち、図 7では AND ゲート 3 7の一方の入力端子に発振器 3 5が接続され、その他方の入力端子に O Rゲート 5 3が接続され、その出力端子が R Sフリップフロップ 3 6の第 1の入力端子としてのセット入力端子 Sに接続されている。また、 R Sフリッププロップ 3 6の出力端子は駆動回路 3 8に接続されている。

図 7のスィツチ制御パルス発生回路 1 8 aでは、 O Rゲート 5 3の出力によって発生器 3 5の出力パルスが ANDゲート 3 7で阻止されていない時に. 発生器 3 5の出力パルスが R Sフリップフロップ 3 6のセット入力信号となる。図 7のスィッチ制御パルス発生回路 1 8 aの基本的動作は図 2のスイツチ制御パルス発生回路 1 8 と同一である。

図 7のスィツチ制御パルス発生回路 1 8 aにおいて、もしノイズのため又は比較器 44、 5 1のヒステリシスが小さいため等の原因で、比較器 44、 5 1の出力にチヤタリング即ち異常振動が生じても、スィッチ 7の制御パルスに振動が生じない。即ち、発振器 3 5がパルスを発生している間に ORゲート 5 3の出力が振動し、 ANDゲート 3 7の出力即ち R Sフリップフロップ 3 6のセット入力が振動しても R Sフリップフロップ 3 6のセット状態が保持される。これにより、スィッチ 7の安定的制御が達成される。なお、図 2の場合には ORゲート 5 3の出力の振動によってスィツチ 7の制御パルスの異常振動が生じる恐れがある。変形例

本発明は上述の実施形態に限定されるものではなく、例えば次の変形が可能なものである。

( 1 ) 図 1の D C— D C変換回路 1は、周知のフォワード型 D C— D Cコンパータ回路、周知の対のスィツチを有するハ—フブリッジ型 D C— D C変換回路、又は変形ハーフブリッジ型 D C— D C変換回路、又は 4個のスイツチをプリッジに接続したプリッジ型ィンパ一タ回路とこの出力段に接続した整流平滑回路とから成る変換回路、又は 2個のスィッチとトランスとの組み合せから成るプッシュプル型ィンパータと整流平滑回路との組み合せから成る変換回路とすることができる。要するに、 DC— D C変換回路 1は、 1つ又は複数のスィツチをオン · オフ制御する形式のあらゆる回路に置き変えることができる。

( 2 ) スィッチ 7のオンオフ繰返し周波数即ちスィツチング周波数を一定としないで、負荷の大きさに応じて変えることができる。

(3) 電流検出抵抗 8の電圧から図 3 (E)、図 4 (E) の鋸波状の電流検出信号 V i を得る代りに、図 8に示すようにコンデンサ Cとこの充電用抵抗 Rと放電用スィツチ SWとから成る傾斜電圧発生手段 6 0を設けことができる。図 8において、直流電源端子 +Vの電圧によって抵抗 Rを介してコンデンサ Cが充電され、コンデンサ Cから図 9 (B) に示す傾斜電圧 V cがスィツチ 7のオンに同期して得られる。この場合、図 9 (B ) に示す傾斜電圧 V cが電圧帰還信号 V f に達した時に、 R Sフリップフリップ 3 6が図 9 (C) に示す第 1の比較器 4 2の出力 V 42でリセットされ、 R Sフリップフリップ 3 6の反転出力によってスィッチ SWがオンになり、コンデンサ Cが放電する。

( 4) 間欠指令発生回路 1 9の第 2の比較器 4 4をヒステリシス特性付き比較器として、基準電圧源 4 5を単一の基準電圧源とすることができる。

( 5 ) スィッチ 7をパイポーラトランジスタ、 I G B T (絶縁ゲート型バィポーラトランジスタ）等の別の半導体スィツチング素子にすることができる。

( 6 ) 発光ダイオード 3 4とホトトランジスタ 3 9 との光結合の部分を電気的結合回路とすることができる。この場合には出力電圧検出回路 1 7で直流出力端子 1 1、 1 2間の電圧に対して反比例的関係を有する電圧帰還信号 Vf を形成し、この電圧帰還信号 Vf を第 1の比較器 4 2に供給する。

( 7 ) 電流検出抵抗 4の代りにホール素子等の磁電変換装置による電流検出手段を設けることができる。

( 8 ) ANDゲート 3 7、及び O Rゲートをこれと等価な別の論理回路とすることができる。

( 9 ) 間欠指令発生回路 1 9を電流検出信号 V i が所定値よりも低いか否かの検出に基づいて軽負荷状態か否かを検出する回路に変形することができる。産業上の利用の可能性

上述から明らかなように、本発明に係わる D C— D C変換器は直流電源装置に利用することが可能である。

Claims

請求の範 .囲

1. 対の直流入力端子（4, 5 ) と、トランス（6 ) と、前記対の直流入力端子（4， 5) 間に前記トランスを介して接続された少なくとも 1つのスイッチ（ 7) と、前記スィッチ（ 7) をオン · オフ制御するために前記スィツチ（ 7 ) の制御端子に接続されたスィツチ制御回路（ 2又は 2 a ) と、前記トランス（6) と負荷（1 5) との間に接続された第 1の整流平滑回路（ 9 ) と、前記トランス（6 ) と前記スィッチ制御回路（2又は 2 a ) の電源端子

( 1 6 a , 1 6 b ) との間に接続された第 2の整流平滑回路（ 1 0) とを有し、且つ前記スィツチ制御回路（ 2又は 2 a ) が、前記負荷（ 1 5 ) が所定値よりも大きい時に前記スィッチ（ 7) を連続的にオン · オフ制御する第 1 の機能及び前記負荷（ 1 5)が前記所定値よりも小さい時に前記スィツチ（7) のオン 'オフ制御を間欠的に停止する第 2の機能を有している DC— DC変換器であって、

前記第 2の整流平滑回路（ 1 0) の出力電圧が所定値よりも低いか否かを判定する判定手段（2 6、 5 1、 5 2) と、

前記判定手段から得られた前記第 2の整流平滑回路（ 1 0) の出力電圧が前記所定値よりも低いことを示す信号に応答して、前記第 2の機能に従う前記スィツチのオン · オフ制御の間欠的停止動作を阻止する間欠動作阻止手段 ( 5 3) と

を有していることを特徴とする DC— DC変換器。

2. 前記所定値は、前記第 2の整流平滑回路（ 1 0) の定格出力電圧よりも低く且つ前記スィッチ制御回路（2) の動作を維持することができる許容最低電圧又はこれよりも高い値であることを特徴とする請求項 1に従う DC 一 DC変換器。

3. 前記スィッチ制御回路（2又は 2 a) は、

前記第 1の整流平滑回路（ 9) の直流出力電圧を検出する出力電圧検出回路（ 1 7 ) と、

前記出力電圧検出回路（ 1 7) の出力に応答して前記第 1の整流平滑回路 ( 9 ) の出力電圧を一定に制御するためのパルスを形成して前記スィツチ ( 7 ) の制御端子に送るスィツチ制御パルス発生回路（ 1 8又は 1 8 a ) と、前記負荷（ 1 5) が所定値よりも小さいか否かを検出し、前記負荷（ 1 5) が前記所定値よりも小さい時に前記スィッチ（ 7) をオン · オフするためのパルスを前記スィッチ（ 7) に供給することを禁止するための指令を発生する間欠指令発生回路（ 1 9 ) とを有し、

前記間欠動作阻止手段は、前記間欠指令発生回路（ 1 9) から出力される間欠指令を無効にする論理回路（ 5 3) であることを特徴とする請求項 1に従う DC— DC変換器。

4. 前記スィッチ制御パルス発生回路（ 1 8) は、

前記スィツチのオン期間に同期して傾斜電圧を発生する傾斜電圧発生手段 ( 8又は 6 0 ) と、

前記出力電圧検出回路（ 1 7) の出力に応答して電圧帰還信号を形成する電圧帰還信号形成手段（ 3 9， 40) と、

前記傾斜電圧発生手段の出力と前記電圧帰還信号とを比較するために前記電圧帰還信号形成手段（ 3 9, 40) と前記傾斜電圧発生手段（8又は 6 0) とに接続された比較器（4 2) と、

所定の周期でパルスを発生する発振器（ 3 5) と、

前記発振器（ 3 5 ) に接続された第 1の入力端子と前記比較器（4 2) に接続された第 2の入力端子とを有する R Sフリップフロップ（ 3 6) と、前記間欠指令発生回路（ 1 9) の出力が前記スィッチ（ 7) をオン ' オフするためのパルスの通過禁止を示している時に前記 R Sフリップフ口ップ (3 6 ) の出力パルスの通過を禁止するために前記 R Sフリップフロップ（3 6 ) の出力端子に接続された一方の入力端子と前記間欠指令発生回路（ 1 9) に接続された他方の入力端子とを有する論理回路（ 3 7) と、

前記論理回路（ 3 7) の出力に基づいて前記スィッチ（ 7) を駆動する駆動手段（ 3 8 ) と

から成ることを特徴とする請求項 3に従う D C— D C変換器。

5. 前記スィッチ制御パルス発生回路（2 a ) は、

前記出力電圧検出回路（ 1 7 ) の出力に応答して電圧帰還信号を形成する電圧帰還信号形成手段（ 3 9 , 4 0 ) と、

傾斜電圧発生手段の出力と前記電圧帰還信号とを比較するために前記電圧帰還信号形成手段と前記傾斜電圧発生手段とに接続された比較器（4 2 ) と、所定の周期でパルスを発生する発振器（3 5 ) と、

前記間欠指令発生回路（ 1 9) の出力が前記スィツチ（ 7 ) をオン · オフするためのパルスの通過禁止を示している時に前記発振器（ 3 5 ) の出力パルスの通過を禁止するために前記発振器（3 5 ) に接続された一方の入力端子と前記間欠指令発生回路（ 1 9 ) に接続された他方の入力端子とを有している論理回路（ 3 7 ) と、

前記論理回路（ 3 7 ) に接続された第 1の入力端子と前記比較器（4 2) に接続された第 2の入力端子とを有する R Sフリップフロップ（ 3 6 ) と、前記 R Sフリップフロップ（ 3 6 ) の出力に基づいて前記スィッチ（ 7 ) を駆動する駆動手段（ 3 8 ) と

から成ることを特徴とする請求項 3に従う D C— D C変換器。

6. 前記判定手段は、前記第 2の整流平滑回路（ 1 0 ) の出力電圧検出する電圧検出手段（2 6 ) と、所定の電圧基準（V 5 2) を与える基準電圧源（ 5 2 ) と、前記電圧検出手段（ 2 6 ) の出力が前記所定の電圧基準（V 5 2 ) よりも低いか否かを判定するために前記電圧検出手段（ 2 6 ) に接続された第 1の入力端子と前記基準電圧源（ 5 2 ) に接続された第 2の入力端子とを有する比較器（ 5 1 ) とから成り、

間欠動作阻止手段（ 5 3 ) は、前記電圧検出手段（ 2 6 ) の出力が前記所定の電圧基準（V 5 2) よりも低いことを示す信号に応答して前記間欠指令発生回路（ 1 9 ) の前記スィツチ（ 7 ) のオン ·オフ制御の間欠的停止を示す信号の伝送を阻止するために前記比較器（ 5 1 ) に接続された第 1の入力端子と前記間欠指令発生回路（ 1 9) に接続された第 2の入力端子とを有する論理回路手段（5 3) であることを特徴とする請求項 4又は 5に従う DC— DC変換器。