JP4203768B2

JP4203768B2 - Ｄｃ−ｄｃ変換器

Info

Publication number: JP4203768B2
Application number: JP2005516988A
Authority: JP
Inventors: 征也福本
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2004-01-14
Filing date: 2004-12-27
Publication date: 2009-01-07
Anticipated expiration: 2024-12-27
Also published as: WO2005069469A1; KR100694429B1; US7212417B2; KR20060054449A; US20060239040A1; JPWO2005069469A1

Description

本発明は軽負荷時に間欠モードでスイッチを制御する機能を有しているＤＣ−ＤＣ変換器に関する。

代表的なＤＣ−ＤＣ変換器即ちＤＣ−ＤＣコンバータは、対の直流電源端子間にトランスの１次巻線を介して接続されたスイッチと、このスイッチをオン・オフ制御する制御回路と、トランスの２次巻線と負荷との間に接続された第１の整流平滑回路と、トランスの３次巻線と制御回路の電源端子との間に接続された第２の整流平滑回路とから成る。

上述のようなＤＣ−ＤＣコンバータにおいて軽負荷時の効率向上を図るために、軽負荷時にスイッチを間欠的にオン・オフ制御する方式が知られている。この間欠的オン・オフ制御方式は、スイッチの制御パルスの供給を停止する期間Ｔoff を間欠的に配置し、結果としてスイッチに対する制御パルスの供給期間Ｔonを間欠的に配置する技術である。このようにスイッチを間欠的に駆動すると、単位時間当りのスイッチのオン・オフの回数即ちスイッチング回数が連続的なオン・オフ制御のスイッチング回数に比べて大幅に少なくなり、単位時間当りのスイッチング損失が低減し、軽負荷時のＤＣ−ＤＣコンバータの効率が向上する。

ところで、スイッチを間欠的に駆動すると、負荷に電力を供給するための第１の整流平滑回路の平滑コンデンサの電圧がスイッチのオン・オフ駆動期間に上昇し、スイッチのオン・オフ駆動の停止期間に徐々に低下する。同時に、トランスに接続された制御電源用の第２の整流平滑回路から得られるスイッチ制御回路の電源電圧も低下する。ところで、負荷がきわめて軽くなった場合、負荷が接続されている第１の整流平滑回路の平滑コンデンサの電圧低下の速度が遅くなる。これに対し、スイッチ制御回路の消費電力は負荷の変化に応じてほとんど変化しないので、間欠モード期間中のスイッチの駆動停止期間に制御電源用の第２の整流平滑回路の平滑コンデンサの電圧が大きく低下する。これにより、スイッチ制御回路の電源電圧が許容最低電圧よりも低くなると、スイッチ制御回路によるスイッチのオン・オフ制御が不能になり、且つスイッチ制御回路の動作が停止する。スイッチ制御回路の動作が一旦停止すると、一般には数１００ｍｓの再起動時間を経過して再び動作状態となる。再起動時間中には平滑コンデンサに対する充電が行われないので、この電圧は更に低下し、負荷に所望の電力を供給することが不可能又は困難になる。

この種の問題を解決するためにスイッチ制御回路の電源のためのトランスの３次巻線の巻数を増やし且つ平滑コンデンサを大きくすることが考えられる。しかし、制御電源を大きくすると、ここでの損失が大きくなり、ＤＣ−ＤＣコンバータの総合効率が低下する。別の方法として間欠的動作における停止期間Ｔoff を短く設定することが考えられる。しかし、停止期間Ｔoff を短くすると、単位時間当りのスイッチング回数の低減効率が少なくなり、効率向上を十分に図れない。

上記問題を解決するための別の方法として、間欠モード期間中に制御電源の電圧が大きく低下した時に間欠動作期間中における停止期間Ｔ_offを無効にする技術が特開２００３―３３０１８号公報（以下、特許文献１と言う。）に開示されている。しかし、この方法では、間欠モードであるにも拘らず連続モード動作に移行するので、スイッチング損失が連続モードと同様に生じる。
特開２００３−３３０１８号公報

本発明の課題は、負荷が軽くなった時における安定した動作の継続と電力損失の低減との両方を容易に達成することができないことである。

上記課題を解決するための本発明のＤＣ−ＤＣ変換器は、対の直流入力端子と、トランスと、前記対の直流入力端子間に前記トランスを介して接続された少なくとも１つのスイッチと、前記スイッチの制御端子に接続されたスイッチ制御回路と、前記トランスと負荷との間に接続された第１の整流平滑回路と、前記トランスと前記スイッチ制御回路の電源端子との間に接続された第２の整流平滑回路とを有する。
前記スイッチ制御回路は、
前記第１の整流平滑回路の直流出力電圧を示す信号を検出して前記第１の整流平滑回路の出力電圧を一定に制御するための電圧帰還信号を形成する電圧帰還信号形成回路と、
前記第２の整流平滑回路から前記スイッチ制御回路に供給する制御電源電圧が所定値よりも低いか否かを判定し、前記制御電源電圧が前記所定値よりも低くない時に第１の信号を出力し、前記制御電源電圧が前記所定値よりも低い時に第２の信号を出力する制御電源電圧判定回路と、
前記電圧帰還信号形成回路の出力に応答して前記第１の整流平滑回路の出力電圧を一定に制御するためのパルスを形成して前記スイッチの制御端子に送るスイッチ制御パルス発生回路と、
参照電圧を発生する参照電圧発生回路と、
前記電圧帰還信号形成回路に接続された一方の入力端子と前記参照電圧発生回路に接続された他方の入力端子と前記スイッチのオン・オフ制御を間欠的に停止するための出力を前記スイッチ制御パルス発生回路に供給する出力端子とを有する間欠制御用比較器とを有している。
前記参照電圧発生回路は、前記制御電源電圧判定回路に接続されており、且つ前記間欠制御用比較器をヒステリシス動作させるために下限参照電圧とこの下限参照電圧よりも高い上限参照電圧とを選択的に発生するものである。

前記参照電圧発生回路は、前記制御電源電圧判定回路から前記第１の信号が得られている時に前記下限参照電圧として第１のレベルの参照電圧を発生し、前記制御電源電圧判定回路から前記第２の信号が得られている時に前記下限参照電圧として第１のレベルよりも高い第２のレベルの参照電圧を発生し、前記制御電源電圧判定回路から前記第２の信号が得られている時に前記上限参照電圧として第２のレベルよりも高い第３のレベルの参照電圧を発生し、前記制御電源電圧判定回路から前記第１の信号が得られている時に前記上限参照電圧として第３のレベルよりも高い第４のレベルの参照電圧を発生する。

請求項２に示すように、前記参照電圧発生回路は、前記間欠制御用比較器の前記他方の入力端子と共通端子との間に接続された第１のスイッチと第１の抵抗と第１の参照電圧源との直列回路と、前記間欠制御用比較器の前記他方の入力端子と共通端子との間に接続された第２のスイッチと第２の抵抗と第２の参照電圧源との直列回路と、前記第１の抵抗と前記第１の参照電圧源との直列回路に対して並列に接続された第３のスイッチと第３の抵抗との直列回路と、前記第２の抵抗と前記第２の参照電圧源との直列回路に対して並列に接続された第４のスイッチと第４の抵抗との直列回路と、前記間欠制御用比較器の出力が前記スイッチのオン・オフ制御を示している時に前記第１のスイッチをオン制御する手段と、前記間欠制御用比較器の出力が前記スイッチのオン・オフ制御の停止を示している時に前記第２のスイッチをオン制御する手段と、前記制御電源電圧判定回路から前記第１の信号が得られている時に前記第３のスイッチをオン制御する手段と、前記制御電源電圧判定回路から前記第２の信号が得られている時に前記第４のスイッチをオン制御する手段とから成ることが望ましい。

請求項３に示すように、前記所定値は、前記第２の整流平滑回路の定格出力電圧よりも低く且つ前記スイッチ制御回路の動作を維持することができる許容最低電圧又はこれよりも高い値であることが望ましい。

請求項４に示すように、前記スイッチ制御パルス発生回路は、
前記スイッチのオン期間に同期して傾斜電圧を発生する傾斜電圧発生手段と、
前記電圧帰還信号形成回路の出力端子に接続された一方の入力端子と前記傾斜電圧発生手段の出力端子に接続された他方の入力端子とを有して前記傾斜電圧発生手段の出力と前記電圧帰還信号とを比較する帰還制御用比較器と、
所定の周期でパルスを発生する発振器と、
前記発振器の出力端子に接続された一方の入力端子と前記間欠制御用比較器の出力端子に接続された他方の入力端子とを有し、前記間欠制御用比較器の出力が前記スイッチをオン・オフするためのパルスの通過の禁止を示している時に前記発振器の出力パルスの通過を禁止する論理回路と、
前記論理回路の出力端子に接続された第１の入力端子と前記帰還制御用比較器の出力端子に接続された第２の入力端子とを有するＲＳフリップフロップと、
前記ＲＳフリップフロップの出力に基づいて前記スイッチを駆動する駆動手段とから成ることが望ましい。

請求項５に示すよう、前記スイッチ制御パルス発生回路を、
前記スイッチのオン期間に同期して傾斜電圧を発生する傾斜電圧発生手段と、
前記電圧帰還信号形成回路の出力端子に接続された一方の入力端子と前記傾斜電圧発生手段の出力端子に接続された他方の入力端子とを有して前記傾斜電圧発生手段の出力と前記電圧帰還信号とを比較する帰還制御用比較器と、
所定の周期でパルスを発生する発振器と、
前記発振器に接続された第１の入力端子と前記帰還制御用比較器に接続された第２の入力端子とを有するＲＳフリップフロップと、
前記ＲＳフリップフロップの出力端子に接続された一方の入力端子と前記間欠制御用比較器の出力端子に接続された他方の入力端子とを有し、前記間欠制御用比較器の出力が前記スイッチをオン・オフするためのパルスの通過の禁止を示している時に前記ＲＳフリップフロップの出力パルスの通過を禁止する論理回路と、
前記論理回路の出力に基づいて前記スイッチを駆動する駆動手段と
で構成することができる。

本発明においては、前記間欠制御用比較器をヒステリシス動作させるために下限参照電圧とこの下限参照電圧よりも高い上限参照電圧とが選択的に発生する。また、前記制御電源電圧判定回路から前記第２の信号が得られた時に、前記下限参照電圧と前記上限参照電圧との間の電圧差が前記制御電源電圧判定回路から前記第１の信号が得られている時の前記下限参照電圧と前記上限参照電圧との間の電圧差よりも小さくなる。従って、制御電源用の第２の整流平滑回路の出力電圧が所定値以下になった時に間欠動作の周期が短くなる。これにより、制御電源の電圧が正常値又はこの近くに戻り、前記スイッチ制御回路の動作を維持することができる。また、前記制御電源電圧判定回路から前記第１の信号が得られている時にも間欠動作となるので、前記制御電源電圧判定回路から前記第１の信号が得られている時に連続動作させる従来の方法に比べて、単位時間当りのスイッチング回数を低下させ、ＤＣ−ＤＣ変換器の効率を高めることができる。

次に、図１〜図９を参照して本発明の実施形態を説明する。

図１に示す実施例１に従うフライバック型ＤＣ−ＤＣ変換器は、大別してＤＣ−ＤＣ変換回路１とスイッチ制御回路２とから成る。

ＤＣ−ＤＣ変換回路１は、直流電源３に接続された対の直流電源端子４、５と、トランス６と、スイッチ７と、電流検出抵抗８と、第１及び第２の整流平滑回路９、１０と、対の直流出力端子１１、１２と、起動抵抗１３とを有する。

直流電源３は、整流平滑回路又は蓄電池から成り、対の直流電源端子４、５に所定の直流電圧を供給する。トランス６はコア１４に巻き回され且つ相互に電磁結合された１次、２次及び３次巻線Ｎ1 、Ｎ2 、Ｎ3 を有する。スイッチ７は電界効果トランジスタ等の制御可能な半導体スイッチであって、１次巻線Ｎ1 を介して直流入力手段としての対の直流電源端子４、５間に接続されている。傾斜電圧発生手段及び電流検出器としての電流検出抵抗８はスイッチ７とグランド側直流電源端子５との間に接続されている。この電流検出抵抗８の両端子間に１次巻線Ｎ1 及びスイッチ７を流れる電流に比例した電圧から成る鋸波状の電流検出信号Ｖｉが得られる。第１の整流平滑回路９はトランス６の２次巻線Ｎ2 に接続されている。この第１の整流平滑回路９は第１のダイオードＤ1 と第１の平滑コンデンサＣ1 とから成る。第１の平滑コンデンサＣ1 は第１のダイオードＤ1 を介して２次巻線Ｎ2 に並列に接続されていると共に対の直流出力端子１１、１２に接続されている。対の直流出力端子１１、１２間には通常負荷状態と軽負荷状態とをとることができる負荷１５が接続されている。

第２の整流平滑回路１０は、第２のダイオードＤ2 と第２の平滑コンデンサＣ2 とから成る。第２の平滑コンデンサＣ2 は第２のダイオードＤ2 を介してトランス６の３次巻線Ｎ3 に並列に接続されている。第２の平滑コンデンサＣ2 の一端は起動抵抗１３を介して一方の直流電源端子４に接続されていると共にスイッチ制御回路２の正側電源端子１６ａに接続されている。第２の平滑コンデンサＣ2 の他端及びスイッチ制御回路２のグランド端子１６ｂはグランド側直流入力端子５に接続されている。

スイッチ制御回路２は、負荷１５が所定値よりも大きい時にスイッチ７を連続的にオン・オフ制御する第１の機能と、負荷１５が前記所定値よりも小さい時にスイッチ７のオン・オフ制御を間欠的に停止する第２の機能と、第２の整流平滑回路１０の出力電圧が所定電圧値よりも低いか否かを判定し、第２の整流平滑回路１０の出力電圧が所定電圧値よりも低いことを示す判定結果に応答して、前記第２の機能に従うスイッチ７のオン・オフ制御の間欠的停止の周期を変更する第３の機能とを有し、大別して出力電圧検出回路１７と、スイッチ制御パルス発生回路１８と、間欠指令発生回路１９と、制御電源電圧判定回路２０とから成る。

出力電圧検出回路１７はライン２１、２２によって対の直流出力端子１１、１２に接続されている。この詳細は追って説明する。
スイッチ制御パルス発生回路１８は出力電圧検出回路１７に光結合され且つ電流検出抵抗８にライン２３によって接続され且つライン２４によってスイッチ７の制御端子に接続され、スイッチ７をオン・オフ制御するためのスイッチ制御パルスを形成する。なお、電流検出抵抗８が図１において、スイッチ制御パルス発生回路１８の外側に示されているが、電流検出抵抗８をスイッチ制御パルス発生回路１８の一部と考えることもできる。スイッチ制御パルス発生回路１８の詳細は後述する。
間欠指令発生回路１９はライン２５、２８によってスイッチ制御パルス発生回路１８に接続され、スイッチ制御パルス発生回路１８の中に含まれている直流出力電圧の大きさの情報を含む電圧帰還信号Ｖｆに基づいて負荷１５が軽負荷か否かを判定し、軽負荷の時にスイッチ制御パルスを間欠的に発生させるための間欠指令を形成し、これをライン２８によってスイッチ制御パルス発生回路１８に送る。
制御電源電圧判定回路２０はライン２６によって制御電源端子１６ａに接続され且つライン２７によって間欠指令発生回路１９に接続され、制御電源端子１６ａの電圧Vccが所定値よりも低くない時即ち所定値よりも高い時に第１の信号を出力し、所定値よりも低い時に第２の信号を出力するものである。この詳細は後述する。

次に、スイッチ制御回路２の詳細を図２の回路図、及び図４〜図５の波形図を参照して説明する。
なお、図３は定格負荷即ち通常負荷時の図１及び図２の各部の状態を示し、図４は間欠動作を開始する直前の図１及び図２の各部の状態を示し、図５は正常負荷時、間欠動作時,及び間欠動作周期変更時における図１及び図２の各部の状態を示す。

出力電圧検出回路１７は、対の出力電圧検出ライン２１、２２間に接続された第１及び第２の分圧用抵抗２９、３０の直列回路と、第１及び第２の分圧用抵抗２９、３０の相互接続点に接続されたベースを有するｎｐｎ型のトランジスタ３１と、このトランジスタ３１のエミッタとライン２２との間に接続された例えばツエナーダイオード等から成る基準電圧源３２と、ライン２１とトランジスタ３１のコレクタとの間に電流制限抵抗３３を介して接続された発光素子としての発光ダイオード３４とから成る。トランジスタ３１は誤差増幅器として機能し、対のライン２１、２２間の直流出力電圧を分圧して得た検出値と基準電圧源３２の基準電圧との差に対応する値を有する電流を発光ダイオード３４に流す。従って、発光ダイオード３４は対のライン２１、２２間の直流出力電圧に比例した強さの光出力信号を発生する。

スイッチ制御パルス発生回路１８は、発振器３５とＲＳフリップフロップ３６とＡＮＤゲート３７と駆動回路３８と電圧帰還信号形成回路３９と第１の比較器４０とから成る。なお、既に説明したように、電流検出抵抗８をスイッチ制御パルス発生回路１８に含めることができる。
発振器３５は図３（Ｂ）及び図４（Ｂ）に示すように例えば２０〜１００ｋＨｚの高い周波数のクロックパルスを発生し、これをANDゲート３７を介してＲＳフリップフロップ３６のセット入力端子Ｓに供給する。

ＲＳフリップフロップ３６の第１の入力端子としてのセット入力端子ＳはＡＮＤゲート３７を介して発振器３５に接続され、第２の入力端子としてのリセット入力端子Ｒは帰還制御用比較器としての第１の比較器４０に接続されている。従って、ＲＳフリップフロップ３６は図３（Ｂ）に示す発振器３５から供給されたクロックパルスに応答してセット状態になり、第１の比較器４０から供給されたリセット信号に応答してリセット状態となり、図３（Ｃ）及び図４（Ｃ）に示す方形波パルスを出力する。なお、図５（Ａ）では発振器３５の出力パルスが線で概略的に示されている。

制御パルスを選択的に禁止するための論理回路としてのＡＮＤゲート３７は発振器３５に接続された第１の入力端子と間欠指令ライン２８に接続された第２の入力端子とを有し、ライン２８の信号状態によって発振器３５の出力パルス列の伝送を制御して図５（Ｂ）のｔ1 よりも前の区間に示す連続的パルス列、又は図５（Ｂ）のｔ1 〜ｔ6 区間に示す間欠的パルス列、図５（Ｂ）のｔ６〜ｔ７区間に示す短い間欠周期のパルス列から成る出力Ｖ37を送出する。ＡＮＤゲート３７の出力端子はＲＳフリップフロップ３６のセット入力端子Ｓに接続され、ＲＳフリップフロップ３６の出力端子Ｑは周知の駆動回路３８とライン２４とを介して図１のスイッチ７の制御端子に接続される。スイッチ７に対する制御パルスの供給は制御端子即ちゲートとソースとの間に供給される。なお、図示を簡略化するために駆動回路３８とスイッチ７のソースとの接続は省略されている。

電圧帰還信号形成回路３９は、ホトトランジスタ４１と抵抗４２と電源４３とから成る。ホトトランジスタ４１は出力電圧検出回路１７の発光ダイオード３４に光結合されている。ホトトランジスタ４１のコレクタは抵抗４２を介してバイアス電源４３の一端に接続され、ホトトランジスタ４１のエミッタはバイアス電源４３の他端に接続されている。ホトトランジスタ４１の両端子間には直流出力端子１１、１２間の電圧に対して反比例的関係を有する電圧帰還信号Ｖfが得られる。なお、出力電圧検出回路１７を電圧帰還信号形成回路３９に含めることができる。

第１の比較器４０の負入力端子は抵抗４２とホトトランジスタ４１との接続点Ｐ1に接続され、その正入力端子はライン２３によって図１の傾斜電圧発生手段としての電流検出抵抗８とスイッチ７との接続点に接続されている。従って、図３（Ｅ）に示すように、第１の比較器４０はライン２３に得られるスイッチ７のオンに同期した傾斜電圧から成る電流検出信号Ｖi と接続点Ｐ1の電圧帰還信号Ｖfとを比較し、電流検出信号Ｖi が電圧帰還信号Ｖf と同一又はこれよりも高くなった時に高レベル出力を発生し、これがＲＳフリップフロップ３６のリセット信号となる。従って、ＲＳフリップフロップ３６は、図３（Ｃ）及び図４（Ｃ）に示すようにｔ1 時点でセットされた後にｔ2 時点でリセットされる。発振器３５は周期Ｔs を有してクロックパルスを繰返して発生するので、ｔ3 時点で再びＲＳフリップフロップ３６はセットされ、ｔ1 〜ｔ3 期間と同様な動作の繰返しが生じる。

直流出力電圧は負荷１５が軽くなるに従って高くなる。このため、負荷１５が定格負荷即ち通常負荷状態からこれよりも軽い軽負荷状態に近づくに従って接続点Ｐ1の電圧帰還信号Ｖfが低くなる。図４（Ｅ）に示すように電圧帰還信号Ｖf が図３（Ｅ）に比べて低くなると、１次巻線Ｎ1 のインダクタンスのために鋸波状又は三角波状に変化する電流検出信号Ｖi が図３（Ｅ）に比べて短い時間で電圧帰還信号Ｖf に達する。従って、負荷１５が軽くなるに従ってＲＳフリップフロップ３６の出力パルスの幅が狭くなり、スイッチ７をオン・オフ制御する図３（Ｄ）及び図４（Ｄ）の制御パルスの幅及びデューティ比が小さくなる。これにより、直流出力電圧が上昇した時にはこれを下げる動作が生じ、直流出力電圧が安定化する。

間欠指令発生回路１９は、間欠制御用比較器としての第２の比較器４４と参照電圧発生回路４５とから成る。第２の比較器４４の正入力端子はライン２５によって接続点Ｐ1に接続され、負入力端子は参照電圧発生回路４５に接続されている。
参照電圧発生回路４５は第２の比較器４４をヒステリシス動作させるための参照電圧Ｖｒを発生するものであって、第１及び第２の参照電圧源４６、４７と、第１及び第２のＮＯＴ回路４８、４９と、第１、第２、第３及び第４のスイッチＳ1、Ｓ2、Ｓ3、Ｓ4と、第１、第２、第３及び第４の抵抗Ｒ1、Ｒ2、Ｒ3、Ｒ4とから成る。即ち、前記参照電圧発生回路４５は、第２の比較器４４の負入力端子と共通端子即ちグランド端子１６ｂとの間に接続された第１のスイッチＳ１と第１の抵抗Ｒ１と第１の参照電圧源４６との直列回路と、第２の比較器４４の負入力端子とグランド端子１６ｂとの間に接続された第２のスイッチＳ２と第２の抵抗Ｒ２と第２の参照電圧源４７との直列回路と、第１の抵抗Ｒ１と第１の参照電圧源４６との直列回路に対して並列に接続された第３のスイッチＳ３と第３の抵抗Ｒ３との直列回路と、第２の抵抗Ｒ２と第２の参照電圧源４７との直列回路に対して並列に接続された第４のスイッチＳ４と第４の抵抗Ｒ４との直列回路と、第２の比較器４４の出力がスイッチ７のオン・オフ制御を示している時に第１のスイッチＳ１をオン制御するために第２の比較器４４の出力端子を第１のスイッチＳ１の制御端子に接続する手段と、第２の比較器４４の出力がスイッチ７のオン・オフ制御の停止を示している時に第２のスイッチＳ２をオン制御するために第２の比較器４４の出力端子を第１のＮＯＴ回路４８を介して第２のスイッチＳ２の制御端子に接続する手段と、制御電源電圧判定回路２０から第１の信号（低レベル信号）が得られている時に第３のスイッチＳ３をオン制御するために制御電源電圧判定回路２０の出力ライン２７を第２のＮＯＴ回路４９を介して第３のスイッチＳ３の制御端子に接続する手段と、制御電源電圧判定回路２０から第２の信号（高レベル信号）が得られている時に第４のスイッチＳ４をオン制御するために制御電源電圧判定回路２０の出力ライン２７を第４のスイッチＳ４の制御端子に接続する手段とから成り、図５（Ｃ）に示す第１、第２、第３及び第４のレベルの参照電圧Ｖ1、Ｖ2、Ｖ3、Ｖ4を選択的に送出する。なお、第１の参照電圧源４６は図５（Ｃ）に示す第２のレベルＶ2の参照電圧を発生する。第２の参照電圧源４７は第４のレベルＶ４の参照電圧を発生する。

本発明に従って設けられた図２の制御電源電圧判定回路２０は、周知のヒステリシス特性を有する制御電源電圧判定用比較器としての第３の比較器５１と基準電圧源５２とから成る。第３の比較器５１の負入力端子は制御電源端子１６ａを介して図１の第２の平滑コンデンサＣ2に接続され、正入力端子は基準電圧源５２に接続されている。第３の比較器５１の出力端子は出力ライン２７に接続されている。基準電圧源５２の基準電圧Ｖ52はスイッチ制御回路２の電源電圧Ｖｃｃの許容最低値又はこの許容最低値と正常値との間の値に設定されている。換言すれば、スイッチ制御回路２の動作を維持することができない電圧(停止電圧)の最大値よりも高い値に設定されている。図５（E）のｔ6よりも前の区間に示すように制御電源電圧Ｖｃｃがヒステリシス動作のＬＴＰ(下側トリップポイント)としての基準電圧Ｖ52よりも高い時には図５（Ｆ）に示すように第３の比較器５１の出力Ｖ51は低レベルに保たれている。このため、間欠指令発生回路19の第3のスイッチS3がオン制御され、第4のスイッチS4がオフ制御される。これに対し、図５（Ｅ）のｔ6時点で、制御電源電圧Ｖｃｃが基準電圧Ｖ52まで低下すると、第３の比較器５１の出力Ｖ51が高レベルになり、この高レベルが第３の比較器５１のヒステリシス特性に従って制御電源電圧ＶｃｃがＵＴＰ（上側トリップポイント）に達するｔ7まで維持される。この結果、ｔ6〜ｔ7期間では、間欠指令発生回路19の第3のスイッチS3がオフ制御され、第4のスイッチS4がオン制御される。
なお、第３の比較器５１はヒステリシス特性を有することが望ましいが、ヒステリシス特性を有していなくとも本発明に従う効果を得ることができる。即ち、制御電源電圧Ｖｃｃが基準電圧Ｖ52をアンダ−シュ−トしている間は第３の比較器５１は高レベル出力を発生し続けるので、このアンダ−シュ−ト期間に間欠指令を阻止して図５のｔ6〜ｔ7期間と同様な動作状態を得ることができる。

次に、スイッチ７の間欠制御動作を説明する。本発明に従ってスイッチ７の間欠制御を実行する時に、参照電圧発生回路４５の参照電圧Ｖｒが、４段階に切り換えられ、第１、第２、第３及び第４のレベルＶ1、Ｖ2、Ｖ3、Ｖ4を選択的にとる。参照電圧Ｖｒの第１、第２、第３及び第４のレベルＶ1、Ｖ2、Ｖ3、Ｖ4の発生条件は次の通りである。
第１のレベルＶ1の参照電圧Ｖｒは、図５のｔ2〜ｔ3、ｔ4〜ｔ5期間に示すように、図５（Ｄ）に示す第２の比較器４４の出力Ｖ44が高レベルであり且つ図５（Ｆ）に示す第３の比較器５１の出力Ｖ51が低レベル即ち第１の信号の時に発生する。換言すれば、第１のレベルＶ1の参照電圧Ｖｒの発生期間は、制御電源電圧Ｖccが所定基準電圧Ｖ52よりも高い値に保たれている状態において、電圧帰還信号Ｖｆが第１のレベルＶ1側から第４のレベルＶ4に向かって徐々に増大して第４のレベルＶ4に達した時点（例えばｔ2）から電圧帰還信号Ｖｆが第４のレベルＶ4側から第１のレベルＶ1に向かって徐々に減小して第１のレベルＶ1に達する時点（例えばｔ3）までの期間である。
第４のレベルＶ4の参照電圧Ｖｒは、第２及び第３の比較器４４、５１の出力Ｖ44、Ｖ51の両方が低レベルの時に発生する。換言すれば、制御電源電圧Ｖccが所定基準電圧Ｖ52よりも高く保たれている状態において、電圧帰還信号Ｖｆが第１のレベルＶ1に達した時点（例えばｔ3）から第４のレベルＶ4に達する時点（例えばｔ4）までの期間に第４のレベルＶ4の参照電圧Ｖｒが発生する。
第２のレベルＶ2の参照電圧Ｖｒは、図５（Ｄ）のａ〜ｂ、ｃ〜ｄ、ｅ〜ｔ7期間に示すように、第２の比較器４４の出力Ｖ44が高レベルであり且つ第３の比較器５１の出力Ｖ51が高レベル（第２の信号）の期間に発生する。換言すれば、制御電源電圧Ｖccが所定基準電圧Ｖ52まで低下した時点ｔ6から所定レベル（ＵＴＰ）に戻る時点ｔ7までの期間内において、電圧帰還信号Ｖｆが第３のレベルＶ３から第２のレベルＶ2まで低下する期間（例えばａ〜ｂ）に第２のレベルＶ2の参照電圧Ｖｒが発生する。
第３のレベルＶ3の参照電圧Ｖｒは、第３の比較器５１の出力Ｖ51が高レベルであり且つ第２の比較器４４の出力Ｖ44が低レベルの期間に発生する。換言すれば、第３の比較器５１の出力Ｖ51が高レベルの第２の信号となる期間ｔ6〜ｔ7において、電圧帰還信号Ｖｆが第２のレベルＶ2から第３のレベルＶ3まで上昇する期間（例えばｂ〜ｃ）において第３のレベルＶ3の参照電圧Ｖｒが発生する。

次に、参照電圧Ｖｒの変化とスイッチ７のオン・オフ制御との関係を説明する。図５（Ｃ）のｔ１よりも前に示すように、負荷１５が定格負荷の時には接続点Ｐ1の電圧帰還信号Ｖf が常に第４のレベルＶ4の参照電圧Ｖｒよりも高く保たれている。従って、定格負荷状態では図５（Ｄ）のｔ1 よりも前の区間に示すように第２の比較器４４の出力が常に高レベルであり、第１のスイッチＳ１がオン状態に保たれている。また、この時には第３の比較器５１の出力Ｖ51が低レベル（第１の信号）状態にあるので、第３のスイッチＳ3がオン状態となる。この結果、参照電圧Ｖｒは第１のレベルＶ１に保たれ且つ第２の比較器４４の出力Ｖ44が連続的に高レベルに保たれる。これにより、図５（Ａ）に概略的に示す発振器３５の出力パルスがＡＮＤゲート３７で制限されずにＲＳフリップフロップ３６に送られ、ＲＳフリップフロップ３６から図５（Ｂ）に示すＡＮＤのゲート37の出力Ｖ37に対応したパルス列が発生し、これに対応したオン・オフ制御信号がスイッチ7に供給される。

負荷15が軽負荷状態になると、接続点Ｐ1の電圧帰還信号Ｖｆが図５のｔ1〜ｔ6区間に示すようにｔ1よりも前の区間よりも低くなる。これにより、電圧帰還信号Ｖｆが第1のレベルＶ1に達し、第2の比較器４４の出力Ｖ44が低レベルに転換し、第2のスイッチＳ2がオンになる。この結果、第4のレベルＶ4の参照電圧が発生し、第2の比較器４４の出力Ｖ44は低レベルを維持する。これにより、発振器３５の出力パルスがＡＮＤゲート３７で阻止され、スイッチ7のオン・オフ制御が停止する。このために、制御電源電圧Vccが徐々に低下し、逆に電圧帰還信号Vfが徐々に高くなり、ｔ2時点で第4のレベルV4に達し、第2の比較器44の出力V44が高レベルに転換し、第1のスイッチS1がオンになり、参照電圧Vrが第1のレベルV1に保たれる。このため、ヒステリシス作用によって図5(Ｃ)のｔ2〜ｔ3期間に示すように第２の比較器４４の出力Ｖ44が高レベルに保たれる。図5（Ａ）の発振器３５の出力がＡＮＤゲ−ト３７を通過し、ＡＮＤゲ−ト３７から図５（Ｂ）に示すようにパルスから出力される。従って、図1のスイッチ7がオン・オフ動作し、第１及び第2の平滑コンデンサＣ1、Ｃ2が充電され、この電圧が徐々に高くなる。この結果、ｔ2〜ｔ3期間には電圧帰還信号Ｖｆが徐々に低くなる。ｔ3時点で電圧帰還信号Ｖｆが第１のレベルＶ1に達すると、第2の比較器44の出力Ｖ44が高レベルから低レベルに転換し、発振器３５の出力パルスがＡＮＤゲ−ト３７を通過することが禁止され、スイッチ７のオン・オフ動作が停止する。ｔ3時点で第２の比較器４４の出力Ｖ４４が低レベルになると、第１のスイッチS1がオフになり、代って第２のスイッチS2がオンになる。この結果、第２の比較器４４は電圧帰還信号Ｖｆと第４のレベルＶ4の参照電圧とを比較する。これにより、第２の比較器４４のヒステリシス動作が生じ、第２の比較器４４の出力Ｖ44はｔ4時点まで低レベルに保たれる。スイッチ７のオン・オフが停止していると、第１及び第２の平滑コンデンサＣ1、Ｃ2の電圧が徐々に低下し、電圧帰還信号Ｖｆが徐々に高くなり、ｔ4時点で第４のレベルＶ4の参照電圧に達する。この結果、第２の比較器４４の出力Ｖ44が高レベルに転換する。同時に第２のスイッチS2がオフ、第１のスイッチS1がオンになり、第２の比較器４４の出力Ｖ44が高レベルに保たれ、ｔ2〜ｔ3期間と同様な動作がｔ4〜ｔ5期間に生じる。

制御電源電圧Vccが所定基準電圧V52まで低下した時点ｔ6から所定のUPT(上側トリップポイント)に戻る時点t7までの期間には、スイッチ７の間欠動作の周期が短くなる。即ち、図５（B）に示すように制御電源電圧Vccが比較的高い期間t1~ｔ6においては、間欠動作の周期は比較的長い第１の周期T1である。これに対し、制御電源電圧Vccが比較的低い期間t6〜ｔ7では、第１の周期T1よりも短い第２の周期T2でスイッチ７が間欠動作する。図５のｔ6〜ｔ7期間における間欠動作の周期の短縮は参照電圧Vrを第２及び第３のレベルに切換えることによって達成されている。即ち、ｔ6〜ｔ7期間の第２の比較器４４のヒステリシス動作の上限参照電圧値は第３のレベルV3であり、下限参照電圧値は第２のレベルV2である。第２及び第３のレベルV2、V3は第１及び第４のレベルV1、V4の間に設定されているので、第２及び第３のレベルV2、V3の相互間の差V3−V2は、第１及び第４のレベルV1、V4の相互間の差V4−V1よりも小さい。これにより、ｔ１〜ｔ６期間の間欠動作の周期Ｔ１よりもｔ６〜ｔ７期間の間欠動作の周期Ｔ２が短くなる。

図５の時点ｔ6において、第３の比較器５１の出力が高レベル（第２の信号）に転換し、第２の比較器４４の出力V44が低レベルに保たれていると、図２の第２及び第４のスイッチS2、S4がオンになり、第３のレベルV3の参照電圧Vrが第２の比較器４４に供給される。第３のレベルV3の参照電圧Vrが供給されている状態で電圧帰還信号Vfが徐々に上昇して時点aで第３のレベルV３に達すると、第２の比較器４４の出力V44が高レベルに転換し、第１のスイッチS1がオンになり、第２のレベルV2の参照電圧Vrが発生し、第２の比較器４４の出力V44の高レベルが時点bまで保持される。第２の比較器４４の出力V44が高レベルの期間には、発振器３５の出力がANDゲート３７を通過し、スイッチ７がオン・オフ制御される。電圧帰還信号Vfが時点aから徐々に低下して時点bで第２のレベルV２に達すると、第２の比較器４４の出力V44が低レベルに転換する。これにより、第２のスイッチS２がオン状態になり、且つ第４のスイッチS4が既にオン状態であるので、第３のレベルV3の参照電圧Vrが発生し、第２の比較器４４の出力V44の低レベルが時点cまで保持される。時点bから時点cまでは第２の比較器４４の出力V44が低レベルであるので、発振器３５の出力パルスがANDゲート３７で阻止され、スイッチ７のオン・オフ動作が中断する。ｔ6〜ｔ7期間中においては時点a乃至時点cの期間と同様な動作が繰返され、制御電源電Vccは徐々に上昇する。
ｔ7時点で制御電源電圧VccがUTPまで戻ると、第３の比較器５１の出力V51が低レベルになり、t１〜t６期間と同様な動作が生じる。

従来技術では、ｔ6〜ｔ7に相当する期間の全部においてスイッチ７が連続的にオン・オフ動作している。従って、従来の技術ではｔ6〜ｔ7期間でのスイッチ７の単位時間当たりのスイッチング回数が多くなり、必然的にスイッチング損失も大きくなった。これに対し、本発明に従う方式では、t６〜ｔ7期間においてもスイッチ７が間欠動作するので、単位時間当たりのスイッチング回数が従来よりも低減し、スイッチング損失も低減する。
また、軽負荷時の効率改善のために単位時間当りのスイッチング回数を低下させても、制御電源電圧Ｖｃｃが異常に低下しないので、スイッチ制御回路２の動作停止が発生せず、ＤＣ-ＤＣコンバ−タの安定的駆動が可能になる。
また、直流入力電圧の変動等によって制御電源電圧Ｖｃｃの低下がある程度生じてもスイッチ制御回路２の動作停止が生じない。従って、効率向上と動作の安定性との両方を満足したＤＣ-ＤＣコンバ−タを得ることができる。

図６に示す実施形例２のＤＣ−ＤＣコンバ−タは、図１のＤＣ−ＤＣコンバ−タのトランス６の２次巻線Ｎ2を省き、整流平滑回路９をスイッチ７に対して並列に接続した変形ＤＣ−ＤＣ変換回路１ａを設け、この他は図１と同一に構成したものである。図６のＤＣ−ＤＣコンバ−タにおいて、スイッチ７のオン期間において整流ダイオ−ドＤ1が逆バイアス状態となってインダクタンスを有する１次巻線Ｎ1に対するエネルギの蓄積動作が生じ、スイッチ７のオフ期間において整流ダイオ−ドＤ1が順バイアス状態となって１次巻線Ｎ1の蓄積エネルギの放出動作が生じる。これにより、第１の平滑コンデンサＣ1は電源３の電圧と１次巻線Ｎ1の電圧との加圧値で充電される。要するに、図６のＤＣ−ＤＣコンバ−タは昇圧タイプのスイッチングレギュレ−タとして動作する。図６の巻線Ｎ3は図１の３次巻線Ｎ３と同様に制御電源としての第２の整流平滑回路１０に接続されている。図６のＤＣ−ＤＣコンバ−タのスイッチ制御回路２は実施例１と実質的に同一であるので、実施例１と同一の効果を得ることができる。

図７は実施例３のＤＣ−ＤＣ変換器の間欠指令発生回路１９ａを示す。この間欠指令発生回路１９ａは図２の間欠指令発生回路１９の参照電圧発生回路４５を変形された参照電圧発生回路４５ａに置き換え、この他は図２と同一に形成したものである。

図７の参照電圧発生回路４５ａは第１、第２、第３及び第４のレベルＶ1、Ｖ2、Ｖ3、Ｖ4の参照電圧を発生する第１、第２、第３及び第４の参照電圧源５１、５２、５３、５４を有し、これ等が第１、第２、第３及び第４のスイッチ５５、５６、５７、５８を介して第２の比較器４４の負入力端子にそれぞれ接続されている。第１のＡＮＤゲート５９の一方の入力端子は第２の比較器４４の出力ライン２８ａに接続され、その他方の入力端子はＮＯＴ回路６３を介して図２の第３の比較器５１の出力ライン２７に接続され、その出力端子は第１のスイッチ５５の制御端子に接続されている。第２のＡＮＤゲート６０の一方の入力端子はライン２８ａに接続され、その他方の入力端子はライン２７に接続され、その出力端子は第２のスイッチ５６の制御端子に接続されている。第３のＡＮＤゲート６１の一方の入力端子はＮＯＴ回路６４を介してライン２８ａに接続され、その他方の入力端子はライン２７に接続され、その出力端子第３のスイッチ５７の制御端子に接続されている。第４のＡＮＤゲート６２の一方の入力端子はＮＯＴ回路６６を介してライン２８ａに接続され、その他方の入力端子はＮＯＴ回路６５を介してライン２７に接続され、その出力端子は第４のスイッチ５８の制御端子に接続されている。

図７の参照電圧発生回路４５ａによっても図５（Ｃ）と同一の第１〜第４のレベルＶ1〜Ｖ4の参照電圧Ｖｒを発生することができ、実施例１と同一の効果を得ることができる。

本発明は上述の実施例に限定されるものではなく、例えば次の変形が可能なものである。
（１）図１のＤＣ−ＤＣ変換回路１は、周知のフォワ−ド型ＤＣ−ＤＣコンバ−タ回路、周知の対のスイッチを有するハ−フブリッジ型ＤＣ−ＤＣ変換回路、又は変形ハ−フブリッジ型ＤＣ−ＤＣ変換回路、又は４個のスイッチをブリッジに接続したブリッジ型インバ−タ回路とこの出力段に接続した整流平滑回路とから成る変換回路、又は２個のスイッチとトランスとの組み合せから成るプッシュプル型インバ−タと整流平滑回路との組み合せから成る変換回路とすることができる。要するに、ＤＣ−ＤＣ変換回路１は、１つ又は複数のスイッチをオン・オフ制御する形式のあらゆる回路に置き変えることができる。
（２）スイッチ７のオンオフ繰返し周波数即ちスイッチング周波数を一定としないで、負荷の大きさに応じて変えることができる。
（３）電流検出抵抗８の電圧から図３（Ｅ）、図４（Ｅ）の鋸波状の電流検出信号Ｖｉを得る代りに、図８に示すようにコンデンサＣとこの充電用抵抗Ｒと放電用スイッチＳＷとから成る鋸波発生回路７０を設け、直流電源端子＋Ｖの電圧によって抵抗Ｒを介してコンデンサＣを充電し、コンデンサＣから図９（Ｂ）に示す傾斜電圧Ｖｃをスイッチ７のオンに同期して得ることができる。この場合、図９（Ｂ）に示す傾斜電圧Ｖｃが電圧帰還信号Ｖｆに達した時に、ＲＳフリップフリップ３６が図９（Ｃ）に示す第１の比較器４０の出力Ｖ4０でリセットされ、ＲＳフリップフリップ３６の反転出力によってスイッチＳＷがオンになり、コンデンサＣが放電する。
（４）間欠指令発生回路１９の第２の比較器４４をヒステリシス特性付き比較器として、参照電圧発生回路４５を単一の基準電圧源とすることができる。この場合、第３の比較器５１の出力V51によって第２の比較器４４のヒステリシス幅を変える回路を設ける。
（５）スイッチ７をバイポ−ラトランジスタ、ＩＧＢＴ（絶縁ゲ−ト型バイポ−ラトランジスタ）等の別の半導体スイッチング素子にすることができる。
（６）発光ダイオ−ド３４とホトトランジスタ４１との光結合の部分を電気的結合回路とすることができる。
（７）電流検出抵抗８の代りにホ−ル素子等の磁電変換装置による電流検出手段を設けることができる。
（８）ＡＮＤゲ−ト３７をこれと等価な別の論理回路とすることができる。
（９）間欠指令発生回路１９を電流検出信号Ｖｉが所定値よりも低いか否かの検出に基づいて軽負荷状態か否かを検出する回路に変形することができる。
（１０）図２のANDゲート３７を図２で点線で示すようにRSフリップフロップ３６と駆動回路３８との間に移し、ここのRＳフリップフロップ３６の出力と第２の比較器４４との出力を入力させることができる。この場合、発振器３５の出力をRSフリップフロップ３６に直接に供給する、

本発に係わるDC−DC変換器は、直流電源装置に利用可能なものである。

図１は本発明の実施例１に従うＤＣ−ＤＣコンバ−タを示す回路である。図２は図１のスイッチ制御回路を詳しく示すブロック図である。図３は定格負荷時における図１及び図２の各部の状態を示す波形図である。図４は間欠動作直前における図１及び図２の各部の状態を示す波形図である。図５は３つのスイッチ制御モードにおける図２の各部の状態を示す波形図である。図６は実施形２のＤＣ−ＤＣコンバ−タを示す回路図である。図７は実施例３の間欠指令発生回路を示す回路図である。図８は変形例のスイッチ制御回路の一部を示す回路図である。図９は図７の各部の状態を示す波形図である。

符号の説明

１ＤＣ−ＤＣ変換回路
２スイッチ制御回路
６トランス
７スイッチ
９、１０第１及び第２の整流平滑回路
１８スイッチ制御パルス形成回路
１９間欠指令発生回路
２０制御電源電圧判定回路

Claims

対の直流入力端子と、トランスと、前記対の直流入力端子間に前記トランスを介して接続された少なくとも１つのスイッチと、前記スイッチの制御端子に接続されたスイッチ制御回路と、前記トランスと負荷との間に接続された第１の整流平滑回路と、前記トランスと前記スイッチ制御回路の電源端子との間に接続された第２の整流平滑回路とを有するDC−DC変換器であって、
前記スイッチ制御回路が、
前記第１の整流平滑回路の直流出力電圧を示す信号を検出して前記第１の整流平滑回路の出力電圧を一定に制御するための電圧帰還信号を形成する電圧帰還信号形成回路と、
前記第２の整流平滑回路から前記スイッチ制御回路に供給する制御電源電圧が所定値よりも低いか否かを判定し、前記制御電源電圧が前記所定値よりも低くない時に第１の信号を出力し、前記制御電源電圧が前記所定値よりも低い時に第２の信号を出力する制御電源電圧判定回路と、
前記電圧帰還信号形成回路の出力に応答して前記第１の整流平滑回路の出力電圧を一定に制御するためのパルスを形成して前記スイッチの制御端子に送るスイッチ制御パルス発生回路と、
参照電圧を発生する参照電圧発生回路と、
前記電圧帰還信号形成回路に接続された一方の入力端子と前記参照電圧発生回路に接続された他方の入力端子と前記スイッチのオン・オフ制御を間欠的に停止するための出力を前記スイッチ制御パルス発生回路に供給する出力端子とを有する間欠制御用比較器と
を有し、
前記参照電圧発生回路は、前記制御電源電圧判定回路に接続されており、且つ前記間欠制御用比較器をヒステリシス動作させるために下限参照電圧とこの下限参照電圧よりも高い上限参照電圧とを選択的に発生するものであり、且つ前記制御電源電圧判定回路から前記第１の信号が得られている時に前記下限参照電圧として第１のレベルの参照電圧を発生し、前記制御電源電圧判定回路から前記第２の信号が得られている時に前記下限参照電圧として第１のレベルよりも高い第２のレベルの参照電圧を発生し、前記制御電源電圧判定回路から前記第２の信号が得られている時に前記上限参照電圧として第２のレベルよりも高い第３のレベルの参照電圧を発生し、前記制御電源電圧判定回路から前記第１の信号が得られている時に前記上限参照電圧として第３のレベルよりも高い第４のレベルの参照電圧を発生する回路から成ることを特徴とするＤＣ−ＤＣ変換器。
前記参照電圧発生回路は、前記間欠制御用比較器の前記他方の入力端子と共通端子との間に接続された第１のスイッチと第１の抵抗と第１の参照電圧源との直列回路と、前記間欠制御用比較器の前記他方の入力端子と共通端子との間に接続された第２のスイッチと第２の抵抗と第２の参照電圧源との直列回路と、前記第１の抵抗と前記第１の参照電圧源との直列回路に対して並列に接続された第３のスイッチと第３の抵抗との直列回路と、前記第２の抵抗と前記第２の参照電圧源との直列回路に対して並列に接続された第４のスイッチと第４の抵抗との直列回路と、前記間欠制御用比較器の出力が前記スイッチのオン・オフ制御を示している時に前記第１のスイッチをオン制御する手段と、前記間欠制御用比較器の出力が前記スイッチのオン・オフ制御の停止を示している時に前記第２のスイッチをオン制御する手段と、前記制御電源電圧判定回路から前記第１の信号が得られている時に前記第３のスイッチをオン制御する手段と、前記制御電源電圧判定回路から前記第２の信号が得られている時に前記第４のスイッチをオン制御する手段とから成ることを特徴とする請求項１記載のＤＣ−ＤＣ変換器。
前記所定値は、前記第２の整流平滑回路の定格出力電圧よりも低く且つ前記スイッチ制御回路の動作を維持することができる許容最低電圧又はこれよりも高い値であることを特徴とする請求項１又は２記載のDC−DC変換器。
前記スイッチ制御パルス発生回路は、
前記スイッチのオン期間に同期して傾斜電圧を発生する傾斜電圧発生手段と、
前記電圧帰還信号形成回路の出力端子に接続された一方の入力端子と前記傾斜電圧発生手段の出力端子に接続された他方の入力端子とを有して前記傾斜電圧発生手段の出力と前記電圧帰還信号とを比較する帰還制御用比較器と、
所定の周期でパルスを発生する発振器と、
前記発振器の出力端子に接続された一方の入力端子と前記間欠制御用比較器の出力端子に接続された他方の入力端子とを有し、前記間欠制御用比較器の出力が前記スイッチをオン・オフするためのパルスの通過の禁止を示している時に前記発振器の出力パルスの通過を禁止する論理回路と、
前記論理回路の出力端子に接続された第１の入力端子と前記帰還制御用比較器の出力端子に接続された第２の入力端子とを有するＲＳフリップフロップと、
前記ＲＳフリップフロップの出力に基づいて前記スイッチを駆動する駆動手段と、
とから成ることを特徴とする請求項１又は２又は３記載のＤＣ−ＤＣ変換器。
前記スイッチ制御パルス発生回路は、
前記スイッチのオン期間に同期して傾斜電圧を発生する傾斜電圧発生手段と、
前記電圧帰還信号形成回路の出力端子に接続された一方の入力端子と前記傾斜電圧発生手段の出力端子に接続された他方の入力端子とを有して前記傾斜電圧発生手段の出力と前記電圧帰還信号とを比較する帰還制御用比較器と、
所定の周期でパルスを発生する発振器と、
前記発振器に接続された第１の入力端子と前記帰還制御用比較器に接続された第２の入力端子とを有するＲＳフリップフロップと、
前記ＲＳフリップフロップの出力端子に接続された一方の入力端子と前記間欠制御用比較器の出力端子に接続された他方の入力端子とを有し、前記間欠制御用比較器の出力が前記スイッチをオン・オフするためのパルスの通過の禁止を示している時に前記ＲＳフリップフロップの出力パルスの通過を禁止する論理回路と、
前記論理回路の出力に基づいて前記スイッチを駆動する駆動手段と、
とから成ることを特徴とする請求項１又は２又は３記載のＤＣ−ＤＣ変換器。