WO2005069469A1

WO2005069469A1 - Dc-dc変換器

Info

Publication number: WO2005069469A1
Application number: PCT/JP2004/019554
Authority: WO
Inventors: Yukinari Fukumoto
Original assignee: Sanken Electric Co., Ltd.
Priority date: 2004-01-14
Filing date: 2004-12-27
Publication date: 2005-07-28
Also published as: US20060239040A1; JP4203768B2; US7212417B2; JPWO2005069469A1; KR100694429B1; KR20060054449A

Abstract

　ＤＣ−ＤＣコンバ−タは、直流入力端子４、５間にトランス６を介して接続されたスイッチ７、トランス６に接続された第１及び第２の整流平滑回路９、１０、一定の出力電圧を得るための制御パルスを形成するためのスイッチ制御パルス発生回路１８、軽負荷時にスイッチ７のオン・オフを間欠的に停止するための指令を発生する間欠指令発生回路１９、及び制御電源電圧Ｖｃｃを監視するための制御電源電圧判定回路２０を有する。間欠指令発生回路１９は制御電源電圧Ｖｃｃが所定値まで低下した時に、間欠動作の周期を短くするように動作する。これにより、軽負荷時における制御電源電圧の異常低下によるスイッチ制御回路の停止が防止される。

Description

明細書

DC- DC変換器

技術分野

[0001] 本発明は軽負荷時に間欠モードでスィッチを制御する機能を有している DC— DC 変換器に関する。背景技術

[0002] 代表的な DC— DC変換器即ち DC— DCコンバータは、対の直流電源端子間にトランスの 1次卷線を介して接続されたスィッチと、このスィッチをオン .オフ制御する制御回路と、トランスの 2次卷線と負荷との間に接続された第 1の整流平滑回路と、トランスの 3次卷線と制御回路の電源端子との間に接続された第 2の整流平滑回路とから成る。

[0003] 上述のような DC— DCコンバータにおいて軽負荷時の効率向上を図るために、軽負荷時にスィッチを間欠的にオン'オフ制御する方式が知られている。この間欠的ォン 'オフ制御方式は、スィッチの制御パルスの供給を停止する期間 Toffを間欠的に配置し、結果としてスィッチに対する制御パルスの供給期間 Tonを間欠的に配置する技術である。このようにスィッチを間欠的に駆動すると、単位時間当りのスィッチのォン ·オフの回数即ちスイッチング回数が連続的なオン ·オフ制御のスイッチング回数に比べて大幅に少なくなり、単位時間当りのスイッチング損失が低減し、軽負荷時の D C DCコンバータの効率が向上する。

[0004] ところで、スィッチを間欠的に駆動すると、負荷に電力を供給するための第 1の整流平滑回路の平滑コンデンサの電圧がスィッチのオン ·オフ駆動期間に上昇し、スイツチのオン'オフ駆動の停止期間に徐々に低下する。同時に、トランスに接続された制御電源用の第 2の整流平滑回路力得られるスィッチ制御回路の電源電圧も低下する。ところで、負荷がきわめて軽くなつた場合、負荷が接続されている第 1の整流平滑回路の平滑コンデンサの電圧低下の速度が遅くなる。これに対し、スィッチ制御回路の消費電力は負荷の変化に応じてほとんど変化しないので、間欠モード期間中のスイッチの駆動停止期間に制御電源用の第 2の整流平滑回路の平滑コンデンサの電圧が大きく低下する。これにより、スィッチ制御回路の電源電圧が許容最低電圧よりも低くなると、スィッチ制御回路によるスィッチのオン'オフ制御が不能になり、且つスイッチ制御回路の動作が停止する。スィッチ制御回路の動作がー且停止すると、一般には数 100msの再起動時間を経過して再び動作状態となる。再起動時間中には平滑コンデンサに対する充電が行われないので、この電圧は更に低下し、負荷に所望の電力を供給することが不可能又は困難になる。

[0005] この種の問題を解決するためにスィッチ制御回路の電源のためのトランスの 3次卷線の卷数を増やし且つ平滑コンデンサを大きくすることが考えられる。しかし、制御電源を大きくすると、ここでの損失が大きくなり、 DC— DCコンバータの総合効率が低下する。別の方法として間欠的動作における停止期間 Toffを短く設定することが考えられる。しかし、停止期間 Toffを短くすると、単位時間当りのスイッチング回数の低減効率が少なくなり、効率向上を十分に図れない。

[0006] 上記問題を解決するための別の方法として、間欠モード期間中に制御電源の電圧が大きく低下した時に間欠動作期間中における停止期間 T を無効にする技術が特開 off

2003-33018号公報（以下、特許文献 1と言う。 )に開示されている。しかし、この方法では、間欠モードであるにも拘らず連続モード動作に移行するので、スイッチング損失が連続モードと同様に生じる。

特許文献 1：特開 2003— 33018号公報

発明の開示

発明が解決しょうとする課題

[0007] 本発明の課題は、負荷が軽くなつた時における安定した動作の継続と電力損失の低減との両方を容易に達成することができな、ことである。

課題を解決するための手段

[0008] 上記課題を解決するための本発明は、対の直流入力端子と、トランスと、前記対の直流入力端子間に前記トランスを介して接続された少なくとも 1つのスィッチと、前記スィッチの制御端子に接続されたスィッチ制御回路と、前記トランスと負荷との間に接続された第 1の整流平滑回路と、前記トランスと前記スィッチ制御回路の電源端子との間に接続された第 2の整流平滑回路とを有する DC— DC変であって、前記スィッチ制御回路が、

前記第 1の整流平滑回路の直流出力電圧を示す信号を検出して前記第 1の整流平滑回路の出力電圧を一定に制御するための電圧帰還信号を形成する電圧帰還信号形成回路と、

前記第 2の整流平滑回路から前記スィッチ制御回路に供給する制御電源電圧が所定値よりも低いか否かを判定し、前記制御電源電圧が前記所定値よりも低くない時に第 1の信号を出力し、前記制御電源電圧が前記所定値よりも低い時に第 2の信号を出力する制御電源電圧判定回路と、

前記電圧帰還信号形成回路の出力に応答して前記第 1の整流平滑回路の出力電圧を一定に制御するためのパルスを形成して前記スィッチの制御端子に送るスイツチ制御パルス発生回路と、

参照電圧を発生する参照電圧発生回路と、

前記電圧帰還信号形成回路に接続された一方の入力端子と前記参照電圧発生回路に接続された他方の入力端子と前記スィッチのオン'オフ制御を間欠的に停止するための出力を前記スィッチ制御パルス発生回路に供給する出力端子とを有する間欠制御用比較器とを有し、

前記参照電圧発生回路は、前記制御電源電圧判定回路に接続されており、且つ前記間欠制御用比較器をヒステリシス動作させるために下限参照電圧とこの下限参照電圧よりも高い上限参照電圧とを選択的に発生するものであり、且つ前記制御電源電圧判定回路から前記第 2の信号が得られた時に、前記下限参照電圧と前記上限参照電圧との間の電圧差を前記制御電源電圧判定回路から前記第 1の信号が得られている時の前記下限参照電圧と前記上限参照電圧との間の電圧差よりも小さくする手段を有していることを特徴とする DC— DC変^^に係わるものである。

なお、請求項 2に示すように、前記参照電圧発生回路は、前記制御電源電圧判定回路力前記第 1の信号が得られている時の前記下限参照電圧として第 1のレベルの参照電圧を発生し、前記制御電源電圧判定回路から前記第 2の信号が得られている時の前記下限参照電圧として第 1のレベルよりも高い第 2のレベルの参照電圧を発生し、前記制御電源電圧判定回路から前記第 2の信号が得られている時の前記上限参照電圧として第 2のレベルよりも高、第 3のレベルの参照電圧を発生し、前記制御電源電圧判定回路から前記第 1の信号が得られている時の前記上限参照電圧として第 3のレベルよりも高い第 4のレベルの参照電圧を発生する回路であることが望ましい。

[0010] 請求項 3に示すように、前記参照電圧発生回路は、前記間欠制御用比較器の前記他方の入力端子と共通端子との間に接続された第 1のスィッチと第 1の抵抗と第 1の参照電圧源との直列回路と、前記間欠制御用比較器の前記他方の入力端子と共通端子との間に接続された第 2のスィッチと第 2の抵抗と第 2の参照電圧源との直列回路と、前記第 1の抵抗と前記第 1の参照電圧源との直列回路に対して並列に接続された第 3のスィッチと第 3の抵抗との直列回路と、前記第 2の抵抗と前記第 2の参照電圧源との直列回路に対して並列に接続された第 4のスィッチと第 4の抵抗との直列回路と、前記間欠制御用比較器の出力が前記スィッチのオン'オフ制御を示している時に前記第 1のスィッチをオン制御する手段と、前記間欠制御用比較器の出力が前記スィッチのオン'オフ制御の停止を示している時に前記第 2のスィッチをオン制御する手段と、前記制御電源電圧判定回路から前記第 1の信号が得られている時に前記第 3のスィッチをオン制御する手段と、前記制御電源電圧判定回路から前記第 2の信号が得られている時に前記第 4のスィッチをオン制御する手段とから成ることが望ましい。

[0011] 請求項 4に示すように、前記所定値は、前記第 2の整流平滑回路の定格出力電圧よりも低く且つ前記スィッチ制御回路の動作を維持することができる許容最低電圧又はこれよりも高、値であることが望まし、。

[0012] 請求項 5に示すように、前記スィッチ制御パルス発生回路は、

前記スィッチのオン期間に同期して傾斜電圧を発生する傾斜電圧発生手段と、前記電圧帰還信号形成回路の出力端子に接続された一方の入力端子と前記傾斜電圧発生手段の出力端子に接続された他方の入力端子とを有して前記傾斜電圧発生手段の出力と前記電圧帰還信号とを比較する帰還制御用比較器と、

所定の周期でパルスを発生する発振器と、

前記発振器の出力端子に接続された一方の入力端子と前記間欠制御用比較器の出力端子に接続された他方の入力端子とを有し、前記間欠制御用比較器の出力が前記スィッチをオン'オフするためのパルスの通過の禁止を示している時に前記発振器の出力パルスの通過を禁止する論理回路と、

前記論理回路の出力端子に接続された第 1の入力端子と前記帰還制御用比較器の出力端子に接続された第 2の入力端子とを有する RSフリップフロップと、

前記 RSフリップフロップの出力に基づいて前記スィッチを駆動する駆動手段とから成ることが望ましい。

[0013] 請求項 6に示すよう、前記スィッチ制御パルス発生回路を、

所定の周期でパルスを発生する発振器と、

前記発振器に接続された第 1の入力端子と前記帰還制御用比較器に接続された第 2の入力端子とを有する RSフリップフロップと、

前記 RSフリップフロップの出力端子に接続された一方の入力端子と前記間欠制御用比較器の出力端子に接続された他方の入力端子とを有し、前記間欠制御用比較器の出力が前記スィッチをオン ·オフするためのパルスの通過の禁止を示して!/、る時に前記 RSフリップフロップの出力パルスの通過を禁止する論理回路と、

前記論理回路の出力に基づいて前記スィッチを駆動する駆動手段と

で構成することができる。

発明の効果

[0014] 本発明においては、前記間欠制御用比較器をヒステリシス動作させるために下限参照電圧とこの下限参照電圧よりも高い上限参照電圧とが選択的に発生する。また、前記制御電源電圧判定回路から前記第 2の信号が得られた時に、前記下限参照電圧と前記上限参照電圧との間の電圧差が前記制御電源電圧判定回路から前記第 1 の信号が得られている時の前記下限参照電圧と前記上限参照電圧との間の電圧差よりも小さくなる。従って、制御電源用の第 2の整流平滑回路の出力電圧が所定値以下になつた時に間欠動作の周期が短くなる。これにより、制御電源の電圧が正常値又はこの近くに戻り、前記スィッチ制御回路の動作を維持することができる。また、前記制御電源電圧判定回路力前記第 1の信号が得られている時にも間欠動作となるので、前記制御電源電圧判定回路から前記第 1の信号が得られて、る時に連続動作させる従来の方法に比べて、単位時間当りのスイッチング回数を低下させ、 DC— DC変翻の効率を高めることができる。

図面の簡単な説明

[0015] [図 1]図 1は本発明の実施例 1に従う DC— DCコンノータを示す回路である。

[図 2]図 2は図 1のスィッチ制御回路を詳しく示すブロック図である。

[図 3]図 3は定格負荷時における図 1及び図 2の各部の状態を示す波形図である。

[図 4]図 4は間欠動作直前における図 1及び図 2の各部の状態を示す波形図である。

[図 5]図 5は 3つのスィッチ制御モードにおける図 2の各部の状態を示す波形図である

[図 6]図 6は実施形 2の DC— DCコンバータを示す回路図である。

[図 7]図 7は実施例 3の間欠指令発生回路を示す回路図である。

[図 8]図 8は変形例のスィッチ制御回路の一部を示す回路図である。

[図 9]図 9は図 7の各部の状態を示す波形図である。

符号の説明

[0016] 1 DC— DC変換回路

2 スィッチ制御回路

6 トランス

7 スィッチ

9、 10 第 1及び第 2の整流平滑回路

18 スィッチ制御パルス形成回路

19 間欠指令発生回路

20 制御電源電圧判定回路

発明を実施するための最良の形態

[0017] 次に、図 1一図 9を参照して本発明の実施形態を説明する。実施例 1

[0018] 図 1に示す実施例 1に従うフライバック型 DC-DC変翻は、大別して DC-DC変換回路 1とスィッチ制御回路 2とから成る。

[0019] DC— DC変換回路 1は、直流電源 3に接続された対の直流電源端子 4、 5と、トランス 6と、スィッチ 7と、電流検出抵抗 8と、第 1及び第 2の整流平滑回路 9、 10と、対の直流出力端子 11、 12と、起動抵抗 13とを有する。

[0020] 直流電源 3は、整流平滑回路又は蓄電池から成り、対の直流電源端子 4、 5に所定の直流電圧を供給する。トランス 6はコア 14に巻き回され且つ相互に電磁結合された 1次、 2次及び 3次卷線 Nl、 N2、 N3を有する。スィッチ 7は電界効果トランジスタ等の制御可能な半導体スィッチであって、 1次卷線 N1を介して直流入力手段としての対の直流電源端子 4、 5間に接続されている。傾斜電圧発生手段及び電流検出器としての電流検出抵抗 8はスィッチ 7とグランド側直流電源端子 5との間に接続されている。この電流検出抵抗 8の両端子間に 1次卷線 N1及びスィッチ 7を流れる電流に比例した電圧力成る鋸波状の電流検出信号 Viが得られる。第 1の整流平滑回路 9はトランス 6の 2次卷線 N2に接続されている。この第 1の整流平滑回路 9は第 1のダイォード D1と第 1の平滑コンデンサ C1と力も成る。第 1の平滑コンデンサ C1は第 1のダィオード D1を介して 2次卷線 N2に並列に接続されていると共に対の直流出力端子 11、 12に接続されている。対の直流出力端子 11、 12間には通常負荷状態と軽負荷状態とをとることができる負荷 15が接続されている。

[0021] 第 2の整流平滑回路 10は、第 2のダイオード D2と第 2の平滑コンデンサ C2とから成る。第 2の平滑コンデンサ C2は第 2のダイオード D2を介してトランス 6の 3次卷線 N3に並列に接続されている。第 2の平滑コンデンサ C2の一端は起動抵抗 13を介して一方の直流電源端子 4に接続されていると共にスィッチ制御回路 2の正側電源端子 16aに接続されている。第 2の平滑コンデンサ C2の他端及びスィッチ制御回路 2のグランド端子 16bはグランド側直流入力端子 5に接続されている。

[0022] スィッチ制御回路 2は、負荷 15が所定値よりも大きい時にスィッチ 7を連続的にオン •オフ制御する第 1の機能と、負荷 15が前記所定値よりも小さい時にスィッチ 7のオン •オフ制御を間欠的に停止する第 2の機能と、第 2の整流平滑回路 10の出力電圧が所定電圧値よりも低いか否かを判定し、第 2の整流平滑回路 10の出力電圧が所定電圧値よりも低いことを示す判定結果に応答して、前記第 2の機能に従うスィッチ 7のオン'オフ制御の間欠的停止の周期を変更する第 3の機能とを有し、大別して出力電圧検出回路 17と、スィッチ制御パルス発生回路 18と、間欠指令発生回路 19と、制御電源電圧判定回路 20とから成る。

[0023] 出力電圧検出回路 17はライン 21、 22によって対の直流出力端子 11、 12に接続されている。この詳細は追って説明する。

スィッチ制御パルス発生回路 18は出力電圧検出回路 17に光結合され且つ電流検出抵抗 8にライン 23によって接続され且つライン 24によってスィッチ 7の制御端子に接続され、スィッチ 7をオン'オフ制御するためのスィッチ制御ノルスを形成する。なお、電流検出抵抗 8が図 1において、スィッチ制御パルス発生回路 18の外側に示されて、るが、電流検出抵抗 8をスィッチ制御パルス発生回路 18の一部と考えることもできる。スィッチ制御パルス発生回路 18の詳細は後述する。

間欠指令発生回路 19はライン 25、 28によってスィッチ制御パルス発生回路 18に接続され、スィッチ制御パルス発生回路 18の中に含まれてヽる直流出力電圧の大きさの情報を含む電圧帰還信号 Vfに基づいて負荷 15が軽負荷力否かを判定し、軽負荷の時にスィッチ制御パルスを間欠的に発生させるための間欠指令を形成し、これをライン 28によってスィッチ制御パルス発生回路 18に送る。

制御電源電圧判定回路 20はライン 26によって制御電源端子 16aに接続され且つライン 27によって間欠指令発生回路 19に接続され、制御電源端子 16aの電圧 Vcc が所定値よりも低くない時即ち所定値よりも高い時に第 1の信号を出力し、所定値よりも低い時に第 2の信号を出力するものである。この詳細は後述する。

[0024] 次に、スィッチ制御回路 2の詳細を図 2の回路図、及び図 4一図 5の波形図を参照して説明する。

なお、図 3は定格負荷即ち通常負荷時の図 1及び図 2の各部の状態を示し、図 4は間欠動作を開始する直前の図 1及び図 2の各部の状態を示し、図 5は正常負荷時、間欠動作時,及び間欠動作周期変更時における図 1及び図 2の各部の状態を示す。

[0025] 出力電圧検出回路 17は、対の出力電圧検出ライン 21、 22間に接続された第 1及び第 2の分圧用抵抗 29、 30の直列回路と、第 1及び第 2の分圧用抵抗 29、 30の相互接続点に接続されたベースを有する npn型のトランジスタ 31と、このトランジスタ 31 のェミッタとライン 22との間に接続された例えばツエナーダイオード等力も成る基準電圧源 32と、ライン 21とトランジスタ 31のコレクタとの間に電流制限抵抗 33を介して接続された発光素子としての発光ダイオード 34とから成る。トランジスタ 31は誤差増幅器として機能し、対のライン 21、 22間の直流出力電圧を分圧して得た検出値と基準電圧源 32の基準電圧との差に対応する値を有する電流を発光ダイオード 34に流す。従って、発光ダイオード 34は対のライン 21、 22間の直流出力電圧に比例した強さの光出力信号を発生する。

[0026] スィッチ制御パルス発生回路 18は、発振器 35と RSフリップフロップ 36と ANDゲート 37と駆動回路 38と電圧帰還信号形成回路 39と第 1の比較器 40とから成る。なお、既に説明したように、電流検出抵抗 8をスィッチ制御ノルス発生回路 18に含めることができる。

発振器 35は図 3 (B)及び図 4 (B)に示すように例えば 20— 100kHzの高ヽ周波数のクロックパルスを発生し、これを ANDゲート 37を介して RSフリップフロップ 36のセット入力端子 Sに供給する。

[0027] RSフリップフロップ 36の第 1の入力端子としてのセット入力端子 Sは ANDゲート 37 を介して発振器 35に接続され、第 2の入力端子としてのリセット入力端子 Rは帰還制御用比較器としての第 1の比較器 40に接続されている。従って、 RSフリップフロップ 36は図 3 (B)に示す発振器 35から供給されたクロックパルスに応答してセット状態になり、第 1の比較器 40から供給されたリセット信号に応答してリセット状態となり、図 3 ( C)及び図 4 (C)に示す方形波パルスを出力する。なお、図 5 (A)では発振器 35の出力パルスが線で概略的に示されてヽる。

[0028] 制御パルスを選択的に禁止するための論理回路としての ANDゲート 37は発振器 35に接続された第 1の入力端子と間欠指令ライン 28に接続された第 2の入力端子とを有し、ライン 28の信号状態によって発振器 35の出力パルス列の伝送を制御して図 5 (B)の tlよりも前の区間に示す連続的パルス列、又は図 5 (B)の tl一 t6区間に示す間欠的パルス列、図 5 (B)の t6— 7区間に示す短い間欠周期のパルス列力成る出力 V37を送出する。 ANDゲート 37の出力端子は RSフリップフロップ 36のセット入力端子 Sに接続され、 RSフリップフロップ 36の出力端子 Qは周知の駆動回路 38とライン 24とを介して図 1のスィッチ 7の制御端子に接続される。スィッチ 7に対する制御パルスの供給は制御端子即ちゲートとソースとの間に供給される。なお、図示を簡略化するために駆動回路 38とスィッチ 7のソースとの接続は省略されている。

[0029] 電圧帰還信号形成回路 39は、ホトトランジスタ 41と抵抗 42と電源 43とカゝら成る。ホトトランジスタ 41は出力電圧検出回路 17の発光ダイオード 34に光結合されている。ホトトランジスタ 41のコレクタは抵抗 42を介してバイアス電源 43の一端に接続され、ホトトランジスタ 41のェミッタはバイアス電源 43の他端に接続されている。ホトトランジスタ 41の両端子間には直流出力端子 11、 12間の電圧に対して反比例的関係を有する電圧帰還信号 V1¾S得られる。なお、出力電圧検出回路 17を電圧帰還信号形成回路 39に含めることができる。

[0030] 第 1の比較器 40の負入力端子は抵抗 42とホトトランジスタ 41との接続点 P1に接続され、その正入力端子はライン 23によって図 1の傾斜電圧発生手段としての電流検出抵抗 8とスィッチ 7との接続点に接続されている。従って、図 3 (E)に示すように、第 1の比較器 40はライン 23に得られるスィッチ 7のオンに同期した傾斜電圧カゝら成る電流検出信号 Viと接続点 PIの電圧帰還信号 Vfとを比較し、電流検出信号 Viが電圧帰還信号 Vfと同一又はこれよりも高くなつた時に高レベル出力を発生し、これが RS フリップフロップ 36のリセット信号となる。従って、 RSフリップフロップ 36は、図 3 (C) 及び図 4 (C)に示すように tl時点でセットされた後に t2時点でリセットされる。発振器 35は周期 Tsを有してクロックパルスを繰返して発生するので、 t3時点で再び RSフリップフロップ 36はセットされ、 tl一 t3期間と同様な動作の繰返しが生じる。

[0031] 直流出力電圧は負荷 15が軽くなるに従って高くなる。このため、負荷 15が定格負荷即ち通常負荷状態力これよりも軽い軽負荷状態に近づくに従って接続点 P1の電圧帰還信号 V1¾S低くなる。図 4 (E)に示すように電圧帰還信号 Vfが図 3 (E)に比べて低くなると、 1次卷線 N1のインダクタンスのために鋸波状又は三角波状に変化する電流検出信号 Viが図 3 (E)に比べて短い時間で電圧帰還信号 Vfに達する。従つて、負荷 15が軽くなるに従って RSフリップフロップ 36の出力パルスの幅が狭くなり、スィッチ 7をオン ·オフ制御する図 3 (D)及び図 4 (D)の制御パルスの幅及びデューティ比が小さくなる。これにより、直流出力電圧が上昇した時にはこれを下げる動作が生じ、直流出力電圧が安定化する。

間欠指令発生回路 19は、間欠制御用比較器としての第 2の比較器 44と参照電圧発生回路 45とから成る。第 2の比較器 44の正入力端子はライン 25によって接続点 P 1に接続され、負入力端子は参照電圧発生回路 45に接続されてヽる。

参照電圧発生回路 45は第 2の比較器 44をヒステリシス動作させるための参照電圧 Vrを発生するものであって、第 1及び第 2の参照電圧源 46、 47と、第 1及び第 2の N OT回路 48、 49と、第 1、第 2、第 3及び第 4のスィッチ Sl、 S2、 S3、 S4と、第 1、第 2、第 3及び第 4の抵抗 Rl、 R2、 R3、 R4とから成る。即ち、前記参照電圧発生回路 45は、第 2の比較器 44の負入力端子と共通端子即ちグランド端子 16bとの間に接続された第 1のスィッチ S1と第 1の抵抗 R1と第 1の参照電圧源 46との直列回路と、第 2の比較器 44の負入力端子とグランド端子 16bとの間に接続された第 2のスィッチ S2と第 2 の抵抗 R2と第 2の参照電圧源 47との直列回路と、第 1の抵抗 R1と第 1の参照電圧源 46との直列回路に対して並列に接続された第 3のスィッチ S3と第 3の抵抗 R3との直列回路と、第 2の抵抗 R2と第 2の参照電圧源 47との直列回路に対して並列に接続された第 4のスィッチ S4と第 4の抵抗 R4との直列回路と、第 2の比較器 44の出力がスィッチ 7のオン ·オフ制御を示して、る時に第 1のスィッチ S 1をオン制御するために第 2の比較器 44の出力端子を第 1のスィッチ S1の制御端子に接続する手段と、第 2の比較器 44の出力がスィッチ 7のオン ·オフ制御の停止を示している時に第 2のスィツチ S2をオン制御するために第 2の比較器 44の出力端子を第 1の NOT回路 48を介して第 2のスィッチ S2の制御端子に接続する手段と、制御電源電圧判定回路 20 力第 1の信号 (低レベル信号）が得られている時に第 3のスィッチ S3をオン制御するために制御電源電圧判定回路 20の出力ライン 27を第 2の NOT回路 49を介して第 3のスィッチ S3の制御端子に接続する手段と、制御電源電圧判定回路 20から第 2 の信号 (高レベル信号）が得られて、る時に第 4のスィッチ S4をオン制御するために制御電源電圧判定回路 20の出力ライン 27を第 4のスィッチ S4の制御端子に接続する手段とから成り、図 5 (C)に示す第 1、第 2、第 3及び第 4のレベルの参照電圧 VI、 V2、 V3、 V4を選択的に送出する。なお、第 1の参照電圧源 46は図 5 (C)に示す第 2 のレベル V2の参照電圧を発生する。第 2の参照電圧源 47は第 4のレベル V4の参照電圧を発生する。

[0033] 本発明に従って設けられた図 2の制御電源電圧判定回路 20は、周知のヒステリシス特性を有する制御電源電圧判定用比較器としての第 3の比較器 51と基準電圧源 5 2と力ら成る。第 3の比較器 51の負入力端子は制御電源端子 16aを介して図 1の第 2 の平滑コンデンサ C2に接続され、正入力端子は基準電圧源 52に接続されている。第 3の比較器 51の出力端子は出力ライン 27に接続されている。基準電圧源 52の基準電圧 V52はスィッチ制御回路 2の電源電圧 Vccの許容最低値又はこの許容最低値と正常値との間の値に設定されている。換言すれば、スィッチ制御回路 2の動作を維持することができな、電圧 (停止電圧)の最大値よりも高、値に設定されて、る。図 5 (D)の t6よりも前の区間に示すように制御電源電圧 Vccがヒステリシス動作の LTP( 下側トリップポイント)としての基準電圧 V52よりも高い時には図 5 (F)に示すように第 3 の比較器 51の出力 V51は低レベルに保たれている。このため、間欠指令発生回路 19の第 3のスィッチ S3がオン制御され、第 4のスィッチ S4がオフ制御される。これに対し、図 5 (E)の t6時点で、制御電源電圧 Vccが基準電圧 V52まで低下すると、第 3の比較器 51の出力 V51が高レベルになり、この高レベルが第 3の比較器 51のヒステリシス特性に従って制御電源電圧 Vccが UTP (上側トリップポイント）に達する t7まで維持される。この結果、 t6— 7期間では、間欠指令発生回路 19の第 3のスィッチ S3がォフ制御され、第 4のスィッチ S4がオン制御される。

なお、第 3の比較器 51はヒステリシス特性を有することが望ましいが、ヒステリシス特性を有していなくとも本発明に従う効果を得ることができる。即ち、制御電源電圧 Vcc が基準電圧 V52をアンダーシュ—トしてヽる間は第 3の比較器 51は高レベル出力を発生し続けるので、このアンダーシュート期間に間欠指令を阻止して図 5の t6— 7期間と同様な動作状態を得ることができる。

[0034] 次に、スィッチ 7の間欠制御動作を説明する。本発明に従ってスィッチ 7の間欠制御を実行する時に、参照電圧発生回路 45の参照電圧 Vrが、 4段階に切り換えられ、第 1、第 2、第 3及び第 4のレベル VI、 V2、 V3、 V4を選択的にとる。参照電圧 Vrの第 1、第 2、第 3及び第 4のレベル VI、 V2、 V3、 V4の発生条件は次の通りである。第 1のレベル VIの参照電圧 Vrは、図 5の t2— 3、 t4一 t5期間に示すように、図 5 (D )に示す第 2の比較器 44の出力 V44が高レベルであり且つ図 5 (F)に示す第 3の比較器 51の出力 V51が低レベル即ち第 1の信号の時に発生する。換言すれば、第 1のレベル VIの参照電圧 Vrの発生期間は、制御電源電圧 Vccが所定基準電圧 V52よりも高、値に保たれて、る状態にぉ、て、電圧帰還信号 Vfが第 1のレベル VI側から第 4のレベル V4に向かって徐々に増大して第 4のレベル V4に達した時点（例えば t2 )力電圧帰還信号 Vfが第 4のレベル V4側力第 1のレベル VIに向かって徐々に減小して第 1のレベル VIに達する時点（例えば t3)までの期間である。

第 4のレベル V4の参照電圧 Vrは、第 2及び第 3の比較器 44、 51の出力 V44、 V51 の両方が低レベルの時に発生する。換言すれば、制御電源電圧 Vccが所定基準電圧 V52よりも高く保たれている状態において、電圧帰還信号 Vfが第 1のレベル VIに達した時点（例えば t3)力ゝら第 4のレベル V4に達する時点（例えば t4)までの期間に第 4のレベル V4の参照電圧 Vrが発生する。

第 2のレベル V2の参照電圧 Vrは、図 5 (D)の a— b、 c一 d、 e— 7期間に示すように、第 2の比較器 44の出力 44の V44が高レベルであり且つ第 3の比較器 51の出力 V 51が高レベル (第 2の信号)の期間に発生する。換言すれば、制御電源電圧 Vccが所定基準電圧 V52まで低下した時点 t6力所定レベル (UTP)に戻る時点 t7までの期間内において、電圧帰還信号 Vfが第 3のレベル V3から第 2のレベル V2まで低下する期間（例えば a— b)に第 2のレベル V2の参照電圧 Vrが発生する。

第 3のレベル V3の参照電圧 Vrは、第 3の比較器 51の出力 V51が高レベルであり且つ第 2の比較器 44の出力 V44が低レベルの期間に発生する。換言すれば、第 3の比較器 51の出力 V51が高レベルの第 2の信号となる期間 t6— 7にお、て、電圧帰還信号 Vfが第 2のレベル V2から第 3のレベル V3まで上昇する期間（例えば b— c)において第 3のレベル V3の参照電圧 Vrが発生する。

次に、参照電圧 Vrの変化とスィッチ 7のオン'オフ制御との関係を説明する。図 5 (C )の tlよりも前に示すように、負荷 15が定格負荷の時には接続点 P1の電圧帰還信号 Vfが常に第 4のレベル V4の参照電圧 Vrよりも高く保たれている。従って、定格負荷状態では図 5 (D)の tlよりも前の区間に示すように第 2の比較器 44の出力が常に高レベルであり、第 1のスィッチ S1がオン状態に保たれている。また、この時には第 3の比較器 51の出力 V51が低レベル (第 1の信号)状態にあるので、第 3のスィッチ S3がオン状態となる。この結果、参照電圧 Vrは第 1のレベル VIに保たれ且つ第 2の比較器 44の出力 V44が連続的に高レベルに保たれる。これにより、図 5 (A)に概略的に示す発振器 35の出力パルスが ANDゲート 37で制限されずに RSフリップフロップ 36 に送られ、 RSフリップフロップ 36から図 5 (B)に示す ANDのゲート 37の出力 V37に対応したノルス列が発生し、これに対応したオン'オフ制御信号がスィッチ 7に供給される。

負荷 15が軽負荷状態になると、接続点 P1の電圧帰還信号 Vfが図 5の tl一 t6区間に示すように tはりも前の区間よりも低くなる。これにより、電圧帰還信号 Vfが第 1のレベル VIに達し、第 2の比較器 44の出力 V44が低レベルに転換し、第 2のスィッチ S2 がオンになる。この結果、第 4のレベル V4の参照電圧が発生し、第 2の比較器 44の出力 V44は低レベルを維持する。これにより、発振器 35の出力パルスが ANDゲート 37 で阻止され、スィッチ 7のオン'オフ制御が停止する。このために、制御電源電圧 Vcc が徐々に低下し、逆に電圧帰還信号 VI ^徐々に高くなり、 t2時点で第 4のレベル V4 に達し、第 2の比較器 44の出力 V44が高レベルに転換し、第 1のスィッチ S1がオンになり、参照電圧 Vrが第 1のレベル VIに保たれる。このため、ヒステリシス作用によって図 5(C)の t2— 3期間に示すように第 2の比較器 44の出力 V44が高レベルに保たれる。図 5 (A)の発振器 35の出力が ANDゲ―ト 37を通過し、 ANDゲート 37力図 5 (B)に示すようにパルスから出力される。従って、図 1のスィッチ 7がオン'オフ動作し、第 1及び第 2の平滑コンデンサ Cl、 C2が充電され、この電圧が徐々に高くなる。この結果、 t 2— 3期間には電圧帰還信号 Vfが徐々に低くなる。 t3時点で電圧帰還信号 Vfが第 1のレベル VIに達すると、第 2の比較器 44の出力 V44が高レベルから低レベルに転換し、発振器 35の出力パルスが ANDゲート 37を通過することが禁止され、スィッチ 7 のオン'オフ動作が停止する。 t3時点で第 2の比較器 44の出力 V44が低レベルになると、第 1のスィッチ S1がオフになり、代って第 2のスィッチ S2がオンになる。この結果、第 2の比較器 44は電圧帰還信号 Vfと第 4のレベル V4の参照電圧とを比較する。これにより、第 2の比較器 44のヒステリシス動作が生じ、第 2の比較器 44の出力 V44は t 4時点まで低レベルに保たれる。スィッチ 7のオン'オフが停止していると、第 1及び第 2の平滑コンデンサ Cl、 C2の電圧が徐々に低下し、電圧帰還信号 Vfが徐々に高くなり、 t4時点で第 4のレベル V4の参照電圧に達する。この結果、第 2の比較器 44の出力 V44が高レベルに転換する。同時に第 2のスィッチ S2がオフ、第 1のスィッチ S1 がオンになり、第 2の比較器 44の出力 V44が高レベルに保たれ、 t2— 3期間と同様な動作が t4一 t5期間に生じる。

[0037] 制御電源電圧 Vccが所定基準電圧 V52まで低下した時点 t6力所定の UPT (上側トリップポイント)に戻る時点 t7までの期間には、スィッチ 7の間欠動作の周期が短くなる。即ち、図 5 (B)に示すように制御電源電圧 Vccが比較的高い期間 tl〜t6においては、間欠動作の周期は比較的長い第 1の周期 T1である。これに対し、制御電源電圧 Vcc が比較的低い期間 t6— 7では、第 1の周期 T1よりも短い第 2の周期 T2でスィッチ 7が間欠動作する。図 5の t6— 7期間における間欠動作の周期の短縮は参照電圧 Vrを第 2及び第 3のレベルに切換えることによって達成されている。即ち、 t6— 7期間の第 2の比較器 44のヒステリシス動作の上限参照電圧値は第 3のレベル V3であり、下限参照電圧値は第 2のレベル V2である。第 2及び第 3のレベル V2、 V3は第 1及び第 4のレベル VI、 V4の間に設定されているので、第 2及び第 3のレベル V2、 V3の相互間の差 V3— V2は、第 1及び第 4のレベル VI、 V4の相互間の差 V4— VIよりも小さい。これにより、 tl一 t6期間の間欠動作の周期 T1よりも t6— 7期間の間欠動作の周期 T2 が短くなる。

[0038] 図 5の時点 t6において、第 3の比較器 51の出力が高レベル (第 2の信号）に転換し、第 2の比較器 44の出力 V44が低レベルに保たれていると、図 2の第 2及び第 4のスイッチ S2、 S4がオンになり、第 3のレベル V3の参照電圧 Vrが第 2の比較器 44に供給される。第 3のレベル V3の参照電圧 Vrが供給されてヽる状態で電圧帰還信号 V1¾徐々に上昇して時点 aで第 3のレベル V3に達すると、第 2の比較器 44の出力 V44が高レベルに転換し、第 1のスィッチ S1がオンになり、第 2のレベル V2の参照電圧 Vrが発生し、第 2の比較器 44の出力 V44の高レベルが時点 bまで保持される。第 2の比較器 44の出力 V44が高レベルの期間には、発振器 35の出力が ANDゲート 37を通過し、スィッチ 7がオン'オフ制御される。電圧帰還信号 V1¾S時点 _aから徐々に低下して時点 bで第 2のレベル V2に達すると、第 2の比較器 44の出力 V44が低レベルに転換する。これにより、第 2のスィッチ S2がオン状態になり、且つ第 4のスィッチ S4が既にオン状態であるので、第 3のレベル V3の参照電圧 Vrが発生し、第 2の比較器 44の出力 V44 の低レベルが時点 cまで保持される。時点 bから時点 cまでは第 2の比較器 44の出力 V44が低レベルであるので、発振器 35の出力パルスが ANDゲート 37で阻止され、スイッチ 7のオン ·オフ動作が中断する。 t6— 7期間中にお、ては時点 a乃至時点じの期間と同様な動作が繰返され、制御電源電 Vccは徐々に上昇する。

t7時点で制御電源電圧 Vccが UTPまで戻ると、第 3の比較器 51の出力 V51が低レベルになり、 tl一 t6期間と同様な動作が生じる。

[0039] 従来技術では、 t6— 7に相当する期間の全部においてスィッチ 7が連続的にオンオフ動作している。従って、従来の技術では t6— 7期間でのスィッチ 7の単位時間当たりのスイッチング回数が多くなり、必然的にスイッチング損失も大きくなつた。これに対し、本発明に従う方式では、 t6— 7期間においてもスィッチ 7が間欠動作するので、単位時間当たりのスイッチング回数が従来よりも低減し、スイッチング損失も低減する。

また、軽負荷時の効率改善のために単位時間当りのスイッチング回数を低下させても、制御電源電圧 Vccが異常に低下しないので、スィッチ制御回路 2の動作停止が発生せず、 DC- DCコンバータの安定的駆動が可能になる。

また、直流入力電圧の変動等によって制御電源電圧 Vccの低下がある程度生じてもスィッチ制御回路 2の動作停止が生じない。従って、効率向上と動作の安定性との両方を満足した DC- DCコンノータを得ることができる。

実施例 2

[0040] 図 6に示す実施形例 2の DC— DCコンパ—タは、図 1の DC— DCコンパ—タのトランス 6の 2次卷線 N2を省き、整流平滑回路 9をスィッチ 7に対して並列に接続した変形 D C DC変換回路 laを設け、この他は図 1と同一に構成したものである。図 6の DC— D Cコンバータにおいて、スィッチ 7のオン期間において整流ダイオード D1が逆バイアス状態となってインダクタンスを有する 1次卷線 N1に対するエネルギの蓄積動作が生じ、スィッチ 7のオフ期間において整流ダイオード Dlが順バイアス状態となって 1次卷線 N1の蓄積エネルギの放出動作が生じる。これにより、第 1の平滑コンデンサ C1は電源 3の電圧と 1次卷線 N1の電圧との加圧値で充電される。要するに、図 6の DC - DC コンバータは昇圧タイプのスイッチングレギユレータとして動作する。図 6の卷線 N3は図 1の 3次卷線 N3と同様に制御電源としての第 2の整流平滑回路 10に接続されている。図 6の DC-DCコンバータのスィッチ制御回路 2は実施例 1と実質的に同一であるので、実施例 1と同一の効果を得ることができる。

実施例 3

[0041] 図 7は実施例 3の DC— DC変換器の間欠指令発生回路 19aを示す。この間欠指令発生回路 19aは図 2の間欠指令発生回路 19の参照電圧発生回路 45を変形された参照電圧発生回路 45aに置き換え、この他は図 2と同一に形成したものである。

[0042] 図 7の参照電圧発生回路 45aは第 1、第 2、第 3及び第 4のレベル VI、 V2、 V3、 V4 の参照電圧を発生する第 1、第 2、第 3及び第 4の参照電圧源 51、 52、 53、 54を有し、これ等が第 1、第 2、第 3及び第 4のスィッチ 55、 56、 57、 58を介して第 2の比較器 44の負入力端子にそれぞれ接続されている。第 1の ANDゲート 59の一方の入力端子は第 2の比較器 44の出力ライン 28aに接続され、その他方の入力端子は NOT回路 63を介して図 2の第 3の比較器 51の出力ライン 27に接続され、その出力端子は第 1のスィッチ 55の制御端子に接続されて、る。第 2の ANDゲート 60の一方の入力端子はライン 28aに接続され、その他方の入力端子はライン 27に接続され、その出力端子は第 2のスィッチ 56の制御端子に接続されている。第 3の ANDゲート 61の一方の入力端子は NOT回路 64を介してライン 28aに接続され、その他方の入力端子はライン 27に接続され、その出力端子第 3のスィッチ 57の制御端子に接続されている。第 4の ANDゲート 62の一方の入力端子は NOT回路 66を介してライン 28aに接続され、その他方の入力端子は NOT回路 65を介してライン 27に接続され、その出力端子は第 4のスィッチ 58の制御端子に接続されて、る。

[0043] 図 7の参照電圧発生回路 45aによっても図 5 (C)と同一の第 1一第 4のレベル VI— V4の参照電圧 Vrを発生することができ、実施例 1と同一の効果を得ることができる。

[0044] 本発明は上述の実施例に限定されるものではなぐ例えば次の変形が可能なものである。

(1) 図 1の DC— DC変換回路 1は、周知のフォヮ—ド型 DC— DCコンパ—タ回路、周知の対のスィッチを有するノ、ーフブリッジ型 DC— DC変換回路、又は変形ノヽーフブリッジ型 DC— DC変換回路、又は 4個のスィッチをブリッジに接続したブリッジ型インバータ回路とこの出力段に接続した整流平滑回路とから成る変換回路、又は 2個のスイツチとトランスとの組み合せカゝら成るプッシュプル型インバータと整流平滑回路との組み合せ力も成る変換回路とすることができる。要するに、 DC— DC変換回路 1は、 1つ又は複数のスィッチをオン'オフ制御する形式のあらゆる回路に置き変えることができる

(2) スィッチ 7のオンオフ繰返し周波数即ちスイッチング周波数を一定としな、で、負荷の大きさに応じて変えることができる。

(3) 電流検出抵抗 8の電圧から図 3 (E)、図 4 (E)の鋸波状の電流検出信号 Viを得る代りに、図 8に示すようにコンデンサ Cとこの充電用抵抗 Rと放電用スィッチ SWとから成る鋸波発生回路 70を設け、直流電源端子 +Vの電圧によって抵抗 Rを介してコンデンサ Cを充電し、コンデンサ Cから図 9 (B)に示す傾斜電圧 Vcをスィッチ 7のオンに同期して得ることができる。この場合、図 9 (B)に示す傾斜電圧 Vcが電圧帰還信号 Vfに達した時に、 RSフリップフリップ 36が図 9 (C)に示す第 1の比較器 42の出力 V 42でリセットされ、 RSフリップフリップ 36の反転出力によってスィッチ SWがオンになり、コンデンサ Cが放電する。

(4) 間欠指令発生回路 19の第 2の比較器 44をヒステリシス特性付き比較器として、基準電圧源 45を単一の基準電圧源とすることができる。この場合、第 3の比較器 51 の出力 V51によって第 2の比較器 44のヒステリシス幅を変える回路を設ける。

(5) スィッチ 7をバイポ―ラトランジスタ、 IGBT (絶縁ゲ—ト型ノイボ-ラトランジスタ）等の別の半導体スイッチング素子にすることができる。

(6) 発光ダイオード 34とホトトランジスタ 39との光結合の部分を電気的結合回路とすることがでさる。

(7) 電流検出抵抗 4の代りにホ-ル素子等の磁電変換装置による電流検出手段を設けることができる。 (8) ANDゲート 37をこれと等価な別の論理回路とすることができる。

(9) 間欠指令発生回路 19を電流検出信号 Viが所定値よりも低いか否かの検出に基づいて軽負荷状態力否かを検出する回路に変形することができる。

(10) 図 2の ANDゲート 37を図 2で点線で示すように RSフリップフロップ 36と駆動回路 38との間に移し、ここの RSフリップフロップ 36の出力と第 2の比較器 44との出力を入力させることができる。この場合、発振器 35の出力を RSフリップフロップ 36に直接に供給する、

産業上の利用可能性

本発に係わる DC— DC変換器は、直流電源装置に利用可能なものである。

Claims

請求の範囲

対の直流入力端子と、トランスと、前記対の直流入力端子間に前記トランスを介して接続された少なくとも 1つのスィッチと、前記スィッチの制御端子に接続されたスイツチ制御回路と、前記トランスと負荷との間に接続された第 1の整流平滑回路と、前記トランスと前記スィッチ制御回路の電源端子との間に接続された第 2の整流平滑回路とを有する DC— DC変換器であって、

前記スィッチ制御回路が、

参照電圧を発生する参照電圧発生回路と、

前記電圧帰還信号形成回路に接続された一方の入力端子と前記参照電圧発生回路に接続された他方の入力端子と前記スィッチのオン'オフ制御を間欠的に停止するための出力を前記スィッチ制御パルス発生回路に供給する出力端子とを有する間欠制御用比較器と

を有し、

前記参照電圧発生回路は、前記制御電源電圧判定回路に接続されており、且つ前記間欠制御用比較器をヒステリシス動作させるために下限参照電圧とこの下限参照電圧よりも高い上限参照電圧とを選択的に発生するものであり、且つ前記制御電源電圧判定回路から前記第 2の信号が得られた時に、前記下限参照電圧と前記上限参照電圧との間の電圧差を前記制御電源電圧判定回路から前記第 1の信号が得られている時の前記下限参照電圧と前記上限参照電圧との間の電圧差よりも小さくする手段を有して、ることを特徴とする DC— DC変翻。

[2] 前記参照電圧発生回路は、前記制御電源電圧判定回路から前記第 1の信号が得られている時の前記下限参照電圧として第 1のレベルの参照電圧を発生し、前記制御電源電圧判定回路から前記第 2の信号が得られている時の前記下限参照電圧として第 1のレベルよりも高い第 2のレベルの参照電圧を発生し、前記制御電源電圧判定回路力前記第 2の信号が得られている時の前記上限参照電圧として第 2のレベルよりも高い第 3のレベルの参照電圧を発生し、前記制御電源電圧判定回路から前記第 1の信号が得られている時の前記上限参照電圧として第 3のレベルよりも高い第 4 のレベルの参照電圧を発生する回路であることを特徴とする請求項 1記載の DC— D C変概

[3] 前記参照電圧発生回路は、前記間欠制御用比較器の前記他方の入力端子と共通端子との間に接続された第 1のスィッチと第 1の抵抗と第 1の参照電圧源との直列回路と、前記間欠制御用比較器の前記他方の入力端子と共通端子との間に接続された第 2のスィッチと第 2の抵抗と第 2の参照電圧源との直列回路と、前記第 1の抵抗と前記第 1の参照電圧源との直列回路に対して並列に接続された第 3のスィッチと第 3 の抵抗との直列回路と、前記第 2の抵抗と前記第 2の参照電圧源との直列回路に対して並列に接続された第 4のスィッチと第 4の抵抗との直列回路と、前記間欠制御用比較器の出力が前記スィッチのオン ·オフ制御を示して!/、る時に前記第 1のスィッチをオン制御する手段と、前記間欠制御用比較器の出力が前記スィッチのオン ·オフ制御の停止を示して!/、る時に前記第 2のスィッチをオン制御する手段と、前記制御電源電圧判定回路から前記第 1の信号が得られている時に前記第 3のスィッチをオン制御する手段と、前記制御電源電圧判定回路から前記第 2の信号が得られている時に前記第 4のスィッチをオン制御する手段とから成ることを特徴とする請求項 1又は 2 記載の DC— DC変換器。

[4] 前記所定値は、前記第 2の整流平滑回路の定格出力電圧よりも低く且つ前記スィツチ制御回路の動作を維持することができる許容最低電圧又はこれよりも高い値であることを特徴とする請求項 1又は 2又は 3記載の DC— DC変^^。

[5] 前記スィッチ制御パルス発生回路は、

所定の周期でパルスを発生する発振器と、

前記論理回路の出力端子に接続された第 1の入力端子と前記帰還制御用比較器の出力端子に接続された第 2の入力端子とを有する RSフリップフロップと、前記 RSフリップフロップの出力に基づ、て前記スィッチを駆動する駆動手段と、とから成ることを特徴とする請求項 1又は 2又は 3又は 4記載の DC— DC変^^。

[6] 前記スィッチ制御パルス発生回路は、

所定の周期でパルスを発生する発振器と、

前記論理回路の出力に基づいて前記スィッチを駆動する駆動手段と、とから成ることを特徴とする請求項 1又は 2又は 3又は 4記載の DC— DC変^^。