JP2010288194A - 半導体スイッチング素子のドライブ回路 - Google Patents

半導体スイッチング素子のドライブ回路 Download PDF

Info

Publication number
JP2010288194A
JP2010288194A JP2009142229A JP2009142229A JP2010288194A JP 2010288194 A JP2010288194 A JP 2010288194A JP 2009142229 A JP2009142229 A JP 2009142229A JP 2009142229 A JP2009142229 A JP 2009142229A JP 2010288194 A JP2010288194 A JP 2010288194A
Authority
JP
Japan
Prior art keywords
switching element
semiconductor switching
transformer
drive circuit
secondary winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009142229A
Other languages
English (en)
Other versions
JP4788805B2 (ja
Inventor
Ryota Nakanishi
良太 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009142229A priority Critical patent/JP4788805B2/ja
Priority to US12/785,934 priority patent/US8421505B2/en
Publication of JP2010288194A publication Critical patent/JP2010288194A/ja
Application granted granted Critical
Publication of JP4788805B2 publication Critical patent/JP4788805B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】パルス信号を停止した場合に半導体スイッチング素子のオン期間の増大を防止できる半導体スイッチング素子のドライブ回路。
【解決手段】ドライブ回路は、直列に接続された第１半導体スイッチング素子Q1と第２半導体スイッチング素子Q2とを交互にオン動作させ、第1，第2半導体スイッチング素子の制御信号となるパルス信号を生成するパルス信号発生回路2の両端に接続され、コンデンサCとトランスT1の一次巻線Pとの直列回路と、一次巻線とは逆方向に巻回され、発生した電圧を第１半導体スイッチング素子の制御端子に印加するトランスの第１の二次巻線S1と、一次巻線と同方向に巻回され、発生した電圧を第２半導体スイッチング素子の制御端子に印加するトランスの第２の二次巻線S2と、パルス信号が停止されたときにオンすることにより第１半導体スイッチング素子のオン期間を短くさせるスイッチング素子Q3とを備える。
【選択図】図１

Description

本発明は、直列に接続された第１半導体スイッチング素子と第２半導体スイッチング素子とを交互にオン動作させる半導体スイッチング素子のドライブ回路に関する。
図７は従来の半導体スイッチング素子のドライブ回路の一例を示す図である。図７において、Ｎ型ＭＯＳＦＥＴからなるハイサイドの第１半導体スイッチング素子Ｑ１とＮ型ＭＯＳＦＥＴからなるローサイドの第２半導体スイッチング素子Ｑ２との直列回路の両端には、直流電源ＶDCが接続されている。第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との接続点には、負荷１が接続されている。
第１，第２半導体スイッチング素子Ｑ１，Ｑ２の制御信号となるパルス信号を生成するパルス信号発生回路２の両端にはコンデンサＣとトランスＴ１の一次巻線Ｐとの直列回路が接続されている。トランスＴ１は、一次巻線Ｐと第１の二次巻線Ｓ１と第２の二次巻線Ｓ２とを有する。第１の二次巻線Ｓ１は一次巻線Ｐとは巻方向が異なり、第２の二次巻線Ｓ２は一次巻線Ｐと巻方向が同一である。
トランスＴ１の第１の二次巻線Ｓ１には第１ドライブ回路３ｃが接続され、第１ドライブ回路３ｃはトランスＴ１の第１の二次巻線Ｓ１の電圧に基づき第１半導体スイッチング素子Ｑ１のゲートに第１ドライブ信号を印加する。トランスＴ１の第２の二次巻線Ｓ２には第２ドライブ回路３ｄが接続され、第２ドライブ回路３ｄはトランスＴ１の第２の二次巻線Ｓ２の電圧に基づき第２半導体スイッチング素子Ｑ２のゲートに第２ドライブ信号を印加する。
次にこのように構成された図７に示す半導体スイッチング素子のドライブ回路の動作を図８に示すドライブ回路を停止した時の動作波形図を参照しながら説明する。
まず、時刻ｔ０において、パルス信号発生回路２により発生したパルス信号ＰＬは、コンデンサＣとトランスＴ１の一次巻線Ｐを介して第１の二次巻線Ｓ１と第２の二次巻線Ｓ２とに送られる。第１の二次巻線Ｓ１と第２の二次巻線Ｓ２とは、巻方向が異なるため、互いに反転したパルス信号が第１ドライブ回路３ｃと第２ドライブ回路３ｄに送られる。
第１ドライブ回路３ｃは、第１ドライブ信号Ｈｇを第１半導体スイッチング素子Ｑ１のゲートに印加し、第２ドライブ回路３ｄは、第２ドライブ信号Ｌｇを第２半導体スイッチング素子Ｑ２のゲートに印加する。図８では、ローサイドの第２の二次巻線Ｓ２が一次巻線Ｐと同方向に巻回されたときの動作波形を示す。
この場合、パルス信号ＰＬがＬレベルのときには、第１ドライブ信号がＨレベルとなり、第１半導体スイッチング素子Ｑ１がオンし、直流電源ＶDCの電力が負荷１に供給される。パルス信号ＰＬがＨレベルのときには、第２ドライブ信号ＬｇがＨレベルとなり、第２半導体スイッチング素子Ｑ２がオンし、負荷１のエネルギーが放電される。
次に、時刻ｔ１０において、パルス信号発生回路２がドライブ回路を停止するためにパルス信号ＰＬを停止した場合、トランスＴ１の一次巻線Ｐと同方向に巻回された第２の二次巻線Ｓ２の出力電圧が負電圧となるので、第２半導体スイッチング素子Ｑ２がオフされる。
これに対して、トランスＴ１の一次巻線Ｐとは逆方向に巻回された第１の二次巻線Ｓ１の出力電圧は正電圧となり、第１半導体スイッチング素子Ｑ１のゲートの閾値電圧Ｖｔｈを超えると、第１半導体スイッチング素子Ｑ１がｔON期間中オンされる。その後、トランスＴ１の励磁インダクタンスＬ（図示せず）と、コンデンサＣとのＬＣ共振が起り、共振エネルギーの消費により、コンデンサＣの両端電圧Ｖｃは、緩やかに減少していく。
なお、従来の技術として、例えば特許文献１が知られている。特許文献１に記載されたパワースイッチ素子の駆動方法は、ドライブトランスを介してパワースイッチ素子をパルス駆動するスイッチングレギュレータにおいて、パルスを停止する場合にパルス幅のデューティを徐々に下げるか、もしくはパルス電圧を徐々に下げることにより、ドライブトランスのインダクタンスと入出力に接続されたコンデンサによる電圧の自由振動からパワースイッチ素子の破損を防止するものである。
特開２００２−３２０３７６号公報
しかしながら、上述したＬＣ共振が起る共振期間中、第１の二次巻線Ｓ１の出力電圧は正電圧を出力するため、第１半導体スイッチング素子Ｑ１のオン期間が増大し、過電流が発生する。
本発明の課題は、パルス信号を停止した場合に、半導体スイッチング素子のオン期間の増大を防止できる半導体スイッチング素子のドライブ回路を提供することにある。
上記課題を解決するために、本発明の請求項１は、直列に接続された第１半導体スイッチング素子と第２半導体スイッチング素子とを交互にオン動作させる半導体スイッチング素子のドライブ回路であって、第１，第２半導体スイッチング素子の制御信号となるパルス信号を生成するパルス信号発生回路の両端に接続され、コンデンサとトランスの一次巻線とが直列に接続された第１直列回路と、前記トランスの一次巻線とは逆方向に巻回され、発生した電圧を前記第１半導体スイッチング素子の制御端子に印加する前記トランスの第１の二次巻線と、前記トランスの一次巻線と同方向に巻回され、発生した電圧を前記第２半導体スイッチング素子の制御端子に印加する前記トランスの第２の二次巻線と、前記パルス信号が停止されたときにオンすることにより前記第１半導体スイッチング素子のオン期間を短くさせるスイッチング素子とを備えることを特徴とする。
本発明によれば、パルス信号が停止されたとき、スイッチング素子がオンすることにより第１半導体スイッチング素子のオン期間を短くさせるので、半導体スイッチング素子のオン期間の増大を防止できる。
本発明の実施例１の半導体スイッチング素子のドライブ回路の構成図である。 本発明の実施例１の半導体スイッチング素子のドライブ回路を停止した時の動作波形図である。 本発明の実施例２の半導体スイッチング素子のドライブ回路の構成図である。 本発明の実施例２の半導体スイッチング素子のドライブ回路を停止した時の動作波形図である。 本発明の実施例３の半導体スイッチング素子のドライブ回路の構成図である。 本発明の実施例４の半導体スイッチング素子のドライブ回路の構成図である。 従来の半導体スイッチング素子のドライブ回路の例を示す図である。 図７に示す従来の半導体スイッチング素子のドライブ回路を停止した時の動作波形図である。
以下、本発明の実施の形態の半導体スイッチング素子のドライブ回路を図面を参照しながら詳細に説明する。
図１は本発明の実施例１の半導体スイッチング素子のドライブ回路の構成図である。図１に示す実施例１の半導体スイッチング素子のドライブ回路は、第１半導体スイッチング素子Ｑ１のオン期間の増大を防止するために、パルス信号が停止されたときにオンすることにより第１半導体スイッチング素子Ｑ１のオン期間を短くさせるスイッチング素子Ｑ３を設けたことを特徴とする。
スイッチング素子Ｑ３は、ＮＰＮバイポーラトランジスタからなり、コンデンサＣの一端にコレクタ（第１主端子）が接続され、他端にエミッタ（第２主端子）が接続され、ベース（制御端子）にドライブ回路を停止させるための停止信号が入力されるようになっている。
なお、スイッチング素子Ｑ３は、ＭＯＳＦＥＴであっても良く、その他の半導体スイッチング素子でも良い。また、パルス信号発生回路２の両端には、一次巻線Ｐと抵抗Ｒ（図示せず）とコンデンサＣとの直列回路が接続され、スイッチング素子Ｑ３のコレクタ−エミッタ間に抵抗ＲとコンデンサＣとの直列回路が接続されても良い。
また、第１ドライブ回路３ａは、一端がトランスＴ１の第１の二次巻線Ｓ１の一端に接続され他端が第１半導体スイッチング素子Ｑ１のゲートに接続された抵抗Ｄｒ１で構成されている。第２ドライブ回路３ｂは、一端がトランスＴ１の第２の二次巻線Ｓ２の一端に接続され他端が第２半導体スイッチング素子Ｑ２のゲートに接続された抵抗Ｄｒ２で構成されている。
抵抗Ｄｒ１と第１半導体スイッチング素子Ｑ１の入力容量（ゲート−ソース間容量）との時定数で第１デットタイムを生成し、抵抗Ｄｒ２と第２半導体スイッチング素子Ｑ２の入力容量（ゲート−ソース間容量）との時定数で第２デットタイムを生成する。第１，第２デットタイムは、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とが共にオフとなる期間であり、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とを同時にオンとしないように時定数が決められる。
なお、トランスＴ１の一次側回路の時定数の調整により、抵抗Ｄｒ１と抵抗Ｄｒ２とは、省略しても良い。
次にこのように構成された実施例１の半導体スイッチング素子のドライブ回路の動作を図２に示すドライブ回路を停止した時の動作波形図を参照しながら説明する。
まず、時刻ｔ０〜ｔ１までにおいては、停止信号Ｑ３ｇはＬレベルであるので、スイッチング素子Ｑ３はオフである。このため、時刻ｔ０〜ｔ１までの動作は、図８に示す従来のドライブ回路の時刻ｔ０〜ｔ１０までの動作と同様であるので、ここでは、その説明は省略する。
次に、時刻ｔ１において、ドライブ回路が停止したときに停止信号Ｑ３ｇがスイッチング素子Ｑ３のベースに印加されるので、スイッチング素子Ｑ３がオンする。すると、コンデンサＣに蓄えられたエネルギーは、スイッチング素子Ｑ３を介して放電されるため、トランスＴ１の励磁インダクタンスＬ（図示せず）に伝達されるエネルギーが減少する。
この動作により、トランスＴ１の一次巻線Ｐと逆方向に巻回された第１の二次巻線Ｓ１に伝達されるエネルギーが急激に減少する。このため、トランスＴ１の第１の二次巻線Ｓ１の出力電圧（第１ドライブ信号Ｈｇと同じ）は、急激に第１半導体スイッチング素子Ｑ１のゲートの閾値電圧Ｖｔｈより下がり、第１半導体スイッチング素子Ｑ１がオフして、時刻ｔ２においてほぼゼロ電圧に達する。また、コンデンサＣの両端電圧Ｖｃも減少していく。このため、パルス信号が停止された場合に、第１半導体スイッチング素子Ｑ１のオン期間の増大を防止できる。
図３は本発明の実施例２の半導体スイッチング素子のドライブ回路の構成図である。図３に示す実施例２では、オン期間の増大を防止するためのスイッチング素子Ｑ３と抵抗Ｒ１との直列回路をトランスＴ１の第２の二次巻線Ｓ２の両端に接続したことを特徴とする。
また、抵抗Ｒ１の値は、停止信号が入力されたとき、トランスＴ１の第１の二次巻線Ｓ１に発生する電圧が第１半導体スイッチング素子Ｑ１のゲートの閾値電圧Ｖｔｈを超えないように設定される。
次にこのように構成された実施例２の半導体スイッチング素子のドライブ回路の動作を図４に示すドライブ回路を停止した時の動作波形図を参照しながら説明する。
時刻ｔ０〜ｔ１までの動作は、図２に示す実施例１のドライブ回路の時刻ｔ０〜ｔ１までの動作と同様であるので、ここでは、その説明は省略する。
次に、時刻ｔ１において、ドライブ回路が停止されたときに停止信号Ｑ３ｇがスイッチング素子Ｑ３のベースに印加されるので、スイッチング素子Ｑ３がオンする。すると、第２の二次巻線Ｓ２に蓄えられたエネルギーは、スイッチング素子Ｑ３と抵抗Ｒ１とを介して放電され、抵抗Ｒ１で消費される。
このため、トランスＴ１の第２の二次巻線Ｓ２の出力電圧（第２ドライブ信号Ｌｇと同じ）は、急激に下がるので、トランスＴ１の第１の二次巻線Ｓ１の出力電圧（第１ドライブ信号Ｈｇと同じ）も急激に第１半導体スイッチング素子Ｑ１のゲートの閾値電圧Ｖｔｈより下がる。このため、第１半導体スイッチング素子Ｑ１がオフして、時刻ｔ２においてほぼゼロ電圧に達する。このため、パルス信号が停止された場合に、第１半導体スイッチング素子Ｑ１のオン期間の増大を防止できる。
図５は本発明の実施例３の半導体スイッチング素子のドライブ回路の構成図である。図５に示す実施例３では、オン期間の増大を防止するためのスイッチング素子Ｑ３と抵抗Ｒ１との直列回路をトランスＴ１の第１の二次巻線Ｓ１の両端に接続したことを特徴とする。
また、抵抗Ｒ１の値は、停止信号が入力されたとき、トランスＴ１の第１の二次巻線Ｓ１に発生する電圧が第１半導体スイッチング素子Ｑ１のゲートの閾値電圧Ｖｔｈを超えないように設定される。
このように構成された実施例３の半導体スイッチング素子のドライブ回路によれば、ドライブ回路が停止したときに停止信号Ｑ３ｇがスイッチング素子Ｑ３のベースに印加されるので、スイッチング素子Ｑ３がオンする。すると、トランスＴ１の第１の二次巻線Ｓ１に蓄えられたエネルギーは、スイッチング素子Ｑ３と抵抗Ｒ１とを介して放電され、抵抗Ｒ１で消費される。
このため、トランスＴ１の第１の二次巻線Ｓ１の出力電圧（第１ドライブ信号Ｈｇと同じ）は、急激に第１半導体スイッチング素子Ｑ１のゲートの閾値電圧Ｖｔｈより下がるため、第１半導体スイッチング素子Ｑ１がオフする。このため、パルス信号が停止された場合に、第１半導体スイッチング素子Ｑ１のオン期間の増大を防止できる。
図６は本発明の実施例４の半導体スイッチング素子のドライブ回路の構成図である。図６に示す実施例４では、オン期間の増大を防止するためのスイッチング素子Ｑ３と抵抗Ｒ１との直列回路をトランスＴ１の一次巻線Ｐの両端に接続したことを特徴とする。
また、抵抗Ｒ１の値は、停止信号が入力されたとき、トランスＴ１の第１の二次巻線Ｓ１に発生する電圧が第１半導体スイッチング素子Ｑ１のゲートの閾値電圧Ｖｔｈを超えないように設定される。
このように構成された実施例４の半導体スイッチング素子のドライブ回路によれば、ドライブ回路が停止したときに停止信号Ｑ３ｇがスイッチング素子Ｑ３のベースに印加されるので、スイッチング素子Ｑ３がオンする。すると、トランスＴ１の一次巻線Ｐに蓄えられたエネルギーは、スイッチング素子Ｑ３と抵抗Ｒ１とを介して放電され、抵抗Ｒ１で消費される。
このため、トランスＴ１の一次巻線Ｐと逆方向に巻回されたトランスＴ１の第１の二次巻線Ｓ１に伝達されるエネルギーが急激に減少する。従って、トランスＴ１の第１の二次巻線Ｓ１の出力電圧（第１ドライブ信号Ｈｇと同じ）は、急激に第１半導体スイッチング素子Ｑ１のゲートの閾値電圧Ｖｔｈより下がり、第１半導体スイッチング素子Ｑ１がオフするため、パルス信号が停止された場合に、第１半導体スイッチング素子Ｑ１のオン期間の増大を防止できる。
本発明は、共振ハーフブリッジ変換器を有する放電ランプを点灯させる点灯装置に適用可能である。
１ 負荷
２ パルス信号発生回路
３ａ，３ｃ 第１ドライブ回路
３ｂ，３ｄ 第２ドライブ回路
Ｑ１ 第１半導体スイッチング素子
Ｑ２ 第２半導体スイッチング素子
Ｑ３ スイッチング素子
Ｔ１ トランス
Ｐ 一次巻線
Ｓ１ 第１の二次巻線
Ｓ２ 第２の二次巻線
Ｒ１，Ｄｒ１，Ｄｒ２ 抵抗
ＶDC 直流電源

Claims (4)

  1. 直列に接続された第１半導体スイッチング素子と第２半導体スイッチング素子とを交互にオン動作させる半導体スイッチング素子のドライブ回路であって、
    前記第１，第２半導体スイッチング素子の制御信号となるパルス信号を生成するパルス信号発生回路の両端に接続され、コンデンサとトランスの一次巻線とが直列に接続された第１直列回路と、
    前記トランスの一次巻線とは逆方向に巻回され、発生した電圧を前記第１半導体スイッチング素子の制御端子に印加する前記トランスの第１の二次巻線と、
    前記トランスの一次巻線と同方向に巻回され、発生した電圧を前記第２半導体スイッチング素子の制御端子に印加する前記トランスの第２の二次巻線と、
    前記パルス信号が停止されたときにオンすることにより前記第１半導体スイッチング素子のオン期間を短くさせるスイッチング素子と、
    を備えることを特徴とする半導体スイッチング素子のドライブ回路。
  2. 前記スイッチング素子の第１主端子及び第２主端子間には、前記コンデンサが接続され、前記スイッチング素子の制御端子にドライブ回路を停止させるための停止信号が入力されることを特徴とする請求項１記載の半導体スイッチング素子のドライブ回路。
  3. 前記スイッチング素子の第１主端子及び第２主端子間には、前記トランスの一次巻線又は前記トランスの第１の二次巻線又は前記トランスの第２の二次巻線が接続され、前記スイッチング素子の制御端子にドライブ回路を停止させるための停止信号が入力されることを特徴とする請求項１記載の半導体スイッチング素子のドライブ回路。
  4. 前記スイッチング素子と第１抵抗とが直列に接続された第２直列回路を有し、
    前記第１抵抗の値は、前記停止信号が入力されたとき、前記第２直列回路の両端に接続された前記トランスの一次巻線又は前記トランスの第１の二次巻線又は前記トランスの第２の二次巻線に発生する電圧を抑制し、前記トランスの第１の二次巻線に発生する電圧が前記第１半導体スイッチング素子の制御端子の閾値電圧を超えないように設定されることを特徴とする請求項３記載の半導体スイッチング素子のドライブ回路。
JP2009142229A 2009-06-15 2009-06-15 半導体スイッチング素子のドライブ回路 Expired - Fee Related JP4788805B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009142229A JP4788805B2 (ja) 2009-06-15 2009-06-15 半導体スイッチング素子のドライブ回路
US12/785,934 US8421505B2 (en) 2009-06-15 2010-05-24 Drive circuit for semiconductor switching element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009142229A JP4788805B2 (ja) 2009-06-15 2009-06-15 半導体スイッチング素子のドライブ回路

Publications (2)

Publication Number Publication Date
JP2010288194A true JP2010288194A (ja) 2010-12-24
JP4788805B2 JP4788805B2 (ja) 2011-10-05

Family

ID=43306291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009142229A Expired - Fee Related JP4788805B2 (ja) 2009-06-15 2009-06-15 半導体スイッチング素子のドライブ回路

Country Status (2)

Country Link
US (1) US8421505B2 (ja)
JP (1) JP4788805B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023282B (zh) * 2011-09-23 2016-03-30 南京博兰得电子科技有限公司 一种隔离驱动电路
US8829949B2 (en) * 2012-01-17 2014-09-09 Franc Zajc Method and apparatus for driving a voltage controlled power switch device
DE102012218284A1 (de) * 2012-10-08 2014-04-10 Robert Bosch Gmbh Treibereinheit zum Ansteuern einer Transistor-Halbbrücke und DC-DC-Wandler
CN106505867B (zh) * 2016-12-09 2019-11-08 昆山书豪仪器科技有限公司 一种高压发生器及光电探测装置
CN110620573B (zh) * 2018-06-19 2022-10-14 台达电子工业股份有限公司 功率半导体开关的驱动电路
CN113138336B (zh) * 2021-04-16 2022-11-01 西安热工研究院有限公司 高厂变短路试验测量发电机电压及功率方向的试验方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593321A (en) * 1979-01-08 1980-07-15 Hitachi Ltd Pulse drive circuit of transformer coupling type
JPH06217542A (ja) * 1993-01-14 1994-08-05 Origin Electric Co Ltd 共振形ｄｃ−ｄｃコンバータ
JPH098624A (ja) * 1995-06-15 1997-01-10 Sharp Corp 信号伝達装置
JP2003503994A (ja) * 1999-06-24 2003-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電力コンバータ用高効率高周波共振ゲートドライバ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023566A (en) * 1989-12-21 1991-06-11 General Electric Company Driver for a high efficiency, high frequency Class-D power amplifier
JP2002320376A (ja) 2001-04-20 2002-10-31 Shindengen Electric Mfg Co Ltd パワースイッチ素子の駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593321A (en) * 1979-01-08 1980-07-15 Hitachi Ltd Pulse drive circuit of transformer coupling type
JPH06217542A (ja) * 1993-01-14 1994-08-05 Origin Electric Co Ltd 共振形ｄｃ−ｄｃコンバータ
JPH098624A (ja) * 1995-06-15 1997-01-10 Sharp Corp 信号伝達装置
JP2003503994A (ja) * 1999-06-24 2003-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電力コンバータ用高効率高周波共振ゲートドライバ

Also Published As

Publication number Publication date
JP4788805B2 (ja) 2011-10-05
US8421505B2 (en) 2013-04-16
US20100315842A1 (en) 2010-12-16

Similar Documents

Publication Publication Date Title
US7522429B2 (en) DC-DC converter
JP5786281B2 (ja) 駆動回路
JP4371042B2 (ja) スイッチング電源装置
JP4788805B2 (ja) 半導体スイッチング素子のドライブ回路
TWI634814B (zh) 雙載子電源控制技術
JP2018157695A (ja) 駆動回路及び発光装置
JP2010259222A (ja) スイッチング装置及びその制御方法
JP2008283834A (ja) Ｄｃ−ｄｃコンバータ
JP2004153948A (ja) スイッチング電力電送装置
JP2004096812A (ja) スイッチング電源装置
US20080037299A1 (en) Method for driving dc-ac converter
JP4193798B2 (ja) 放電管点灯装置
JP2012048985A (ja) 点灯装置及びそれを用いる照明器具
JP2006525780A (ja) 自己発振直列共振コンバータを備えた電力ユニット
JP2009176515A (ja) 放電管点灯装置及び半導体集積回路
JP2006244878A (ja) 車両用灯具の点灯制御装置
JP2019047716A (ja) 電源装置
US20090251061A1 (en) Apparatus for Operating at Least One Discharge Lamp
JP7479313B2 (ja) スイッチング電源装置
JP4591392B2 (ja) スイッチング電源装置
JP4539272B2 (ja) 電源装置
JP2006333690A (ja) 電流共振型電源装置
JP5019819B2 (ja) スイッチング電源装置
CN101849441B (zh) 用于气体放电灯如hid灯的镇流器
JP2005151659A (ja) 省電力回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4788805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees