JPH01238312A - 保護機能付トランジスタ駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は電源回路、のＤＣ−ＡＣインバータ、ＤＣ−
ＤＣコンバータなどの電力トランジスタをスイッチング
駆動するためのトランジスタ駆動回路に関する。

「従来の技術」 従来のトランジスタ駆動回路は第３図に示すように正電
源端子ｌｌと負電源端子１２との間にコンデンサ１３．
１４の直列回路が接続され、トランジスタ１５のコレク
タが抵抗器１６を介して正電源端子１１に接続され、エ
ミッタが負電源端子１２に接続され、コレクタはトラン
ジスタ１７のベースに接続され、トランジスタ１７のコ
レクタが抵抗器１８を通じて正電源端子１２に接続され
、エミッタは被駆動トランジスタ１９ベースに接続され
、エミッタ、ベース間にダイオード２１が接続される。

被駆りＪトランジスタ１９のエミッタはコンデンサ１３
．１４の接続点に接続される。被駆動トランジスタ１９
のコレクタは正電源端子２２に接続され、エミッタは電
流検出抵抗器２３を通じて負電源端子２４に接続される
。電流検出抵抗器２３の両端は差動増幅２Ｓ２５の入力
側に接続され、差動増幅器２５の出力側は比較器２６の
反転入力側に接続され、比較器２６の非反転入力側に規
準電圧源２７が接続され、比較器２６の出力側はｐｎ９
　）ランジスタ２８のベースに接続され、トランジスタ
２８のエミッタは正電源端子１１に接続され、コレクタ
はトランジスタ１５のベースに接続される。

トランジスタ１５のベースに信号電圧が印加されると、
トランジスタ１５がオンし、トランジスタ１７がオフし
、被駆動トランジスタ１９のベース、エミッタはコンデ
ンサ１４の電圧に近い電圧で逆バイアスされ、被駆動ト
ランジスタ１９はオフ状態となる。トランジスタ１５が
オフになると、抵抗器１６を通じてトランジスタ１７に
ベース電流が流れ、トランジスタ１７がオンし、トラン
ジスタ１７、抵抗器１８を通じて被駆動トランジスタ１
９にベース電流が供給され、このトランジスタ１９はオ
ンとなる。

被駆動トランジスタ１９に過電流が流れると、これが電
流検出抵抗器２３で検出され、増幅器２５の出力電圧が
規準電圧より高くなり比較器２６の出力が低レベルにな
り、トランジスタ２８がオンとなり、よってトランジス
タ１５にベース電流が供給され、トランジスタ１５がオ
ンとなり、トランジスタ１７がオフとなり、被罵区動ト
ランジスタ１９のベース電流が遮断される。なおダイオ
ード２１は被駆動トランジスタ１９に蓄積した電荷を引
き抜くためのものである。

「発明が解決しようとするＲ’＃ 第３図に示した従来回路においては電流ピーク値に対す
る保護は可能であるが、駆動回路の電源電、圧が下りベ
ース電流が減少したり、あるいは被駆動トランジスタ１
９の電流増幅率ｈ□が低い場合、被駆動トランジスタ１
９は過電流時に飽和領域から非飽和（能動）領域に移行
し、コレクタ、エミッタオン電圧Ｖ　Ｃ１＋ＯＮ）が上
昇することがある。

この場合保護回路が動作するまでピーク電流が流れな（
なり、■。（。ＮＩＸＩｅで規定されるコレクタ損失が
素子定格値を超え、素子破壊に至ることがある。

第４図にベース電流一定条件でのトランジスタのＶＣｔ
＜。０．対■。、特性を示す、この図より同一コレクタ
電流でもベース電流が減少すると非飽和（能動）領域に
入りコレクタ、エミッタ間電圧ＶＣ！（。■が急激に上
昇することが解る。

ｒｔｉｇを解決するための手段」 この発明によれば被駆動トランジスタのベース、エミッ
タに電界効果トランジスタ（ＦＥＴと記す）のドレイン
、ソースがそれぞれ接続され、そのＦＥＴのゲートと被
駆動トランジスタのコレクタとの間に抵抗器が接続され
、被駆動トランジスタのオフの期間中ＦＥＴのゲート電
位をオフに引く回路が設けられる。

「作　用」 被駆動トランジスタのコレクタ、エミッタ間電圧■ｃπ
（。、）が上昇すると、この電圧が抵抗を通じてＦＩＳ
Ｔのゲートに与えられ、ＦＥＴがオンとなり、被駆動ト
ランジスタのベース電流がＦＥＴにバイパスし、被駆動
トランジスタが遮断（オフ）となり、過電流によるコレ
クタ損失急増を防止し、被駆動トランジスタの破損を防
止する。

「実施例」 第１図はこの発明の実施例を示し、第３図と対応する部
分には同一符号を付けである。この発明においては被駆
動トランジスタ１９のベース、エミッタにＦＥＴ３１の
ドレイン、ソースがそれぞれ接続される。ＦＥＴ３１の
ゲートは抵抗器３２を通じて被駆動トランジスタ１９の
コレクタに接続される。ＦＥＴ３１のゲートはダイオー
ド３３を通じてトランジスタ１５のコレクタに接続され
る。このゲートをコレクタに接続した回路が、被駆動ト
ランジスタ１９のオフ期間中１”ＥＴのゲート電位をオ
フに引く回路を構成している。

必要に応じてＦＥＴ３１のゲート、ソース間にコンデン
サ３４が接続され、コンデンサ３４と並列にツェナーダ
イオード３５が接続され、トランジスタ１５のコレクタ
とトランジスタ１７のベースとの間にダイオード３６が
挿入される。

被駆動トランジスタ１９がオンの時は、ＦＥＴ３１のゲ
ートしきい値は約３ｖ以上で、被験υＪトランジスタ１
９のＶＣＥＩ。。の約０．７〜１．４■より十分高（、
ＦＥＴ３１はオンしない。

被駆動トランジスタ１９がオフの場合、抵抗器３２を通
じてＦＥＴ３１のゲートにコレクタ電圧が印加されるが
、この時駆動回路のトランジスタ１５がオンしているた
め、抵抗器３２−ダイオード３３−トランジスタ１５の
向きに電流が流れ、ＦＥＴ３１のゲートはソース電位よ
りも低（維持され、ＦＥＴ３１がオンすることはない、
ＦＥＴ３１は電圧駆動素子であるため、抵抗器３２とし
て大きな抵抗値のものを使用でき、ダイオード３３を流
れる電流は微少とすることができる。

第２図にトランジスタ１５の駆動信号Ｖｌｌｌ、トラン
ジスタ１７のベース電圧■■、トランジスタ１７のエミ
シタ電圧■、８（被駆動トランジスタ１９（７）Ｃ−ス
ミ圧Ｖｓ　）　、ＦＥＴ３１のゲート電圧ｖ、！、被駆
動トランジスタ１９のベース電圧！１、被駆動トランジ
スタ１９のコレクタ、エミッタ間電圧ＶＣｔｓ被駆動ト
ランジスタ１９のコレクタ電流■。の各状態を示す。

被駆動トランジスタ１９がオンしてコレクタ電流■。が
増加し、その過電流期間に示すようにコレクタ電流１ｃ
が過大でベース電流りが不足して来ると、コレクタ、エ
ミッタ間電圧Ｖｃｔが増加して、これがＦＥＴ３１のゲ
ートに印加され、そのゲート電圧Ｖｌｉｍがしきい値を
超えると、ＦＩＥ７．３１がオンとなり、被駆動トラン
ジスタ１９のベース電圧Ｖ、が下ると共にベース電流！
、がＦ［！７３１にバイパスされ、被駆動トランジスタ
１９がオフとなり、被駆動トランジスタ１９が破損する
おそれはない、この時、ＦＥＴ３１のゲート、ソース間
はツェナーダイオード３５のツェナー電圧ｖｚｅに保持
され、過電圧がＦＥＴ３１に印加されない。

なおトランジスタ１５がオンからオフに移行し、ベース
電流！、が流れ出した時に、被駆動トランジスタ１９が
オンとなる前にＦＥＴ３１がオンするのを防止するため
、コンデンサ３４によりＦＥＴ３１のゲート電圧の立上
りが遅れるようにされている。ダイオード３３はトラン
ジスタ１５がオフの時、正電源端子！■の電圧がＦＥＴ
３１のゲートに印加されるのを防止するためである。ダ
イオード３６はトランジスタ１５がオフの時、正電源端
子２２の電圧が正電源端子１１に印加されるのを防止す
るためである。

「発明の効果」 以上述べたようにこの発明によればコレクタ電流が過電
流となってベース電流が不足して来ると、ＦＥＴ３１が
オンとなり被駆動トランジスタ１９がオフとされ、被駆
動トランジスタ１９が破損するおそれはない。

被駆動トランジスタが非飽和状態にならないようにする
ため、従来はコレクタ電流の最大ピーク値に合せてベー
ス電流を設計していたため、通常の動作時に必要となる
ベース電流の数倍もの電流を流すことがあった。そのた
め駆動回路の大形化、スイッチング動作のターンオフ時
間が長び（などの欠点があった。しかしこの発明によれ
ば被駆動トランジスタのベース電流は通常時に必要な電
流ですみ、スイッチング特性の向上、駆動回路の小形化
を計ることができる。

またコレクタ電流の過電流ピークを検出する方式に比べ
、電流検出抵抗器が不要で抵抗の発熱損失が減少する他
、コレクタ損失も素子定格範囲に納めることができ、ト
ランジスタの保護特性が向上する。

【図面の簡単な説明】

第１図はこの発明の実施例を示す回路図、第２図はその
各部の動作例を示す図、第３図は従来のトランジスタ駆
動回路を示す回路図、第４図はトランジスタのＶＣ１対
１ｃ特性図である。 特許出願人：株式会社三陽電機製作所

Claims (1)

【特許請求の範囲】
1. （１）被駆動トランジスタのベース、エミッタに電界効
   果トランジスタのドレイン、ソースがそれぞれ接続され
   、 上記被駆動トランジスタのコレクタと上記電界効果トラ
   ンジスタのゲートとの間に抵抗器が接続され、 上記被駆動トランジスタのオフの期間中上記電界効果ト
   ランジスタのゲート電位をオフに引く回路が設けられて
   いる保護機能付トランジスタ駆動回路。