JPH049618Y2 - - Google Patents
Info
- Publication number
- JPH049618Y2 JPH049618Y2 JP1138781U JP1138781U JPH049618Y2 JP H049618 Y2 JPH049618 Y2 JP H049618Y2 JP 1138781 U JP1138781 U JP 1138781U JP 1138781 U JP1138781 U JP 1138781U JP H049618 Y2 JPH049618 Y2 JP H049618Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- circuit
- switching regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
この考案は、シリーズレギユレータ（直列制
御）方式の電源回路の制御用トランジスタの保護
を図るようにしたものである。
御）方式の電源回路の制御用トランジスタの保護
を図るようにしたものである。
第１図は、この考案の適用しうる電源回路の一
例を示し、この一例では、スイツチングレギユレ
ータ１とシリーズレギユレータ２とを縦続接続し
ている。PWM（パルス幅変調）回路６と、その
出力で交互にドライブされるスイツチングトラン
ジスタ７ａ，７ｂと、トランス８と、ダイオード
９ａ，９ｂと、コイル１０及びコンデンサ１１か
らなる平滑回路と、出力電圧検出用の抵抗１２及
び１３と、この両抵抗の接続点に発生する検出電
圧を基準電圧Vr1と比較し、その比較出力を
PWM回路６に対する変調信号として与える比較
回路１４とによつて、スイツチングレギユレータ
１が構成され、入力端子３ａ，３ｂに供給される
入力電圧が定電圧となされて端子４ａ，４ｂに取
り出される。かかるスイツチングレギユレータ１
は、出力電圧が変動する場合に、PWM回路６か
ら発生するパルス信号のデユーテイフアクタを比
較回路１４の出力によつて制御するように動作す
る。コイル１０及びコンデンサ１１によつてリツ
プル除去がなされるが、コイル１０を大きくする
と、リツプル除去効果が大きくなる反面、出力イ
ンピーダンスが大となり、負荷変動に対して安定
でなくなる。したがつてコイル１０を余り大きく
できず、端子４ａ，４ｂに得られる電圧は、十分
にリツプルが除去されたものとならない。
例を示し、この一例では、スイツチングレギユレ
ータ１とシリーズレギユレータ２とを縦続接続し
ている。PWM（パルス幅変調）回路６と、その
出力で交互にドライブされるスイツチングトラン
ジスタ７ａ，７ｂと、トランス８と、ダイオード
９ａ，９ｂと、コイル１０及びコンデンサ１１か
らなる平滑回路と、出力電圧検出用の抵抗１２及
び１３と、この両抵抗の接続点に発生する検出電
圧を基準電圧Vr1と比較し、その比較出力を
PWM回路６に対する変調信号として与える比較
回路１４とによつて、スイツチングレギユレータ
１が構成され、入力端子３ａ，３ｂに供給される
入力電圧が定電圧となされて端子４ａ，４ｂに取
り出される。かかるスイツチングレギユレータ１
は、出力電圧が変動する場合に、PWM回路６か
ら発生するパルス信号のデユーテイフアクタを比
較回路１４の出力によつて制御するように動作す
る。コイル１０及びコンデンサ１１によつてリツ
プル除去がなされるが、コイル１０を大きくする
と、リツプル除去効果が大きくなる反面、出力イ
ンピーダンスが大となり、負荷変動に対して安定
でなくなる。したがつてコイル１０を余り大きく
できず、端子４ａ，４ｂに得られる電圧は、十分
にリツプルが除去されたものとならない。
そこで、リツプル除去の目的として端子４ａ，
４ｂを入力端子とするシリーズレギユレータ２が
接続される。リツプル除去だけでなく、スイツチ
ングレギユレータ１の出力に含まれるスパイクノ
イズもシリーズレギユレータ２によつて除去する
ことができる。端子４ａとそのコレクタとが接続
され、出力端子５ａとそのエミツタとが接続され
た制御用トランジスタ１５と、出力電圧検出用の
抵抗１６及び１７と、この両抵抗の接続点に発生
する検出電圧を基準電圧Vr2と比較し、その比較
出力を制御用トランジスタ１５のベースに供給す
る比較アンプ１８とによつてシリーズレギユレー
タ２が構成される。
４ｂを入力端子とするシリーズレギユレータ２が
接続される。リツプル除去だけでなく、スイツチ
ングレギユレータ１の出力に含まれるスパイクノ
イズもシリーズレギユレータ２によつて除去する
ことができる。端子４ａとそのコレクタとが接続
され、出力端子５ａとそのエミツタとが接続され
た制御用トランジスタ１５と、出力電圧検出用の
抵抗１６及び１７と、この両抵抗の接続点に発生
する検出電圧を基準電圧Vr2と比較し、その比較
出力を制御用トランジスタ１５のベースに供給す
る比較アンプ１８とによつてシリーズレギユレー
タ２が構成される。
上述のように、リツプル除去を目的とする関係
から、制御用トランジスタ１５のコレクタ・エミ
ツタ間電圧が1V程度のように小さいレベルで動
作するようにされる。コレクタ・エミツタ間電圧
が余り大きくなると、トランジスタ１５における
電力消費が増したり、トランジスタ１５の電流容
量の点で好ましくない。
から、制御用トランジスタ１５のコレクタ・エミ
ツタ間電圧が1V程度のように小さいレベルで動
作するようにされる。コレクタ・エミツタ間電圧
が余り大きくなると、トランジスタ１５における
電力消費が増したり、トランジスタ１５の電流容
量の点で好ましくない。
この第１図に示す構成の電源回路において、シ
リーズレギユレータ２の制御用トランジスタ１５
のコレクタ・エミツタ間電圧が過大になると、こ
のトランジスタ１５の発熱が大きくなる。例えば
スイツチングレギユレータ１の故障によつて端子
４ａ，４ｂに加わる入力電圧が過大となつたりす
ると、トランジスタ１５が破壊される２次故障が
生じる。このような故障以外にも、出力端子５
ａ，５ｂに対してケーブルでもつて負荷が結合し
ており、そのケーブルの長さが一定でないような
場合には、負荷側において電源電圧が規定のもの
かどうかを検出し、それによつてスイツチングレ
ギユレータ１の比較回路１４を制御し、負荷側に
おいて電源電圧が規定のものより低い場合には、
スイツチングレギユレータ１の出力電圧を上げる
ような構成においても、上述のような問題点が生
じるおそれがある。
リーズレギユレータ２の制御用トランジスタ１５
のコレクタ・エミツタ間電圧が過大になると、こ
のトランジスタ１５の発熱が大きくなる。例えば
スイツチングレギユレータ１の故障によつて端子
４ａ，４ｂに加わる入力電圧が過大となつたりす
ると、トランジスタ１５が破壊される２次故障が
生じる。このような故障以外にも、出力端子５
ａ，５ｂに対してケーブルでもつて負荷が結合し
ており、そのケーブルの長さが一定でないような
場合には、負荷側において電源電圧が規定のもの
かどうかを検出し、それによつてスイツチングレ
ギユレータ１の比較回路１４を制御し、負荷側に
おいて電源電圧が規定のものより低い場合には、
スイツチングレギユレータ１の出力電圧を上げる
ような構成においても、上述のような問題点が生
じるおそれがある。
この考案は、シリーズレギユレータ２の制御用
トランジスタ１５のコレクタ・エミツタ間電圧が
設定値を越えるような場合に、トランジスタ１５
に対する入力電圧を遮断し、このトランジスタ１
５の破壊されることを防止するようにしたもので
ある。
トランジスタ１５のコレクタ・エミツタ間電圧が
設定値を越えるような場合に、トランジスタ１５
に対する入力電圧を遮断し、このトランジスタ１
５の破壊されることを防止するようにしたもので
ある。
以下、この考案を第１図に示すような電源回路
に適用した一実施例について第２図及び第３図を
参照して説明する。この一実施例の構成を示す第
２図では、前段のスイツチングレギユレータ１
は、第１図と同様の構成なのでその図示が省略さ
れている。
に適用した一実施例について第２図及び第３図を
参照して説明する。この一実施例の構成を示す第
２図では、前段のスイツチングレギユレータ１
は、第１図と同様の構成なのでその図示が省略さ
れている。
制御用トランジスタ１５のコレクタ側に加わる
入力電圧VIを検出するために、端子４ａ及び４
ｂ間に抵抗１９，２０の直列回路が挿入され、こ
の抵抗１９，２０の接続点が抵抗２１を介して
PNP形トランジスタ２３のベースに接続される
と共に、トランジスタ２３のベース及び端子４ｂ
間にコンデンサ２２が挿入される。また、制御用
トランジスタ１５のエミツタ側に現れる出力電圧
VOを検出するために、端子５ａ及び５ｂ間に抵
抗２４，２５の直列回路が挿入され、両者の接続
点がPNP形トランジスタ２６のベースに接続さ
れる。トランジスタ２３，２６のエミツタが共通
のエミツタ抵抗２７を介して端子４ａに接続さ
れ、トランジスタ２３のコレクタが端子４ｂに接
続され、トランジスタ２６のコレクタが負荷抵抗
２８を介して端子４ｂに接続される。これらのト
ランジスタ２３，２６は、比較用の差動アンプを
構成し、夫々のベース電圧の差の電圧に応じた出
力電流を発生する。トランジスタ２６のコレクタ
出力が保持回路２９に供給され、保持回路２９の
出力端子３０に制御信号PCが発生する。
入力電圧VIを検出するために、端子４ａ及び４
ｂ間に抵抗１９，２０の直列回路が挿入され、こ
の抵抗１９，２０の接続点が抵抗２１を介して
PNP形トランジスタ２３のベースに接続される
と共に、トランジスタ２３のベース及び端子４ｂ
間にコンデンサ２２が挿入される。また、制御用
トランジスタ１５のエミツタ側に現れる出力電圧
VOを検出するために、端子５ａ及び５ｂ間に抵
抗２４，２５の直列回路が挿入され、両者の接続
点がPNP形トランジスタ２６のベースに接続さ
れる。トランジスタ２３，２６のエミツタが共通
のエミツタ抵抗２７を介して端子４ａに接続さ
れ、トランジスタ２３のコレクタが端子４ｂに接
続され、トランジスタ２６のコレクタが負荷抵抗
２８を介して端子４ｂに接続される。これらのト
ランジスタ２３，２６は、比較用の差動アンプを
構成し、夫々のベース電圧の差の電圧に応じた出
力電流を発生する。トランジスタ２６のコレクタ
出力が保持回路２９に供給され、保持回路２９の
出力端子３０に制御信号PCが発生する。
この制御信号PCは、図示せずも、前段のスイ
ツチングレギユレータ１のPWM回路６のパルス
発生動作を制御するものである。つまり、制御信
号PCが高レベルのときに、PWM回路６からドラ
イブパルスが発生しなくなり、スイツチングトラ
ンジスタ７ａ，７ｂがスイツチング動作を行なわ
なくなり、端子４ａ，４ｂに入力電圧VIが発生
しなくなる。
ツチングレギユレータ１のPWM回路６のパルス
発生動作を制御するものである。つまり、制御信
号PCが高レベルのときに、PWM回路６からドラ
イブパルスが発生しなくなり、スイツチングトラ
ンジスタ７ａ，７ｂがスイツチング動作を行なわ
なくなり、端子４ａ，４ｂに入力電圧VIが発生
しなくなる。
トランジスタ２３のベース電圧をVaとし、ト
ランジスタ２６のベース電圧をVbとし、入力電
圧VIと出力電圧VOとの差（VI−VO）の電圧をVD
とすると、VDが設定値以下のときでは、（Va＜
Vb）となりトランジスタ２３がオンし、トラン
ジスタ２６がオフしている。この正常な状態で
は、制御信号PCが低レベルとなつており、PWM
回路６からドライブパルスが発生している。そし
て、入力電圧VIが上昇し、VDが設定値を越える
と、トランジスタ２６のコレクタ電圧が高くな
り、保持回路２９からの制御信号PCが高レベル
となる。これによつてPWM回路６からのパルス
発生動作が停止し、入力電圧VIが断たれる。こ
れによつて（Va＜Vb）の状態に戻り、トランジ
スタ２３がオンでトランジスタ２６がオフの状態
に戻るが、保持回路２９によつて制御信号PCが
高レベルに保たれる。保持回路２９は、入力端子
３ａ，３ｂ（第１図参照）に供給される整流電圧
が電源電圧として供給されるので、電源スイツチ
をオフにすると、保持状態がリセツトされる。
ランジスタ２６のベース電圧をVbとし、入力電
圧VIと出力電圧VOとの差（VI−VO）の電圧をVD
とすると、VDが設定値以下のときでは、（Va＜
Vb）となりトランジスタ２３がオンし、トラン
ジスタ２６がオフしている。この正常な状態で
は、制御信号PCが低レベルとなつており、PWM
回路６からドライブパルスが発生している。そし
て、入力電圧VIが上昇し、VDが設定値を越える
と、トランジスタ２６のコレクタ電圧が高くな
り、保持回路２９からの制御信号PCが高レベル
となる。これによつてPWM回路６からのパルス
発生動作が停止し、入力電圧VIが断たれる。こ
れによつて（Va＜Vb）の状態に戻り、トランジ
スタ２３がオンでトランジスタ２６がオフの状態
に戻るが、保持回路２９によつて制御信号PCが
高レベルに保たれる。保持回路２９は、入力端子
３ａ，３ｂ（第１図参照）に供給される整流電圧
が電源電圧として供給されるので、電源スイツチ
をオフにすると、保持状態がリセツトされる。
トランジスタ２３のベースに挿入されたコンデ
ンサ２２は、ベース電圧Vaの立上りを遅延させ
るためのものである。出力端子５ａ，５ｂに接続
されている負荷が容量成分を含む場合には、電源
スイツチをオンにしてから、トランジスタ２６の
ベース電圧Vbが第３図に示すように徐々に立上
る。したがつて、コンデンサ２２を設けないと、
第３図において破線図示のように、トランジスタ
２３のベース電圧が早く立上つてしまい、この立
上り時に、（Va＞Vb）の関係が生じ、制御信号
PCが高レベルとなる誤動作が生じる。しかし、
コンデンサ２２を接続しているので、トランジス
タ２３のベース電圧Vaの立上りを第３図におい
て１点鎖線で示すように遅らせることができ、上
述の誤動作を防止することができる。この意味で
コンデンサ２２を抵抗１９，２０の接続点と端子
４ｂ間に接続するようにしても良い。
ンサ２２は、ベース電圧Vaの立上りを遅延させ
るためのものである。出力端子５ａ，５ｂに接続
されている負荷が容量成分を含む場合には、電源
スイツチをオンにしてから、トランジスタ２６の
ベース電圧Vbが第３図に示すように徐々に立上
る。したがつて、コンデンサ２２を設けないと、
第３図において破線図示のように、トランジスタ
２３のベース電圧が早く立上つてしまい、この立
上り時に、（Va＞Vb）の関係が生じ、制御信号
PCが高レベルとなる誤動作が生じる。しかし、
コンデンサ２２を接続しているので、トランジス
タ２３のベース電圧Vaの立上りを第３図におい
て１点鎖線で示すように遅らせることができ、上
述の誤動作を防止することができる。この意味で
コンデンサ２２を抵抗１９，２０の接続点と端子
４ｂ間に接続するようにしても良い。
上述の一実施例の説明から理解されるように、
この考案に依れば、制御用トランジスタ１５のコ
レクタ・エミツタ間に過大な電圧が加わることを
防止でき、これによつて制御用トランジスタ１５
などの素子の破壊を防止することができる。ま
た、スイツチングレギユレータに対する入力電圧
が上昇したときのみならず、負荷の短絡時も検出
することができ、良好な保護機能を有する。
この考案に依れば、制御用トランジスタ１５のコ
レクタ・エミツタ間に過大な電圧が加わることを
防止でき、これによつて制御用トランジスタ１５
などの素子の破壊を防止することができる。ま
た、スイツチングレギユレータに対する入力電圧
が上昇したときのみならず、負荷の短絡時も検出
することができ、良好な保護機能を有する。
第１図はこの考案を適用することができる電源
回路の一例の接続図、第２図はこの考案の一実施
例の接続図、第３図はその説明に用いる波形図で
ある。 １はスイツチングレギユレータ、２はシリーズ
レギユレータ、３ａ，３ｂは入力端子、５ａ，５
ｂは出力端子、１５は制御用トランジスタであ
る。
回路の一例の接続図、第２図はこの考案の一実施
例の接続図、第３図はその説明に用いる波形図で
ある。 １はスイツチングレギユレータ、２はシリーズ
レギユレータ、３ａ，３ｂは入力端子、５ａ，５
ｂは出力端子、１５は制御用トランジスタであ
る。
Claims (1)
- 【実用新案登録請求の範囲】 略所定の電圧を出力するスイツチングレギユレ
ータと、該スイツチングレギユレータの出力が入
力され、出力端の電圧と基準の電圧とを比較する
比較手段の出力に基づいて所定の電圧を出力する
シリーズレギユレータとを備えた電源回路におい
て、 上記スイツチングレギユレータの出力電圧を検
出する第１の電圧検出回路と、上記シリーズレギ
ユレータの出力電圧を検出する第２の電圧検出回
路と、上記第１の電圧検出回路の出力電圧と上記
第２の電圧検出回路の出力電圧とを比較する比較
器と、動作開始時に所定期間上記第１の電圧検出
回路の出力電圧が上記第２の電圧検出回路の出力
電圧よりも低くなるように上記第１の電圧検出回
路の出力電圧を制御するコンデンサと、上記比較
器の出力に基づいて上記スイツチングレギユレー
タの出力電圧が上記シリーズレギユレータの出力
電圧よりも高くなつたときに上記スイツチングレ
ギユレータの動作を停止させる制御回路とを備え
たことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138781U JPH049618Y2 (ja) | 1981-01-29 | 1981-01-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138781U JPH049618Y2 (ja) | 1981-01-29 | 1981-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57127222U JPS57127222U (ja) | 1982-08-07 |
| JPH049618Y2 true JPH049618Y2 (ja) | 1992-03-10 |
Family
ID=29809528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1138781U Expired JPH049618Y2 (ja) | 1981-01-29 | 1981-01-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH049618Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH087637B2 (ja) * | 1989-08-09 | 1996-01-29 | ティアツク株式会社 | 電子機器の電源装置 |
| JPH09233810A (ja) * | 1996-02-22 | 1997-09-05 | Sony Corp | スイッチング電源回路 |
-
1981
- 1981-01-29 JP JP1138781U patent/JPH049618Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57127222U (ja) | 1982-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683798B2 (en) | Switching power supply with transfer function control circuit | |
| JPH0695830B2 (ja) | 直流―直流変換器 | |
| JPH049618Y2 (ja) | ||
| JPH01311617A (ja) | スイッチング素子駆動装置 | |
| JPS6126302B2 (ja) | ||
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JPS6030132B2 (ja) | パルス幅制御回路 | |
| JP3227644B2 (ja) | スイッチング電源回路 | |
| JPS5932212Y2 (ja) | スイツチングレギユレ−タ | |
| JPH0441371Y2 (ja) | ||
| JPS5838415Y2 (ja) | スイツチングレギユレ−タ | |
| JPH0112546Y2 (ja) | ||
| JP2548026Y2 (ja) | スイッチング電源装置 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| JP3177979B2 (ja) | ３端子レギュレータの直列運転立上回路 | |
| JPH03870Y2 (ja) | ||
| JPS6338694Y2 (ja) | ||
| JPH0623160Y2 (ja) | スイッチング信号異常検出回路 | |
| JPH05146143A (ja) | 突入電流防止回路 | |
| JPS5814705Y2 (ja) | スイツチング電源回路 | |
| JPH0623161Y2 (ja) | 電源保護回路 | |
| JPH067368Y2 (ja) | 過負荷保護回路 | |
| JPH0530179Y2 (ja) |