JP3811737B2 - パルス出力段の制御回路装置 - Google Patents
パルス出力段の制御回路装置 Download PDFInfo
- Publication number
- JP3811737B2 JP3811737B2 JP52165397A JP52165397A JP3811737B2 JP 3811737 B2 JP3811737 B2 JP 3811737B2 JP 52165397 A JP52165397 A JP 52165397A JP 52165397 A JP52165397 A JP 52165397A JP 3811737 B2 JP3811737 B2 JP 3811737B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- mos
- voltage
- drain
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
Landscapes
- Electronic Switches (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Generation Of Surge Voltage And Current (AREA)
Description
上記のような出力段は、小さい内部抵抗で電圧パルスを発生し、例えば、パルス駆動すべき電力消費装置へのエネルギー供給を可能にするものである。このような電力消費装置としては、就中、パルス・ダイオード・レーザを挙げることができる。ピーク出力が数十ワットの電力範囲で駆動されるこの種のダイオードでは、典型的に、パルス幅が数十ナノ秒台の場合、100Aにもなるパルス電流が必要とされる。このような出力段には、多くの場合、サイリスタまたはMOS(金属酸化物半導体)電界効果出力トランジタ(MOS−FETと略称する)が用いられているが、最近では、MOS−FETが、その内部抵抗が低いことからサイリスタに取って代って益々多く用いられている。
パルス出力段を制御するための回路装置は、シュプリンガ出版社(Springer Verlag)発行の「半導体回路技術(Halbleiter Schaltungstechnik)」、第9版、p.581から知られており、本明細書においても、図3に、説明の便宜上、ダイオード・レーザのための終段制御回路の一例が示してある。同図において、MOS−FET1は、電力消費装置としてのダイオード・レーザ(2)は、詳細には示していないが充電回路(LS)3により前以て適当な高い電圧に充電されているコンデンサ(4)に、直接、接続される。コンデンサ(4)はダイオード(2)及びMOS−FET(1)を介して放電し、それにより電流パルスが発生する。その場合、関連の回路素子及び導体における電圧降下はそれぞれそのインピーダンスで分圧されることになる。通常は、アンペア領域にある大きなピーク電流を発生する高電力の制御回路(5)が使用されている。この回路構成における欠点は、この制御部(5)が固有の電源(SV)6を必要とし、そのため追加の費用が必要となるばかりではなく、該制御部自体にエネルギー消費が生ずる。このことは、特に、低電圧の電池で駆動される小型の携帯に便利な機器において特に不利である。制御部固有のこの電源(6)は、市販品として入手可能なMOS−FETの最大20Vの許容ゲート電圧を確保するためのものであり、この電圧は、一般にこの種の出力段では、充電回路に発生する利用可能な電圧の端数値に過ぎない。
DE 33 01 648 A1には、電力FET(電界効果トランジスタ)のゲートに入力増幅器が前置接続されている出力段が記述してある。この入力増幅器には制御信号が印加される。該入力増幅器は、2個の並列に接続されたFETから構成される。出力FETのドレイン電圧は、増幅用FETの内の1つのドレインに印加される。出力FETのゲートには、増幅用FETのソース端子が接続されている。該増幅用FETに発生する出力電圧は、制御信号にのみ追従し、ドレイン電圧には追従しない。出力FETのドレイン及びゲートは、制御回路を介して直接接続されてはいないので、ゲートは、場合により生じ得る過度に高いドレイン電圧に対し積極的に保護される。
本発明の課題は、従来技術の欠点もしくは問題点を克服する冒頭に述べた型式のパルス終段もしくは出力段を制御するための回路装置を提供することにある。
上の課題は、請求の範囲1に謂わゆる上位概念として記述した種類の回路装置において、同請求の範囲1の謂わゆる特徴部分に記載の構成により解決される。
本発明によれば、上記出力段は、制御のための付加的な補助電圧、従ってまた、それに必要とされるエネルギーをエネルギー源から直接引き出すことなく実現される。それにより、特に有利な実施の形態において、費用が低減され而も電気的性能が高楊される。
本発明によれば、上記の目的及び作用効果は、出力段の負荷側の端から適切な制御を行うことにより達成される。しかしながら、そのための前提条件として、配線インピーダンスを含め出力段を流れる総ての電流路に関与する構成要素における電圧降下を、MOS−FETのドレインにおける電圧降下による該MOS−FETの損傷を防止するために、そのゲートにおける許容最大電圧が越えられないように分圧分布することが要求される。これと関連して、パルス出力終段の充電電圧は、上記ゲートの許容最大電圧を上回ることを注記しておく。ドレインにおけるこのような電圧降下は、既に所要の大きくて短いパルス電流においてMOS−FETの最終的な装入インピーダンスにより発生するが、これは、回路素子、回路構成及び充電電圧を適切に選択することにより付加的に制御することが可能である。
上記のようにそれ自体は有害で而も避けることができないドレインの電圧降下は、本発明によれば、該電圧降下が、既述のような装入条件下で、ゲートの分離制御に同様に必要とされる大きさの範囲内で変化することに着目し、有利に利用されるのである。オン切換過程では、ゲートがドレインからで充電されてMOS−FETが導通を開始する。ゲートに生ずる電圧は、ドレインの立下り電圧に等化し、同時にゲートは高い充電電圧から保護される。可能な限り大きな電流パルスを得るためには、ゲート電圧が可能な限り高く而もゲートがそれにより直接的に損傷されることがないように、回路素子、回路構成及び充電電圧を適切に選択する。
本発明の有利な実施の形態は、従属請求の範囲に記述してある。
本発明の対象について、以下、図面を参照し、実施例と関連し詳細に説明する。図面中、
図1は、本発明の第1の実施の形態を略示する回路図であり、
図2は、図1の実施の形態における制御部を更に詳細に示す回路図であり、
図3は、従来のパルス出力終段の制御部の制御を示す図である。
図面中、全図面を通し同じ構成要素を示すのに同じ参照符号を使用している。
本発明による終段制御部の回路構成の第1の実施の形態に関し図1を参照し以下に説明する。図1に示した回路装置は、図3に示した従来技術の回路とは、次の点、即ち図3の電源(6)が取り除かれて、制御部(5)に対する電気エネルギーは、終段の負荷側の端から供給されることである。そのために、MOS−FET(1)のドレインが制御部(5)に接続されている。
既に述べたように、可能な限り大きい電流パルスを得るために、ゲート電圧を可能な限り高くすべきであるが、しかしながら、それによりゲートが損傷を受けてはならない。ゲート電源電圧としては、ドレインにおける電圧降下分を利用することができ、この電圧降下は、所要の大きく短いパルス電流だけで、MOS−FET(1)の最終的に得られるターン・オン時のインピーダンスにより決定される。このインピーダンスは、回路素子、回路構成並びに充電電圧を適当に選択することにより適切に設定することが可能である。
更に、この回路装置においては、ゲートに印加される制御部の電流も、同様に、直接電源からではなく、消費装置を通流する全電流とするのが有利である。
図1に示した実施の形態における制御部(5)のより詳細な回路構成を、一例として、図2に示してある。図から明らかなように、上記制御部は、NPN−トランジスタ7とPNP−トランジスタ8とから構成され、これらトランジスタ7及び8は互いに直接カスケード接続され、MOS−FET1のゲートに結合されている。
図2に示した回路構成によれば、MOS−FETを使用する場合に低電力及び50Vの充電電圧で100Aまでのピーク電流が得られ、ゲート電圧が15Vに増加する。
Claims (1)
- MOS−FET出力段(1)と制御回路(5)とを含むパルス終段を制御するための回路装置であって、MOS−FET出力段(1)がドレイン側で負荷(2)及び電源(3、4)と直列に接続されている前記回路装置において、
制御回路(5)が、MOS−FET(1)のドレインとゲートの間に、エミッタがMOS−FET(1)のドレインと接続され且つコレクタがMOS−FET(1)のゲートと接続されているPNPトランジスタ(8)をスイッチとして含み、それにより制御回路(5)が、唯一の電源としてMOS−FET(1)のドレインと接続されていて、ドレイン電圧を直接的に該MOS−FET(1)のゲートに接続させ、更に、負荷回路(1、2、4)における回路パラメータが、導通状態にてMOS−FET(1)のドレインにおける電圧降下が該MOS−FET(1)のゲートにおける許容最大電圧を上回ることなく且つ該MOS−FET(1)のドレインから前記制御回路(5)に流れる電源電流が負荷電流に寄与するように選択されていることを特徴とする回路装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19546562.8 | 1995-12-13 | ||
DE19546562A DE19546562C1 (de) | 1995-12-13 | 1995-12-13 | Schaltungsanordnung zur Ansteuerung einer Impulsendstufe |
PCT/EP1996/005129 WO1997022181A1 (de) | 1995-12-13 | 1996-11-21 | Schaltungsanordnung zur ansteuerung einer impulsendstufe |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11500889A JPH11500889A (ja) | 1999-01-19 |
JP3811737B2 true JP3811737B2 (ja) | 2006-08-23 |
Family
ID=7780032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52165397A Expired - Lifetime JP3811737B2 (ja) | 1995-12-13 | 1996-11-21 | パルス出力段の制御回路装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5936453A (ja) |
EP (1) | EP0809887B1 (ja) |
JP (1) | JP3811737B2 (ja) |
KR (1) | KR100412624B1 (ja) |
AU (1) | AU720913B2 (ja) |
DE (2) | DE19546562C1 (ja) |
WO (1) | WO1997022181A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10125465A1 (de) * | 2001-05-25 | 2002-11-28 | Hella Kg Hueck & Co | Schaltungsanordnung für mindestens eine Laserdiode zur Erzeugung von kurzen Laserimpulsen |
DE102014218963B3 (de) * | 2014-09-22 | 2016-02-11 | Ifm Electronic Gmbh | Schaltungsanordnung zur Steuerung einer Pulslichtquelle |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3740581A (en) * | 1972-03-08 | 1973-06-19 | Hughes Aircraft Co | Precision switching circuit for analog signals |
GB2049329A (en) * | 1979-05-14 | 1980-12-17 | Honeywell Inc | Electrical load control system |
DE3301648A1 (de) * | 1983-01-19 | 1984-07-19 | Siemens AG, 1000 Berlin und 8000 München | Misfet mit eingangsverstaerker |
JPS60210028A (ja) * | 1984-04-04 | 1985-10-22 | Hitachi Ltd | 複合半導体回路素子 |
JPS63185220A (ja) * | 1987-01-28 | 1988-07-30 | Mitsubishi Electric Corp | カスコ−ド形BiMOSの駆動回路 |
IT1233416B (it) * | 1987-12-03 | 1992-03-30 | Sgs Microelettronica Spa | Circuito di pilotaggio di dispositivi elettronici alimentati a bassa tensione |
US5089727A (en) * | 1990-04-02 | 1992-02-18 | Motorola, Inc. | Pulsed driver circuit |
EP0622717B1 (en) * | 1993-04-30 | 1998-12-30 | STMicroelectronics S.r.l. | Temperature stable circuit for recycling discharge current during the driving of an inductive load |
DE4325899C2 (de) * | 1993-08-02 | 1995-11-16 | Siemens Ag | MOS-Schaltstufe |
US5463648A (en) * | 1994-08-01 | 1995-10-31 | Litton Systems, Inc. | Pulse forming network for diode laser |
-
1995
- 1995-12-13 DE DE19546562A patent/DE19546562C1/de not_active Expired - Fee Related
-
1996
- 1996-11-21 JP JP52165397A patent/JP3811737B2/ja not_active Expired - Lifetime
- 1996-11-21 DE DE59607779T patent/DE59607779D1/de not_active Expired - Lifetime
- 1996-11-21 KR KR1019970705528A patent/KR100412624B1/ko not_active IP Right Cessation
- 1996-11-21 EP EP96939108A patent/EP0809887B1/de not_active Expired - Lifetime
- 1996-11-21 AU AU76279/96A patent/AU720913B2/en not_active Expired
- 1996-11-21 WO PCT/EP1996/005129 patent/WO1997022181A1/de active IP Right Grant
- 1996-11-21 US US08/875,285 patent/US5936453A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR19980702133A (ko) | 1998-07-15 |
DE59607779D1 (de) | 2001-10-31 |
EP0809887A1 (de) | 1997-12-03 |
DE19546562C1 (de) | 1997-04-03 |
US5936453A (en) | 1999-08-10 |
AU720913B2 (en) | 2000-06-15 |
JPH11500889A (ja) | 1999-01-19 |
KR100412624B1 (ko) | 2004-03-30 |
EP0809887B1 (de) | 2001-09-26 |
WO1997022181A1 (de) | 1997-06-19 |
AU7627996A (en) | 1997-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4414479A (en) | Low dissipation snubber for switching power transistors | |
US5789951A (en) | Monolithic clamping circuit and method of preventing transistor avalanche breakdown | |
CA1127724A (en) | Switching circuit with mos field effect transistor | |
US5513197A (en) | Semiconductor laser drive circuit including switched current source | |
US5369308A (en) | Power transistor switching circuit with controlled turn-off | |
CA2116890A1 (en) | Power supply shunt regulator | |
US20030042939A1 (en) | Semiconductor power converting apparatus | |
US3786364A (en) | Semiconductor amplifier protection | |
JP3920371B2 (ja) | 充電装置、電流検出回路、及び、電圧検出回路 | |
US4023069A (en) | Vertical deflection circuit | |
US3924158A (en) | Electronic overload protection device | |
KR0164638B1 (ko) | 광 결합기 장치 | |
JP3811737B2 (ja) | パルス出力段の制御回路装置 | |
US20230327554A1 (en) | Three output dc voltage supply with short circuit protection | |
US5625518A (en) | Clamping circuit with reverse polarity protection | |
JPH02179266A (ja) | ソリッドステート電力制御器 | |
US4158179A (en) | Amplifier circuit | |
US5838524A (en) | Current limit circuit for inhibiting voltage overshoot | |
JP5562690B2 (ja) | 電源用逆流阻止回路 | |
US5847593A (en) | Voltage discharge circuit for a photovoltaic power source | |
JP4204119B2 (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
JP2001177387A (ja) | 負荷駆動装置 | |
EP0109427A4 (en) | CURRENT LIMITER AND CURRENT LIMITING METHOD. | |
JPH06216738A (ja) | フォトカプラ装置 | |
JP3166149B2 (ja) | 直流コンバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041207 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060425 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |