JPS60204225A - 保護装置 - Google Patents
保護装置Info
- Publication number
- JPS60204225A JPS60204225A JP60040974A JP4097485A JPS60204225A JP S60204225 A JPS60204225 A JP S60204225A JP 60040974 A JP60040974 A JP 60040974A JP 4097485 A JP4097485 A JP 4097485A JP S60204225 A JPS60204225 A JP S60204225A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- control
- transistors
- resistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 8
- 230000001105 regulatory effect Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 101100422538 Escherichia coli sat-2 gene Proteins 0.000 description 2
- 101000807306 Homo sapiens Ubiquitin-like modifier-activating enzyme 1 Proteins 0.000 description 1
- 102100037160 Ubiquitin-like modifier-activating enzyme 1 Human genes 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/008—Intrinsically safe circuits
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は特許請求の範囲第１項の特徴部に記載したよ
うな保護装置に関する。
うな保護装置に関する。
特定の大気の爆発を呼び起す点火装置の通常の動作時に
閃光が発生されず、かつ、熱効果のない保護装置として
はＤＩＮ（ドイツ工業品標準規格） ＥＮ５００１４（
ＶＤＥ：ドイツ電気技師連盟０１７０１０１７１） 、
特にＥＮ ５００２０が知られている。
閃光が発生されず、かつ、熱効果のない保護装置として
はＤＩＮ（ドイツ工業品標準規格） ＥＮ５００１４（
ＶＤＥ：ドイツ電気技師連盟０１７０１０１７１） 、
特にＥＮ ５００２０が知られている。
この発明はＩＩＩＮ ＥＮ ５００２０．Ｐｋｔ、８の
ような固有保護回路と固有非保護回路の間に接続される
保護装置に関する。
ような固有保護回路と固有非保護回路の間に接続される
保護装置に関する。
第１図に示した従来例は２つのスイッチングトランジス
タＴ１．Ｔ２を有する。第１のスイッチングトランジス
タＴ１のエミッタに第１の検出抵抗Ｒ１の一端が接続さ
れ、その抵抗Ｒ１の他端が第２のスイッチングトランジ
スタＴ２のコレクタに接続されている。第２のスイッチ
ングトランジスタＴ２のエミッタは第２の検出抵抗Ｒ２
に接続される。第１の検出抵抗Ｒ１の両端には第１の制
御トランジスタＴ３のベース、エミッタが接続され、第
２の検出抵抗Ｒ２の両端には第２の制御トランジスタＴ
４のベース、エミッタが接続される。第１の制御トラン
ジスタＴ３のコレクタは第１のスイッチングトランジス
タＴｌのベースに接続され、第２の制御トランジスタＴ
４のコレクタは第２のスイッチングトランジスタＴ２の
ベースに接続される。第１のスイッチングトランジスタ
Ｔ１のコレクタ・ベース間に第１のベース抵抗Ｒ３が接
続される。第２のスイッチングトランジスタＴ２のベー
スは第２のベース抵抗Ｒ４を介して第１のベース抵抗Ｒ
３、第１の制御トランジスタＴ３に実質的に並列に接続
される。スイッチングトランジスタＴ１．Ｔ２はベース
抵抗Ｒ３、Ｒ４により制御される。抵抗Ｒ１，Ｒ２にお
ける電圧降下が制御トランジスタＴ３、Ｔ４（７）ベー
ス番エミッタ間電圧以上になると、制御トランジスタＴ
３、Ｔ４のコレクタ・エミッタ間に制御電流が流れ出て
しまい、スイッチングトランジスタＴ１．Ｔ２が非導通
状態となる。小さな可変増幅率に基ずく限りでは、スイ
ッチングトランジスタＴ１、Ｔ２を制御するためにはベ
ース抵抗Ｒ・３、Ｒ４は低抵抗でなければならない、そ
のため。
タＴ１．Ｔ２を有する。第１のスイッチングトランジス
タＴ１のエミッタに第１の検出抵抗Ｒ１の一端が接続さ
れ、その抵抗Ｒ１の他端が第２のスイッチングトランジ
スタＴ２のコレクタに接続されている。第２のスイッチ
ングトランジスタＴ２のエミッタは第２の検出抵抗Ｒ２
に接続される。第１の検出抵抗Ｒ１の両端には第１の制
御トランジスタＴ３のベース、エミッタが接続され、第
２の検出抵抗Ｒ２の両端には第２の制御トランジスタＴ
４のベース、エミッタが接続される。第１の制御トラン
ジスタＴ３のコレクタは第１のスイッチングトランジス
タＴｌのベースに接続され、第２の制御トランジスタＴ
４のコレクタは第２のスイッチングトランジスタＴ２の
ベースに接続される。第１のスイッチングトランジスタ
Ｔ１のコレクタ・ベース間に第１のベース抵抗Ｒ３が接
続される。第２のスイッチングトランジスタＴ２のベー
スは第２のベース抵抗Ｒ４を介して第１のベース抵抗Ｒ
３、第１の制御トランジスタＴ３に実質的に並列に接続
される。スイッチングトランジスタＴ１．Ｔ２はベース
抵抗Ｒ３、Ｒ４により制御される。抵抗Ｒ１，Ｒ２にお
ける電圧降下が制御トランジスタＴ３、Ｔ４（７）ベー
ス番エミッタ間電圧以上になると、制御トランジスタＴ
３、Ｔ４のコレクタ・エミッタ間に制御電流が流れ出て
しまい、スイッチングトランジスタＴ１．Ｔ２が非導通
状態となる。小さな可変増幅率に基ずく限りでは、スイ
ッチングトランジスタＴ１、Ｔ２を制御するためにはベ
ース抵抗Ｒ・３、Ｒ４は低抵抗でなければならない、そ
のため。
第１図に示す従来回路は比較的適度な電流源特性を生じ
る。
る。
第２図に示した他の従来例は第１図の回路に比べてはっ
きりと性能が向上している。スイッチング（レギュレー
ティング）トランジスタＴｌのエミッタに第１の検出抵
抗Ｒ１が接続される。第２の検出抵抗Ｒ２が第１のスイ
ッチングトランジスタＴｌのコレクタと第２のスイッチ
ングトランジスタＴ２のエミーＩりの間に接続される。
きりと性能が向上している。スイッチング（レギュレー
ティング）トランジスタＴｌのエミッタに第１の検出抵
抗Ｒ１が接続される。第２の検出抵抗Ｒ２が第１のスイ
ッチングトランジスタＴｌのコレクタと第２のスイッチ
ングトランジスタＴ２のエミーＩりの間に接続される。
検出抵抗Ｒ１，Ｒ２は制御トランジスタＴ３、Ｔ４のベ
ースφエミッタ間にそれぞれ接続される。制御トランジ
スタＴ３、Ｔ４のコレクタはスイッチングトランジスタ
Ｔ１．Ｔ２のベースにそれぞれ接続される。スイッチン
グトランジスタＴ１．Ｔ２のベースは抵抗Ｒ３、Ｒ４を
介して帰路に接続される。第２図に示した従来例は公知
の回路によって電圧降下に関しては好都合であり、必要
とあらば、抵抗Ｒ３，Ｒ４を介して非動作電流を流すこ
とができる。この回路は固有の保護測定回路に対して条
件付きで適している。
ースφエミッタ間にそれぞれ接続される。制御トランジ
スタＴ３、Ｔ４のコレクタはスイッチングトランジスタ
Ｔ１．Ｔ２のベースにそれぞれ接続される。スイッチン
グトランジスタＴ１．Ｔ２のベースは抵抗Ｒ３、Ｒ４を
介して帰路に接続される。第２図に示した従来例は公知
の回路によって電圧降下に関しては好都合であり、必要
とあらば、抵抗Ｒ３，Ｒ４を介して非動作電流を流すこ
とができる。この回路は固有の保護測定回路に対して条
件付きで適している。
これらの両従来回路は往路に２つの抵抗を有し、これら
によりスイッチングトランジスタ、制御トランジスタが
制御されている。この結果、上述したように、両抵抗に
おける電圧降下が制御のための電圧よりも比較的高いこ
とになる。
によりスイッチングトランジスタ、制御トランジスタが
制御されている。この結果、上述したように、両抵抗に
おける電圧降下が制御のための電圧よりも比較的高いこ
とになる。
この発明の目的は冒頭で述べた技術分野に属する保護装
置における電圧降下をさらにいっそう低下させることで
ある。
置における電圧降下をさらにいっそう低下させることで
ある。
この目的は特許請求の範囲第１項の特徴部に基ずいた実
施例により実現される。すなわち、往路に２つの検出抵
抗を設ける代りにただ１つの抵抗が設けられ、この抵抗
における電圧降下が２つの制御トランジスタを制御する
ために用いられている。
施例により実現される。すなわち、往路に２つの検出抵
抗を設ける代りにただ１つの抵抗が設けられ、この抵抗
における電圧降下が２つの制御トランジスタを制御する
ために用いられている。
第１実施例においては、２つの制御トランジスタのエミ
ッタが１つの検出抵抗の一端に共通に接続され、２つの
制御トランジスタのベースがこの検出抵抗の他端に共通
に接続される。これにより、２つの制御トランジスタを
同時に制御でき、２つのスイッチング（レギュレーティ
ング）トランジスタをも同時に制御できる。
ッタが１つの検出抵抗の一端に共通に接続され、２つの
制御トランジスタのベースがこの検出抵抗の他端に共通
に接続される。これにより、２つの制御トランジスタを
同時に制御でき、２つのスイッチング（レギュレーティ
ング）トランジスタをも同時に制御できる。
この発明の他の実施例によ４れば、２つの制御トランジ
スタのコレクタがさらに他の制御トランジスタのベース
に接続される。後者のさらに他の制御トランジスタはス
イッチング（レギュレーティング）トランジスタを制御
する。この実施例は制御方法が改良された限りでの有利
な実施例である。
スタのコレクタがさらに他の制御トランジスタのベース
に接続される。後者のさらに他の制御トランジスタはス
イッチング（レギュレーティング）トランジスタを制御
する。この実施例は制御方法が改良された限りでの有利
な実施例である。
この発明のさらに他の実施例によれば、２つの制御トラ
ンジスタのコレクタがさらに他の制御トランジスタのベ
ースに接続される。後者のさらに他のトランジスタはス
イッチングトランジスタを制御する。
ンジスタのコレクタがさらに他の制御トランジスタのベ
ースに接続される。後者のさらに他のトランジスタはス
イッチングトランジスタを制御する。
以下図面を参照してこの発明の詳細な説明する。この回
路は往路Ｈと帰路Ｒを有する。この回路の左側は固有非
保護回路であり、右側は固有保護回路である。ｉは電流
を示す。これは第４図〜第６図において共通である。付
は加えると、同一文字、同一参照数字は同一、あるいは
少なくとも類似の部分を示す。第１図、第２図で用いら
れた同一文字、同一参照数字は第３図〜第６図において
も同一、あるいは少なくとも類似の部分に使われている
。
路は往路Ｈと帰路Ｒを有する。この回路の左側は固有非
保護回路であり、右側は固有保護回路である。ｉは電流
を示す。これは第４図〜第６図において共通である。付
は加えると、同一文字、同一参照数字は同一、あるいは
少なくとも類似の部分を示す。第１図、第２図で用いら
れた同一文字、同一参照数字は第３図〜第６図において
も同一、あるいは少なくとも類似の部分に使われている
。
往路Ｈ内で第１のスイッチング（レギュレーティング）
トランジスタＴｌのエミッタに検出抵抗Ｒ１の一端が接
続される。第１のスイッチングトランジスタＴＩのコレ
クタは第２のスイッチングトランジスタＴ２のエミッタ
に接続され、第２のスイッチングトランジスタＴ２のコ
レクタはこの保護装置の出力端に接続される。検出抵抗
Ｒ１の他端は制御トランジスタＴ３、Ｔ４のエミッタに
接続される。制御トランジスタＴ３、Ｔ４のベースは抵
抗Ｒ５、Ｒ６をそれぞれ介して検出抵抗Ｒ１の一端に接
続される。この接続点は第１のスイッチングトランジス
タＴ１のエミッタに接続される。２つの制御トランジス
タＴ３、Ｔ４のコレクタはスイッチングトランジスタＴ
１．Ｔ２のベースにそれぞれ接続される。ここで、トラ
ンジスタＴ１のベースとトランジスタＴ３のコレクタの
間にはダイオード１０．１１が直列に接続され、トラン
ジスタＴ２のベースとトランジスタＴ４のコレクタの間
にはダイオード１２．１３が直列に接続される。２つの
直列接続ダイオードと２つのトランジスタＴ３、Ｔ４と
の接続点は制御抵抗Ｒ３、Ｒ４を介してそれぞれ帰路に
接続される。
トランジスタＴｌのエミッタに検出抵抗Ｒ１の一端が接
続される。第１のスイッチングトランジスタＴＩのコレ
クタは第２のスイッチングトランジスタＴ２のエミッタ
に接続され、第２のスイッチングトランジスタＴ２のコ
レクタはこの保護装置の出力端に接続される。検出抵抗
Ｒ１の他端は制御トランジスタＴ３、Ｔ４のエミッタに
接続される。制御トランジスタＴ３、Ｔ４のベースは抵
抗Ｒ５、Ｒ６をそれぞれ介して検出抵抗Ｒ１の一端に接
続される。この接続点は第１のスイッチングトランジス
タＴ１のエミッタに接続される。２つの制御トランジス
タＴ３、Ｔ４のコレクタはスイッチングトランジスタＴ
１．Ｔ２のベースにそれぞれ接続される。ここで、トラ
ンジスタＴ１のベースとトランジスタＴ３のコレクタの
間にはダイオード１０．１１が直列に接続され、トラン
ジスタＴ２のベースとトランジスタＴ４のコレクタの間
にはダイオード１２．１３が直列に接続される。２つの
直列接続ダイオードと２つのトランジスタＴ３、Ｔ４と
の接続点は制御抵抗Ｒ３、Ｒ４を介してそれぞれ帰路に
接続される。
この発明の実施例を用いれば、従来例に比べて検出抵抗
の数を減少することができ、これにより、電圧降下を著
しく減少できる。往路を流れる電流の制御のために検出
抵抗Ｒ１の電圧降下を利用することができる。この保護
装置においては全電圧降下が第１図、第２図に示した従
来例に比べて約半分になっている。第１図における全電
圧降下の最小値は次のように表わされる。
の数を減少することができ、これにより、電圧降下を著
しく減少できる。往路を流れる電流の制御のために検出
抵抗Ｒ１の電圧降下を利用することができる。この保護
装置においては全電圧降下が第１図、第２図に示した従
来例に比べて約半分になっている。第１図における全電
圧降下の最小値は次のように表わされる。
ＩＰＸ Ｒ３＋ ＵＢＥＩ ＋ ＵＢＥ３＋ Ｕ（：Ｅ
ｓａｔ２ ＋ ＵＢＥ４＝ ３ Ｘ ＵＢＥ ＋ ＵＣ
Ｅｓａｔ＋ ＩＢＸ Ｒ３８２図に示した回路の全電圧
降下の最小値は次のように表わされる。
ｓａｔ２ ＋ ＵＢＥ４＝ ３ Ｘ ＵＢＥ ＋ ＵＣ
Ｅｓａｔ＋ ＩＢＸ Ｒ３８２図に示した回路の全電圧
降下の最小値は次のように表わされる。
ｔｌＢＥ３＋ ＵＣＥｓａｔｌ ＋ＵＢＥ４＋ ＵＣＥ
ｓａｔ２＝ ２ Ｘ ＵＢＥ ＋ ２ Ｘ ＵＣＥｓａ
ｔ第３図に示した実施例の全電圧降下の最小値は次のよ
う″に表わされる。
ｓａｔ２＝ ２ Ｘ ＵＢＥ ＋ ２ Ｘ ＵＣＥｓａ
ｔ第３図に示した実施例の全電圧降下の最小値は次のよ
う″に表わされる。
ＵＢＥ３＋ ＵＣＥｓａｔｌ ＋ ＵＣＥｓａｔ２ ＝
ＵＢＥ ＋ ２ Ｘ ＵＣＥｓａｔこれは第２図の場
合の約半分であることがわかる。
ＵＢＥ ＋ ２ Ｘ ＵＣＥｓａｔこれは第２図の場
合の約半分であることがわかる。
他の実施例を第４図を参照して説明する。第３図の実施
例ではＰＮＰトランジスタで構成されていたスイッチン
グトランジスタＴ１．Ｔ２ （制御トランジスタＴ３、
Ｔ４も同様にＰＮＰトランジスタで構成されている）が
、この実施例では高抵抗で制御可能なＭＯ３形パワート
ランジスタにより構成されている。このため、スイッチ
ングトランジスタＴ１．Ｔ２のベースにダイオード１Ｏ
１１１，１２，１３の代りに抵抗Ｒ７、Ｒ８をそれぞれ
接続することが可能である。このようなパワートランジ
スタの利用により、抵抗Ｒ７、Ｒ８の抵抗値を非常に高
く（例えばＩＯＭΩ）でき、帰路Ｒ（接地端）に流れる
非動作電流を無視できる。抵抗Ｒ７、Ｒ８の抵抗値が高
いので、非常に良い制御特性が得られる。２３．２ｍＡ
の短絡電流が流れる第４図の実施例の全電圧降下は電流
値が２２ｍＡの場合、０．５Ｖにしかならない。
例ではＰＮＰトランジスタで構成されていたスイッチン
グトランジスタＴ１．Ｔ２ （制御トランジスタＴ３、
Ｔ４も同様にＰＮＰトランジスタで構成されている）が
、この実施例では高抵抗で制御可能なＭＯ３形パワート
ランジスタにより構成されている。このため、スイッチ
ングトランジスタＴ１．Ｔ２のベースにダイオード１Ｏ
１１１，１２，１３の代りに抵抗Ｒ７、Ｒ８をそれぞれ
接続することが可能である。このようなパワートランジ
スタの利用により、抵抗Ｒ７、Ｒ８の抵抗値を非常に高
く（例えばＩＯＭΩ）でき、帰路Ｒ（接地端）に流れる
非動作電流を無視できる。抵抗Ｒ７、Ｒ８の抵抗値が高
いので、非常に良い制御特性が得られる。２３．２ｍＡ
の短絡電流が流れる第４図の実施例の全電圧降下は電流
値が２２ｍＡの場合、０．５Ｖにしかならない。
ＭＯＳトランジスタＴ１．Ｔ２の閾値のために第４図の
保護装置は約５ｖで確実に動作する。
保護装置は約５ｖで確実に動作する。
第３図、第４図の実施例では帰路（接地端）に非動作電
流が流れたが、第５図に示す第３実施例では接地端には
非動作電流が流れない。スイッチングトランジスタＴｌ
はＰＮＰ）ランジスタであり、そのコレクタは第２のス
イッチングトランジスタＴ２のコレクタに接続される。
流が流れたが、第５図に示す第３実施例では接地端には
非動作電流が流れない。スイッチングトランジスタＴｌ
はＰＮＰ）ランジスタであり、そのコレクタは第２のス
イッチングトランジスタＴ２のコレクタに接続される。
第２のスイッチングトランジスタＴ２はＮＰＮ）ランジ
スタであり、このエミッタは抵抗Ｒ１を介して出力端（
往路Ｈ）に接続される。抵抗Ｒ１はここでは制御トラン
ジスタＴ３、Ｔ４のための共通の抵抗であり、次のよう
に接続されている。スイ・ンチングトランジスタＴ２の
エミッタ側の抵抗Ｒ１の一端は制御トランジスタＴ３の
エミッタに接続され、制御トランジスタＴ４のベースに
は抵抗ＲＩＯが接続される。制御トランジスタＴ３のベ
ースは抵抗Ｒ１１，ダイオード１４．１５を介して、制
御トランジスタＴ４のエミッタ、および、抵抗Ｒ１の他
端に接続される。抵抗Ｒ１１とダイオード１４の接続点
には抵抗Ｒ５の一端が接続され、抵抗Ｒ５の他端はスイ
ッチングトランジスタＴＩのエミッタに接続される。ス
イッチングトランジスタＴ１のエミッタにはさらに抵抗
Ｒ４の一端が接続され、抵抗Ｒ４の他端はスイッチング
トランジスタＴ２のベース、および、制御トランジスタ
Ｔ４のコレクタに接続される。制御トランジスタＴ３の
コレクタは抵抗Ｒ３を介してスイッチングトランジスタ
ＴＩのベースに接続される。この回路から接地端までの
接続は必要とされていない。
スタであり、このエミッタは抵抗Ｒ１を介して出力端（
往路Ｈ）に接続される。抵抗Ｒ１はここでは制御トラン
ジスタＴ３、Ｔ４のための共通の抵抗であり、次のよう
に接続されている。スイ・ンチングトランジスタＴ２の
エミッタ側の抵抗Ｒ１の一端は制御トランジスタＴ３の
エミッタに接続され、制御トランジスタＴ４のベースに
は抵抗ＲＩＯが接続される。制御トランジスタＴ３のベ
ースは抵抗Ｒ１１，ダイオード１４．１５を介して、制
御トランジスタＴ４のエミッタ、および、抵抗Ｒ１の他
端に接続される。抵抗Ｒ１１とダイオード１４の接続点
には抵抗Ｒ５の一端が接続され、抵抗Ｒ５の他端はスイ
ッチングトランジスタＴＩのエミッタに接続される。ス
イッチングトランジスタＴ１のエミッタにはさらに抵抗
Ｒ４の一端が接続され、抵抗Ｒ４の他端はスイッチング
トランジスタＴ２のベース、および、制御トランジスタ
Ｔ４のコレクタに接続される。制御トランジスタＴ３の
コレクタは抵抗Ｒ３を介してスイッチングトランジスタ
ＴＩのベースに接続される。この回路から接地端までの
接続は必要とされていない。
トランジスタＴ２、Ｔ４、ならびに、抵抗Ｒ１、Ｒ４に
第１図と同様に電流源が接続されている。
第１図と同様に電流源が接続されている。
） −ｙ ンシスタＴ ３４ｔ’ＵＢＥ３＝ ２ＸＵＤ
−ＬＩＲ１テｊ：＋ル限’Ｊは抵抗Ｒ５により制御され
る。ＵＤ＝ＵＢＥであるので、トランジスタＴ３はＵＲ
Ｉが約０．６Ｖで非導通状態となる。スイッチングトラ
ンジスタＴ１は抵抗Ｒ３，トランジスタＴ３により制御
される。
−ＬＩＲ１テｊ：＋ル限’Ｊは抵抗Ｒ５により制御され
る。ＵＤ＝ＵＢＥであるので、トランジスタＴ３はＵＲ
Ｉが約０．６Ｖで非導通状態となる。スイッチングトラ
ンジスタＴ１は抵抗Ｒ３，トランジスタＴ３により制御
される。
抵抗Ｒ１を流れる電流によりトランジスタＴ３とＴＩが
非導通状態となる。全電圧降下の最小値は次のように表
わされる。
非導通状態となる。全電圧降下の最小値は次のように表
わされる。
ＵＢＥ１＋ ＩＢＸ Ｒ３＋ ＵＣＥｓａｔ３ ＋ Ｕ
ＢＥ４＝ ２ Ｘ ＵＢＥ ＋ ＩＢＸ Ｒ３＋ ＵＧ
Ｅｓａｔ第６図に第５図の実施例をさらに改良したこの
発明の第４実施例を示す、スイッチングトランジスタＴ
１、Ｔ２はＰＮＰ ）ランジスタである。トランジスタ
Ｔ２のコレクタは抵抗Ｒ１の一端に接続される。トラン
ジスタＴ２のコレクタと抵抗Ｒ１との接続点は抵抗Ｒ７
、Ｒ８をそれぞれ介してトランジスタＴ５、Ｔ６のベー
スに接続される。トランジスタＴ５、Ｔ６のエミッタは
抵抗Ｒ１の他端に接続される。トランジスタＴ５、Ｔ６
のコレクタは制御トランジスタＴ３．Ｔ４のベースに接
続される。トランジスタＴ６、Ｔ５のコレクタとトラン
ジスタＴ４、Ｔ３との接続点は抵抗Ｒ６、Ｒ５の一端に
それぞれ接続される。抵抗Ｒ６、Ｒ５の他端はトランジ
スタＴＩのエミッタに共通に接続される。トランジスタ
Ｔ１のコレクタはトランジスタＴ２のエミッタに接続さ
れるントランジスタＴ３．Ｔ４のコレクタは抵抗Ｒ３、
Ｒ４を介してトランジスタＴ１．Ｔ２のベースにそれぞ
れ接続される。ここでは、保護装置と接地端（帰路Ｒ）
の間は接続されていないので、非動作電流は存在しない
、第６図に示した保護装置の目的は抵抗Ｒ１における電
圧降下を利用してトランジスタＴ１．Ｔ’２を制御し、
その結果、トランジスタＴ１、Ｔ２を飽和させることで
ある。この回路の全電圧降下の最小値は次の通りである
。
ＢＥ４＝ ２ Ｘ ＵＢＥ ＋ ＩＢＸ Ｒ３＋ ＵＧ
Ｅｓａｔ第６図に第５図の実施例をさらに改良したこの
発明の第４実施例を示す、スイッチングトランジスタＴ
１、Ｔ２はＰＮＰ ）ランジスタである。トランジスタ
Ｔ２のコレクタは抵抗Ｒ１の一端に接続される。トラン
ジスタＴ２のコレクタと抵抗Ｒ１との接続点は抵抗Ｒ７
、Ｒ８をそれぞれ介してトランジスタＴ５、Ｔ６のベー
スに接続される。トランジスタＴ５、Ｔ６のエミッタは
抵抗Ｒ１の他端に接続される。トランジスタＴ５、Ｔ６
のコレクタは制御トランジスタＴ３．Ｔ４のベースに接
続される。トランジスタＴ６、Ｔ５のコレクタとトラン
ジスタＴ４、Ｔ３との接続点は抵抗Ｒ６、Ｒ５の一端に
それぞれ接続される。抵抗Ｒ６、Ｒ５の他端はトランジ
スタＴＩのエミッタに共通に接続される。トランジスタ
Ｔ１のコレクタはトランジスタＴ２のエミッタに接続さ
れるントランジスタＴ３．Ｔ４のコレクタは抵抗Ｒ３、
Ｒ４を介してトランジスタＴ１．Ｔ２のベースにそれぞ
れ接続される。ここでは、保護装置と接地端（帰路Ｒ）
の間は接続されていないので、非動作電流は存在しない
、第６図に示した保護装置の目的は抵抗Ｒ１における電
圧降下を利用してトランジスタＴ１．Ｔ’２を制御し、
その結果、トランジスタＴ１、Ｔ２を飽和させることで
ある。この回路の全電圧降下の最小値は次の通りである
。
ＵＣＥｓａｔｌ ＋Ｕｌｌｌ：Ｅｓａｔ２ ＋ＵＢＥ５
＝ ２ Ｘ ＵＣＥｓａｔ＋ ＵＢＥ 上述した全ての保護装置においては、スイッチング、制
御トランジスタのためのただ１つの抵抗における電圧降
下を利用すること、固有の非保護入力端から固有の保護
出力端までが直列接続された２つのダイオードあるいは
２つの抵抗を介して短絡された場合に規制されていない
電流を遮断すること、さらに、高抵抗で制御できる半導
体素子を利用することにより、僅かな電圧降下しか生じ
ない。
＝ ２ Ｘ ＵＣＥｓａｔ＋ ＵＢＥ 上述した全ての保護装置においては、スイッチング、制
御トランジスタのためのただ１つの抵抗における電圧降
下を利用すること、固有の非保護入力端から固有の保護
出力端までが直列接続された２つのダイオードあるいは
２つの抵抗を介して短絡された場合に規制されていない
電流を遮断すること、さらに、高抵抗で制御できる半導
体素子を利用することにより、僅かな電圧降下しか生じ
ない。
第１図から第６図に示した極性のトランジスタは高い出
力抵抗を有する。そのため、これらの回路は原理的には
付加回路なしに電流源として利用できる。保護装置とし
ての利用はしかしながら次の２つの問題を生じる。電流
が高くなるにつれて内部抵抗が低くなるので、ベースに
定電流を供給しなければならず、さらに、制御のために
は温度依存性を補償しなければならない。
力抵抗を有する。そのため、これらの回路は原理的には
付加回路なしに電流源として利用できる。保護装置とし
ての利用はしかしながら次の２つの問題を生じる。電流
が高くなるにつれて内部抵抗が低くなるので、ベースに
定電流を供給しなければならず、さらに、制御のために
は温度依存性を補償しなければならない。
ＭＯＳトランジスタはそれ自身で高電流値において非常
に良い電流源であるとともに何よりも先ず高抵抗で電圧
制御ができるという利点を有する。第４図に示すように
、ＭＯＳトランジスタ（パワートランジスタ）は非常に
よく用いられていて、パワートランジスタにおいては一
定の最少電圧が存在する。この発明による保護・装置の
全電圧降下は約０．５ｖである。
に良い電流源であるとともに何よりも先ず高抵抗で電圧
制御ができるという利点を有する。第４図に示すように
、ＭＯＳトランジスタ（パワートランジスタ）は非常に
よく用いられていて、パワートランジスタにおいては一
定の最少電圧が存在する。この発明による保護・装置の
全電圧降下は約０．５ｖである。
部品自身の電流源特性が利用されるときは制御のための
検出抵抗はもはや必要ではない。この場合の実施例を第
７図に示す。往路Ｈ中に１つのＭＯＳパワートランジス
タＴｌ（ＢＳＳ ９７）が接続され、そのゲートが抵抗
Ｒ１５（分圧器）に接続される。往路Ｈと帰路Ｒの間に
ツェナーダイオード１６と高抵抗値を有する抵抗Ｒ１Ｂ
が直列に接続されている。抵抗Ｒ１５は、一端ではトラ
ンジスタＴｌを介して往路Ｈに接続され、他端ではツェ
ナーダイオード１６と抵抗１６との接続点に接続される
。ここで、トランジスタＴＩの電流源特性が利用され、
短絡電流の８０％の時に０．１７Ｖの電圧降下しか生じ
ない。
検出抵抗はもはや必要ではない。この場合の実施例を第
７図に示す。往路Ｈ中に１つのＭＯＳパワートランジス
タＴｌ（ＢＳＳ ９７）が接続され、そのゲートが抵抗
Ｒ１５（分圧器）に接続される。往路Ｈと帰路Ｒの間に
ツェナーダイオード１６と高抵抗値を有する抵抗Ｒ１Ｂ
が直列に接続されている。抵抗Ｒ１５は、一端ではトラ
ンジスタＴｌを介して往路Ｈに接続され、他端ではツェ
ナーダイオード１６と抵抗１６との接続点に接続される
。ここで、トランジスタＴＩの電流源特性が利用され、
短絡電流の８０％の時に０．１７Ｖの電圧降下しか生じ
ない。
第１図、第２図は保護装置の従来例の回路図、第３図は
この発明による保護装置の第１実施例の回路図、第４図
はこの発明による保護装置の第２実施例の回路図、第５
図はこの一発明による保護装置の第３実施例の回路図、
第６図はこの発明による保護装置の第４実施例の回路図
、第７図はスイッチングトランジスタ自身の電流源特性
が利用される場合に用いられるこの発明による保護装置
の第５実施例の回路図である。 Ｔ１、Ｔ２・・・スイッチングトランジスタＴ３、Ｔ４
・・・制御トランジスタ Ｒ１・・・検出抵抗 Ｒ３、Ｒ４・・・制御抵抗 Ｒ５、Ｒ６・・・抵抗 １０．１１．１２．１３・・・ツェナーダイオード 出願人代理人 弁理士 鈴江 武彦
この発明による保護装置の第１実施例の回路図、第４図
はこの発明による保護装置の第２実施例の回路図、第５
図はこの一発明による保護装置の第３実施例の回路図、
第６図はこの発明による保護装置の第４実施例の回路図
、第７図はスイッチングトランジスタ自身の電流源特性
が利用される場合に用いられるこの発明による保護装置
の第５実施例の回路図である。 Ｔ１、Ｔ２・・・スイッチングトランジスタＴ３、Ｔ４
・・・制御トランジスタ Ｒ１・・・検出抵抗 Ｒ３、Ｒ４・・・制御抵抗 Ｒ５、Ｒ６・・・抵抗 １０．１１．１２．１３・・・ツェナーダイオード 出願人代理人 弁理士 鈴江 武彦
Claims (4)
- （１）電流制限抵抗と２つのスイッチングトランジスタ
を有する往路と、少なくとも２つの制御トランジスタを
有する帰路（接地端）と、往路中を流れる電流が増加す
るときに前記少なくとも２つのスイッチングトランジス
タを制御し電流を制御する少なくとも２つの制御トラン
ジスタと、前記少なくとも２つの制御トランジスタのベ
ース・エミッタ間に共通に接続された１つの検出抵抗と
を具備する保護装置。 - （２）前記少なくとも２つの制御トランジスタのエミッ
タは前記検出抵抗の一端に共通に接続され。 制御トランジスタのベースは直接、またはＩＣ抵抗を介
して前記検出抵抗の他端に共通に接続されることを特徴
とする特許請求の範囲第一項に記載の保護装置。 - （３）前記制御トランジスタのコレクタは前記制御トラ
ンジスタを制御する他の制御トランジスタのベースにそ
れぞれ接続されること特徴とする特許請求の範囲第二項
に記載の保護装置。 - （４）前記制御トランジスタのエミッタは前記他の制御
トランジスタのベースとともに検出抵抗の一端に接続さ
れ、前記他の制御トランジスタのエミ−７夕は前記制御
トランジスタのベースとともに検出抵抗の他端に接続さ
れることを特徴とする特許請求の範囲第一項に記載の保
護装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19843407800 DE3407800A1 (de) | 1984-03-02 | 1984-03-02 | Elektronische sicherheitsbarriere |
| DE3407800.2 | 1984-03-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60204225A true JPS60204225A (ja) | 1985-10-15 |
Family
ID=6229467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60040974A Pending JPS60204225A (ja) | 1984-03-02 | 1985-03-01 | 保護装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4660121A (ja) |
| JP (1) | JPS60204225A (ja) |
| DE (1) | DE3407800A1 (ja) |
| FR (1) | FR2560720B1 (ja) |
| GB (1) | GB2157510B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525945U (ja) * | 1991-09-13 | 1993-04-02 | 日本無線株式会社 | 電流制限回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3535864A1 (de) * | 1985-10-08 | 1987-04-16 | Ant Nachrichtentech | Strombegrenzungsschaltung |
| DE3541974A1 (de) * | 1985-11-28 | 1987-06-04 | Danfoss As | Schutzschaltung fuer die induktionsspule eines magnetisch-induktiven durchflussmessers |
| GB8820078D0 (en) * | 1988-08-24 | 1988-09-28 | Stc Plc | Power control circuit for electronic equipment |
| US5130636A (en) * | 1991-02-12 | 1992-07-14 | Raynet Corp. | Protective circuit for providing a reference voltage at a backplane |
| US6724598B2 (en) * | 2001-10-12 | 2004-04-20 | Daniel Segarra | Solid state switch with temperature compensated current limit |
| DE102007058920A1 (de) * | 2007-12-05 | 2009-06-10 | Sartorius Ag | Strombegrenzungsschaltung |
| DE102018118647A1 (de) * | 2018-08-01 | 2020-02-06 | Ifm Electronic Gmbh | Einzelfehlersichere elektronische Sicherheitsschaltung |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1463441B2 (de) * | 1963-01-11 | 1970-07-09 | N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) | Spannungsstabilisator mit zwei Reihentransistoren |
| DE1513558A1 (de) * | 1964-04-08 | 1970-01-02 | Karl Schwarz | Schaltungsanordnung zur Konstanthaltung eines Gleichstroms |
| US3631264A (en) * | 1970-02-11 | 1971-12-28 | Sybron Corp | Intrinsically safe electrical barrier system and improvements therein |
| DE2019937B2 (de) * | 1970-04-24 | 1972-12-14 | Hartmann & Braun Ag, 6000 Frankfurt | Einrichtung zum schutz von in explosionsgefaehrdeten raeumen befindlichen verbrauchern und/oder messwertgebern |
| GB1379223A (en) * | 1971-02-01 | 1975-01-02 | Rca Corp | Overcurrent protection circuit for a voltage regulator |
| US3818273A (en) * | 1971-03-26 | 1974-06-18 | Yokogawa Electric Works Ltd | Barrier isolator device employing an overload protection circuit |
| JPS5240017B2 (ja) * | 1972-10-16 | 1977-10-08 | ||
| US3796943A (en) * | 1973-01-02 | 1974-03-12 | Nat Semiconductor Corp | Current limiting circuit |
| US4530023A (en) * | 1983-06-27 | 1985-07-16 | Motorola, Inc. | Solid state interrupt circuit |
-
1984
- 1984-03-02 DE DE19843407800 patent/DE3407800A1/de active Granted
-
1985
- 1985-02-28 GB GB08505152A patent/GB2157510B/en not_active Expired
- 1985-03-01 FR FR8503045A patent/FR2560720B1/fr not_active Expired
- 1985-03-01 JP JP60040974A patent/JPS60204225A/ja active Pending
- 1985-03-04 US US06/707,517 patent/US4660121A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525945U (ja) * | 1991-09-13 | 1993-04-02 | 日本無線株式会社 | 電流制限回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2560720B1 (fr) | 1988-09-09 |
| GB2157510A (en) | 1985-10-23 |
| GB2157510B (en) | 1987-10-07 |
| US4660121A (en) | 1987-04-21 |
| DE3407800A1 (de) | 1985-09-05 |
| FR2560720A1 (fr) | 1985-09-06 |
| DE3407800C2 (ja) | 1988-06-09 |
| GB8505152D0 (en) | 1985-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4008418A (en) | High voltage transient protection circuit for voltage regulators | |
| KR100193041B1 (ko) | 직류 안정화 전원 회로 | |
| US4186418A (en) | Overvoltage protected integrated circuit network, to control current flow through resistive or inductive loads | |
| US4593338A (en) | Constant-voltage power supply circuit | |
| US4899098A (en) | Low voltage drop series regulator with overvoltage and overcurrent protection | |
| US4287436A (en) | Electrical circuit for driving an inductive load | |
| US5838526A (en) | Load actuation circuit with a surge protecting function | |
| US4420786A (en) | Polarity guard circuit | |
| US4507525A (en) | Transistorized bridge rectifier circuit with overcurrent protection for use in telephones | |
| JPS60204225A (ja) | 保護装置 | |
| JPS61110218A (ja) | 電圧安定化装置 | |
| JPS59144208A (ja) | 集積回路の電力素子保護装置 | |
| GB1139043A (en) | Improvements in direct current power supplies with overload protection | |
| US5157571A (en) | Circuit arrangement for protecting an input of an integrated circuit fed from a supply voltage source from overvoltages | |
| US5337208A (en) | In-line AC current limiter | |
| US4644294A (en) | Device for protecting a push-pull output stage against a short-circuit between the output terminal and the positive pole of the supply | |
| US5929709A (en) | Protective circuit | |
| US3579039A (en) | Surge protection circuit | |
| US4010403A (en) | Radiation protected solid state voltage regulating apparatus | |
| JPS627337A (ja) | 電圧／電流の過渡を保護する装置および方法 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JPH04199569A (ja) | Ｃｍｏｓ入力保護回路 | |
| JPH034128Y2 (ja) | ||
| GB965421A (en) | Improvements relating to transistor circuits | |
| JP2802937B2 (ja) | ドロッパ型定電圧回路 |