JPS62140295A - バイポーラｒａｍセル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は、一般的にはメモリセルに関し、特に、小さい
読出し時間と書込み時間とを有し、かつ、スタンバイモ
ードと読出しモードの間で大きい電流差を有するバイポ
ーラ・メモリセルに関する。

発明の背景 メモリセルは、情報が低電流スタンバイ・モードにて記
憶され、高電流モードでは書込み又は、読出される回路
である。この電流差はダイナミック・レンジと呼ばれる
。所定数のセルは、多数の上側及び下側ワード・ライン
の各々の間の行に置かれ、他の所定数のセルが、多数の
ビット・ラインの間の列に置かれる。換言すれば各セル
は、ワード・ライン及びビット・ラインの組合せに一意
に接続される。

典型的には、上側ワード・ラインに増加電圧が加えられ
ると、その行のセルは選択される。その行の特定セルは
、ビット・ラインに接続されるセンス・アンプにより読
出される。第１読出し電流は、一方のビット・ラインを
介しセンス・アンプに直接に流れる。他のビット・ライ
ンを通る第２読出し電流は、メモリセルの片側を通り上
側ワード・ラインに流れる。セルが書込まれるときには
、第１続出電流はセルを介して方向ずけられ、（ｄｉｒ
ｅｃｔｅｄ）、第２読出し電流はセンス・アンプに方向
ずけられる。

アクセス・タイムは、セルの選択行の上側ワード・ライ
ンの電圧を上昇するのに要する時間に関連する。書込み
信号が適当なビット・ラインを介し電流を流し、セルに
書込むまえに、これは遂行されなければならない。アレ
ー内の多くのセルでメモリが製作されているので、大電
流、即ち、高電力消費が非選択行を低電位に維持するた
めに必要であるかさもなくば、大負荷抵抗、即ち、遅い
アクセス・タイムが必要である。

ある一般的なメモリセルは、ラッチとして動作するマル
チエミッタＮＰＮ）ランジスタの交さ結合対を具える。

各マルチエミッタＮＰＮ）ランジスタは、第１エミツタ
を下側ワード・ラインに接続させ、第２エミツタを第１
及び第２ビット・ラインに、それぞれ接続させる。各ト
ランジスタのコレクタは、第１及び第２抵抗負荷をそれ
ぞれ介し上側ワード・ラインに接続される。この抵抗負
荷は、例えば、並列に配置した抵抗とショットキー・ダ
イオードよりなる。このショットキークランプド抵抗負
荷構成は、低電流スタンバイ・モード及び高電流読出し
／書込みモードの両方で適当なセル差電圧を維持するの
に必要な非線形負荷を実行するように使用される。セル
差電圧は、スタンバイの間は代表的には３５０　ミリボ
ルトに設計され、十分な雑音免疫性を与える。この差電
圧は、約３０キロオームの大抵抗で得られるのが普通で
ある。しかし、この受動負荷はスタンバイ・モードで比
較的電流を必要とする。さらに、このセルのトランジス
タは、飽和され、セルに大電荷を蓄積する結果となる。

−Ｓ的な他のメモリセルは、逆モードで動作するＮＰＮ
）ランジスタの交さ結合対を具える。

各トランジスタのエミッタは下側ワード・ラインに接続
され、コレクタは、互いのベースと、第１及び第２ＰＮ
Ｐ負荷トランジスタのコレクタに、それぞれ接続される
。第１及び第２センス・トランジスタは、ベースは交さ
結合対のそれぞれのベースに接続され、コレクタは、第
１及び第２ＰＮＰ負荷トランジスタのコレクタにそれぞ
れ接続され、エミッタは第１及び第２ビット・ラインに
それぞれ接続される。ＰＮＰ負荷トランジスタのエミッ
タ及びベースは、上側ワード・ライン及び下側ワード・
ラインにそれぞれ接続される。このセルに存在する問題
は、それぞれのマルチエミッタ・トランジスタ及び負荷
トランジスタは“オン”状態では飽和するので、メモリ
セルの中に大きな電荷を蓄積するであろう。これは、書
込み電流に対しセルを遅く　（ゆっくりと）応答させる
。

典型的にＳＣＲセルと呼ばれる他の既知のセルは、交さ
結合の第１及び第２マルチエミツタＮＰＮトランジスタ
を含み、各トランジスタは、第１エミツタを下側ワード
・ラインへ、第２エミツタを第１及び第２ビット・ライ
ンへそれぞれ接続される。第１交さ結合マルチエミッタ
ＮＰＮ）ランジスタのコレクタは、第２交さ結合マルチ
ェミツタＮＰＮ　トランジスタのベースに接続され、ま
た、第１及び第２ＰＮＰ負荷トランジスタのベース及び
コレクタにそれぞれ接続される。第２交さ結合マルチエ
ミッタＮＰＮ　Ｉ−ランジスタのコレクタは、第１交さ
結合マルチエミッタＮＰＮ　Ｉ−ランジスタのベースに
接続され、また、第２及び第１　ＰＮＰ負荷トランジス
タのベース及びコレクタにそれぞれ接続される。ＰＮＰ
負荷トランジスタのエミッタは、上側ワード・ラインに
接続される。このセルに存在する問題は前に説明したセ
ルと同様に、各マルチエミッタ・トランジスタ及び負荷
トランジスタは、“オン”状態で飽和するので、大電荷
を蓄積する結果となるであろう。これは、書込み電流に
対しセルをゆっくりと応動させる。

他の一般的メモリセルは、逆モードで動作する交さ結合
第１及び第２ＮＰＮＩ−ランジスタを含む。

各トランジスタのエミッタは下側ワード・ラインに接続
され、コレクタは他のトランジスタのベースと、第１及
び第２ＰＮＰ負荷１〜ランジスタのコレクタにそれぞれ
接続される。第３及び第４ＮＰＮトランジスタは、各々
、それらのエミッタを第１及び第２ビット・ラインにそ
れぞれ接続させ、ベースを第１及び第２ＮＰＮトランジ
スタのベースにそれぞれ接続させ、コレクタは互いに、
また、第１及び第２ＰＮＰ負荷トランジスタのベースに
接続させる。ＰＮＰ負荷トランジスタのエミッタハ上側
ワード・ラインに接続される。このセルに存在する問題
は、第３または第４トランジスタのいづれかのエミッタ
に加えられる書込み電流が、第１または第２ＮＰＮＩ−
ランジスタのベース電流にそれぞれ加えられることであ
る。このベース電流はＰＮＰ　トランジスタにより２倍
され、ターンオフしようとする第３または第４ＮＰＮｌ
ランジスタそれぞれに、電流を供給する。これはＳＣＲ
状態を発生し、そのセルは書込めない。

以上の既知のメモリセルは、すべである特性を持ち、こ
れが他のものに対し長所を与える。しかしながら、既知
のメモリセルは全部、大きな書込み／続出し電流が、抵
抗負荷（ｒｅｓｉｓｔｏｒｌｏａｄｅｄ）セルのクラン
ピング・ダイオード及びＰＮＰ負荷セルのインジェクタ
に流れることにより発生される基本的な電荷蓄積問題を
持っている。この電荷蓄積が、セルに対し長い書込みパ
ルス幅及び長い書込み回復時間となる。

それ故に、大きなビット・ライン電流が交さ結合対及び
負荷デバイスを流れない小さな読出し、及び書込み時間
と大電流ダイナミック・レンジを持つメモリセルが要求
される。

発明の要約 したがって本発明の目的は、改良されたメモリセルを提
供することである。

本発明の他の目的は、速い書込みタイム（時間）を持つ
改良されたメモリセルを提供することである。

本発明のさらに他の目的は、速い読出しタイム（時間）
を持つ改良されたメモリセルを提供すにことである。

本発明のさらに他の目的は、大きなダイナミック・レン
ジを持つ改良されたメモリセルを提供することである。

以上の目的及び他の本発明の目的を一形式にて実行する
場合、逆モードで動作される交さ結合ＮＰＮ）ランジス
タ対を含み、それぞれエミッタをワード・ラインに接続
させ、それぞれのコレクタを、第１及び第２負荷により
それぞれ供給される電流を受けるように接続させる。改
良されたメモリ回路が提供される。第１及び第２ＮＰＮ
センス・トランジスタは、ベースを交さ結合トランジス
タの一つのベースに接続させ、エミッタを第１及び第２
ビット・ラインにそれぞれ接続させ、コレクタを電源電
圧を受けるように接続させる。

本発明の以上の及び他の目的、特徴、及び、長所は、添
付図面に関連して行われる以下の詳細説明により、より
よく理解されるであろう。

発明の概要 減小した読出し及び書込みタイム（時間）を持ち、また
、スタンバイ・モードと読出しモードの間に大電流ダイ
ナミック・レンジを持つメモリセルが提供される。逆モ
ードで動作する交さ結合ＮＰＮ）ランジスク対は、それ
らのエミッタをワード・ラインに接続させ、それらのコ
レクタを第１及び第２負荷によりそれぞれ電源電圧を受
けるように接続させる。第１及び第２ＮＰＮセンス・ト
ランジスタは、各々、ベースを交さ結合１〜ランジスタ
の一方のベースに接続させ、エミッタを第１及び第２ビ
ット・ラインにそれぞれ接続、させ、コレクタを前記電
源電圧を受けるように接続させる。

発明の詳細な説明 第１図には本発明にもとづくメモリセルが図示され、こ
れはモノリシック集積回路形で製作されれるのに通して
いる。事実上、多くのメモリセルは、点線で表わされる
以下に説明される方式で接続される。ＮＰＮ　ｌ−ラン
ジスタ１及び２は逆モードで動作し−１それらのエミッ
タを、ワード・ライン３に接続させ、それらのコレクタ
を、互いのベースに、トランジスタ４及び５のコレクタ
にそれぞれ接続させ、また、センスＮＰＮ）ランジスタ
冊 ６及び７のベースにそれぞれ、接続させる。トランジス
タ１及び２は、逆モードに接続されているように図面に
図示されるが、即ち、コレクタがワード・ライン３に接
続されるが、実際には、エミッタがワード・ライン３に
接続される。トランジスタ４及び５は、各々、エミッタ
を電源電圧端子８に接続させ、それらのベースをバイア
ス電圧■□を受けるように接続させる。バイアス電圧Ｖ
Ｂはトランジスタべ及び５でスタンバイ電流を発生ずる
。トランジスタ６及び７は、各々、コレクタを電源電圧
端子９に接続させ、エミッタをビット・ライン１０及び
１１にそれぞれ接続させる。端子９は端子８と同電圧の
電位を持つであろう。追加メモリセルがビット・ライン
１０及び１１の間に接続され、列のメモリセルを形成し
、ワード・ライン３及び８の間に接続されたものは、メ
モリセルの行を形成するであろう。ビット・ライン・ク
ライン・クランプ・トランジスタ１４及び１５は、それ
らのコレクタを電源電圧端子８に接続させ、ベースをセ
ンス電圧■３を受けるように接続させ、それらの工ミッ
クはビット・ライン１０及び１１にそれぞれ接続させる
。トランジスタ１６は、コレクタをビット・ライン１０
に接続させ、また、電流ａ１７を介し電源電圧端子１３
に接続させ、エミッタを電流源１８を介し電源電圧端子
１３に接続させ、ベースを書込み信号ＷＬを受けるよう
に接続させる。トランジスタ１９は、コレクタをビット
・ライン１１に接続させ、また、電流源２０を介し電源
電圧端子１３に接続させ、エミッタを電流源２１を介し
電源電圧端子１３に接続させ、ベースを書込み信号Ｗｌ
ｌを受けるように接続させる。トランジスタ２３ば、エ
ミッタをトランジスタ１６のエミッタに接続させ、コレ
クタを端子９に接続させ、ベースを電圧■□を受けるよ
うに接続させる。トランジスタ２４は、エミッタをトラ
ンジスタ１９のエミッタに接続させ、コレクタを端子９
に接続させ、ベースを電圧ＶＲＩ＋を受けるように接続
させる。

ここに説明するメモリセルは、当業技術者に理解されて
いる典型的ラッチング構成で動作する。

しかし普通のメモリセルにおいては、スタンバイ・モー
ドでビットライン・センス・トランジスタが飽和すれば
、そのビット・ラインに接続されるエミッタは、電流源
として動作し、ビット・ラインに制御不能電流を供給す
る。ビット・ライン１０または１１を通る大部分の電流
は、トランジスタ６または７のエミッタに流れ、電源電
圧端子９に向かわされるであろう。これは、電流がセル
に移行し、拡散電流電荷蓄積の発生もなく、寄生ビット
・ライン・キャパシタンスの放電のため大電流の使用を
可能にさせるのである。

トランジスタ１４及び１５のベースは、スタンバイ、読
出し、または書込みモードにおいて、■、と同じ電位に
維持される。メモリセルは、下側ワード・ライン３の電
圧上昇により選択される。読出しモードではセルの左側
が書込まれていると仮定すれば、ビット・ライン１０か
らの電流はトランジスタ６を介し端子９に流れ、ビット
・ライン１１からの電流はトランジスタ１５を介し端子
８に流れるであろう。トランジスタ２のベース電圧はト
ランジスタ１のベース電圧よりかなり低い。そのため、
トランジスタ１はオンで、■のβ値持たされ、飽和する
であろう。電流はトランジスタ４，５及び１を介し、ワ
ード・ライン３に流れるであろう。

ｌ−ランジスタ２及び７を介しては電流は流れないであ
ろう。

セルの右側に書込むためには、書込み信号Ｗ１゜は高と
なり、トランジスタ１６を介し追加電流をビット・ライ
ン１０に供給する。この追加電流はトランジスタ６に流
れ、そのベース電流をトランジスタ５のコレクタ電流よ
り大きくする。それ故に、１〜ランジスク１のベース電
圧は下がり、Ｉ−ランジスタ１はターンオフする。トラ
ンジスタ１のコレクタ電圧は上昇し、それによりトラン
ジスタ２及び７はターンオンする。

１〜ランジスタロ及び７は順モードで動作されるゆえ、
ビット電流がそれを通り流れるときに、著しい蓄積電荷
はなにも発生されない。トランジスタ４及び５は電流源
として動作し、スタンバイモード、読出し及び書込みモ
ードの間の広いダイナミック・レンジをもたらし、飽和
しないようにバイアスされることが出来る。従来技術に
おけるラッチアップ存在の可能性もまた除去される。

短い書込み及び読出しタイム、また、大電流ダイナミッ
ク・レンジを持つバイポーラ・メモリセルが提供された
ことは、今や理解されるべきである。

【図面の簡単な説明】

第１図は、本発明の好ましい実施例の概略図である。

Claims (1)

1. 【特許請求の範囲】 １、第１ビット・ライン、第２ビット・ライン、及びワ
   ード・ラインを持ち、第１負荷、第２負荷、エミッタを
   前記ワード・ラインに接続させ、コレクタを前記第１及
   び第２負荷によりそれぞれ第１電圧を受けるように接続
   させ、ベースを互いのコレクタに接続されたラッチ可能
   交さ結合トランジスタ対、第２電圧及び前記第１ビット
   ・ラインの間に接続され、かつ前記ラッチ可能交さ結合
   トランジスタの一方の前記ベースに、結合され、前記ラ
   ッチ可能交さ結合トランジスタ対の前記一方の前記ベー
   スからの電流を引き込む第１手段、前記第２電圧及び前
   記第２ビット・ラインの間に接続され、前記ラッチ可能
   交さ結合トランジスタ対の他方の前記ベースに結合され
   、前記ラッチ可能交さ結合トランジスタの他方の前記ベ
   ースからの電流を引き込む第２手段、を具えるメモリセ
   ル。 ２、前記第１及び第２手段は、各々トランジスタを含み
   、各トランジスタは、コレクタを前記第２電圧を受ける
   ように接続させ、エミッタを前記第１及び第２ビット・
   ラインにそれぞれ接続させ、ベースを前記ラッチ可能交
   さ結合トランジスタ対の一方の前記ベースに接続させた
   前記特許請求の範囲第１項記載のメモリセル。 ３、前記第１及び第２負荷は、第３及び第４トランジス
   タを含み、各トランジスタは、エミッタを前記第１電圧
   を受けるように接続させ、ベースをバイアス電圧を受け
   るように接続させ、コレクタを前記ラッチ可能交さ結合
   トランジスタの他方のベースに接続させる前記特許請求
   の範囲第２項記載のメモリセル。