JPH0342488Y2 - - Google Patents

Info

Publication number
JPH0342488Y2
JPH0342488Y2 JP611681U JP611681U JPH0342488Y2 JP H0342488 Y2 JPH0342488 Y2 JP H0342488Y2 JP 611681 U JP611681 U JP 611681U JP 611681 U JP611681 U JP 611681U JP H0342488 Y2 JPH0342488 Y2 JP H0342488Y2
Authority
JP
Japan
Prior art keywords
current
transistor
transistors
emitter
emitter area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP611681U
Other languages
English (en)
Other versions
JPS57123512U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP611681U priority Critical patent/JPH0342488Y2/ja
Publication of JPS57123512U publication Critical patent/JPS57123512U/ja
Application granted granted Critical
Publication of JPH0342488Y2 publication Critical patent/JPH0342488Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)

Description

【考案の詳細な説明】 この考案は、線型性が良好であり、且つ変換比
を充分大きくする、集積回路(IC)化に適した
電流変換回路に関する。
一般に、IC回路で所望の電流比を得るために
は、第1図あるいは第2図に示すような電流変換
回路が用いられる。これらの回路においては、ト
ランジスタのベース・エミツタ電圧VBEのマツチ
ングを行なつた線型性に優れたものである。すな
わち、第1図においては、エミツタ面積比が
m2:1のトランジスタTr1,Tr2のベース同志を
接続して対向配置する。さらに、それぞれのトラ
ンジスタのエミツタを接地し、上記トランジスタ
Tr1のベースをコレクタに接続して成る。従つて
トランジスタTr1,Tr2のベース・エミツタ電圧
VBEはマツチングしている。そして、トランジス
タTr1のコレクタ側の入力端子11から信号を供
給し、トランジスタTr2のコレクタ側の出力端子
12に、入力された電流の1/m2の値を得る。
また、第2図の回路においては、入力端子11
と接地点との間に、エミツタ面積mのトランジス
タTr3,Tr4を直列に接続し、このトランジスタ
Tr3,Tr4のベースをそれぞれのコレクタに接続
してダイオード動作させる、さらに、端子13と
接地点との間に、上記トランジスタTr3,Tr4
対向してトランジスタTr5,Tr6を直列接続して
配置する。従つて、トランジスタTr4とTr6のベ
ース・エミツタ電圧VBEはマツチングしており、
トランジスタTr3とTr5のベース電位は等しい。
トランジスタTr5は、エミツタ面積「1」、トラ
ンジスタTr6はエミツタ面積「m」で、接続点に
エミツタ面積「1」のトランジスタTr7のベース
を接続する。このトランジスタTr7のコレクタは
出力端子12に接続し、エミツタを接地する。そ
して、入力端子11に電流を供給し、トランジス
タTr3,Tr5で電流比m:1を得て、この電流比
をトランジスタTr6,Tr7でさらに、m:1とし、
出力端子12に電流比m2:1を得ている。すな
わち、第1図に示す回路においては、m2:1の
電流を得るために、エミツタ面積がm2+1必要
であつたのに対し、第2図に示した回路では3m
+2の面積で良い。
しかし、上記第1図および第2図の構成では、
電流比を大きく設定しようとすれば、エミツタ面
積が増大してしまう。また、エミツタ面積は通常
整数値であるので、所望の電流変換値が得られな
い場合が生じる。
この考案は上記のような事情を鑑みてなされた
もので、その目的とするところは、線型性良く電
流変換でき、且つ電流変換比を大きくし、且つ自
由に設定できるIC化に適した電流変換回路を提
供することである。
以下、図面を参照してこの考案の一実施例を説
明する。第3図はその構成を示すもので、入力端
子11と接地点との間に、エミツタ面積「1」の
トランジスタTr8と、エミツタ面積「m」のトラ
ンジスタTr9を直列接続し、このトランジスタ
Tr8,Tr9のベースは、それぞれのコレクタに接
続してダイオード動作させる。さらに、出力端子
12と接地点との間に、上記トランジスタTr8
Tr9と対向してエミツタ面積1のトランジスタ
Tr10,Tr11を直列接続して配置する。さらに、
上記トランジスタTr10にベースおよびエミツタ
をそれぞれ対応接続してトランジスタTr12を設
ける。このトランジスタTr12はエミツタ面積が
n−1で、そのコレクタを出力端子12′に接続
する。従つてトランジスタTr9とTr11のベースエ
ミツタ電圧VBEはマツチングしており、トランジ
スタTr8とTr10,Tr12のベース電位は各々等し
い。
すなわち、入力端子11に供給された電流は、
トランジスタTr10,Tr12で分流されて、出力端
子12には1/mn、出力端子12′にはn−1/
mnの電流値が得られる。したがつて、トランジ
スタTr9およびTr12のエミツタ面積mおよびnの
設定値により電流変換比を自由に設定できる。例
えばn=mに設定すれば、第1図および第2図で
示した回路と同様に、m2:1の電流変換比が出
力端子12から得られる。
このような構成によれば、エミツタ面積の総和
は2m+2(n=mとする)であり、したがつて、
第1図および第2図に示す回路と同様の電流変換
比を得る状態でありながらエミツタ面積を小さく
することができ、集積化が容易である。また、ト
ランジスタTr9とTr11の電流変換、およびトラン
ジスタTr8とTr10の電流変換のいずれも、エミツ
タ面積比により線型的に変換されるので、出力端
子12からは歪の少ない電流変換出力が得られ
る。さらに、出力端子12′からは、上記出力端
子とは異なる別の変換比による電流出力が得られ
る。
第4図および第5図それぞれは、この考案の他
の実施例を示したもので、第3図の回路を拡張し
たものである。すなわち、第4図の場合は、任意
の電流変換比を得るための回路で、出力電流を分
流するトランジスタTr10,Tr12に、さらに分流
用トランジスタTr13……を並列接続して、分流
路を増加させることによつて任意の電流を得てい
る。さらに、トランジスタTr11に対向して、エ
ミツタ面積の異なるトランジスタTr14を設け、
トランジスタTr15……Tr16で分流して出力電流
14……14′を得ても良い。
また、第5図の場合は、より大きな電流比を得
るための回路で、トランジスタTr8,Tr17,Tr18
の三段構成にしている。トランジスタTr18をm、
トランジスタTr20をn−1、トランジスタTr12
をl−1のエミツタ面積でそれぞれ構成すれば、
出力端子12には1/mlnの電流値が得られる。
したがつて、例えばn=l=mとすれば、出力端
子12には1/m3の電流値を容易に得られる。
しかもこの場合のエミツタ面積の総和は、3m+
3であり、小面積で済む。
なお、上記実施例ではNPN形のトランジスタ
による回路について説明したが、PNP形のトラ
ンジスタ群で構成しても良いのはもちろんであ
る。
以上説明したようにこの考案によれば、比較的
少ないエミツタ面積の総和で、また、トランジス
タのベース・エミツタ電圧VBEをマツチングさせ
た構成であるので線型性が良く、且つ電流変換比
の選択の自由度が大きい電流変換回路が得られ
る。
【図面の簡単な説明】
第1図、第2図それぞれは従来の電流変換回路
を示す図、第3図はこの考案の一実施例に係る電
流変換回路を示す図、第4図、第5図それぞれは
この考案の他の実施例の示す回路図である。 11……入力端子、12,12′……出力端子、
Tr8〜Tr12……トランジスタ。

Claims (1)

    【実用新案登録請求の範囲】
  1. それぞれエミツタ面積比が異なりそれぞれがダ
    イオード接続された複数のトランジスタからなる
    直列回路を介して電流を接地点に供給し、このト
    ランジスタ直列回路と各トランジスタに対向する
    ようにしてそれぞれ電流変換用トランジスタを配
    置し、この複数の電流変換用トランジスタの中の
    出力側にあるトランジスタに、そのベースおよび
    エミツタがそれぞれ対応接続して電流分流用トラ
    ンジスタを設け、上記電流変換用の出力側のトラ
    ンジスタおよび電流分流用トランジスタそれぞれ
    から出力電流を取り出し得るように構成したこと
    を特徴とする電流変換回路。
JP611681U 1981-01-20 1981-01-20 Expired JPH0342488Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP611681U JPH0342488Y2 (ja) 1981-01-20 1981-01-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP611681U JPH0342488Y2 (ja) 1981-01-20 1981-01-20

Publications (2)

Publication Number Publication Date
JPS57123512U JPS57123512U (ja) 1982-08-02
JPH0342488Y2 true JPH0342488Y2 (ja) 1991-09-05

Family

ID=29804444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP611681U Expired JPH0342488Y2 (ja) 1981-01-20 1981-01-20

Country Status (1)

Country Link
JP (1) JPH0342488Y2 (ja)

Also Published As

Publication number Publication date
JPS57123512U (ja) 1982-08-02

Similar Documents

Publication Publication Date Title
JPS6245724B2 (ja)
EP0938776A1 (en) Folded-cascode amplifier stage
JPH0342488Y2 (ja)
JP2661358B2 (ja) レベルシフト回路
JPH0738981Y2 (ja) 定電流源回路
JPS63133707A (ja) 差動増幅回路
JPH079615B2 (ja) 絶対値電圧電流変換回路
JPS60167433U (ja) 信号切換回路
JPH0198307A (ja) トランジスタ増幅器
JPS5967018U (ja) バイアス回路
JPS59207715A (ja) 増幅器
JP3326635B2 (ja) アンプ回路
JPS5834433U (ja) Aft信号検出回路
JPS6112109A (ja) カレントミラ−回路
JPS617137U (ja) 多値論理回路の制御回路
JPS6115822U (ja) Agc回路
JPH0473263U (ja)
JPH0197612U (ja)
JPH033968B2 (ja)
JPH0244164B2 (ja)
JPS62262505A (ja) 電子回路
JPS59156010A (ja) 出力増幅器のドライバ段回路
JPS61164318A (ja) 可変減衰回路
JPS6341932U (ja)
JPS63122307A (ja) バツフア回路