JPH06326536A - 低サプライ電圧システム用可変ゲイン増幅器 - Google Patents
低サプライ電圧システム用可変ゲイン増幅器Info
- Publication number
- JPH06326536A JPH06326536A JP9365394A JP9365394A JPH06326536A JP H06326536 A JPH06326536 A JP H06326536A JP 9365394 A JP9365394 A JP 9365394A JP 9365394 A JP9365394 A JP 9365394A JP H06326536 A JPH06326536 A JP H06326536A
- Authority
- JP
- Japan
- Prior art keywords
- current
- amplifier
- variable
- variable gain
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【目的】 従来技術では達成できなかった比較的低いサ
プライ電圧で動作する高い動的特性と幅広い周波数バン
ドを有する可変ゲイン増幅器を提供することを目的とす
る。 【構成】 第１及び第２の増幅器と可変電流発振器によ
り生ずる電流出力シグナルを合計し、生成する電流シグ
ナルを前記コンバータにより変換する。
プライ電圧で動作する高い動的特性と幅広い周波数バン
ドを有する可変ゲイン増幅器を提供することを目的とす
る。 【構成】 第１及び第２の増幅器と可変電流発振器によ
り生ずる電流出力シグナルを合計し、生成する電流シグ
ナルを前記コンバータにより変換する。
Description
【０００１】
【産業上の利用分野】本発明は、特に自動ゲインコント
ロール（ＡＧＣ）システム用として適した可変ゲイン増
幅器に関する。
ロール（ＡＧＣ）システム用として適した可変ゲイン増
幅器に関する。
【０００２】
【従来技術及びその問題点】自動ゲインコントロール
（ＡＧＣ）システムは典型的には、可変ゲイン増幅器
（ＶＧＡ）、ループ中のシグナルレベルに関する情報を
提供できる検出器（ピーク又は平均値検出器）、前記検
出器により駆動される双方向電流発振器そして最後にル
ープを安定化させかつシステムのアナログメモリを構成
するキャパシタを使用することにより形成される。この
タイプのシステムが図１に概略的に示されている。
（ＡＧＣ）システムは典型的には、可変ゲイン増幅器
（ＶＧＡ）、ループ中のシグナルレベルに関する情報を
提供できる検出器（ピーク又は平均値検出器）、前記検
出器により駆動される双方向電流発振器そして最後にル
ープを安定化させかつシステムのアナログメモリを構成
するキャパシタを使用することにより形成される。この
タイプのシステムが図１に概略的に示されている。
【０００３】可変検出器増幅器（ＶＧＡ）の性能を特徴
付けるパラメーターは次の通りである。 −周波数バンド −ゲインの変化の範囲 −入力シグナルの最大レベル −出力シグナルの最大レベル −直線性 −出力オフセット −等価出力ノイズ
付けるパラメーターは次の通りである。 −周波数バンド −ゲインの変化の範囲 −入力シグナルの最大レベル −出力シグナルの最大レベル −直線性 −出力オフセット −等価出力ノイズ
【０００４】特定の用途の分野で要求される特殊な要件
そして従って異なった性能パラメーターは、シリコン上
に集積されるために適した多数の増幅回路間の選択を決
定する。ＴＶ受信機の中波ブロックの復調段の前に自動
ゲインコントロールを行うために、約60ｄＢのゲインの
変化のインターバルを提供することが必要である。従っ
てカスケード接続された一連の幾つかの増幅段を使用す
ることが必要になることが多い。他方、プロセシングさ
れたＴＶシグナルのバンド特性を考慮すると、種々の段
の間のカップリングがＡＣモードでしばしば行われる。
従ってＶＧＡの他のパラメータ間の上述した出力オフセ
ットはこの場合にその適切性を失う。ＶＧＡを形成する
ために集積ＴＶ回路中で使用される典型的な増幅構造が
図２に示されている。
そして従って異なった性能パラメーターは、シリコン上
に集積されるために適した多数の増幅回路間の選択を決
定する。ＴＶ受信機の中波ブロックの復調段の前に自動
ゲインコントロールを行うために、約60ｄＢのゲインの
変化のインターバルを提供することが必要である。従っ
てカスケード接続された一連の幾つかの増幅段を使用す
ることが必要になることが多い。他方、プロセシングさ
れたＴＶシグナルのバンド特性を考慮すると、種々の段
の間のカップリングがＡＣモードでしばしば行われる。
従ってＶＧＡの他のパラメータ間の上述した出力オフセ
ットはこの場合にその適切性を失う。ＶＧＡを形成する
ために集積ＴＶ回路中で使用される典型的な増幅構造が
図２に示されている。
【０００５】コントロール電流Ｉcont＝０とすると、段
のゲインは比２ＲＬ／ＲＥにほぼ等しくなり、ここでＲ
Ｅは全エミッタ縮退抵抗である。Ｉcontを増加させるこ
とにより、ダイオードはターンオンし、それら自身のイ
ンピーダンス１／ｇｍをＲＥを形成するモジュールに並
列に加えることにより、ゲインを修正する（減少させ
る）。
のゲインは比２ＲＬ／ＲＥにほぼ等しくなり、ここでＲ
Ｅは全エミッタ縮退抵抗である。Ｉcontを増加させるこ
とにより、ダイオードはターンオンし、それら自身のイ
ンピーダンス１／ｇｍをＲＥを形成するモジュールに並
列に加えることにより、ゲインを修正する（減少させ
る）。
【０００６】逆にハードディスクの読出／書込チャンネ
ル中に自動ゲインコントロールを形成する場合には、こ
のタイプの用途に適した可変ゲイン増幅器の性能パラメ
ーターの典型的なセットは次のように示される。 −周波数バンド：０から30ＭＨｚ −ゲイン変化：４から80Ｖｏｌｔ／Ｖｏｌｔ（26ｄＢ） −入力シグナル：12ｍＶｐｐから250 ｍＶｐｐ（差動） −出力シグナル：1.0 Ｖｐｐから３Ｖｐｐ（差動） −直線性：40ｄＢより良い（歪み＜１％） −出力オフセット：＋／−400 ｍＶ未満 −等価入力ノイズ：＜15ｎＶ／ｓｑｒｔ（Ｈｚ） −サプライ電圧：4.5 Ｖから5.5 Ｖ
ル中に自動ゲインコントロールを形成する場合には、こ
のタイプの用途に適した可変ゲイン増幅器の性能パラメ
ーターの典型的なセットは次のように示される。 −周波数バンド：０から30ＭＨｚ −ゲイン変化：４から80Ｖｏｌｔ／Ｖｏｌｔ（26ｄＢ） −入力シグナル：12ｍＶｐｐから250 ｍＶｐｐ（差動） −出力シグナル：1.0 Ｖｐｐから３Ｖｐｐ（差動） −直線性：40ｄＢより良い（歪み＜１％） −出力オフセット：＋／−400 ｍＶ未満 −等価入力ノイズ：＜15ｎＶ／ｓｑｒｔ（Ｈｚ） −サプライ電圧：4.5 Ｖから5.5 Ｖ
【０００７】必要とされる（26ｄＢ）ゲインの比較的制
限された変化の観点から、このような用途に一般的に使
用される典型的なＶＧＡ構造は、単一の可変ゲイン段
「セル」及びこれに続く典型的には10／20Ｖｏｌｔ／Ｖ
ｏｌｔのゲインを有する固定されたゲイン段により構成
される。これらの用途で共通して使用される可変ゲイン
段が図３に示されている。これは「ダブル・ギルバート
・マルチプライヤ回路」として知られる共通回路を利用
し、これは上部のカドラント中のバランスをコントロー
ルしかつゲイン変化の範囲を通してＤＣ動作点のほぼ一
定に維持することによりゲインを連続的に変化させるこ
とを許容する。
限された変化の観点から、このような用途に一般的に使
用される典型的なＶＧＡ構造は、単一の可変ゲイン段
「セル」及びこれに続く典型的には10／20Ｖｏｌｔ／Ｖ
ｏｌｔのゲインを有する固定されたゲイン段により構成
される。これらの用途で共通して使用される可変ゲイン
段が図３に示されている。これは「ダブル・ギルバート
・マルチプライヤ回路」として知られる共通回路を利用
し、これは上部のカドラント中のバランスをコントロー
ルしかつゲイン変化の範囲を通してＤＣ動作点のほぼ一
定に維持することによりゲインを連続的に変化させるこ
とを許容する。
【０００８】このような既知回路は、実際にカスコード
（接地されたベース）コンフィギュレーションを示すパ
ラシチックなベース／コレクタキャパシタンスの乗算の
ミラー効果を中和する効果を有する。これは広いバンド
特性を達成することを許容する。単一チップ中に読出／
書込み「チャンネル」を集積すること及びデータでんか
つ速度の増加は、要求される性能パラメータの次の値に
より記述されるように使用されるべきＶＧＡ用の要件を
更に厳格にする。
（接地されたベース）コンフィギュレーションを示すパ
ラシチックなベース／コレクタキャパシタンスの乗算の
ミラー効果を中和する効果を有する。これは広いバンド
特性を達成することを許容する。単一チップ中に読出／
書込み「チャンネル」を集積すること及びデータでんか
つ速度の増加は、要求される性能パラメータの次の値に
より記述されるように使用されるべきＶＧＡ用の要件を
更に厳格にする。
【０００９】 −周波数バンド：０から50ＭＨｚ −ゲイン変化：２から22Ｖｏｌｔ／Ｖｏｌｔ（21ｄＢ） −入力シグナル：20ｍＶｐｐから240 ｍＶｐｐ（差動） −出力シグナル：最大1.1 Ｖｐｐ（差動） −直線性：40ｄＢより良い（歪み＜１％） −出力オフセット：＋／−200 ｍＶ未満 −等価入力ノイズ：＜15ｎＶ／ｓｑｒｔ（Ｈｚ） −サプライ電圧：4.3 Ｖから5.5 Ｖ
【００１０】増加したデータ伝達速度のため要求される
周波数バンドを広げることは、図４に示したダイアグラ
ムに従って、ゲインコントロール抵抗のパラシチックな
キャパシタンスを更に減少させるために他のカスコード
段の使用を必要とする。ハードディスクメモリシステム
の更に最近の開発は、従来システムのこれらの状態で使
用されるべきＡＧＶの設計パラメーターのより以上の値
の増加を課している。
周波数バンドを広げることは、図４に示したダイアグラ
ムに従って、ゲインコントロール抵抗のパラシチックな
キャパシタンスを更に減少させるために他のカスコード
段の使用を必要とする。ハードディスクメモリシステム
の更に最近の開発は、従来システムのこれらの状態で使
用されるべきＡＧＶの設計パラメーターのより以上の値
の増加を課している。
【００１１】近年ではハードディスクメモリは最早固定
され設備に独占的に設置されるものではなく、携帯可能
な（バッテリーで動作する）機器に広く設置され、電力
消費が極度な重要性を有している。更にこれらの最近の
システムは迅速になる傾向にある。その結果、読出／書
込システムは、約３ボルトの比較的低いサプライ電圧で
コンパチブルでなければならず、他のパラメータが実質
的に変化しないままであるのに対し、要求される周波数
バンドは、速度増加のため、約80ＭＨｚまでとすること
ができる。比較的低いサプライ電圧で特徴付けられる、
このタイプの用途用のＡＧＶのサンプル仕様は次の通り
である。
され設備に独占的に設置されるものではなく、携帯可能
な（バッテリーで動作する）機器に広く設置され、電力
消費が極度な重要性を有している。更にこれらの最近の
システムは迅速になる傾向にある。その結果、読出／書
込システムは、約３ボルトの比較的低いサプライ電圧で
コンパチブルでなければならず、他のパラメータが実質
的に変化しないままであるのに対し、要求される周波数
バンドは、速度増加のため、約80ＭＨｚまでとすること
ができる。比較的低いサプライ電圧で特徴付けられる、
このタイプの用途用のＡＧＶのサンプル仕様は次の通り
である。
【００１２】 −周波数バンド：０から80ＭＨｚ −ゲイン変化：2.7 から33Ｖｏｌｔ／Ｖｏｌｔ（22ｄ
Ｂ） −入力シグナル：20ｍＶｐｐから240 ｍＶｐｐ（差動） −出力シグナル：最大0.75Ｖｐｐ（差動） −直線性：40ｄＢより良い（歪み＜１％） −出力オフセット：＋／−200 ｍＶ未満 −等価入力ノイズ：＜15ｎＶ／ｓｑｒｔ（Ｈｚ） −サプライ電圧：３Ｖから5.5 Ｖ これまで使用されてきたＡＧＶ回路はこれらの性能に達
するには不足である。例えば図４の回路を考慮すると、
３Ｖサプライで正確な動作を保証できる十分に広い動的
範囲を提供できないことが明らかである。
Ｂ） −入力シグナル：20ｍＶｐｐから240 ｍＶｐｐ（差動） −出力シグナル：最大0.75Ｖｐｐ（差動） −直線性：40ｄＢより良い（歪み＜１％） −出力オフセット：＋／−200 ｍＶ未満 −等価入力ノイズ：＜15ｎＶ／ｓｑｒｔ（Ｈｚ） −サプライ電圧：３Ｖから5.5 Ｖ これまで使用されてきたＡＧＶ回路はこれらの性能に達
するには不足である。例えば図４の回路を考慮すると、
３Ｖサプライで正確な動作を保証できる十分に広い動的
範囲を提供できないことが明らかである。
【００１３】
【発明の構成】本発明の主目的は、比較的低いサプライ
電圧で動作するが、特別に高い動的特性と幅広い周波数
バンドを有する可変ゲイン増幅器（ＶＧＡ）を提供する
ことである。比較的低いサプライ電圧と幅広い周波数バ
ンド下でさえも大きな出力動的特性のような主要な必要
条件を満足できる本発明の対象である可変ゲイン増幅器
は、それをバッテリーで動作する携帯可能なハードディ
スクメモリシステム用に特に適した物とすることが見い
だされた。
電圧で動作するが、特別に高い動的特性と幅広い周波数
バンドを有する可変ゲイン増幅器（ＶＧＡ）を提供する
ことである。比較的低いサプライ電圧と幅広い周波数バ
ンド下でさえも大きな出力動的特性のような主要な必要
条件を満足できる本発明の対象である可変ゲイン増幅器
は、それをバッテリーで動作する携帯可能なハードディ
スクメモリシステム用に特に適した物とすることが見い
だされた。
【００１４】基本的に本発明の可変ゲイン増幅器は第１
の電圧−電流固定ゲイン増幅器、及び該該第１の増幅器
と「並列」に動作する電圧−電流可変ゲイン増幅器から
成る。可変電流発振器はゲインを変化させながら増幅器
のＤＣ動作点を安定化する。実際にこれらの３種類の素
子ブロックの電流出力は、電流−電圧コンバーターによ
り電圧シグナルに変換される前に合計される。前記コン
バーターは、それを通して合計された電流が流れる例え
ば２個の負荷抵抗により機能的に構成されている。
の電圧−電流固定ゲイン増幅器、及び該該第１の増幅器
と「並列」に動作する電圧−電流可変ゲイン増幅器から
成る。可変電流発振器はゲインを変化させながら増幅器
のＤＣ動作点を安定化する。実際にこれらの３種類の素
子ブロックの電流出力は、電流−電圧コンバーターによ
り電圧シグナルに変換される前に合計される。前記コン
バーターは、それを通して合計された電流が流れる例え
ば２個の負荷抵抗により機能的に構成されている。
【００１５】本発明の好ましい態様によると、３個の回
路ブロックの出力電流シグナルを合計することは合計用
回路を使用して行える。好適な合計用回路はカスコード
コンフィギュレーション（つまりベース接地コンフィギ
ュレーション）で接続されたトランジスターにより都合
良く形成でき、これにより該トランジスターのエミッタ
ーノードはそこで３種類の異なった電流シグナルが合計
される望ましい低インピーダンスノードを提供する。勿
論この合計用回路は絶対に必要なものではなく特別の条
件下ではＡＧＶの機能を損なうことなく省略できる。
路ブロックの出力電流シグナルを合計することは合計用
回路を使用して行える。好適な合計用回路はカスコード
コンフィギュレーション（つまりベース接地コンフィギ
ュレーション）で接続されたトランジスターにより都合
良く形成でき、これにより該トランジスターのエミッタ
ーノードはそこで３種類の異なった電流シグナルが合計
される望ましい低インピーダンスノードを提供する。勿
論この合計用回路は絶対に必要なものではなく特別の条
件下ではＡＧＶの機能を損なうことなく省略できる。
【００１６】添付図面を参照しながら行う引き続く本発
明の重要な態様の説明により本発明は更に良好に理解さ
れるであろう。図１は上述の通り、可変ゲイン増幅器
（ＡＧＶ）を使用した自動ゲインコントロールシステム
の機能的なブロックダイアグラムである。図２は上述の
通り、ＡＧＶを実現するために共通使用される可変ゲイ
ン「セル」（又は段）の回路ダイアグラムである。図３
は上述の通り、他の既知の解決法によるダブル・ギルバ
ート増幅器を使用する可変ゲイン「セル」である。図４
は上述の通り、ゲインコントロール抵抗のパラシチック
なキャパシタンスを減少させるためにカスコード段が付
加された図３の回路に類似する回路である。図５は本発
明により従って形成されたＡＧＶのブロックダイアグラ
ムである。図６は本発明の可変ゲイン増幅器の簡略化し
た回路ダイアグラムである。
明の重要な態様の説明により本発明は更に良好に理解さ
れるであろう。図１は上述の通り、可変ゲイン増幅器
（ＡＧＶ）を使用した自動ゲインコントロールシステム
の機能的なブロックダイアグラムである。図２は上述の
通り、ＡＧＶを実現するために共通使用される可変ゲイ
ン「セル」（又は段）の回路ダイアグラムである。図３
は上述の通り、他の既知の解決法によるダブル・ギルバ
ート増幅器を使用する可変ゲイン「セル」である。図４
は上述の通り、ゲインコントロール抵抗のパラシチック
なキャパシタンスを減少させるためにカスコード段が付
加された図３の回路に類似する回路である。図５は本発
明により従って形成されたＡＧＶのブロックダイアグラ
ムである。図６は本発明の可変ゲイン増幅器の簡略化し
た回路ダイアグラムである。
【００１７】本発明の対象であるＡＧＶ増幅器の改良さ
れた構造が図５に示されている。該ＡＧＶ構造は、固定
されたゲイン（固定されたＧｍ）を有する第１の電圧−
電流（Ｖ／Ｉ）増幅器及び該第１の増幅器と並列に動作
する可変ゲイン（可変Ｇｍ）を有する第２の電圧−電流
（Ｖ／Ｉ）増幅器を含んで成っている。第１の増幅器及
び第２の増幅器の出力電流は合計され、又コントロール
電圧（ＶCONTROL ）により駆動される可変電流発振器に
より発生する第３の電流シグナルも合計される。
れた構造が図５に示されている。該ＡＧＶ構造は、固定
されたゲイン（固定されたＧｍ）を有する第１の電圧−
電流（Ｖ／Ｉ）増幅器及び該第１の増幅器と並列に動作
する可変ゲイン（可変Ｇｍ）を有する第２の電圧−電流
（Ｖ／Ｉ）増幅器を含んで成っている。第１の増幅器及
び第２の増幅器の出力電流は合計され、又コントロール
電圧（ＶCONTROL ）により駆動される可変電流発振器に
より発生する第３の電流シグナルも合計される。
【００１８】既述の通りそして図５に概略的に示した通
り、好ましくは合計用回路（Σ）は３個の回路ブロック
と電流−電圧コンバーター（Ｉ／Ｖ）の間で使用され、
出力電流の合計が行われる低インピーダンスノードを提
供する。従って電流−電圧（Ｉ／Ｖ）コンバーターは３
個のブロックの出力電流シグナルの合計を電圧シグナル
に変換する。
り、好ましくは合計用回路（Σ）は３個の回路ブロック
と電流−電圧コンバーター（Ｉ／Ｖ）の間で使用され、
出力電流の合計が行われる低インピーダンスノードを提
供する。従って電流−電圧（Ｉ／Ｖ）コンバーターは３
個のブロックの出力電流シグナルの合計を電圧シグナル
に変換する。
【００１９】本発明の好ましい態様が図６に示されてい
る。図６を参照すると、固定ゲインを有する第１の電圧
−電流増幅器は１対の差動トランジスター対Ｑ１及びＱ
２により構成され抵抗ＲＥ１によりエミッター縮退して
いる。固定されたバイアス電流Ｉ０が１対の定電流発振
器Ｉ１及びＩ２により前記差動対を流れるようになって
いる。
る。図６を参照すると、固定ゲインを有する第１の電圧
−電流増幅器は１対の差動トランジスター対Ｑ１及びＱ
２により構成され抵抗ＲＥ１によりエミッター縮退して
いる。固定されたバイアス電流Ｉ０が１対の定電流発振
器Ｉ１及びＩ２により前記差動対を流れるようになって
いる。
【００２０】抵抗ＲＥ２でエミッター縮退された差動ト
ランジスター対Ｑ３及びＱ４は前記トランジスター対Ｑ
１及びＱ２から成る第１の増幅器と並列に動作する第２
の電圧−電流増幅器を構成する。第１の増幅器と並列に
動作する第２の増幅器は可変ゲインを有している。第２
の増幅器のゲインの変化は、２個のそれぞれの電流発振
器Ｉ３及びＩ４により発生するバイアス電流Ｉ０から可
変電流ＤＥＬＴＡＩを差し引くことにより起こる。可変
電流ＤＥＬＴＡＩの発振器は、電圧Ｖref1によりコント
ロールされるトランジスター対Ｑ５及びＱ６及び電流発
振器Ｉ５及びＩ６より成る。
ランジスター対Ｑ３及びＱ４は前記トランジスター対Ｑ
１及びＱ２から成る第１の増幅器と並列に動作する第２
の電圧−電流増幅器を構成する。第１の増幅器と並列に
動作する第２の増幅器は可変ゲインを有している。第２
の増幅器のゲインの変化は、２個のそれぞれの電流発振
器Ｉ３及びＩ４により発生するバイアス電流Ｉ０から可
変電流ＤＥＬＴＡＩを差し引くことにより起こる。可変
電流ＤＥＬＴＡＩの発振器は、電圧Ｖref1によりコント
ロールされるトランジスター対Ｑ５及びＱ６及び電流発
振器Ｉ５及びＩ６より成る。
【００２１】ベース接地コンフィギュレーション（カス
コード）のトランジスター対Ｑ７及びＱ８は二重の機能
を有している。第１の機能は、前述の３種類の回路ブロ
ックの出力電流、つまり電圧−電流固定ゲイン増幅器
（Ｑ１−Ｑ２）の、電圧−電流可変ゲイン増幅器（Ｑ３
−Ｑ４）の及び可変電流発振器（Ｑ５−Ｑ６）の出力電
流が合計されるカスコードコンフィギュレーションのト
ランジスターＱ７及びＱ８のエミッターノードのような
低インピーダンスノードを提供することである。第２の
機能は、カスコード対Ｑ７−Ｑ８がない場合に、例えば
一方のノードのＱ１、Ｑ３及びＱ５及び他方のノードの
Ｑ２、Ｑ４及びＱ６の３種類のトランジスターのパラシ
チックなキャパシタンスの合計に等しい出力ノードに存
在するパラシチックなキャパシタンスを減少する機能で
ある。
コード）のトランジスター対Ｑ７及びＱ８は二重の機能
を有している。第１の機能は、前述の３種類の回路ブロ
ックの出力電流、つまり電圧−電流固定ゲイン増幅器
（Ｑ１−Ｑ２）の、電圧−電流可変ゲイン増幅器（Ｑ３
−Ｑ４）の及び可変電流発振器（Ｑ５−Ｑ６）の出力電
流が合計されるカスコードコンフィギュレーションのト
ランジスターＱ７及びＱ８のエミッターノードのような
低インピーダンスノードを提供することである。第２の
機能は、カスコード対Ｑ７−Ｑ８がない場合に、例えば
一方のノードのＱ１、Ｑ３及びＱ５及び他方のノードの
Ｑ２、Ｑ４及びＱ６の３種類のトランジスターのパラシ
チックなキャパシタンスの合計に等しい出力ノードに存
在するパラシチックなキャパシタンスを減少する機能で
ある。
【００２２】図６に示したような本発明の一回路の素子
の特定用符号を参照しながらゲインを計算すると次のよ
うになる。 ｇｍ１＝ｇｍ２＝Ｉ０／Ｖｔ（ｇｍは小シグナル用の対
応するトランジスターの相互コンダクタンスであり、Ｖ
ｔはＴ＝27℃で0.026 Ｖに等しい「熱的」電圧である） ｇｍ３＝ｇｍ４＝Ｉ／Ｖｔ Ｉ＝Ｉ０−ＤＥＬＴＡＩ ｉ１＝ｖｓ／２＊〔ｇｍ１／（１＋ｇｍ１・ＲＥ１／２）〕 ｉ２＝−ｖｓ／２＊〔ｇｍ１／（１＋ｇｍ１・ＲＥ１／２）〕 ｉ３＝−ｖｓ／２＊〔ｇｍ３／（１＋ｇｍ３・ＲＥ２／２）〕 ｉ４＝ｖｓ／２＊〔ｇｍ３／（１＋ｇｍ３・ＲＥ２／２）〕 ｉＡ＝ｉ１＋ｉ３ ｉＢ＝ｉ２＋ｉ４ ｉＡ＝ｖｓ／２＊｛〔ｇｍ１／（１＋ｇｍ１・ＲＥ１／２）〕−〔ｇｍ３／（ １＋ｇｍ３・ＲＥ２／２）〕｝ ｉＢ＝−ｖｓ／２＊｛〔ｇｍ１／（１＋ｇｍ１・ＲＥ１／２）〕−〔ｇｍ３／ （１＋ｇｍ３・ＲＥ２／２）〕｝ ＶOUT ＝（ｉＡ−ｉＢ）＊ＲＬ ＶOUT ＝ｖｓ＊｛〔ｇｍ１／（１＋ｇｍ１・ＲＥ１／２）〕−〔ｇｍ３／（１ ＋ｇｍ３・ＲＥ２／２）〕｝＊ＲＬ Ｇ＝ＶOUT ／ｖｓ Ｇ＝２ＲＬ＊｛〔ｇｍ１／（２＋ｇｍ１・ＲＥ１）〕−〔ｇｍ３／（２＋ｇｍ ３・ＲＥ２）〕｝ Ｇ＝２ＲＬ＊｛〔Ｉ０／（２Ｖｔ＋Ｉ０・ＲＥ１）〕−〔Ｉ／（２Ｖｔ＋Ｉ・ ＲＥ２）〕｝ Ｇ＝２ＲＬ＊｛〔Ｉ０／（２Ｖｔ＋Ｉ０・ＲＥ１）〕−〔（Ｉ０−ＤＥＬＴＡ Ｉ）／（２Ｖｔ＋（Ｉ０−ＤＥＬＴＡＩ）・ＲＥ２）〕｝ Ｇ（ＤＥＬＴＡＩ）＝２ＲＬ＊｛〔Ｉ０（ＲＥ２−ＲＥ１）（Ｉ０−ＤＥＬＴ ＡＩ）＋２Ｖｔ・ＤＥＬＴＡＩ〕／（２Ｖｔ＋Ｉ０・ＲＥ１）〔２Ｖｔ＋（Ｉ０ −ＤＥＬＴＡＩ）ＲＥ２〕｝ ＧＭＡＸ＝Ｇ（ＤＥＬＴＡＩ＝Ｉ０）＝２ＲＬ＊Ｉ０／（２Ｖｔ＋Ｉ０・ＲＥ １） ＧＭＩＮ＝Ｇ（ＤＥＬＴＡＩ＝０）＝２ＲＬ＊｛Ｉ０2 （ＲＥ２−ＲＥ１）／ 〔（２Ｖｔ＋Ｉ０・ＲＥ１）（２Ｖｔ＋Ｉ０・ＲＥ２）〕｝ ＧＭＡＸ／ＧＭＩＮ＝（２Ｖｔ＋Ｉ０・ＲＥ２）／〔Ｉ０（ＲＥ２−ＲＥ１） 〕
の特定用符号を参照しながらゲインを計算すると次のよ
うになる。 ｇｍ１＝ｇｍ２＝Ｉ０／Ｖｔ（ｇｍは小シグナル用の対
応するトランジスターの相互コンダクタンスであり、Ｖ
ｔはＴ＝27℃で0.026 Ｖに等しい「熱的」電圧である） ｇｍ３＝ｇｍ４＝Ｉ／Ｖｔ Ｉ＝Ｉ０−ＤＥＬＴＡＩ ｉ１＝ｖｓ／２＊〔ｇｍ１／（１＋ｇｍ１・ＲＥ１／２）〕 ｉ２＝−ｖｓ／２＊〔ｇｍ１／（１＋ｇｍ１・ＲＥ１／２）〕 ｉ３＝−ｖｓ／２＊〔ｇｍ３／（１＋ｇｍ３・ＲＥ２／２）〕 ｉ４＝ｖｓ／２＊〔ｇｍ３／（１＋ｇｍ３・ＲＥ２／２）〕 ｉＡ＝ｉ１＋ｉ３ ｉＢ＝ｉ２＋ｉ４ ｉＡ＝ｖｓ／２＊｛〔ｇｍ１／（１＋ｇｍ１・ＲＥ１／２）〕−〔ｇｍ３／（ １＋ｇｍ３・ＲＥ２／２）〕｝ ｉＢ＝−ｖｓ／２＊｛〔ｇｍ１／（１＋ｇｍ１・ＲＥ１／２）〕−〔ｇｍ３／ （１＋ｇｍ３・ＲＥ２／２）〕｝ ＶOUT ＝（ｉＡ−ｉＢ）＊ＲＬ ＶOUT ＝ｖｓ＊｛〔ｇｍ１／（１＋ｇｍ１・ＲＥ１／２）〕−〔ｇｍ３／（１ ＋ｇｍ３・ＲＥ２／２）〕｝＊ＲＬ Ｇ＝ＶOUT ／ｖｓ Ｇ＝２ＲＬ＊｛〔ｇｍ１／（２＋ｇｍ１・ＲＥ１）〕−〔ｇｍ３／（２＋ｇｍ ３・ＲＥ２）〕｝ Ｇ＝２ＲＬ＊｛〔Ｉ０／（２Ｖｔ＋Ｉ０・ＲＥ１）〕−〔Ｉ／（２Ｖｔ＋Ｉ・ ＲＥ２）〕｝ Ｇ＝２ＲＬ＊｛〔Ｉ０／（２Ｖｔ＋Ｉ０・ＲＥ１）〕−〔（Ｉ０−ＤＥＬＴＡ Ｉ）／（２Ｖｔ＋（Ｉ０−ＤＥＬＴＡＩ）・ＲＥ２）〕｝ Ｇ（ＤＥＬＴＡＩ）＝２ＲＬ＊｛〔Ｉ０（ＲＥ２−ＲＥ１）（Ｉ０−ＤＥＬＴ ＡＩ）＋２Ｖｔ・ＤＥＬＴＡＩ〕／（２Ｖｔ＋Ｉ０・ＲＥ１）〔２Ｖｔ＋（Ｉ０ −ＤＥＬＴＡＩ）ＲＥ２〕｝ ＧＭＡＸ＝Ｇ（ＤＥＬＴＡＩ＝Ｉ０）＝２ＲＬ＊Ｉ０／（２Ｖｔ＋Ｉ０・ＲＥ １） ＧＭＩＮ＝Ｇ（ＤＥＬＴＡＩ＝０）＝２ＲＬ＊｛Ｉ０2 （ＲＥ２−ＲＥ１）／ 〔（２Ｖｔ＋Ｉ０・ＲＥ１）（２Ｖｔ＋Ｉ０・ＲＥ２）〕｝ ＧＭＡＸ／ＧＭＩＮ＝（２Ｖｔ＋Ｉ０・ＲＥ２）／〔Ｉ０（ＲＥ２−ＲＥ１） 〕
【００２３】この最後の式により上記した仕様（22ｄ
Ｂ）により要求されるゲインの変化の範囲が次の値とし
て得られることが容易に分かる。 Ｉ０＝200 μＡ ＲＥ１＝2000オーム ＲＥ２＝2200オーム 可変電流発振器（Ｑ５−Ｑ６）により構成される本発明
の増幅器の第３の機能的ブロックは、ゲイン変化後のＤ
Ｃ動作点を一定に維持する機能も有する。この結果を達
成するために、カスコード段Ｑ７及びＱ８のエミッター
ノードで合計される電流シグナルにＩcompl ＝ＤＥＬＴ
ＡＩに等しい補助電流が加えられる。
Ｂ）により要求されるゲインの変化の範囲が次の値とし
て得られることが容易に分かる。 Ｉ０＝200 μＡ ＲＥ１＝2000オーム ＲＥ２＝2200オーム 可変電流発振器（Ｑ５−Ｑ６）により構成される本発明
の増幅器の第３の機能的ブロックは、ゲイン変化後のＤ
Ｃ動作点を一定に維持する機能も有する。この結果を達
成するために、カスコード段Ｑ７及びＱ８のエミッター
ノードで合計される電流シグナルにＩcompl ＝ＤＥＬＴ
ＡＩに等しい補助電流が加えられる。
【００２４】一旦ＤＥＬＴＡＩの値が固定された後は入
力シグナルがないと、負荷抵抗ＲＬ１及びＲＬ２を通っ
て流れる全電流は ＩTOT ＝Ｉ０＋（Ｉ０−ＤＥＬＴＡＩ）＋（ＤＥＬＴＡＩ）＝２Ｉ０ に等しく、これはＤＥＬＴＡＩに依存しないためセット
ゲインにも依存しない。勿論考慮される用途のタイプ用
の可変ゲイン増幅器の提案される仕様を満足するゲイン
レベルを達成するために、本発明の対象である可変ゲイ
ン増幅器つまり可変ゲイン「セル」は固定ゲイン増幅器
例えば10ボルト／ボルト増幅器を伴っても良い。
力シグナルがないと、負荷抵抗ＲＬ１及びＲＬ２を通っ
て流れる全電流は ＩTOT ＝Ｉ０＋（Ｉ０−ＤＥＬＴＡＩ）＋（ＤＥＬＴＡＩ）＝２Ｉ０ に等しく、これはＤＥＬＴＡＩに依存しないためセット
ゲインにも依存しない。勿論考慮される用途のタイプ用
の可変ゲイン増幅器の提案される仕様を満足するゲイン
レベルを達成するために、本発明の対象である可変ゲイ
ン増幅器つまり可変ゲイン「セル」は固定ゲイン増幅器
例えば10ボルト／ボルト増幅器を伴っても良い。
【００２５】３Ｖのサプライ電圧における性能パラメー
ターを評価するためのコンピュータープログラムで本発
明の回路の動作をシミュレートすることにより次の結果
が得られる。 −典型的な周波数バンド：＞160 ＭＨｚ −ゲイン変化：2.7 から34ボルト／ボルト（22ｄＢ） −歪み：240 ｍＶｐｐの入力で＜0.7 ％ −出力オフセット：＋／−200 ｍＶ未満 −等価入力ノイズ：＜12ｎＶ／ｓｑｒｔ（Ｈｚ） −吸収されたサプライ電流Ｉｃｃ＝1.6 ｍＡ
ターを評価するためのコンピュータープログラムで本発
明の回路の動作をシミュレートすることにより次の結果
が得られる。 −典型的な周波数バンド：＞160 ＭＨｚ −ゲイン変化：2.7 から34ボルト／ボルト（22ｄＢ） −歪み：240 ｍＶｐｐの入力で＜0.7 ％ −出力オフセット：＋／−200 ｍＶ未満 −等価入力ノイズ：＜12ｎＶ／ｓｑｒｔ（Ｈｚ） −吸収されたサプライ電流Ｉｃｃ＝1.6 ｍＡ
【００２６】当業者には明らかであるように、本発明の
対象である回路は、接合タイプ、バイポーラートランジ
スター又は電流発振器を構成するために例えばＣＭＯＳ
トランジスターを使用することによる混合技術で実現で
き、あるいは本発明の可変ゲインセルの全機能回路は更
に電力消費を減少させるために電界効果トランジスター
（ＣＭＯＳ）のみで実現することもできる。
対象である回路は、接合タイプ、バイポーラートランジ
スター又は電流発振器を構成するために例えばＣＭＯＳ
トランジスターを使用することによる混合技術で実現で
き、あるいは本発明の可変ゲインセルの全機能回路は更
に電力消費を減少させるために電界効果トランジスター
（ＣＭＯＳ）のみで実現することもできる。
【図１】ＡＧＶを使用した自動ゲインコントロールシス
テムの機能的なブロックダイアグラム。
テムの機能的なブロックダイアグラム。
【図２】ＡＧＶを実現するために共通使用される可変ゲ
インセルの回路ダイアグラム。
インセルの回路ダイアグラム。
【図３】他の既知の解決法によるダブル・ギルバート増
幅器を使用する可変ゲインセルのダイアグラム。
幅器を使用する可変ゲインセルのダイアグラム。
【図４】ゲインコントロール抵抗のパラシチックなキャ
パシタンスを減少させるためにカスコード段が付加され
た図３の回路に類似する回路。
パシタンスを減少させるためにカスコード段が付加され
た図３の回路に類似する回路。
【図５】本発明により従って形成されたＡＧＶを例示す
るブロックダイアグラム。
るブロックダイアグラム。
【図６】本発明の可変ゲイン増幅器の簡略化した回路ダ
イアグラム。
イアグラム。
Ｑ１〜Ｑ８・・・トランジスター Ｑ１、Ｑ２・・・
第１の増幅器 Ｑ３、Ｑ４・・・第２の増幅器
第１の増幅器 Ｑ３、Ｑ４・・・第２の増幅器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビッド・モロニー イタリア国 コルナレド 20010 ヴィ ア・ブレア24 (72)発明者 サルバトーレ・ポルタルリ イタリア国 パヴィア 27100 ヴィア・ チ・パヴェシ ４
Claims (6)
- 【請求項１】 固定ゲインを有する第１の電圧−電流増
幅器、 該第１の増幅器と並列に機能し可変ゲインを有する第２
の電圧−電流増幅器、 ゲインコントロール及び安定化可変電流発振器、及び、 電流−電圧コンバータを含んで成り、 前記第１及び第２の増幅器により及び前記可変電流発振
器により生ずる電流出力シグナルを合計し、生成する電
流シグナルを前記コンバータにより変換することを特徴
とする可変ゲイン増幅器。 - 【請求項２】 前記電流出力シグナルが合計される低イ
ンピーダンスノードを提供できる合計用回路を更に含ん
で成る請求項１に記載の可変ゲイン増幅器。 - 【請求項３】 前記合計用回路が、第１及び第２の増幅
器及び前記可変電流発振器のそれぞれの出力ノードと及
び前記電流−電圧コンバーターを構成するそれぞれの負
荷の間に接続されたカスコードタイプのトランジスター
対を含んで成る請求項２に記載の可変ゲイン増幅器。 - 【請求項４】 前記第１の固定ゲイン増幅器が、１対の
差動トランジスター、縮退抵抗及び１対のバイアス電流
発振器から成り、 前記第２の増幅器が、１対の第２の差動トランジスタ
ー、縮退抵抗及び１対の可変バイアス電流バイアスから
成る請求項１に記載の可変ゲイン増幅器。 - 【請求項５】 前記トランジスターがバイポーラ接合ト
ランジスターである請求項１に記載の可変ゲイン増幅
器。 - 【請求項６】 前記トランジスターが電界効果トランジ
スターである請求項１に記載の可変ゲイン増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT93830147.0 | 1993-04-06 | ||
| EP93830147A EP0620639B1 (en) | 1993-04-06 | 1993-04-06 | Variable gain amplifier for low supply voltage systems |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326536A true JPH06326536A (ja) | 1994-11-25 |
Family
ID=8215143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9365394A Pending JPH06326536A (ja) | 1993-04-06 | 1994-04-06 | 低サプライ電圧システム用可変ゲイン増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5418494A (ja) |
| EP (1) | EP0620639B1 (ja) |
| JP (1) | JPH06326536A (ja) |
| DE (1) | DE69323483T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499858B1 (ko) * | 2002-12-10 | 2005-07-08 | 한국전자통신연구원 | 가변 이득 증폭기 |
| JP2010199840A (ja) * | 2009-02-24 | 2010-09-09 | Fujitsu Semiconductor Ltd | 可変利得増幅器 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832406A (ja) * | 1994-05-12 | 1996-02-02 | Hitachi Ltd | 電圧制御フィルタ回路及び信号処理用半導体集積回路装置並びにそれを用いた信号読み取りシステム |
| KR100388573B1 (ko) * | 1994-10-28 | 2003-10-04 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 이득-제어가능한증폭기및이득-제어가능한증폭기를포함하는수신기 |
| US5635863A (en) * | 1995-05-25 | 1997-06-03 | Vtc, Inc. | Programmable phase comparator |
| US5880631A (en) * | 1996-02-28 | 1999-03-09 | Qualcomm Incorporated | High dynamic range variable gain amplifier |
| FR2745665B1 (fr) * | 1996-02-29 | 1998-05-22 | Sgs Thomson Microelectronics | Circuit de reglage de gain automatique utilisant un amplificateur pour reduire le couplage de bruit numerique |
| FR2745666B1 (fr) | 1996-02-29 | 1998-05-22 | Sgs Thomson Microelectronics | Circuit de reglage de gain automatique utilisant un condensateur pour reduire le couplage de bruit numerique |
| US5717360A (en) * | 1996-04-16 | 1998-02-10 | National Semiconductor Corporation | High speed variable gain amplifier |
| US5896063A (en) * | 1997-04-30 | 1999-04-20 | Maxim Integrated Products, Inc. | Variable gain amplifier with improved linearity and bandwidth |
| US5926068A (en) * | 1997-10-16 | 1999-07-20 | Kabushiki Kaisha Toshiba | Variable gain amplifier or analog multiplexer with feedforward current blocking |
| US6201443B1 (en) * | 1997-11-20 | 2001-03-13 | Applied Micro Circuits Corporation | Radio frequency variable gain amplifier fabricated in complementary metal oxide semiconductor technology |
| US6091275A (en) * | 1998-06-02 | 2000-07-18 | Maxim Integrated Products, Inc. | Linear quad variable gain amplifier and method for implementing same |
| US6212369B1 (en) * | 1998-06-05 | 2001-04-03 | Maxim Integrated Products, Inc. | Merged variable gain mixers |
| US6882185B1 (en) | 1998-07-02 | 2005-04-19 | Qualcomm, Incorporated | Exponential current generator and method |
| US6031421A (en) * | 1998-07-22 | 2000-02-29 | Mcewan; Thomas E. | Controlled gain amplifier with variable control exponent |
| US6445251B1 (en) * | 1998-09-30 | 2002-09-03 | Conexant Systems, Inc. | Variable gain amplifier with high linearity and low noise |
| US6552580B2 (en) * | 1999-05-24 | 2003-04-22 | Level One Communications Inc. | Bias technique for operating point control in multistage circuits |
| JP3664010B2 (ja) * | 1999-12-10 | 2005-06-22 | 岩崎通信機株式会社 | アナログ・スイッチ回路 |
| GB2357913A (en) * | 1999-12-24 | 2001-07-04 | Ericsson Telefon Ab L M | Conditioning a gain control signal so that an output is dB linear |
| US6583668B1 (en) | 2001-05-11 | 2003-06-24 | Euvis, Inc. | Wideband variable gain amplifier with low power supply voltage |
| KR20040048946A (ko) * | 2001-10-11 | 2004-06-10 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 수신기 |
| US6674327B2 (en) * | 2002-04-02 | 2004-01-06 | Northrop Grumman Corporation | Combined multiplexer and switched gain circuit |
| US6703899B2 (en) * | 2002-04-02 | 2004-03-09 | Northrop Grumman Corporation | Quad switched gain circuit |
| KR100499855B1 (ko) * | 2002-12-12 | 2005-07-07 | 한국전자통신연구원 | 가변 이득 증폭기 |
| JP4054716B2 (ja) * | 2003-05-16 | 2008-03-05 | 沖電気工業株式会社 | 可変ゲインアンプ及びａｍ変調信号受信回路及び検波回路 |
| JP3857255B2 (ja) * | 2003-06-12 | 2006-12-13 | ローム株式会社 | 磁気記録再生装置 |
| US7038542B2 (en) * | 2003-10-22 | 2006-05-02 | Kabushiki Kaisha Toshiba | Variable gain amplifier |
| US8010073B2 (en) | 2004-01-22 | 2011-08-30 | Broadcom Corporation | System and method for adjusting power amplifier output power in linear dB steps |
| US20060164167A1 (en) * | 2005-01-21 | 2006-07-27 | Technoconcepts, Inc. | Linear commutating amplifier |
| US7298210B2 (en) * | 2005-05-24 | 2007-11-20 | Texas Instruments Incorporated | Fast settling, low noise, low offset operational amplifier and method |
| JP4765521B2 (ja) * | 2005-09-30 | 2011-09-07 | 株式会社日立製作所 | 可変利得増幅器 |
| US7489186B2 (en) * | 2006-01-18 | 2009-02-10 | International Rectifier Corporation | Current sense amplifier for voltage converter |
| US7557651B2 (en) * | 2007-02-02 | 2009-07-07 | Texas Instruments Incorporated | Dual transconductance amplifiers and differential amplifiers implemented using such dual transconductance amplifiers |
| JP2010263428A (ja) * | 2009-05-07 | 2010-11-18 | Sumitomo Electric Ind Ltd | 信号レベル検出回路 |
| US8922923B2 (en) | 2011-03-01 | 2014-12-30 | Seagate Technology Llc | Interleaved automatic gain control for asymmetric data signals |
| TWI599165B (zh) * | 2016-10-13 | 2017-09-11 | 智原科技股份有限公司 | 可變增益放大器 |
| US10084422B1 (en) * | 2016-12-07 | 2018-09-25 | Xilinx, Inc. | Method and apparatus for providing a variable gain amplifier |
| US10425043B1 (en) * | 2018-05-03 | 2019-09-24 | Novatek Microelectronics Corp. | Operational amplifier with constant transconductance bias circuit and method using the same |
| CN116368731A (zh) * | 2020-10-07 | 2023-06-30 | 华为技术有限公司 | 可变增益放大器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3891937A (en) * | 1972-12-21 | 1975-06-24 | Philips Corp | Circuit arrangement for electronic gain/control, in particular electronic volume control circuit |
| JPS62117404A (ja) * | 1985-11-18 | 1987-05-28 | Hitachi Denshi Ltd | 可変利得増幅回路 |
| JP2797470B2 (ja) * | 1989-06-29 | 1998-09-17 | 日本電気株式会社 | アナログ乗算器 |
-
1993
- 1993-04-06 DE DE69323483T patent/DE69323483T2/de not_active Expired - Fee Related
- 1993-04-06 EP EP93830147A patent/EP0620639B1/en not_active Expired - Lifetime
-
1994
- 1994-03-31 US US08/221,640 patent/US5418494A/en not_active Expired - Lifetime
- 1994-04-06 JP JP9365394A patent/JPH06326536A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499858B1 (ko) * | 2002-12-10 | 2005-07-08 | 한국전자통신연구원 | 가변 이득 증폭기 |
| US7199660B2 (en) | 2002-12-10 | 2007-04-03 | Electronics And Telecommunications Research Institute | Variable gain amplifier |
| JP2010199840A (ja) * | 2009-02-24 | 2010-09-09 | Fujitsu Semiconductor Ltd | 可変利得増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69323483T2 (de) | 1999-06-24 |
| EP0620639B1 (en) | 1999-02-10 |
| US5418494A (en) | 1995-05-23 |
| DE69323483D1 (de) | 1999-03-25 |
| EP0620639A1 (en) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06326536A (ja) | 低サプライ電圧システム用可変ゲイン増幅器 | |
| US5963084A (en) | Gm-C cell with two-stage common mode control and current boost | |
| US6049251A (en) | Wide-dynamic-range variable-gain amplifier | |
| US5030923A (en) | Variable gain amplifier | |
| EP0196906B1 (en) | Automatic gain control detection circuit | |
| EP0730345B1 (en) | Variable gain circuit | |
| US4340868A (en) | Current mode biquadratic active filter | |
| US5352944A (en) | Apparatus and method for producing a temperature-independent current signal in an automatic gain control circuit | |
| KR930002040B1 (ko) | 증폭기 | |
| JPS63136807A (ja) | 増幅回路 | |
| US3541465A (en) | Transistor differential amplifier circuit | |
| US5028882A (en) | Multiple output operational amplifier | |
| JPH0626287B2 (ja) | 増幅装置 | |
| US6667658B2 (en) | Compact variable gain amplifier | |
| US5424682A (en) | Variable gain amplifier circuit | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| JPH0257372B2 (ja) | ||
| JP3093687B2 (ja) | 利得可変増幅回路 | |
| JPH0527282B2 (ja) | ||
| JPH0685585A (ja) | 利得制御型増幅回路 | |
| JPH0447485B2 (ja) | ||
| US7061300B2 (en) | Low supply voltage analog multiplier | |
| JPH051649B2 (ja) |