DE102006032948A1 - Integrierte Empfängerschaltung - Google Patents

Integrierte Empfängerschaltung Download PDF

Info

Publication number
DE102006032948A1
DE102006032948A1 DE102006032948A DE102006032948A DE102006032948A1 DE 102006032948 A1 DE102006032948 A1 DE 102006032948A1 DE 102006032948 A DE102006032948 A DE 102006032948A DE 102006032948 A DE102006032948 A DE 102006032948A DE 102006032948 A1 DE102006032948 A1 DE 102006032948A1
Authority
DE
Germany
Prior art keywords
transistor
terminal
voltage converter
output terminal
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006032948A
Other languages
English (en)
Other versions
DE102006032948B4 (de
Inventor
Hari Bilash Dubey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102006032948A1 publication Critical patent/DE102006032948A1/de
Application granted granted Critical
Publication of DE102006032948B4 publication Critical patent/DE102006032948B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

Eine integrierte Empfängerschaltung zum Verstärken eines Eingangssignals (IN) in Abhängigkeit von einem Referenzsignal (REF) umfasst mindestens zwei Spannungsumsetzer zum Umsetzen des Eingangssignals (IN) und des Referenzsignals (REF) in ein pegelumgesetztes Eingangssignal (INP) und ein pegelumgesetztes Referenzsignal (REFP). Eine Verstärkerstufe (50) umfasst einen PMOS-Eingangsdifferenzverstärker (50a), der durch das umgesetzte Eingangssignal (INP) und das umgesetzte Referenzsignal (REFP) angesteuert wird, und einen NMOS-Eingangsdifferenzverstärker (50b), der durch das Eingangssignal (IN) und das Referenzsignal (REF) angesteuert wird. Die Verstärkerstufe (50) ist mit einer ersten Steuerstufe (60) verbunden, um einen durch die Verstärkerstufe (50) erzeugten Ausgangsoffsetstrom zu kompensieren. Eine zweite Steuerstufe (70a, 70b) ist mit der ersten Steuerstufe (60) kaskadiert, um den Duty Cycle eines Ausgangssignals zu korrigieren. Die integrierte Empfängerschaltung stellt eine Verstärkung eines Eingangssignals auch dann sicher, wenn ein Pegel des Referenzsignals nahe bei einer Versorgungsspannung (VDD) liegt, wobei das Eingangssignal (IN) und das Referenzsignal (REF) einen großen Schwankungsbereich aufweisen, oder das Eingangssignal (IN) einen asymmetrischen Eingangshub um das Referenzsignal (REF) aufweist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine integrierte Empfängerschaltung und insbesondere eine integrierte Empfängerschaltung, die als eine Eingangsempfängerschaltung in einem Halbleiterspeicherbaustein verwendet wird.
  • Allgemeiner Stand der Technik
  • In einem Halbleiterspeicherbaustein werden Empfängerschaltungen als Schnittstelle zwischen einem Prozessor und anderen Komponenten des Halbleiterspeicherbausteins benutzt. Sie empfangen Eingangssignale wie etwa Eingangsdatensignale und erzeugen Ausgangssignale, die durch weitere Schaltungskomponenten in dem Halbleiterspeicherbaustein verarbeitet werden. In den meisten Fällen sind die Empfängerschaltungen als differenzielle Empfängerschaltungen ausgelegt. Sie setzen Daten mit niedrigen NRZ-Spannungspegeln (non return to zero) in CMOS-Pegel mit größeren Spannungshüben um. Mit zunehmender Betriebsfrequenz des Prozessors und somit auch zunehmender Bandbreite des Prozessors sowie zunehmender Bandbreite der Daten, die einer Schnittstellenempfängerschaltung zugeführt werden, müssen sich Schnittstellenschaltungen von Generation zu Generation an diese veränderten Betriebsbedingungen anpassen.
  • Ein Problem beim Entwurf einer Eingangsempfängerschaltung ist die Bereitstellung des Ausgangssignals der Empfängerschaltung als ein Signal mit wenig Jitter, um Anforderungen an die Setup- und Hold-Zeiten für einen durch Flipflops durchgeführten schnellen Abtastprozess zu genügen. Bei einer Eingangsempfän gerschaltung, die einen asymmetrischen Empfang von Daten verwendet, wird ein Anschluss der Eingangsempfängerschaltung durch ein zu verstärkendes Eingangssignal angesteuert und der andere Anschluss wird durch ein Referenzsignal angesteuert. 1 zeigt eine als Differenzverstärkerstufe 50 ausgelegte Eingangsempfängerschaltung mit einer Differenzverstärkerschaltung 50a und einer Differenzverstärkerschaltung 50b. Die Differenzverstärkerschaltung 50a ist als eine PMOS-Eingangsdifferenzverstärkerschaltung ausgelegt, während die Schaltung 50b als eine NMOS- Eingangsdifferenzverstärkerschaltung ausgelegt ist.
  • Die PMOS-Eingangsdifferenzverstärkerschaltung 50a enthält einen PMOS-Transistor 51a, einen weiteren PMOS-Transistor 52a, einen NMOS-Transistor 53a, einen weiteren NMOS-Transistor 54a und eine Stromquelle 55a. Der PMOS-Transistor 51a ist an seinem Gate mit einem Eingangsanschluss E51a zum Anlegen eines Eingangssignals, an seinem Source-Anschluss mit der Stromquelle 55a und an seinem Drain-Anschluss mit dem Drain-Anschluss des NMOS-Transistors 53a verbunden. Der NMOS-Transistor 53a ist an seinem Drain-Anschluss mit dem Drain-Anschluss des PMOS-Transistors 51a und an seinem Source-Anschluss mit einer Referenzspannung VSS verbunden. Der NMOS-Transistor 54a ist an seinem Gate mit dem Gate des NMOS-Transistors 53a, an seinem Drain-Anschluss mit dem Gate des NMOS-Transistors 53a und dem Drain-Anschluss des PMOS-Transistors 52a und an seinem Source-Anschluss mit der Referenzspannung VSS verbunden. Die Stromquelle 55a ist an einem ihrer Anschlüsse mit einer Stromversorgungsspannung VDD und an ihrem anderen Anschluss mit dem Source-Anschluss des PMOS-Transistors 51a und dem Source-Anschluss des PMOS-Transistors 52a verbunden. Sie wird durch ein Steuersignal BIASP gesteuert. Ein Ausgangsanschluss A50a der PMOS- Eingangsdifferenzverstärkerschaltung 50a ist mit einem Knotenpunkt zwischen dem Drain-Anschluss des PMOS-Transistors 51a und dem Drain-Anschluss des NMOS-Transistors 53a verbunden und gibt ein Ausgangssignal der PMOS-Eingangsdifferenzverstärkerschaltung 50a aus.
  • Die NMOS-Eingangsdifferenzverstärkerschaltung 50b enthält einen NMOS-Transistor 51b, einen weiteren NMOS-Transistor 52b, einen PMOS-Transistor 53b, einen weiteren PMOS-Transistor 54b und eine Stromquelle 55b. Der PMOS-Transistor 53b ist an seinem Source-Anschluss mit einer Stromversorgungsspannung VDD und an seinem Drain-Anschluss mit dem Drain-Anschluss des NMOS-Transistors 51b verbunden. Der PMOS-Transistor 54b ist an seinem Source-Anschluss mit der Stromversorgungsspannung VDD und an seinem Drain-Anschluss mit dem Gate des PMOS-Transistors 53b und dem Drain-Anschluss des NMOS-Transistors 52b verbunden. Der NMOS-Transistor 51b ist an seinem Gate mit einem Eingangsanschluss E51b zum Anlegen eines Eingangssignals IN, an seinem Drain-Anschluss mit dem Drain-Anschluss des PMOS-Transistors 53b und an seinem Source-Anschluss mit der Stromquelle 55b verbunden. Der NMOS-Transistor 52b ist an seinem Gate mit einem Referenzanschluss E52b zum Anlegen eines Referenzsignals REF, an seinem Drain-Anschluss mit dem Drain-Anschluss des PMOS-Transistors 54b und an seinem Source-Anschluss mit der Stromquelle 55b verbunden. Die Stromquelle 55b ist an einem ihrer Anschlüsse mit einer Referenzspannung VSS und an ihrem anderen Anschluss mit dem Source-Anschluss des NMOS-Transistors 51b und dem Source-Anschluss des NMOS-Transistors 52b verbunden. Sie wird durch ein Steuersignal BIASN gesteuert. Ein Ausgangsanschluss A50b der NMOS-Eingangsdifferenzverstärkerschaltung 50b ist mit einem Knotenpunkt zwischen dem Drain-Anschluss des PMOS-Transistors 53b und dem Drain-Anschluss des NMOS-Transistors 51b verbun den und gibt ein Ausgangssignal der NMOS-Differenzschaltung 50b aus.
  • 1 zeigt zwei Differenzverstärker in einer Parallelkonfiguration. Der PMOS-Eingangsdifferenzverstärker wirkt vorzugsweise zum Verstärken eines Eingangssignals IN, dessen Pegel unter einem Pegel des Referenzsignals REF liegt. Der NMOS-Eingangsdifferenzverstärker wirkt vorzugsweise zum Verstärken eines Eingangssignals, wobei ein Pegel des Eingangssignals über einem Pegel des Referenzsignals REF liegt.
  • 2 zeigt zwei Eingangssignale IN1 und IN2, die symmetrisch um einen Pegel eines Referenzsignals REF1 oder REF2 oszillieren. Der Pegel des Referenzsignals variiert zwischen dem Referenzpegel REF1 und REF2, wobei der Eingangssignalhub an die Pegeländerungen des Referenzsignals angekoppelt ist. Der Pegel des Referenzsignals REF1 ist niedriger als der Pegel des Referenzsignals REF2. Der dargestellte Pegelverlauf erscheint in einem System mit hoher Pegelschwankung der Stromversorgungsspannung von einer Sendeeinrichtung oder wenn Sende- und Empfangseinrichtungen verschiedene Potentiale aufweisen.
  • 3 zeigt eine asymmetrische Signalform eines Eingangssignals IN, das um verschiedene Pegel eines Referenzsignals REF oszilliert. Der Eingangssignalhub oszilliert um einen konstanten Pegel. Das Referenzsignal REF variiert zwischen einem niedrigen Pegel REFMIN und einem hohen Pegel REFMAX. Eine solche Pegelschwankung des Referenzsignals erscheint insbesondere, wenn das Referenzsignal REF aufgrund einer Kopplung zu benachbarten Signalen sehr verrauscht ist oder wenn das Referenzsignal durch eine verrauschte Stromversorgung verschlechtert wird.
  • Die Architektur der in 1 gezeigten Empfängerschaltung arbeitet nur für eine Versorgungsspannung korrekt, die beträchtlich höher als die Referenzspannung REF ist. Die Verwendung von reduzierten Versorgungsspannungen in den neuesten Technologien machen diese Spannung jedoch vergleichbar mit der Referenzspannung und führen daher zu Schwankungen des Pegels des Referenzsignals. Schwankungen des Spannungspegels des Referenzsignals vergrößern den Signalversatz in dem System und verringern daher die Zeitreserven für die Setup- und Hold-Zeiten für die Daten, wenn eine Taktschaltung von einem differentiellem Eingangssignal angesteuert wird.
  • Schwankungen des Pegels des Referenzsignals, wie in 2 und 3 gezeigt, stören den PMOS-Eingangsdifferenzverstärker 50a, was zu einem Signalversatz (Jitter) und zu Verzerrungen des Duty-Cycle führt. Wenn die PMOS-Eingangsdifferenzverstärkerschaltung 50a und die NMOS-Eingangsdifferenzverstärkerschaltung 50b für einen niedrigen Pegel eines Referenzsignals REF ausgelegt sind, wird ein Fehler im Duty Cycle erzeugt, so dass ein niedriger Pegel eines verstärkten Ausgangssignals OS mit längerer Dauer als ein hoher Pegel des verstärkten Ausgangssignals erzeugt wird, auch wenn der hohe und der niedrige Pegel des Eingangssignals IN dieselbe Dauer aufweisen. Wenn die PMOS-Eingangsdifferenzverstärkerschaltung 50a und die NMOS-Eingangsdifferenzverstärkerschaltung 50b dagegen für einen hohen Pegel eines Referenzsignals REF ausgelegt sind, wird ein Duty-Cycle-Fehler derart erzeugt, dass ein hoher Pegel eines verstärkten Ausgangssignals OS mit einer längeren Dauer als ein niedriger Pegel des verstärkten Ausgangssignals erzeugt wird, auch wenn der hohe und der niedrige Pegel des Eingangssignals IN dieselbe Dauer aufweisen.
  • 4 zeigt einen weiteren bekannten Schaltungsentwurf. Die Differenzverstärkerstufe 50 ist mit der in 1 dargestellten Schaltungsstufe identisch. 4 enthält zusätzlich eine Steuerstufe 60. Die Verstärkerstufe 50 erzeugt die eigentliche Verstärkung wohingegen die Steuerstufe 60 einen durch die Verstärkerstufe 50 erzeugten Offsetstrom verringert. Der Offsetstrom kann durch eine Transistorfehlanpassung in der Verstärkerstufe 50 verursacht werden. Die Steuerstufe 60 umfasst einen mit einem Widerstand verbundenen Inverter, dem ein weiterer Inverter 64 nachgeschaltet ist. Der Inverter 64 umfasst einen PMOS-Transistor 61, der zwischen einer Stromversorgungsspannung VDD und einen Eingang E64 des Inverters 64 geschaltet ist. Ein NMOS-Transistor 62 ist zwischen einer Referenzspannung VSS und den Eingang E64 des Inverters 64 geschaltet. Die Steueranschlüsse E61 des Transistors 61 und E62 des Transistors 62 sind mit dem Ausgang A50 der Differenzverstärkerstufe 50 verbunden. Der Widerstand 63 ist zwischen den Ausgangsanschluss A50 der Verstärkerstufe 50 und den Eingang E64 des Inverters 64 geschaltet. Die Steuerstufe 60 erzeugt an einem Ausgangsanschluss A60 ein Ausgangssignal OUT mit einem Offsetstrom, der im Vergleich zu dem durch die Verstärkerstufe 50 erzeugten Offsetstrom verringert ist.
  • Ähnlich wie die Steuerstufe 60 von 4 offenbart die Druckschrift EP 1 445 902 A1 eine Schaltungseinheit zur Verringerung des Offsetstroms, die mit einem Differenzvorverstärker kaskadiert und dafür ausgelegt ist, den durch den Differenzvorverstärker erzeugten Offsetstrom zu reduzieren, und eine Pufferschaltung, die in Reihe mit der Schaltungseinheit zur Verringerung des Offsetstroms, geschaltet ist und dafür ausgelegt ist, die Ausgangsspannung der Schaltungseinheit zur Offsetstromreduzierung zu verstärken und zu puffern.
  • Der in 4 gezeigte Schaltungsentwurf liefert jedoch auch Verzerrungen des Duty-Cycles für das Ausgangssignal OUT, wenn die Versorgungsspannung VDD mit der Referenzspannung REF vergleichbar ist, wenn die PMOS-Eingangsdifferenzverstärkerschaltung 50a in einen deaktivierten Zustand geschaltet wird.
    •
  • Kurzfassung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung ist es, eine integrierte Empfängerschaltung zum Verstärken eines Eingangssignals mit großer Zuverlässigkeit unzugeben, wobei die integrierte Schaltung mit einer niedrigen Versorgungsspannung betreibbar ist. Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine integrierte Schaltung zum Verstärken eines Eingangssignals mit großer Zuverlässigkeit anzugeben, wobei das Eingangssignal symmetrisch um ein Referenzsignal oszilliert und beide Signale einen großen Schwankungsbereich aufweisen. Eine weitere Aufgabe der vorliegenden Erfindung ist es eine integrierte Schaltung zum Verstärken eines Eingangssignals mit großer Zuverlässigkeit anzugeben, wobei das Eingangssignal asymmetrisch um das Referenzsignal oszilliert und das Referenzsignal einen großen Schwankungsbereich aufweist.
  • Im folgenden wird eine integrierte Empfängerschaltung spezifiziert, die vorzugsweise verwendet wird, wenn das Eingangssignal symmetrisch um einen Pegel eines Referenzsignals oszilliert, wobei das Eingangssignal und das Referenzsignal in einem großen Bereich schwankt. Die integrierte Empfängerschaltung umfasst einen ersten Anschluss zum Anlegen eines Eingangssignals und einen zweiten Anschluss zum Anlegen eines Referenzsignals, wobei das Eingangssignal um das Referenzsignal oszilliert. Die integrierte Empfängerschaltung umfasst einen ersten Spannungsumsetzer mit einem ersten Eingangsanschluss zum Anlegen des Eingangssignals und einem Ausgangsanschluss zum Erzeugen eines ersten umgesetzten Eingangssignals, wobei der erste Spannungsumsetzer eine Sourcefolgerschaltung umfasst, die dafür ausgelegt ist, das erste umgesetzte Eingangssignal mit einem Pegel bereitzustellen, der niedriger als ein Pegel des Eingangssignals ist. Die integrierte Empfängerschaltung enthält einen zweiten Spannungsumsetzer mit einem ersten Eingangsanschluss zum Anlegen des Referenzsignals und einem Ausgangsanschluss zum Erzeugen eines ersten umgesetzten Referenzsignals, wobei der zweite Spannungsumsetzer eine Sourcefolgerschaltung umfasst, die dafür ausgelegt ist, das erste umgesetzte Referenzsignal mit einem Pegel bereitzustellen, der niedriger als ein Pegel des Referenzsignals ist. Die integrierte Empfängerschaltung umfasst eine Verstärkerstufe mit einem Ausgangsanschluss zum Ausgeben eines verstärkten Signals, wobei das verstärkte Signal einen von einem Pegel des Eingangssignals mit Bezug auf das Referenzsignal abhängigen Pegel aufweist. Die Verstärkerstufe umfasst eine erste Differenzverstärkerschaltung mit einem ersten Eingangsanschluss zum Anlegen des ersten umgesetzten Eingangssignals und einem zweiten Eingangsanschluss zum Anlegen des ersten umgesetzten Referenzsignals, wobei die Verstärkerstufe eine zweite Differenzverstärkerschaltung mit einem ersten Eingangsanschluss zum Anlegen des Eingangssignals und einem zweiten Eingangsanschluss zum Anlegen des Referenzsignals umfasst.
  • Gemäß einer weiteren Ausführungsform der integrierten Empfängerschaltung umfasst der erste Spannungsumsetzer einen zweiten Eingangsanschluss zum Anlegen des Referenzsignals. Der erste Spannungsumsetzer umfasst einen ersten Transistor mit einem Steueranschluss und einen zweiten Transistor mit einem Steueranschluss, wobei der erste Transistor zwischen eine Versorgungsspannung und den Ausgangsanschluss des ersten Spannungsumsetzers geschaltet ist und der zweite Transistor zwischen den Ausgangsanschluss des ersten Spannungsumsetzers und eine Referenzspannung geschaltet ist. Der erste Eingangsanschluss des ersten Spannungsumsetzers ist mit dem Steueranschluss des ersten Transistors des ersten Spannungsumsetzers verbunden. Der zweite Eingangsanschluss des ersten Spannungsumsetzers ist mit dem Steueranschluss des zweiten Transistors des ersten Spannungsumsetzers verbunden.
  • Bei einer weiteren Ausführungsform der integrierten Empfängerschaltung umfasst der zweite Spannungsumsetzer einen zweiten Eingangsanschluss zum Anlegen des Referenzsignals. Der zweite Spannungsumsetzer umfasst einen ersten Transistor mit einem Steueranschluss und einen zweiten Transistor mit einem Steueranschluss, wobei der erste Transistor zwischen eine Versorgungsspannung und den Ausgangsanschluss des zweiten Spannungsumsetzers geschaltet ist und der zweite Transistor zwischen den Ausgangsanschluss des zweiten Spannungsumsetzers und eine Referenzspannung geschaltet ist. Der erste Eingangsanschluss des zweiten Spannungsumsetzers ist mit dem Steueranschluss des ersten Transistors des zweiten Spannungsumsetzers verbunden. Der zweite Eingangsanschluss des zweiten Spannungsumsetzers ist mit dem Steueranschluss des zweiten Transistors des zweiten Spannungsumsetzers verbunden.
  • Bei einer bevorzugten Ausführungsform der integrierten Empfängerschaltung ist jeder des ersten und des zweiten Transistors des ersten und des zweiten Spannungsumsetzers als ein n- Kanal-Transistor ausgelegt. Es kann beispielsweise ein Feldeffekttransistor mit einem n-Kanal sein.
  • Gemäß einer weiteren Ausführungsform der integrierten Empfängerschaltung umfasst die erste Differenzverstärkerschaltung einen ersten p-Kanal-Transistor mit einem Steueranschluss und einem zweiten p-Kanal-Transistor mit einem Steueranschluss. Der Ausgangsanschluss des ersten Spannungsumsetzers ist mit dem Steueranschluss des ersten p-Kanal-Transistors der ersten Differenzverstärkerschaltung verbunden. Der Ausgangsanschluss des zweiten Spannungsumsetzers ist mit dem Steueranschluss des zweiten p-Kanal-Transistors der ersten Differenzverstärkerschaltung verbunden.
  • Bei einer Ausführungsvariante der integrierten Empfängerschaltung umfasst die zweite Differenzverstärkerschaltung einen ersten n-Kanal-Transistor mit einem Steueranschluss und einen zweiten n-Transistor mit einem Steueranschluss. Der Steueranschluss des ersten n-Kanal-Transistors der zweiten Differenzverstärkerschaltung wird mit dem Eingangssignal angesteuert. Der Steueranschluss des zweiten n-Kanal-Transistors der zweiten Differenzverstärkerschaltung wird mit dem Referenzsignal angesteuert.
  • Gemäß einer weiteren Ausführungsform der integrierten Empfängerschaltung besitzt die erste Differenzverstärkerschaltung einen Ausgangsanschluss, der mit dem Ausgangsanschluss der Verstärkerstufe verbunden ist. Die zweite Differenzverstärkerschaltung besitzt einen Ausgangsanschluss, der mit dem Ausgangsanschluss der Verstärkerstufe verbunden ist.
  • Bei einer weiteren Ausführungsform umfasst die integrierte Empfängerschaltung eine erste Steuerstufe mit einem Ausgangs anschluss, einen ersten Transistor mit einem Steueranschluss, einen zweiten Transistor mit einem Steueranschluss und einen Widerstand. Der erste Transistor ist zwischen eine Versorgungsspannung und den Ausgangsanschluss der ersten Steuerstufe geschaltet, wobei sein Steueranschluss mit dem Ausgangsanschluss der Verstärkerstufe verbunden ist. Der zweite Transistor ist zwischen den Ausgangsanschluss der ersten Steuerstufe geschaltet, wobei sein Steueranschluss mit dem Ausgangsanschluss der Verstärkerstufe verbunden ist. Der Widerstand ist zwischen den Ausgangsanschluss der Verstärkerstufe und den Ausgangsanschluss der ersten Steuerstufe geschaltet.
  • Bei einer weiteren Ausführungsform umfasst die integrierte Empfängerschaltung eine zweite Steuerstufe mit einem Ausgangsanschluss, einen ersten Transistor mit einem Steueranschluss, einen zweiten Transistor mit einem Steueranschluss und einen dritten Transistor mit einem Steueranschluss, wobei der erste Transistor der zweiten Steuerstufe zwischen den dritten Transistor der zweiten Steuerstufe und den Ausgangsanschluss der zweiten Steuerstufe geschaltet ist, wobei der Steueranschluss des ersten Transistors mit dem Ausgangsanschluss der ersten Steuerstufe verbunden ist. Der zweite Transistor der zweiten Steuerstufe ist zwischen den Ausgangsanschluss der zweiten Steuerstufe und eine Referenzspannung geschaltet, wobei sein Steueranschluss mit dem Ausgangsanschluss der ersten Steuerstufe verbunden ist. Der dritte Transistor der zweiten Steuerstufe ist zwischen eine Versorgungsspannung und den ersten Transistor der zweiten Steuerstufe geschaltet, wobei sein Steueranschluss durch das erste umgesetzte Referenzsignal angesteuert wird.
  • Gemäß einer bevorzugten Ausführungsform der integrierten Empfängerschaltung ist jeder des ersten Transistors und des dritten Transistors der zweiten Steuerstufe als p-Transistor ausgelegt. Es kann ein Feldeffekttransistor mit einem p-Kanal sein. Der zweite Transistor der zweiten Steuerstufe ist als ein n-Transistor ausgelegt. Es kann ein Feldeffekttransistor mit einem n-Kanal sein.
  • Bei einer weiteren Ausführungsform der integrierten Empfängerschaltung umfasst eine zweite Steuerstufe, einen Ausgangsanschluss, einen ersten Transistor mit einem Steueranschluss, einen zweiten Transistor mit einem Steueranschluss und einen dritten Transistor mit einem Steueranschluss. Der erste Transistor der zweiten Steuerstufe ist zwischen eine Versorgungsspannung und den Ausgangsanschluss der zweiten Steuerstufe geschaltet, wobei sein Steueranschluss mit dem Ausgangsanschluss der ersten Steuerstufe verbunden ist. Der zweite Transistor der zweiten Steuerstufe ist zwischen den Ausgangsanschluss der zweiten Steuerstufe und den dritten Transistor geschaltet, wobei sein Steueranschluss mit dem Ausgangsanschluss der ersten Steuerstufe verbunden ist. Der dritte Transistor der zweiten Steuerstufe ist zwischen eine Referenzspannung und den zweiten Transistor der zweiten Steuerstufe geschaltet, wobei sein Steueranschluss durch das Referenzsignal angesteuert wird.
  • Bei einer bevorzugten Ausführungsform der integrierten Schaltung ist der erste Transistor der zweiten Steuerstufe als p-Kanal-Transistor ausgelegt. Jeder des zweiten Transistors und des dritten Transistors der zweiten Steuerstufe ist als ein n-Kanal-Transistor ausgelegt.
  • Bei einer weiteren Ausführungsform einer integrierten Empfängerschaltung umfasst die integrierte Empfängerschaltung einen ersten Anschluss zum Anlegen eines Eingangssignals und einen zweiten Anschluss zum Anlegen eines Referenzsignals, wobei das Eingangssignal um das Referenzsignal oszilliert. Die integrierte Empfängerschaltung umfasst einen ersten Spannungsumsetzer mit einem ersten Eingangsanschluss zum Anlegen des Eingangssignals und einem Ausgangsanschluss zum Erzeugen eines ersten umgesetzten Eingangssignals. Der erste Spannungsumsetzer umfasst eine Sourcefolgerschaltung, die dafür ausgelegt ist, das erste umgesetzte Eingangssignal mit einem Pegel bereitzustellen, der niedriger als ein Pegel des Eingangssignals ist. Weiterhin umfasst die integrierte Empfängerschaltung einen zweiten Spannungsumsetzer mit einem ersten Eingangsanschluss zum Anlegen des Referenzsignals und einem Ausgangsanschluss zum Erzeugen eines ersten umgesetzten Referenzsignals, wobei der zweite Spannungsumsetzer eine Sourcefolgerschaltung umfasst, die dafür ausgelegt ist, an ihrem Ausgangsanschluss das erste umgesetzte Referenzsignal mit einem Pegel bereitzustellen, der niederiger als ein Pegel des Referenzsignals ist. Die integrierte Empfängerschaltung umfasst einen dritten Spannungsumsetzer mit einem ersten Eingangsanschluss zum Anlegen des ersten umgesetzten Eingangssignals und einem Ausgangsanschluss zum Erzeugen eines zweiten umgesetzten Eingangssignals, wobei der dritte Spannungsumsetzer eine Sourcefolgerschaltung umfasst, die dafür ausgelegt ist, das zweite umgesetzte Eingangssignal mit einem Pegel bereitzustellen, der höher als ein Pegel des Eingangssignals ist. Die integrierte Empfängerschaltung umfasst einen vierten Spannungsumsetzer mit einem ersten Eingangsanschluss zum Anlegen des ersten umgesetzten Referenzsignals und einem Ausgangsanschluss zum Erzeugen eines zweiten umgesetzten Referenzsignals, wobei der vierte Spannungsumsetzer eine Sourcefolgerschaltung umfasst, die dafür ausgelegt ist, an ihrem Ausgangsanschluss das zweite umgesetzte Referenzsignal mit einem Pegel bereitzustellen, der höher als ein Pegel des Ein gangssignals ist. Die integrierte Empfängerschaltung umfasst eine Verstärkerstufe mit einem Ausgangsanschluss zum Ausgeben eines verstärkten Signals, wobei das verstärkte Signal einen Pegel aufweist, der mit Bezug auf das Referenzsignal von einem Pegel des Eingangssignals abhängt, wobei die Verstärkerstufe eine erste Differenzverstärkerschaltung mit einem ersten Eingangsanschluss zum Anlegen des ersten umgesetzten Eingangssignals und einem zweiten Eingangsanschluss zum Anlegen des ersten umgesetzten Referenzsignals umfasst, wobei die Verstärkerstufe eine zweite Differenzverstärkerschaltung mit einem ersten Eingangsanschluss zum Anlegen des zweiten umgesetzten Eingangssignals und einem zweiten Eingangsanschluss zum Anlegen des zweiten umgesetzten Referenzsignals umfasst.
  • Gemäß einer weiteren Ausführungsform der integrierten Empfängerschaltung umfasst der dritte Spannungsumsetzer einen zweiten Eingangsanschluss zum Anlegen des ersten umgesetzten Referenzsignals. Der dritte Spannungsumsetzer umfasst einen ersten Transistor mit einem Steueranschluss und einen zweiten Transistor mit einem Steueranschluss, wobei der erste Transistor zwischen eine Referenzspannung und den Ausgangsanschluss des dritten Spannungsumsetzers geschaltet ist und der zweite Transistor zwischen den Ausgangsanschluss des dritten Spannungsumsetzters und eine Versorgungsspannung geschaltet ist. Der erste Eingangsanschluss des dritten Spannungsumsetzers ist mit dem Steueranschluss des ersten Transistors des dritten Spannungsumsetzers verbunden. Der zweite Eingangsanschluss des dritten Spannungsumsetzers ist mit dem Steueranschluss des zweiten Transistors des dritten Spannungsumsetzers verbunden.
  • Gemäß einer weiteren Ausführungsform der integrierten Schaltung umfasst der vierte Spannungsumsetzer einen zweiten Ein gangsanschluss zum Anlegen des ersten umgesetzten Referenzsignals. Der vierte Spannungsumsetzer umfasst einen ersten Transistor mit einem Steueranschluss und einen zweiten Transistor mit einem Steueranschluss, wobei der erste Transistor des vierten Spannungsumsetzers zwischen eine Versorgungsspannung und den Ausgangsanschluss des vierten Spannungsumsetzers geschaltet ist und der zweite Transistor zwischen den Ausgangsanschluss des vierten Spannungsumsetzers und eine Referenzspannung geschaltet ist. Der erste Eingangsanschluss des vierten Spannungsumsetzers ist mit dem Steueranschluss des ersten Transistors des vierten Spannungsumsetzers verbunden. Der zweite Eingangsanschluss des vierten Spannungsumsetzers ist mit dem Steueranschluss des zweiten Transistors des vierten Spannungsumsetzers verbunden.
  • Bei einer bevorzugten Ausführungsform der integrierten Empfängerschaltung ist jeder des ersten und des zweiten Transistors des dritten und des vierten Spannungsumsetzters als ein p-Kanal-Transistor ausgelegt.
  • Im folgenden wird eine integrierte Empfängerschaltung spezifiziert, die vorzugsweise verwendet wird, wenn das Eingangssignal asymmetrisch um einen Pegel eines Referenzsignals oszilliert, wobei das Referenzsignal einen großen Schwankungsbereich aufweist. Die integrierte Empfängerschaltung umfasst einen Eingangsanschluss zum Anlegen eines Eingangssignals und einen Referenzanschluss zum Anlegen eines Referenzsignals, wobei das Eingangssignal um das Referenzsignal oszilliert, wobei ein hoher Pegel des Eingangssignals über einem Pegel des Referenzsignals liegt und ein niedriger Pegel des Eingangssignals unter dem Pegel des Referenzsignals liegt. Die integrierte Empfängerschaltung umfasst eine Spannungsumsetzerstufe mit einem Ausgangsanschluss mit einem ersten Span nungsumsetzer und einem zweiten Spannungsumsetzer. Der erste Spannungsumsetzer besitzt einen ersten Eingangsanschluss zum Anlegen des Referenzsignals und einen Ausgangsanschluss. Der erste Spannungsumsetzer ist so ausgelegt, dass er an seinem Ausgangsanschluss ein erstes umgesetztes Referenzsignal mit einem Pegel bereitstellt, der niedriger als ein Pegel des Referenzsignals ist. Der zweite Spannungsumsetzer besitzt einen, ersten Eingangsanschluss zum Anlegen des ersten umgesetzten Referenzsignals. Der zweite Spannungsumsetzer ist so ausgelegt, dass er ein zweites umgesetztes Referenzsignal an dem Ausgangsanschluss der Spannungsumsetzerstufe bereitstellt, wobei der Pegel des zweiten umgesetzten Referenzsignals zwischen dem hohen und dem niedrigen Pegel des Eingangssignals liegt. Die integrierte Empfängerschaltung umfasst eine Differenzverstärkerschaltung mit einem ersten Eingangsanschluss zum Anlegen des Eingangssignals und einem zweiten Eingangsanschluss zum Anlegen des zweiten umgesetzten Referenzsignals und mit einem Ausgangsanschluss zum Ausgeben eines verstärkten Signals, wobei das verstärkte Signal einen Pegel aufweist, der von einem Pegel des Eingangssignals mit Bezug auf das zweite umgesetzte Referenzsignal abhängt.
  • Gemäß einer weiteren Ausführungsform der integrierten Empfängerschaltung besitzt der erste Spannungsumsetzer einen zweiten Eingangsanschluss zum Anlegen des Referenzsignals. Der erste Spannungsumsetzer umfasst einen ersten Transistor und einen zweiten Transistor, wobei der erste Transistor des ersten Spannungsumsetzers zwischen eine Versorgungsspannung und den Ausgangsanschluss des ersten Spannungsumsetzers geschaltet ist und der zweite Transistor des ersten Spannungsumsetzers zwischen den Ausgangsanschluss des ersten Spannungsumsetzers und eine Referenzspannung geschaltet ist. Der zweite Spannungsumsetzer umfasst einen ersten Transistor und einen zweiten Transistor, wobei der erste Transistor des zweiten Spannungsumsetzers zwischen eine Versorgungsspannung und den Ausgangsanschluss der Spannungsumsetzerstufe geschaltet ist und der zweite Transistor des zweiten Spannungsumsetzers zwischen den Ausgangsanschluss der Spannungsumsetzerstufe und eine Referenzspannung geschaltet ist. Jeder des ersten und des zweiten Transistors des zweiten Spannungsumsetzers wird durch das erste umgesetzte Referenzsignal angesteuert.
  • Gemäß einer weiteren Ausführungsform der integrierten Empfängerschaltung ist jeder des ersten und des zweiten Transistors des ersten Spannungsumsetzers als ein n-Kanal-Transistor ausgelegt. Jeder des ersten und des zweiten Transistors des zweiten Spannungsumsetzers ist als ein p-Kanal-Transistor ausgelegt.
  • Im folgenden wird eine integrierte Empfängerschaltung spezifiziert, die eine erste Eingangsempfängerschaltung und eine zweite Eingangsempfängerschaltung umfasst. Die erste Eingangsempfängerschaltung umfasst eine integrierte Empfängerschaltung wie oben beschrieben, die vorzugsweise dafür ausgelegt ist, ein Eingangssignal zu verstärken, das symmetrisch um einen Pegel eines Referenzsignals oszilliert, wobei das Eingangssignal und das Referenzsignal einen großen Schwankungsbereich aufweisen. Die zweite Eingangsempfängerschaltung ist eine integrierte Empfängerschaltung wie oben beschrieben, die vorzugsweise dafür ausgelegt ist, ein Eingangssignal zu verstärken, das asymmetrisch um einen Pegel eines Referenzsignals oszilliert, wobei das Referenzsignal einen großen Schwankungsbereich aufweist. Die erste Eingangsempfängerschaltung besitzt einen ersten Eingangsanschluss zum Anlegen eines Eingangssignals, einen zweiten Eingangsanschluss zum Anlegen eines Referenzsignals und einen Ausgangsanschluss zum Ausgeben eines verstärkten Signals abhängig von einem Pegel des Eingangssignals mit Bezug auf das Referenzsignal. Die zweite Eingangsempfängerschaltung besitzt einen ersten Eingangsanschluss zum Anlegen eines Eingangssignals, einen zweiten Eingangsanschluss zum Anlegen eines Referenzsignals und einen Ausgangsanschluss zum Ausgeben eines verstärkten Signals abhängig von einem Pegel des Eingangssignals mit Bezug auf das Referenzsignal. Die integrierte Empfängerschaltung umfasst einen Ausgangsanschluss zum Ausgeben eines verstärkten Signals. Die integrierte Empfängerschaltung umfasst eine Auswahlschaltung mit einem Steueranschluss zum Anlegen eines Auswahlsignals und einem Ausgangsanschluss. Der Ausgangsanschluss der ersten Eingangsempfängerschaltung ist mit dem Ausgangsanschluss der Auswahlschaltung verbunden, wenn das Auswahlsignal einen ersten Pegel aufweist, und der Ausgangsanschluss der zweiten Eingangsempfängerschaltung ist mit dem Ausgangsanschluss der Auswahlschaltung verbunden, wenn das Auswahlsignal einen zweiten Pegel aufweist.
    •
  • Kurze Beschreibung der Zeichnungen
  • Die Erfindung wird nachfolgend ausführlicher mit Bezug auf die Figuren beschrieben, die beispielhafte Ausführungsformen der Erfindung darstellen. Es zeigen:
  • 1 eine Ausführungsform einer integrierten Empfängerschaltung,
  • 2 ein Eingangssignal, das symmetrisch um ein Referenzsignal oszilliert, wobei beide Signale einen großen Schwankungsbereich aufweisen,
  • 3 ein Eingangssignal, das asymmetrisch um ein Referenzsignal oszilliert, wobei das Referenzsignal einen großen Schwankungsbereich aufweist,
  • 4 eine weitere Ausführungsform einer integrierten Empfängerschaltung,
  • 5 eine weitere Ausführungsform einer integrierten Empfängerschaltung,
  • 6 eine weitere Ausführungsform einer integrierten Empfängerschaltung,
  • 7 eine weitere Ausführungsform einer integrierten Empfängerschaltung,
  • 8 eine weitere Ausführungsform einer integrierten Empfängerschaltung,
  • 9 eine integrierte Empfängerschaltung mit verschiedenen Ausführungsformen von Eingangsempfängerschaltungen,
  • 10 Simulationsergebnisse von erzeugten Eingangs- und Ausgangssignalen,
  • 11 weitere Simulationsergebnisse erzeugten Eingangs- und Ausgangssignalen,
  • 12 weitere Simulationsergebnisse von erzeugten Eingangs- und Ausgangssignalen,
  • 13 weitere Simulationsergebnisse von erzeugten Eingangs- und Ausgangssignalen,
  • 14 weitere Simulationsergebnisse von erzeugten Eingangs- und Ausgangssignalen,
  • 15 zweite Simulationsergebnisse von durch eine integrierte Empfängerschaltung gemäß der vorliegenden Erfindung erzeugten Eingangs- und Ausgangssignalen.
  • Ausführliche Beschreibung der Erfindung
  • 5 zeigt eine erste Ausführungsform einer integrierten Schaltung zum Verstärken eines Eingangssignals gemäß der vorliegenden Erfindung. Die integrierte Schaltung umfasst einen Spannungsumsetzer 10, einen Spannungsumsetzer 20, eine Verstärkerstufe 50, eine Steuerschaltung 60 und eine Steuerschaltung 70a.
  • Der Spannungsumsetzer 10 ist als ein Sourcefolger ausgelegt. Er umfasst einen Transistor 11 und einen Transistor 12, die zwischen eine Versorgungsspannung VDD und eine Referenzspannung VSS in Reihe geschaltet sind. Ein Steueranschluss des Transistors 11 ist mit einem Eingangsanschluss E11 zum Anlegen eines Eingangssignals IN verbunden. Ein Steueranschluss des Transistors 12 ist mit einem Eingangsanschluss E12 zum Anlegen eines Referenzsignals REF verbunden. Der Transistor 12 wirkt als ein Vorspannungstransistor. Der Spannungsumsetzer 10 verändert einen Pegel des Eingangssignals IN in einen Pegel eines umgesetzten Eingangssignals INP an einem Ausgangsanschluss A10. Der Sourcefolger 10 ist so ausgelegt, dass der Spannungspegel des umgesetzten Eingangssignals INP niedriger als der Spannungspegel des Eingangssignals IN ist.
  • Der Spannungsumsetzer 20 ist auch als eine Sourcefolgerschaltung ausgelegt, die einen Transistor 21 und einen Transistor 22 umfasst, die zwischen die Stromversorgungsspannung VDD und die Referenzspannung VSS in Reihe geschaltet sind. Ein Steueranschluss des Transistors 21 ist mit einem Eingangsanschluss E21 zum Anlegen eines Referenzsignals REF verbunden. Ein Steueranschluss des Transistors 22 ist mit einem Eingangsanschluss E22 zum Anlegen des Referenzsignals REF verbunden. Der Transistor 22 wirkt als ein Vorspannungstransistor. Ähnlich der Funktion des Spannungsumsetzers 10 setzt der Spannungsumsetzer 20 einen Pegel des Referenzsignals REF an dem Eingangsanschluss E21 an einem Ausgangsanschluss A20 des Spannungsumsetzers 20 in einen Pegel eines umgesetzten Referenzsignal REFP um.
  • Alle Transistoren der Spannungsumsetzer 10 und 20 sind n-Kanal-Transistoren.
  • Die Verstärkerstufe 50 ist wie im Detail gemäß 1 beschrieben entworfen. Sie ist als eine komplementäre Verstärkerstufe mit einem PMOS-Eingangsdifferenzverstärker 50a und einem NMOS-Eingangsdifferenzverstärker 50b ausgebildet. Ein Steueranschluss E51a eines PMOS-Transistors 51a ist mit dem Ausgangsanschluss A10 des Spannungsumsetzers 10 verbunden. Ein Steueranschluss E52a eines PMOS-Transistors 52a ist mit dem Ausgangsanschluss A20 des Spannungsumsetzers 20 verbunden. Der Spannungsumsetzer 10 ist so ausgelegt, dass er das umgesetzte Eingangssignal INP an dem Ausgangsanschluss A10 mit einem Pegel derart bereitstellt, dass der PMOS-Transistor 51a im Sättigungsbereich betrieben wird. Der Spannungsumsetzer 20 ist so entworfen, dass er das umgesetzte Referenzsignal REFP an dem Ausgangsanschluss A20 mit einem Pegel derart bereitstellt, dass der Transistor 52a in einem Sättigungsbe reich betrieben wird. Durch Betreiben des Transistors 51a und des Transistors 52a in der Sättigungsregion wird sichergestellt, dass der PMOS-Eingangsdifferenzverstärker 50a an einem Ausgangsanschluss A50 der Verstärkerstufe 50 ein verstärktes Ausgangssignal mit ausreichender Verstärkung bereitstellt.
  • Obwohl der PMOS-Eingangsdifferenzverstärker 50a durch ein pegelumgesetztes Eingangssignal und ein pegelumgesetztes Referenzsignal angesteuert wird, wird der NMOS-Eingangsdifferenzverstärker 50b direkt durch das Eingangssignal IN und das Referenzsignal REF angesteuert. Das Eingangssignal IN steuert einen Steueranschluss E51b des NMOS-Transistors 51b an und das Referenzsignal REF steuert einen Steueranschluss E52b des NMOS-Transistors 52b an. Aufgrund des Schwankungsbereichs des Eingangssignals IN und des Referenzsignals REF (siehe 2) werden vorzugsweise, beide NMOS-Transistoren 51b und 52b zur Erhöhung der Zuverlässigkeit mit einem Gate mit dickem Oxid ausgebildet.
  • Wenn der PMOS-Eingangsdifferenzverstärker 50a und der NMOS-Eingangsdifferenzverstärker 50b entsprechend angepasst sind, kompensieren sie jegliche Offsetschwankung. Aufgrund von Toleranzen der Bauelemente des PMOS-Eingangsdifferenzverstärkers 50a und des NMOS-Eingangsdifferenzverstärkers 50b, insbesondere aufgrund von Transistorfehlanpassung, entstehen jedoch Ausgangsoffsetströme an dem Ausgangsanschluss A50. Um den durch die Verstärkerstufe 50 gegebenen Offsetstrom zu kompensieren, ist eine Steuerstufe 60 mit dem Ausgangsanschluss A50 der Verstärkerstufe 50 verbunden. Die Steuerstufe 60 ist als ein mit einem Widerstand verbundener Inverter ausgebildet, wie gemäß 4 beschrieben wird.
  • Eine Steuerstufe 70a ist mit dem Ausgangsanschluss A60 der Steuerstufe 60 verbunden. Die Steuerstufe 70a ist dafür ausgelegt, eine Korrektur des Duty-Cycle bereitzustellen, wenn das Eingangssignal symmetrisch um einen hohen Pegel des Referenzsignals oszilliert, wie in 2 für das Eingangssignal IN2 und das Referenzsignal REF2 gezeigt. Die Steuerstufe 70a umfasst einen PMOS-Transistor 71a, einen NMOS-Transistor 72a und einen PMOS-Transistor 73a. Der PMOS-Transistor 71a und der PMOS-Transistor 73a sind zwischen eine Stromversorgungsspannung VDD und einen Ausgangsanschluss A70 der Steuerstufe 70a in Reihe geschaltet. Der NMOS-Transistor 72a ist zwischen den Ausgangsanschluss A70 der Steuerstufe 70a und eine Referenzspannung VSS geschaltet. Der Ausgangsanschluss A70 ist durch einen Folgeverstärker 80 mit dem Ausgangsanschluss A80 verbunden, um ein Ausgangssignal OUT1 zu erzeugen. Die Steueranschlüsse E71a und E72a der Transistoren 71a und 72a sind mit dem Ausgangsanschluss A60 der Steuerstufe 60 verbunden. Der Steueranschluss E73a des PMOS-Transistors 73a wird durch das umgesetzte Referenzsignal REFP angesteuert, das durch den Spannungsumsetzer 20 erzeugt wird.
  • Wie oben beschrieben, liefert die Verstärkerstufe 50 an dem Ausgangsanschluss A50 ein verstärktes Ausgangssignal OS mit einer Duty-Cycle-Verzerrung. Wenn die Differenzverstärkerschaltungen 50a und 50b für einen niedrigen Pegel des Referenzsignals REF ausgelegt sind, wie in 2 für das Referenzsignal REF1 gezeigt, liefert die Verstärkerstufe 50 einen niedrigen Pegel des verstärkten Ausgangssignals OS für eine längere Dauer als sie einen hohen Pegel bereit stellt. Die Steuerstufe 70a gemäß 5 ermöglicht eine Korrektur des Duty-Cycle, wenn ein solcher Verstärker mit einem hohen Referenzspannungspegel angesteuert wird, wie in 2 für die Referenzspannung REF2 gezeigt. Da der Spannungsumsetzer 20 das umgesetzte Referenzsignal REFP mit einem hohen Pegel erzeugt, wenn er mit einem hohen Pegel des Referenzsignals REF angesteuert wird, wird auch der PMOS-Transistor 73a mit diesem hohen Pegel des umgesetzten Referenzsignals REFP angesteuert, wodurch dieser Transistor seinerseits schwächer wird. Der Widerstand des PMOS-Transistors 73a nimmt zu und daher wird an dem Ausgangsanschluss A70 eine lange Dauer eines niedrigen Logikpegels kompensiert. Deshalb zeigt das Ausgangssignal OUT1 keinerlei Verzerrung in Bezug auf den Duty-Cycle.
  • 6 zeigt eine zweite Ausführungsform einer integrierten Empfängerschaltung zum Verstärken eines Eingangssignals gemäß der vorliegenden Erfindung. Die integrierte Empfängerschaltung umfasst den Spannungsumsetzer 10, den Spannungsumsetzer 20, die Verstärkerstufe 50 und die Steuerschaltung 60, die bereits gemäß 5 beschrieben wurde. Die integrierte Empfängerschaltung umfasst jedoch eine Steuerstufe 70b, die sich von dem Schaltungsentwurf der Steuerstufe 70a von 5 unterscheidet. Die Steuerstufe 70b umfasst einen PMOS-Transistor 71b, der zwischen eine Versorgungsspannung VDD und einen Ausgangsanschluss A70 der Steuerstufe 70b geschaltet ist. Ferner umfasst sie einen NMOS-Transistor 72b und einen NMOS-Transistor 73b, die zwischen den Ausgangsanschluss A70 der Steuerstufe 70b und eine Referenzspannung VSS in Reihe geschaltet sind. Der Steueranschluss E71b des PMOS-Transistors 71b und der Steueranschluss E72b des NMOS-Transistors 72b sind mit dem Ausgangsanschluss A60 der Steuerstufe 60 verbunden. Der Steueranschluss E73b des NMOS-Transistors 73b wird durch das Referenzsignal REF angesteuert.
  • Wenn der PMOS-Eingangsdifferenzvertärker 50a und der NMOS-Eingangsdifferenzverstärker 50b für einen hohen Pegel der Referenzspannung REF ausgelegt werden, wie in 2 für das Referenzsignal REF2 gezeigt, wird die Steuerstufe 70b vorzugsweise wie in 6 dargestellt entworfen. In diesem Fall liefert die Verstärkerstufe 50 ohne die Steuerstufe 70b einen Duty-Cycle Fehler, wobei sie den hohen Pegel des verstärkten Ausgangssignals OS für eine längere Zeitdauer als den niedrigen Pegel erzeugt. Die Steuerstufe 70b kompensiert die lange Zeidauer für den hohen Pegel des verstärkten Ausgangssignals und erzeugt an dem Ausgangsanschluss A70 bzw. an dem Ausgangsanschluss A80 hinter dem Verstärker 80 ein Ausgangssignal OUT2, mit nahezu derselben Dauer für den hohen und niedrigen Pegel.
  • 7 zeigt eine dritte Ausführungsform einer integrierten Empfängerschaltung. Der Spannungsumsetzer 10, der Spannungsumsetzer 20 und die Verstärkerstufe 50 sind auf dieselbe Weise wie in 5 und 6 dargestellt entworfen. Die Steuerstufe 60 ist mit dem Ausgangsanschluss A50 der Verstärkerstufe 50 verbunden. Die Steuerstufe 60 umfasst den mit einem Widerstand verbundenen Inverter mit dem PMOS-Transistor 61, dem NMOS-Transistor 62 und dem Widerstand 63, wie dies bereits in den 4, 5 und 6 beschrieben wurde. Zusätzlich umfasst sie einen Inverter 64, der zwischen eine Versorgungsspannung VDD und eine Referenzspannung VSS geschaltet ist. Ein Ausgangsanschluss A60 der Steuerstufe 60 ist mit einem Ausgangsanschluss A80 mittels des Verstärkers 80 verbunden, um das verstärkte Ausgangssignal OUT3 zu erzeugen.
  • Im Gegensatz zu den 5 und 6 enthält die integrierte Schaltung gemäß 7 keine Steuerstufe 70a oder 70b zur Korrektur des Duty-Cycle. Statt der Verwendung einer Steuer stufe zur Korrektur des Duty-Cycle wird in dem Schaltungsentwurf von 7 der NMOS-Eingangsdifferenzverstärker 50b durch ein umgesetztes Eingangssignal INN und ein umgesetztes Referenzsignal REFN angesteuert.
  • Das umgesetzte Eingangssignal INN wird durch einen Spannungsumsetzer 30 erzeugt, der als ein Sourcefolger ausgelegt ist. Der Spannungsumsetzer 30 umfasst einen PMOS-Transistor 31 und einen PMOS-Transistor 32. Der PMOS-Transistor 31 ist zwischen einen Ausgangsanschluss A30 des Spannungsumsetzers 30 und eine Referenzspannung VSS geschaltet. Der PMOS-Transistor 32 ist zwischen den Ausgangsanschluss A30 und eine Versorgungsspannung VDD geschaltet. Ein Steueranschluss E31 des PMOS-Transistors 31 wird durch das umgesetzte Eingangssignal INP angesteuert, das durch den Spannungsumsetzer 10 erzeugt wird, während ein Steueranschluss E32 des PMOS-Transistors 32 durch das umgesetzte Referenzsignal REFP angesteuert wird, das durch den Spannungsumsetzer 20 erzeugt wird. Das umgesetzte Eingangssignal INN steuert den Steueranschluss E51b des NMOS-Transistors 51b an.
  • Das umgesetzte Referenzsignal REFN wird durch einen Spannungsumsetzer 40 erzeugt, der als Sourcefolger ausgelegt ist und einen PMOS-Transistor 41 und einen PMOS-Transistor 42 umfasst. Der PMOS-Transistor 41 ist zwischen eine Versorgungsspannung VDD und einen Ausgangsanschluss A40 des Spannungsumsetzers 40 geschaltet. Der PMOS-Transistor 42 ist zwischen den Ausgangsanschluss A40 und eine Referenzspannung VSS geschaltet. Ein Steueranschluss E41 des PMOS-Transistors 41 wird durch das umgesetzte Referenzsignal REFP angesteuert, das durch den Spannungsumsetzer 20 erzeugt wird. Auf dieselbe Weise wird der Steueranschluss E42 des PMOS-Transistors 42 durch das umgesetzte Referenzsignal REFP angesteuert, das durch den Spannungsumsetzer 20 bereitgestellt wird.
  • Der Spannungsumsetzer 30 setzt das Eingangssignal INP, das durch den Spannungsumsetzer 10 bereitgestellt wird, in das umgesetzte Eingangssignal INN um. Der Spannungsumsetzer 30 ist so entworfen, dass das umgesetzte Eingangssignal INN einen höheren Pegel als das umgesetzte Eingangssignal INP an dem Steueranschluss E31 aufweist. Auf ähnliche Weise ist der Spannungsumsetzer 40 so entworfen, dass er an dem Ausgangsanschluss A40 das umgesetzte Referenzsignal REFN mit einem höheren Pegel als den Pegel des umgesetzten Referenzsignals REFP an dem Steueranschluss E41 erzeugt. Der Spannungsumsetzer 30 und der Spannungsumsetzer 40 erzeugen jedoch das umgesetzte Eingangssignal INN und das umgesetzte Referenzsignal REFN mit einem Pegel, der niedriger als der Pegel der Versorgungsspannung VDD ist.
  • Durch das Vorsehen der Spannungsumsetzer 10, 20, 30 und 40 wird sichergestellt, dass der PMOS-Eingangsdifferenzverstärker 50a und der NMOS-Eingangsdifferenzverstärker 50b durch Eingangs- und Referenzsignale angesteuert werden, die niedriger als der aktuelle Pegel der Versorgungsspannung VDD sind. In dem Entwurf gemäß 7 werden somit die Transistoren 51a, 52a, 51b und 52b mit einem Gate mit dünnem Oxid ausgestattet. Da die Pegel der der Verstärkerstufe 50 zugeführten Referenzsignale immer niedriger als der Pegel der Vorsorgungsspannung VDD sind, werden die Transistoren 51a, 52a, 53b und 54b im Sättigungsbereich betrieben und liefern daher ein verstärktes Ausgangssignal OS an dem Ausgangsanschluss A50 auch dann, wenn das Referenzsignal REF einen Pegel im Bereich des Pegels der Versorgungsspannung VDD aufweist. Wahlweise kann jedoch auch eine Steuerstufe zur Korrektur des Duty Cyc les vorgesehen werden, wie in 5 und 6 gezeigt. Wenn das Referenzsignal REFP, das den PMOS-Transistor 41, den PMOS-Transistor 42 und den PMOS-Transistor 32 ansteuert, einen Pegel im Bereich der Versorgungsspannung VDD aufweist, muss eine höhere Versorgungsspannung verwendet werden, wie zum Beispiel eine externe Versorgungsspannung, die durch eine Pumpenschaltung gepumpt wird, oder eine Versorgungsspannung, die gewöhnlich von E/A-Schaltungen benutzt wird.
  • 8 zeigt eine vierte Ausführungsform einer integrierten Empfängerschaltung. Die integrierte Schaltung umfasst eine Spannungsumsetzerstufe 210, eine Verstärkerstufe 220, eine Steuerstufe 230 und eine Steuerstufe 240. Die Spannungsumsetzerstufe 210 umfasst eine Spannungsumsetzerschaltung 210a und eine Spannungsumsetzerschaltung 210b. Die Spannungsumsetzerschaltung 210a enthält einen NMOS-Transistor 211 und einen NMOS-Transistor 212, die zwischen eine Versorgungsspannung VDD und eine Referenzspannung VSS geschaltet sind. Ein Steueranschluss E211 des NMOS-Transistors 211 wird durch das Referenzsignal REF angesteuert. Auf dieselbe Weise wird ein Steueranschluss E212 des NMOS-Transistors 212 durch das Referenzsignal REF angesteuert. Die erste Spannungsumsetzerschaltung 210a erzeugt an einem Ausgangsanschluss A210a ein umgesetztes Referenzsignal REFP, das den Steueranschlüssen des PMOS-Transistors 213 und des PMOS-Transistors 214 der Spannungsumsetzerschaltung 210b gesteuert wird. Der PMOS-Transistor 213 ist zwischen eine Versorgungsspannung VDD und einen Ausgangsanschluss A210 der Spannungsumsetzerstufe 210 geschaltet. Der PMOS-Transistor 214 ist zwischen den Ausgangsanschluss A210 der Spannungsumsetzerstufe 210 und eine Referenzspannung VSS geschaltet. Wenn das Referenzsignal REFP, das den PMOS-Transistor 213 ansteuert, einen Pegel im Bereich der Versorgungsspannung VDD aufweist, muss eine höhe re Versorgungsspannung verwendet werden, zum Beispiel eine externe Versorgungsspannung, die durch eine Pumpenschaltung gepumpt wird, oder eine Versorgungsspannung, die gewöhnlich von E/A-Schaltungen benutzt wird. Die Spannungsumsetzerstufe 210 stellt sicher, dass die umgesetzte Referenzspannung REFN an dem Ausgangsanschluss A210 bei einer großen Schwankung des Pegels des Referenzsignals REF nicht sehr variiert.
  • Die Verstärkerstufe 220 ist als ein NMOS-Eingangsdifferenzverstärker ausgelegt. Sie umfasst einen NMOS-Transistor 221, der an seinem Steueranschluss E221 durch das Eingangssignal IN angesteuert wird, und einen NMOS-Transistor 222, der an seinem Steueranschluss E222 durch das umgesetzte Referenzsignal REFN angesteuert wird.
  • Der Ausgangsanschluss A220 der Verstärkerstufe 220 ist mit der Steuerstufe 230 verbunden, die denselben Schaltungsaufbau wie die Steuerstufe 60 von 7 aufweist. Ein Ausgangsanschluss A230 der Steuerstufe 230 ist mit der Steuerstufe 240 verbunden, die denselben Aufbau wie die Steuerstufe 70a von 5 aufweist. Ein Ausgangsanschluss A240 ist über einen Inverter 250 mit einem Ausgangsanschluss A250 zur Erzeugung eines verstärkten Ausgangssignals OUT4 verbunden.
  • Die Spannungsumsetzerstufe 220 ist so entworfen, dass sie das umgesetzte Referenzsignal REFN an dem Ausgangsanschluss A210 mit einem Pegel bereitstellt, der fast genau in der Mitte zwischen dem hohen und dem niedrigen Pegel des Eingangssignals IN liegt, ungeachtet einer etwaigen Schwankung des Referenzsignals REF an den Steueranschlüssen E211 und E212. Durch Bereitstellen der Spannungsumsetzerstufe 210 wird sichergestellt, dass die Verstärkerstufe 220 durch ein Eingangssignal IN angesteuert wird, das symmetrisch um das umgesetzte Refe renzsignal REFN oszilliert, während das Eingangssignal IN asymmetrisch um das Referenzsignal REF oszilliert. Die Steuerstufe 230 gewährt weniger Suszeptibilität gegenüber einem etwaigen durch die Verstärkerstufe 220 erzeugten Offset. Die Steuerstufe 240 kompensiert einen etwaigen Duty-Cycle-Fehler für niedrige Pegel des Referenzsignals REF.
  • Würde der Eingangsanschluss E222 direkt durch ein Referenzsignal REF mit einem niedrigen Pegel angesteuert, wäre die NMOS-Eingangsdifferenzverstärkerschaltung 222 nicht stark genug, um eine etwaige Asymmetrie des Eingangssignalhubs zu kompensieren und würde daher in Bezug auf etwaige Referenzspannungsschwankungen einen Signalversatz erzeugen. Die in 8 dargestellte integrierte Empfängerschaltung verhindert, dass für eine etwaige Asymmetrie des Eingangshubs des Eingangssignals IN ein Ausgangssignal OUT4 für einen hohen logischen Eingangspegel eine längere Dauer aufweist als für einen niedrigen logischen Eingangspegel.
  • 9 zeigt eine integrierte Schaltung mit einer ersten Eingangsempfängerschaltung 100 mit einem Eingangsanschluss E100a zum Anlegen eines Eingangssignals IN und einem Eingangsanschluss E100b zum Anlegen eines Referenzsignals REF. Die Eingangsempfängerschaltung 100 umfasst eine der in 5 bis 7 gezeigten Ausführungsformen integrierter Empfängerschaltungen. Weiterhin umfasst die integrierte Empfängerschaltung eine Eingangsempfängerschaltung 200 mit einem Eingangsanschluss E200a zum Anlegen des Eingangssignals IN und einem Eingangsanschluss E200b zum Anlegen des Referenzsignals REF. Die Eingangsempfängerschaltung 200 ist als integrierte Empfängerschaltung gemäß 8 ausgelegt. Ein Ausgang A100 zum Erzeugen eines verstärkten Ausgangssignals OUT100 der Eingangsempfängerschaltung 100 und ein Ausgangsanschluss A200 zum Erzeu gen eines verstärkten Ausgangssignals OUT200 der Eingangsempfängerschaltung 200 können mit einem Ausgangsanschluss A300 mittels einer Auswahlschaltung 300 verbunden werden. Die Auswahlschaltung 300 wird durch ein Steuersignal SELECT gesteuert, das an einen Steueranschluss C300 angelegt wird. Der Ausgangsanschluss A300 ist mittels einer Verstärkerschaltung 400 mit dem Ausgangsanschluss A400 verbunden.
  • In Abhängigkeit von einem Pegel des Auswahlsignals SELECT wird entweder der Ausgangsanschluss A100 mit dem Ausgangsanschluss A300 oder der Ausgangsanschluss A200 mit dem Ausgangsanschluss A300 verbunden. Die Eingangsempfängerschaltung 100 ist vorzugsweise mit dem Ausgangsanschluss A300 verbunden, wenn das Eingangssignal IN und das Referenzsignal REF eine große Pegelschwankung aufweisen, wie in 2 gezeigt. Die Eingangsempfängerschaltung 200 wird vorzugsweise zum Erzeugen eines verstärkten Ausgangssignals an dem Ausgangsanschluss A300 verwendet, wenn das Eingangssignal IN asymmetrisch um den Pegel des Referenzsignals REF oszilliert, wie in 3 dargestellt.
  • 10 zeigt in dem ersten Diagramm drei Eingangssignale IN, die um drei verschiedene Pegel eines Referenzsignals REF oszillieren. Wenn eine vorbekannte Schaltung, wie zum Beispiel in 1 oder 4 gezeigt, verwendet wird, die für einen niedrigen Pegel eines Referenzsignals REF ausgelegt ist, benötigt ihr verstärktes Ausgangssignal keine Korrektur des Duty Cycles, weil, wie in dem fünften Diagramm von 10 gezeigt, ein hoher Pegel des verstärkten Ausgangssignals OUT/OS dieselbe Dauer wie ein niedriger Pegel des verstärkten Signals OUT/OS aufweist. Die weiteren Diagramme von 10 zeigen die verstärkten Ausgangssignale OUT1, OUT2 und OUT3, die durch die integrierten Schaltungen gemäß 6, 7 und 8 erzeugt werden. Diese Schaltungsentwürfe erzeugen außerdem verstärkte Ausgangssignale OUT1, OUT2 und OUT3, wobei der hohe Pegel dieselbe Dauer wie der niedrige Pegel aufweist.
  • 11 zeigt drei verschiedene Eingangssignale IN, die um drei verschiedene Pegel eines Referenzsignals REF oszillieren. Die Pegel jedes der Referenzsignale sind höher als die Pegel jedes der Referenzsignale von 10. Das fünfte Diagramm zeigt das verstärkte Ausgangssignal OUT/OS, das durch eine integrierte Empfängerschaltung gemäß 1 oder 4 erzeugt wird. Die integrierte Empfängerschaltung gem. 1 oder 4 ist für einen niedrigen Pegel des Referenzsignals REF ausgelegt. Wie in 11 dargestellt, zeigt das verstärkte Ausgangssignal OUT/OS eine Verzerrung des Duty Cycles, weil der niedrige Pegel des verstärkten Ausgangssignals OUT/OS eine kürzere Dauer als der hohe Pegel aufweist. Im Gegensatz dazu zeigen die durch die integrierten Empfängerschaltungen von 6, 7 und 8 erzeugten verstärkten Ausgangssignale OUT1, OUT2 und OUT3 keine Verzerrung des Duty Cycles. Die hohen Pegel ihres verstärkten Ausgangssignals weisen dieselbe Dauer wie ihre niedrigen Pegel auf.
  • Die 12 und 13 zeigen ein Diagramm eines verstärkten Ausgangssignals OUT, das durch eine integrierte Empfängerschaltung gemäß 1 oder 4 erzeugt wird. 12 zeigt das verstärkte Ausgangssignal OUT mit einer Verzerrung des Duty Cycles dergestalt, dass ein hoher Pegel des verstärkten Ausgangssignals eine längere Dauer als ein kurzer Pegel des verstärkten Ausgangssignals aufweist, wenn das Eingangssignal IN asymmetrisch um einen niedrigen Pegel des Referenzsignals REF oszilliert. Wie in 13 gezeigt, erzeugt die vorbekannte integrierte Empfängerschaltung ein verstärk tes Ausgangssignal OUT mit einer Verzerrung des Duty Cycles mit einer längeren Dauer für einen niedrigen Pegel als für einen hohen Pegel, wenn das Eingangssignal IN asymmetrisch um einen hohen Pegel des Referenzsignals REF oszilliert.
  • Die 14 und 15 zeigen verstärkte Ausgangssignale OUT4, die durch die integrierte Schaltung der 8 erzeugt werden. In 14 weist das Eingangssignal IN einen asymmetrischen Hub um einen niedrigen Pegel des Referenzsignals REF auf. In 15 weist das Eingangssignal IN einen asymmetrischen Hub um einen hohen Pegel des Referenzsignals REF auf. In beiden Fällen entstehen keine Verzerrungen des Duty Cycles. Hohe Pegel des verstärkten Ausgangssignals OUT4 werden mit derselben Dauer wie niedrige Pegel des verstärkten Ausgangssignals erzeugt.
    • 10
    Erster Spannungsumsetzer
    11, 12
    Transistor
    20
    Zweiter Spannungsumsetzer
    30
    Dritter Spannungsumsetzer
    31, 32
    Transistor
    40
    Vierter Spannungsumsetzer
    41, 42
    Transistor
    50
    Verstärkerstufe
    50a
    NMOS-Eingangsdifferenzverstärkerschaltung
    50b
    PMOS-Eingangsdifferenzverstärkerschaltung
    51–54
    Transistor
    60
    Erste Steuerstufe
    61–63
    Transistor
    70
    Zweite Steuerstufe
    71–73
    Transistor
    80
    Verstärker
    100
    Erste Eingangsempfängerschaltung
    200
    Zweite Eingangsempfängerschaltung
    210
    Spannungsumsetzerstufe
    210a
    Erste Spannungsumsetzerschaltung
    210b
    Zweite Spannungsumsetzerschaltung
    211–214
    Transistor
    220
    Verstärkerstufe
    221, 222
    Transistor
    230
    Erste Steuerstufe
    231, 232
    Transistor
    233
    Widerstand
    234
    Inverter
    240
    Zweite Steuerstufe
    241–243
    Transistor
    250
    Inverter
    300
    Auswahlschaltung
    400
    Verstärker
    A
    Ausgangsanschluss
    E
    Eingangsanschluss
    IN
    Eingangssignal
    INP
    Erstes umgesetztes Eingangssignal
    INN
    Zweites umgesetztes Eingangssignal
    OUT
    Verstärktes Ausgangssignal
    REF
    Referenzsignal
    REFN
    Zweites umgesetztes Referenzsignal
    REFP
    Erstes umgesetztes Referenzsignal
    VDD
    Versorgungsspannung
    VSS
    Referenzspannung

Claims (36)

  1. Integrierte Empfängerschaltung, umfassend: – einen ersten Anschluss (E11) zum Anlegen eines Eingangssignals (IN) und einen zweiten Anschluss (E21) zum Anlegen eines Referenzsignals (REF), wobei das Eingangssignal um das Referenzsignal oszilliert, – einen ersten Spannungsumsetzer (10) mit einem ersten Eingangsanschluss (E11) zum Anlegen des Eingangssignals (IN) und einem Ausgangsanschluss (A10) zum Erzeugen eines ersten umgesetzten Eingangssignals (INP), – wobei der erste Spannungsumsetzer eine Sourcefolgerschaltung (10) umfasst, die dafür ausgelegt ist, das erste umgesetzte Eingangssignal (INP) mit einem Pegel bereitzustellen, der niedriger als ein Pegel des Eingangssignals (IN) ist, – einen zweiten Spannungsumsetzer (20) mit einem ersten Eingangsanschluss (E21) zum Anlegen des Referenzsignals (REF) und einem Ausgangsanschluss (A20) zum Erzeugen eines ersten umgesetzten Referenzsignals (REFP), – wobei der zweite Spannungsumsetzer eine Sourcefolgerschaltung (20) umfasst, die dafür ausgelegt ist, das erste umgesetzte Referenzsignal (REFP) mit einem Pegel bereitzustellen, der niedriger als ein Pegel des Referenzsignals (REF) ist, – eine Verstärkerstufe (50) mit einem Ausgangsanschluss (A50) zum Ausgeben eines verstärkten Signals (OS), wobei das verstärkte Signal (OS) einen Pegel aufweist, der von einem Pegel des Eingangssignals (IN) mit Bezug auf das Referenzsignal (REF) abhängt, – wobei die Verstärkerstufe (50) eine erste Differenzverstärkerschaltung (50a) mit einem ersten Eingangsanschluss (E51a) zum Anlegen des ersten umgesetzten Eingangssignals (INP) und einem zweiten Eingangsanschluss (E52a) zum Anlegen des ersten umgesetzten Referenzsignals (REFP) umfasst, – wobei die Verstärkerstufe (50) eine zweite Differenzverstärkerschaltung (50b) mit einem ersten Eingangsanschluss (E51b) zum Anlegen des Eingangssignals (IN) und einem zweiten Eingangsanschluss (E52b) zum Anlegen des Referenzsignals (REF) umfasst.
  2. Integrierte Empfängerschaltung nach Anspruch 1, wobei – der erste Spannungsumsetzer (10) einen zweiten Eingangsanschluss (E12) zum Anlegen des Referenzsignals (REF) umfasst, – der erste Spannungsumsetzer (10) einen ersten Transistor (11) mit einem Steueranschluss (E11) und einen zweiten Transistor (12) mit einem Steueranschluss (E12) umfasst, wobei der erste Transistor (11) zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluss (A10) des ersten Spannungsumsetzers geschaltet ist und der zweite Transistor (12) zwischen den Ausgangsanschluss (A10) des ersten Spannungsumsetzers (10) und eine Referenzspannung (VSS) geschaltet ist, – wobei der erste Eingangsanschluss (E11) des ersten Spannungsumsetzers mit dem Steueranschluss des ersten Transistors (11) des ersten Spannungsumsetzers verbunden ist, – wobei der zweite Eingangsanschluss (E12) des ersten Spannungsumsetzers mit dem Steueranschluss (E12) des zweiten Transistors (12) des ersten Spannungsumsetzers (10) verbunden ist.
  3. Integrierte Empfängerschaltung nach Anspruch 2, wobei – der zweite Spannungsumsetzer (20) einen zweiten Eingangsanschluss (E22) zum Anlegen des Referenzsignals (REF) umfasst, – wobei der zweite Spannungsumsetzer (20) einen ersten Transistor (21) mit einem Steueranschluss (E21) und einen zweiten Transistor (22) mit einem Steueranschluss (E22) umfasst, wobei der erste Transistor (21) zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluss (A20) des zweiten Spannungsumsetzers geschaltet ist und der zweite Transistor (22) zwischen den Ausgangsanschluss (A20) des zweiten Spannungsumsetzers (20) und eine Referenzspannung (VSS) geschaltet ist, – wobei der erste Eingangsanschluss (E21) des zweiten Spannungsumsetzers mit dem Steueranschluss des ersten Transistors (21) des zweiten Spannungsumsetzers (20) verbunden ist, – wobei der zweite Eingangsanschluss (E22) des zweiten Spannungsumsetzers mit dem Steueranschluss des zweiten Transistors (22) des zweiten Spannungsumsetzers (20) verbunden ist.
  4. Integrierte Empfängerschaltung nach Anspruch 3, wobei jeder des ersten und des zweiten Transistors (11, 12, 21, 22) des ersten und des zweiten Spannungsumsetzers (10, 20) als ein n-Kanal-Transistor ausgelegt ist.
  5. Integrierte Empfängerschaltung nach Anspruch 1, wobei – die erste Differenzverstärkerschaltung (50a) einen ersten p-Kanal-Transistor (51a) mit einem Steueranschluss (E51a) und einen zweiten p-Kanal-Transistor (52a) mit einem Steueranschluss (E52a) umfasst, – wobei der Ausgangsanschluss (A10) des ersten Spannungsumsetzers (10) mit dem Steueranschluss (E51a) des ersten p-Kanal-Transistors (51a) der ersten Differenzverstärkerschaltung (50a) verbunden ist, – wobei der Ausgangsanschluss (A20) des zweiten Spannungsumsetzers (20) mit dem Steueranschluss (E52a) des zweiten p-Kanal-Transistors (52a) der ersten Differenzverstärkerschaltung (50a) verbunden ist.
  6. Integrierte Empfängerschaltung nach Anspruch 5, wobei – die zweite Differenzverstärkerschaltung (50b) einen ersten n-Kanalransistor (51b) mit einem Steueranschluss (E51b) und einen zweiten n-Kanal-Transistor (52b) mit einem Steueranschluss (E52b) umfasst, – wobei der Steueranschluss (E51b) des ersten n-Kanal-Transistors (51b) der zweiten Differenzverstärkerschaltung mit dem Eingangssignal (IN) angesteuert wird, – wobei der Steueranschluss (E52b) des zweiten n-Kanal-Transistors (52b) der zweiten Differenzverstärkerschaltung mit dem Referenzsignal (REF) angesteuert wird.
  7. Integrierte Empfängerschaltung nach Anspruch 6, wobei – die erste Differenzverstärkerschaltung (50a) einen Ausgangsanschluss (A50a) aufweist, der mit dem Ausgangsanschluss (A50) der Verstärkerstufe (50) verbunden ist, – wobei die zweite Differenzverstärkerschaltung (50b) einen Ausgangsanschluss (A50b) aufweist, der mit dem Ausgangsanschluss (A50) der Verstärkerstufe (50) verbunden ist.
  8. Integrierte Empfängerschaltung nach Anspruch 1, umfassend: – eine erste Steuerstufe (60) mit einem Ausgangsanschluss (A60), einem ersten Transistor (61) mit einem Steu eranschluss (E61), einem zweiten Transistor (62) mit einem Steueranschluss (E62) und einem Widerstand (63), – wobei der erste Transistor (61) zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluss (A60) der ersten Steuerstufe (60) geschaltet ist, wobei sein Steueranschluss (E61) mit dem Ausgangsanschluss (A50) der Verstärkerstufe (50) verbunden ist, – wobei der zweite Transistor (62) zwischen den Ausgangsanschluss (A60) der ersten Steuerstufe (60) geschaltet ist, wobei sein Steueranschluss (E62) mit dem Ausgangsanschluss (A50) der Verstärkerstufe (50) verbunden ist, – wobei der Widerstand (63) zwischen den Ausgangsanschluss (A50) der Verstärkerstufe (50) und den Ausgangsanschluss (A60) der ersten Steuerstufe (60) geschaltet ist.
  9. Integrierte Empfängerschaltung nach Anspruch 8, wobei: – der erste Transistor (61) der ersten Steuerstufe (60) als p-Kanal-Transistor ausgebildet ist, – der zweite Transistor (62) der ersten Steuerstufe (60) als n-Kanal-Transistor ausgebildet ist.
  10. Integrierte Empfängerschaltung nach Anspruch 1, umfassend: – eine zweite Steuerstufe (70a) mit einem Ausgangsanschluss (A70), einem ersten Transistor (71a) mit einem Steueranschluss (E71a), einem zweiten Transistor (72a) mit einem Steueranschluss (E72a) und einem dritten Transistor (73a) mit einem Steueranschluss (E73a), – wobei der erste Transistor (71a) der zweiten Steuerstufe (70a) zwischen den dritten Transistor (73a) der zweiten Steuerstufe und den Ausgangsanschluss (A70) der zweiten Steuerstufe geschaltet ist, wobei sein Steueranschluss (E71a) mit dem Ausgangsanschluss (A60) der ersten Steuerstufe (60) verbunden ist, – wobei der zweite Transistor (72a) der zweiten Steuerstufe (70a) zwischen den Ausgangsanschluss (A70) der zweiten Steuerstufe (70a) und eine Referenzspannung (VSS) geschaltet ist, wobei sein Steueranschluss (E72a) mit dem Ausgangsanschluss (A60) der ersten Steuerstufe (60) verbunden ist, – wobei der dritte Transistor (73a) der zweiten Steuerstufe (70a) zwischen eine Versorgungsspannung (VDD) und den ersten Transistor (71a) der zweiten Steuerstufe (70a) geschaltet ist, wobei sein Steueranschluss (E73a) durch das erste umgesetzte Referenzsignal (REFP) angesteuert wird.
  11. Integrierte Empfängerschaltung nach Anspruch 10, wobei: – jeder des ersten Transistors (71a) und des dritten Transistors (73a) der zweiten Steuerstufe (70a) als p-Kanal-Transistor ausgebildet ist, – wobei der zweite Transistor (72a) der zweiten Steuerstufe (70a) als n-Kanal-Transistor ausgebildet ist.
  12. Integrierte Empfängerschaltung nach Anspruch 1, umfassend: – eine zweite Steuerstufe (70b) mit einem Ausgangsanschluss (A70), einem ersten Transistor (71b) mit einem Steueranschluss (E71b), einem zweiten Transistor (72b) mit einem Steueranschluss (E72b) und einem dritten Transistor (73b) mit einem Steueranschluss (E73b), – wobei der erste Transistor (71b) der zweiten Steuerstufe (70b) zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluss (A70) der zweiten Steuerstufe (70b) geschaltet ist, wobei der Steueranschluss (E71b) des ersten Transistors mit dem Ausgangsanschluss (A60) der ersten Steuerstufe (60) verbunden ist, – wobei der zweite Transistor (72b) der zweiten Steuerstufe (70b) zwischen den Ausgangsanschluss (A70) der zweiten Steuerstufe (70b) und den dritten Transistor (73b) geschaltet ist, wobei der Steueranschluss (E72b) des zweiten Transistors mit dem Ausgangsanschluss (A60) der ersten Steuerstufe (60) verbunden ist, – wobei der dritte Transistor (73b) der zweiten Steuerstufe (70b) zwischen eine Referenzspannung (VSS) und den zweiten Transistor (72b) der zweiten Steuerstufe (70b) geschaltet ist, wobei der Steueranschluss (E73b) des dritten Transistors durch das Referenzsignal (REF) angesteuert wird.
  13. Integrierte Empfängerschaltung nach Anspruch 12, wobei: – der erste Transistor (71b) der zweiten Steuerstufe (70b) als p-Kanal-Transistor ausgebildet ist, – wobei jeder des zweiten Transistors (72b) und des dritten Transistors (73b) der zweiten Steuerstufe (70b) als n-Kanal-Transistor ausgebildet ist.
  14. Integrierte Empfängerschaltung, umfassend: – einen ersten Anschluss (E11) zum Anlegen eines Eingangssignals (IN) und einen zweiten Anschluss (E21) zum Anlegen eines Referenzsignals (REF), wobei das Eingangssignal um das Referenzsignal oszilliert, – einen ersten Spannungsumsetzer (10) mit einem ersten Eingangsanschluss (E11) zum Anlegen des Eingangssignals (IN) und einem Ausgangsanschluss (A10) zum Erzeugen eines ersten umgesetzten Eingangssignals (INP), – wobei der erste Spannungsumsetzer (10) eine Sourcefolgerschaltung umfasst, die dafür ausgelegt ist, das erste umgesetzte Eingangssignal (INP) mit einem Pegel bereitzustel len, der niedriger als ein Pegel des Eingangssignals (IN) ist, – einen zweiten Spannungsumsetzer (20) mit einem ersten Eingangsanschluss (E21) zum Anlegen des Referenzsignals (REF) und einem Ausgangsanschluss (A20) zum Erzeugen eines ersten umgesetzten Referenzsignals (REFP), – wobei der zweite Spannungsumsetzer eine Sourcefolgerschaltung (20) umfasst, die dafür ausgelegt ist, das erste umgesetzte Referenzsignal (REFP) mit einem Pegel bereitzustellen, der niedriger als ein Pegel des Referenzsignals (REF) ist, – einen dritten Spannungsumsetzer (30) mit einem ersten Eingangsanschluss (E31) zum Anlegen des ersten umgesetzten Eingangssignals (INP) und einem Ausgangsanschluss (A30) zum Erzeugen eines zweiten umgesetzten Eingangssignals (INP), – wobei der dritte Spannungsumsetzer eine Sourcefolgerschaltung (30) umfasst, die dafür ausgelegt ist, das zweite umgesetzte Eingangssignal (INN) mit einem Pegel bereitzustellen, der höher als ein Pegel des Eingangssignals (IN) ist, – einen vierten Spannungsumsetzer (40) mit einem ersten Eingangsanschluss (E41) zum Anlegen des ersten umgesetzten Referenzsignals (REFP) und einem Ausgangsanschluss (A40) zum Erzeugen eines zweiten umgesetzten Referenzsignals (REFN), – wobei der vierte Spannungsumsetzer eine Sourcefolgerschaltung (40) umfasst, die dafür ausgelegt ist, das zweite umgesetzte Referenzsignal (REFN) mit einem Pegel bereitzustellen, der höher als ein Pegel des Eingangssignals (IN) ist, – eine Verstärkerstufe (50) mit einem Ausgangsanschluss (A50) zum Ausgeben eines verstärkten Signals (OS), wobei das verstärkte Signal (OS) einen Pegel aufweist, der von einem Pegel des Eingangssignals (IN) mit Bezug auf Referenzsignal (REF) abhängt, – wobei die Verstärkerstufe (50) eine erste Differenzverstärkerschaltung (50a) mit einem ersten Eingangsanschluss (E51a) zum Anlegen des ersten umgesetzten Eingangssignals (INP) und einem zweiten Eingangsanschluss (E52a) zum Anlegen des ersten umgesetzten Referenzsignals (REFP) umfasst, – wobei die Verstärkerstufe (50) eine zweite Differenzverstärkerschaltung (50b) mit einem ersten Eingangsanschluss (E51b) zum Anlegen des zweiten umgesetzten Eingangssignals (INN) und einem zweiten Eingangsanschluss (E52b) zum Anlegen des zweiten umgesetzten Referenzsignals (REFN) umfasst.
  15. Integrierte Empfängerschaltung nach Anspruch 14, wobei: – der erste Spannungsumsetzer (10) einen zweiten Eingangsanschluss (E12) zum Anlegen des Referenzsignals (REF) umfasst, – wobei der erste Spannungsumsetzer (10) einen ersten Transistor (11) mit einem Steueranschluss (E11) und einen zweiten Transistor (12) mit einem Steueranschluss (E12) umfasst, wobei der erste Transistor (11) zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluss (A10) des ersten Spannungsumsetzers geschaltet ist und der zweite Transistor (12) zwischen den Ausgangsanschluss (A10) des ersten Spannungsumsetzers (10) und eine Referenzspannung (VSS) geschaltet ist, – wobei der erste Eingangsanschluss (E11) des ersten Spannungsumsetzers mit dem Steueranschluss des ersten Transistors (11) des ersten Spannungsumsetzers verbunden ist, – wobei der zweite Eingangsanschluss (E12) des ersten Spannungsumsetzers mit dem Steueranschluss (E12) des zweiten Transistors (12) des ersten Spannungsumsetzers (10) verbunden ist.
  16. Integrierte Empfängerschaltung nach Anspruch 15, wobei: – der zweite Spannungsumsetzer (20) einen zweiten Eingangsanschluss (E22) zum Anlegen des Referenzsignals (REF) umfasst, – wobei der zweite Spannungsumsetzer (20) einen ersten Transistor (21) mit einem Steueranschluss (E21) und einen zweiten Transistor (22) mit einem Steueranschluss (E22) umfasst, wobei der erste Transistor (21) zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluss (A20) des zweiten Spannungsumsetzers geschaltet ist und der zweite Transistor (22) zwischen den Ausgangsanschluss (A20) des zweiten Spannungsumsetzers (20) und eine Referenzspannung (VSS) geschaltet ist, – wobei der erste Eingangsanschluss (E21) des zweiten Spannungsumsetzers mit dem Steueranschluss des ersten Transistors (21) des zweiten Spannungsumsetzers (20) verbunden ist, – wobei der zweite Eingangsanschluss (E22) des zweiten Spannungsumsetzers mit dem Steueranschluss des zweiten Transistors (22) des zweiten Spannungsumsetzers (20) verbunden ist.
  17. Integrierte Empfängerschaltung nach Anspruch 16, wobei: jeder des ersten und des zweiten Transistors (11, 12, 21, 22) des ersten und des zweiten Spannungsumsetzers (10, 20) als n-Transistor ausgelegt ist.
  18. Integrierte Empfängerschaltung nach Anspruch 14, wobei: – der dritte Spannungsumsetzer (30) einen zweiten Eingangsanschluss (E32) zum Anlegen des ersten umgesetzten Referenzsignals (REFP) umfasst, – wobei der dritte Spannungsumsetzer (30) einen ersten Transistor (31) mit einem Steueranschluss (E31) und einen zweiten Transistor (32) mit einem Steueranschluss (E32) umfasst, wobei der erste Transistor (31) zwischen eine Referenzspannung (VSS) und den Ausgangsanschluss (A30) des dritten Spannungsumsetzers geschaltet ist und der zweite Transistor (32) zwischen den Ausgangsanschluss (A30) des dritten Spannungsumsetzers (30) und eine Versorgungsspannung (VDD) geschaltet ist, – wobei der erste Eingangsanschluss (E31) des dritten Spannungsumsetzers mit dem Steueranschluss (E31) des ersten Transistors (31) des dritten Spannungsumsetzers verbunden ist, – wobei der zweite Eingangsanschluss (E32) des dritten Spannungsumsetzers mit dem Steueranschluss (E32) des zweiten Transistors (32) des dritten Spannungsumsetzers (30) verbunden ist.
  19. Integrierte Empfängerschaltung nach Anspruch 14, wobei: – der vierte Spannungsumsetzer (40) einen zweiten Eingangsanschluss (E42) zum Anlegen des ersten umgesetzten Referenzsignals (REFP) umfasst, – wobei der vierte Spannungsumsetzer (40) einen ersten Transistor (41) mit einem Steueranschluss (E41) und einen zweiten Transistor (42) mit einem Steueranschluss (E42) umfasst, wobei der erste Transistor (41) des vierten Spannungsumsetzers zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluss (A40) des vierten Spannungsumsetzers geschaltet ist und der zweite Transistor (42) zwischen den Aus gangsanschluss (A40) des vierten Spannungsumsetzers (40) und eine Referenzspannung (VSS) geschaltet ist, – wobei der erste Eingangsanschluss (E41) des vierten Spannungsumsetzers mit dem Steueranschluss (E41) des ersten Transistors (41) des vierten Spannungsumsetzers (40) verbunden ist, – wobei der zweite Eingangsanschluss (E42) des vierten Spannungsumsetzers mit dem Steueranschluss (E42) des zweiten Transistors (42) des vierten Spannungsumsetzers (40) verbunden ist.
  20. Integrierte Empfängerschaltung nach Anspruch 19, wobei: jeder des ersten und des zweiten Transistors (31, 32, 41, 42) des dritten und des vierten Spannungsumsetzers (30, 40) als p-Kanal-Transistor ausgelegt ist.
  21. Integrierte Empfängerschaltung nach Anspruch 14, wobei: – die erste Differenzverstärkerschaltung (50a) einen ersten p-Kanal-Transistor (51a) mit einem Steueranschluss (E51a) und einen zweiten p-Kanal-Transistor (52a) mit einem Steueranschluss (E52a) umfasst, – wobei der Ausgangsanschluss (A10) des ersten Spannungsumsetzers (10) mit dem Steueranschluss (E51a) des ersten p-Kanal-Transistors (51a) der ersten Differenzverstärkerschaltung (50a) verbunden ist, – wobei der Ausgangsanschluss (A20) des zweiten Spannungsumsetzers (20) mit dem Steueranschluss (E52a) des zweiten p-Kanal-Transistors (52a) der ersten Differenzverstärkerschaltung (50a) verbunden ist.
  22. Integrierte Empfängerschaltung nach Anspruch 21, wobei: – die zweite Differenzverstärkerschaltung (50b) einen ersten n-Transistor (51b) mit einem Steueranschluss (E51b) und einen zweiten n-Kanal-Transistor (52b) mit einem Steueranschluss (E52b) umfasst, – wobei der Steueranschluss (E51b) des ersten n-Kanal-Transistors (51b) der zweiten Differenzverstärkerschaltung mit dem Eingangssignal (IN) angesteuert wird, – wobei der Steueranschluss (E52b) des zweiten n-Kanal-Transistors (52b) der zweiten Differenzverstärkerschaltung mit dem Referenzsignal (REF) angesteuert wird.
  23. Integrierte Empfängerschaltung nach Anspruch 22, wobei: – die erste Differenzverstärkerschaltung (50a) einen Ausgangsanschluss (A50a) aufweist, der mit dem Ausgangsanschluss (A50) der Verstärkerstufe (50) verbunden ist, – die zweite Differenzverstärkerschaltung (50b) einen Ausgangsanschluss (A50b) aufweist, der mit dem Ausgangsanschluss (A50) der Verstärkerstufe (50) verbunden ist.
  24. Integrierte Empfängerschaltung nach Anspruch 14, umfassend: – eine erste Steuerstufe (60) mit einem Ausgangsanschluss (A60), einem ersten Transistor (61) mit einem Steueranschluss (E61), einem zweiten Transistor (62) mit einem Steueranschluss (E62) und einem Widerstand (63), – wobei der erste Transistor (61) zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluss (A60) der ersten Steuerstufe (60) geschaltet ist, wobei sein Steueranschluss (E61) mit dem Ausgangsanschluss (A50) der Verstärkerstufe (50) verbunden ist, – wobei der zweite Transistor (62) zwischen den Ausgangsanschluss (A60) der ersten Steuerstufe (60) und eine Referenzspannung geschaltet ist, wobei sein Steueranschluss (E62) mit dem Ausgangsanschluss (A50) der Verstärkerstufe (50) verbunden ist, – wobei der Widerstand (63) zwischen den Ausgangsanschluss (A50) der Verstärkerstufe (50) und den Ausgangsanschluss (A60) der ersten Steuerstufe (60) geschaltet ist.
  25. Integrierte Empfängerschaltung nach Anspruch 24, wobei: – der erste Transistor (61) der ersten Steuerstufe (60) als ein p-Kanal-Transistor ausgelegt ist, – der zweite Transistor (62) der ersten Steuerstufe (60) als ein n-Kanal-Transistor ausgelegt ist.
  26. Integrierte Empfängerschaltung nach Anspruch 14, umfassend: – eine zweite Steuerstufe (70a) mit einem Ausgangsanschluss (A70), einem ersten Transistor (71a) mit einem Steueranschluss (E71a), einem zweiten Transistor (72a) mit einem Steueranschluss (E72a) und einem dritten Transistor (73a) mit einem Steueranschluss (E73a), – wobei der erste Transistor (71a) der zweiten Steuerstufe (70a) zwischen den dritten Transistor (73a) der zweiten Steuerstufe und den Ausgangsanschluss (A70) der zweiten Steuerstufe geschaltet ist, wobei sein Steueranschluss (E71a) mit dem Ausgangsanschluss (A60) der ersten Steuerstufe (60) verbunden ist, – wobei der zweite Transistor (72a) der zweiten Steuerstufe (70) zwischen den Ausgangsanschluss (A70) der zweiten Steuerstufe (70a) und eine Referenzspannung (VSS) geschaltet ist, wobei sein Steueranschluss (E72a) mit dem Ausgangsanschluss (A60) der ersten Steuerstufe (60) verbunden ist, – wobei der dritte Transistor (73a) zwischen eine Versorgungsspannung (VDD) und den ersten Transistor (71a) der zweiten Steuerstufe (70a) geschaltet ist, wobei sein Steuer anschluss (E73a) durch das erste umgesetzte Referenzsignal (REFP) angesteuert wird.
  27. Integrierte Empfängerschaltung nach Anspruch 26, wobei: – der erste Transistor (71a) und der dritte Transistor (73a) der zweiten Steuerstufe (70a) jeweils als p-Kanal-Transistoren ausgelegt sind, – wobei der zweite Transistor (72a) der zweiten Steuerstufe (70a) jeweils als ein n-Kanal-Transistor ausgelegt sind.
  28. Integrierte Empfängerschaltung nach Anspruch 14, umfassend: – eine zweite Steuerstufe (70b) mit einem Ausgangsanschluss (A70), einem ersten Transistor (71b) mit einem Steueranschluss (E71b), einem zweiten Transistor (72b) mit einem Steueranschluss (E72b) und einem dritten Transistor (73b) mit einem Steueranschluss (E73b), – wobei der erste Transistor (71b) der zweiten Steuerstufe (70b) zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluss (A70) der zweiten Steuerstufe (70b) geschaltet ist, wobei sein Steueranschluss (E71b) mit dem Ausgangsanschluss (A60) der ersten Steuerstufe (60) verbunden ist, – wobei der zweite Transistor (72b) der zweiten Steuerstufe (70b) zwischen den Ausgangsanschluss (A70) der zweiten Steuerstufe (70b) und den dritten Transistor (73b) geschaltet ist, wobei sein Steueranschluss (E72b) mit dem Ausgangsanschluss (A60) der ersten Steuerstufe (60) verbunden ist, – wobei der dritte Transistor (73b) der zweiten Steuerstufe (70b) zwischen eine Referenzspannung (VSS) und den zweiten Transistor (72b) der zweiten Steuerstufe (70b) ge schaltet ist, wobei sein Steueranschluss (E73b) durch das Referenzsignal (REF) angesteuert wird.
  29. Integrierte Empfängerschaltung nach Anspruch 28, wobei: – der erste Transistor (71b) der zweiten Steuerstufe (70b) als p-Kanal-Transistor ausgelegt ist, – der zweite Transistor (72b) und der dritte Transistor (73b) der zweiten Steuerstufe (70b) als n-Kanal-Transistoren ausgelegt sind.
  30. Integrierte Empfängerschaltung, umfassend: – einen Eingangsanschluss (E221) zum Anlegen eines Eingangssignals (IN) und einen Referenzanschluss (E211) zum Anlegen eines Referenzsignals (REF), wobei das Eingangssignal um das Referenzsignal oszilliert, wobei ein hoher Pegel des Eingangssignals (IN) über einem Pegel des Referenzsignals (REF) liegt und ein niedriger Pegel des Eingangssignals (IN) unter dem Pegel des Referenzsignals (REF) liegt, – eine Spannungsumsetzerstufe (210) mit einem Ausgangsanschluss (A210) und mit einem ersten Spannungsumsetzer (210a) und einem zweiten Spannungsumsetzer (210b), – wobei der erste Spannungsumsetzer (210a) einen ersten Eingangsanschluss (E211) zum Anlegen des Referenzsignals (REF) und einen Ausgangsanschluss (A210a) aufweist, – wobei der erste Spannungsumsetzer (210a) derart ausgelegt ist, dass er ein erstes umgesetztes Referenzsignal (REFP) an seinem Ausgangsanschluss (A210a) mit einem Pegel bereit stellt, der niedriger als ein Pegel des Referenzsignals (REF) ist, – wobei der zweite Spannungsumsetzer (210b) einen ersten Eingangsanschluss (E213) zum Anlegen des ersten umgesetzten Referenzsignals (REFP) aufweist, – wobei der zweite Spannungsumsetzer (210b) derart ausgebildet ist, dass er ein zweites umgesetztes Referenzsignal (REFN) an dem Ausgangsanschluss (A210) der Spannungsumsetzerstufe (210) bereit stellt, wobei der Pegel des zweiten umgesetzten Referenzsignals (REFN) zwischen dem hohen und dem niedrigen Pegel des Eingangssignals (IN) liegt, – eine Differenzverstärkerschaltung (220) mit einem ersten Eingangsanschluss (E221) zum Anlegen des Eingangssignals (IN) und einem zweiten Eingangsanschluss (E222) zum Anlegen des zweiten umgesetzten Referenzsignals (REFN) und mit einem Ausgangsanschluss (A220) zum Ausgeben eines verstärkten Signals (OS), wobei das verstärkte Signal einen Pegel aufweist, der von einem Pegel des Eingangssignals (IN) mit Bezug auf das zweite umgesetzte Referenzsignal (REFN) abhängt.
  31. Integrierte Empfängerschaltung nach Anspruch 30, wobei: – der erste Spannungsumsetzer (210a) einen zweiten Eingangsanschluss (E212) zum Anlegen des Referenzsignals (REF) aufweist, – wobei der erste Spannungsumsetzer (210a) einen ersten Transistor (211) und einen zweiten Transistor (212) umfasst, wobei der erste Transistor (211) des ersten Spannungsumsetzers zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluss (A210a) des ersten Spannungsumsetzers (210a) geschaltet ist, und wobei der zweite Transistor (212) des ersten Spannungsumsetzers zwischen den Ausgangsanschluss (A210a) des ersten ersten Spannungsumsetzers (210a) und eine Referenzspannung (VSS) geschaltet ist, – wobei der zweite Spannungsumsetzer (210b) einen ersten Transistor (213) und einen zweiten Transistor (214) umfasst, wobei der erste Transistor (213) des zweiten Spannungsumsetzers zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluss (A210) der Spannungsumsetzerstufe (210) geschaltet ist und der zweite Transistor (214) des zweiten Spannungsumsetzers zwischen den Ausgangsanschluss (A210) der Spannungsumsetzerstufe (210) und eine Referenzspannung (VSS) geschaltet ist, – wobei jeder des ersten und des zweiten Transistors (213, 214) des zweiten Spannungsumsetzers (210b) durch das erste umgesetzte Referenzsignal (REFP) angesteuert wird.
  32. Integrierte Empfängerschaltung nach Anspruch 31, wobei: – jeder des ersten und des zweiten Transistors (211, 212) des ersten Spannungsumsetzers (210a) als n-Kanal-Transistor ausgelegt ist, – jeder des ersten und des zweiten Transistors (213, 214) des zweiten Spannungsumsetzers (210b) als p-Kanal-Transistor ausgelegt ist.
  33. Integrierte Empfängerschaltung nach Anspruch 30, umfassend: – eine erste Steuerstufe (230) mit einem Ausgangsanschluss (A230), einem ersten Transistor (231) mit einem Steueranschluss (E231), einem zweiten Transistor (232) mit einem Steueranschluss (E232), einem Widerstand (233) und einem Inverter (234) mit einem Eingangsanschluss (E234) und einem Ausgangsanschluss (A230), wobei der Ausgangsanschluss des Inverters (234) mit dem Ausgangsanschluss (A230) der ersten Steuerstufe (230) verbunden ist, – wobei der erste Transistor (231) der ersten Steuerstufe (230) zwischen eine Versorgungsspannung (VDD) und den Eingangsanschluss (E234) des Inverters (234) geschaltet ist, wobei sein Steueranschluss (E231) mit dem Ausgangsanschluss (A220) der Differenzverstärkerschaltung (220) verbunden ist, – wobei der zweite Transistor (232) der ersten Steuerstufe (230) zwischen den Eingangsanschluss (E234) des Inverters (234) und eine Referenzspannung (VSS) geschaltet ist, – wobei der Widerstand (233) der ersten Steuerstufe (230) zwischen den Ausgangsanschluss (A220) der Differenzverstärkerschaltung (220) und den Eingangsanschluss (E234) des Inverters (234) geschaltet ist.
  34. Integrierte Empfängerschaltung nach Anspruch 30, umfassend: – eine zweite Steuerstufe (240) mit einem Ausgangsanschluss (A240), einem ersten Transistor (241) mit einem Steueranschluss (E241), einem zweiten Transistor (242) mit einem Steueranschluss (E242) und einem dritten Transistor (243) mit einem Steueranschluss (E243), – wobei der erste Transistor (241) der zweiten Steuerstufe (240) zwischen den dritten Transistor (243) der zweiten Steuerstufe und den Ausgangsanschluss (A240) der zweiten Steuerstufe geschaltet ist, wobei der Steueranschluss (E241) des ersten Transistors mit dem Ausgangsanschluss (A230) der ersten Steuerstufe (230) verbunden ist, – wobei der zweite Transistor (242) der zweiten Steuerstufe (240) zwischen den Ausgangsanschluss (A240) der zweiten Steuerstufe und eine Referenzspannung (VSS) geschaltet ist, wobei der Steueranschluss (E242) des zweiten Transitors mit dem Ausgangsanschluss (A230) der ersten Steuerstufe verbunden ist, – wobei der dritte Transistor (243) der zweiten Steuerstufe (240) zwischen eine Versorgungsspannung (VDD) und den ersten Transistor (241) der zweiten Steuerstufe geschaltet ist, wobei der Steueranschluss (E243) des dritten Transistors durch das erste umgesetzte Referenzsignal (REFP) angesteuert wird.
  35. Integrierte Empfängerschaltung nach Anspruch 34, wobei: – jeder des ersten Transistors (241) und des dritten Transistors (243) der zweiten Steuerstufe jeweils als p-Kanal-Transistor ausgebildet ist, – wobei der zweite Transistor (242) der zweiten Steuerstufe als ein n-Kanal-Transistor ausgelegt ist.
  36. Integrierte Empfängerschaltung, umfassend: – einen Ausgangsanschluss (A300) zum Ausgeben eines verstärkten Signals (OUT300), – eine erste Eingangsempfängerschaltung (100) mit einem ersten Eingangsanschluss (E100a) zum Anlegen eines Eingangssignals (IN), einem zweiten Eingangsanschluss (E100b) zum Anlegen eines Referenzsignals (REF) und einem Ausgangsanschluss (A100) zum Ausgeben eines verstärkten Signals (OUT100) in Abhängigkeit von einem Pegel des Eingangssignals (IN) mit Bezug auf das Referenzsignal (REF), – wobei die erste Eingangsempfängerschaltung eine integrierte Empfängerschaltung nach einem der Ansprüche 1 bis 26 enthält, – eine zweite Eingangsempfängerschaltung (200) mit einem ersten Eingangsanschluss (E200a) zum Anlegen eines Eingangssignals (IN), einem zweiten Eingangsanschluss (E200b) zum Anlegen eines Referenzsignals (REF) und einem Ausgangsanschluss (A200) zum Ausgeben eines verstärkten Signals (OUT200) in Abhängigkeit von einem Pegel des Eingangssignals (IN) mit Bezug auf das Referenzsignal (REF), – wobei die zweite Eingangsempfängerschaltung (200) eine integrierte Empfängerschaltung nach einem der Ansprüche 27 bis 32 enthält, – eine Auswahlschaltung (300) mit einem Steueranschluss (C300) zum Anlegen eines Auswahlsignals (SELECT) und einem Ausgangsanschluss (A300), – wobei der Ausgangsanschluss (A100) der ersten Eingangsempfängerschaltung mit dem Ausgangsanschluss (A300) der Auswahlschaltung (300) verbunden wird, wenn das Auswahlsignal (SELECT) einen ersten Pegel aufweist, und der Ausgangsanschluss (A200) der zweiten Eingangsempfängerschaltung (200) mit dem Ausgangsanschluss (A300) der Auswahlschaltung (300) verbunden wird, wenn das Auswahlsignal (SELECT) einen zweiten Pegel aufweist.
DE102006032948.1A 2005-07-15 2006-07-17 Integrierte Empfängerschaltungen Expired - Fee Related DE102006032948B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/182,064 2005-07-15
US11/182,064 US7368948B2 (en) 2005-07-15 2005-07-15 Integrated receiver circuit

Publications (2)

Publication Number Publication Date
DE102006032948A1 true DE102006032948A1 (de) 2007-01-25
DE102006032948B4 DE102006032948B4 (de) 2014-05-08

Family

ID=37575910

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006032948.1A Expired - Fee Related DE102006032948B4 (de) 2005-07-15 2006-07-17 Integrierte Empfängerschaltungen

Country Status (2)

Country Link
US (1) US7368948B2 (de)
DE (1) DE102006032948B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801056B1 (ko) * 2006-01-20 2008-02-04 삼성전자주식회사 딥 엔웰 씨모스 공정으로 구현한 수직형 바이폴라 정션트랜지스터를 이용한 반도체 회로
US7928765B2 (en) * 2009-03-30 2011-04-19 Lsi Corporation Tuning high-side and low-side CMOS data-paths in CML-to-CMOS signal converter
WO2018116335A1 (ja) * 2016-12-19 2018-06-28 東芝三菱電機産業システム株式会社 ガス発生装置
US11830535B2 (en) * 2021-10-01 2023-11-28 Nanya Technology Corporation Receiver circuit, memory device and operation method using the same
CN114326542B (zh) * 2022-01-18 2023-12-05 杭州晶华微电子股份有限公司 一种工业混合控制的信号发生电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4324853C1 (de) * 1993-07-23 1994-09-22 Siemens Ag Spannungserzeugungsschaltung
DE19510777C1 (de) * 1995-03-24 1996-06-05 Itt Ind Gmbh Deutsche Verfahren zum Herstellen einer CMOS-Struktur mit ESD-Schutz
JP3545142B2 (ja) * 1996-11-25 2004-07-21 三菱電機株式会社 差動増幅器
US6121092A (en) * 1999-02-02 2000-09-19 Macronix International Co., Ltd. Silicide blocking process to form non-silicided regions on MOS devices
US6259140B1 (en) * 1999-02-02 2001-07-10 Macronix International Co., Ltd. Silicide blocking process to form non-silicided regions on MOS devices
US6303433B1 (en) * 1999-06-28 2001-10-16 United Microelectronics Corp. Method of fabricating node contact
US6285256B1 (en) * 2000-04-20 2001-09-04 Pericom Semiconductor Corp. Low-power CMOS voltage follower using dual differential amplifiers driving high-current constant-voltage push-pull output buffer
GB2386484A (en) * 2002-03-14 2003-09-17 Sharp Kk Level shifting and active matrix driver
US6756815B2 (en) * 2002-08-29 2004-06-29 Micron Technologies, Inc. Input buffer with selectable operational characteristics
EP1445902B1 (de) 2003-02-10 2006-05-17 Alcatel Niederspannungsdifferenzsignal (LVDS) - Empfänger
US7034572B2 (en) * 2004-06-14 2006-04-25 Micron Technology, Inc. Voltage level shifting circuit and method

Also Published As

Publication number Publication date
DE102006032948B4 (de) 2014-05-08
US7368948B2 (en) 2008-05-06
US20070013410A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
US6255888B1 (en) Level shift circuit
DE60104826T2 (de) Spannungsgesteuerter ringoszillator mit hoher rauschunterdrückung
DE102010046686B3 (de) Elektronische Vorrichtung und Verfahren für Pufferung
DE102006054763A1 (de) Differenzverstärker, Phasen- und Verzögerungsregelkreisvorrichtung und Differenzverstärkungsverfahren
DE3686498T2 (de) Integrierte halbleiterschaltung mit lasttreibereigenschaften.
DE60012121T2 (de) Verfahren und schaltungsanordnung zur pufferung von taktsignalen mit hoher geschwindigkeit
DE102006032948B4 (de) Integrierte Empfängerschaltungen
JPH02260915A (ja) トランジスタ回路
DE102008009950B4 (de) Schaltkreis und Verfahren zum Umwandeln eines einendigen Signals in gedoppelte Signale
DE19952698A1 (de) Leseverstärker
DE60222677T2 (de) Differenzstufe für einen ringoszillator
US7242262B2 (en) Pulse polarity modulation circuit
DE10212950B4 (de) Pegelwandler, Signalwandlungsvorrichtung und Signalwandlungsverfahren
DE102006053322B3 (de) Bufferketten-Treiber
DE102018009314A1 (de) Synthesizer-Leistungsverstärker-Schnittstelle in einer Funkschaltung
DE10005044A1 (de) Hochgeschwindigkeits-Stromspiegelschaltkreis und -verfahren
DE19951620B4 (de) Differentialverstärkerschaltung
DE60117048T2 (de) Schaltung zum empfangen und ansteuern eines taktsignals
DE102020114004A1 (de) Pufferschaltung zwischen unterschiedlichen spannungsdomänen
DE10161347C1 (de) Schaltungsanordnung zum Umsetzen eines differentiellen Eingangs-Taktsignalpaars in ein unsymmetrisches Ausgangstaktsignal
DE102007050049A1 (de) Schalteranordnung mit einer Pegelschiebereinrichtung
EP0748047A1 (de) Integrierte Pufferschaltung
EP0985271B1 (de) Eingangsschaltung für eine integrierte schaltung
DE10250818B4 (de) Datenempfänger und Datenempfangsverfahren
DE112013007148B4 (de) Datenspeicherelement und Signalverarbeitungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150210

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee