DE60222677T2 - Differenzstufe für einen ringoszillator - Google Patents

Differenzstufe für einen ringoszillator Download PDF

Info

Publication number
DE60222677T2
DE60222677T2 DE60222677T DE60222677T DE60222677T2 DE 60222677 T2 DE60222677 T2 DE 60222677T2 DE 60222677 T DE60222677 T DE 60222677T DE 60222677 T DE60222677 T DE 60222677T DE 60222677 T2 DE60222677 T2 DE 60222677T2
Authority
DE
Germany
Prior art keywords
output
signal
input
oscillator
delay means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60222677T
Other languages
English (en)
Other versions
DE60222677D1 (de
Inventor
Mihai A. Sanduleanu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Application granted granted Critical
Publication of DE60222677D1 publication Critical patent/DE60222677D1/de
Publication of DE60222677T2 publication Critical patent/DE60222677T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00189—Layout of the delay element in BiCMOS technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00208—Layout of the delay element using FET's using differential stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • External Artificial Organs (AREA)
  • Percussion Or Vibration Massage (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Ringoszillator-Differenzstufe mit Differenz-Verzögerungsmitteln, die einen ersten Eingang und einen inversen zweiten Eingang sowie einen ersten Ausgang und einen inversen zweiten Ausgang aufweisen, einem ersten Ausgangspuffermittel, dessen Eingang mit dem ersten Ausgang der Verzögerungsmittel verbunden ist, und einem zweiten Ausgangspuffermittel umfasst, dessen Eingang mit dem zweiten Ausgang der Verzögerungsmittel verbunden ist.
  • Ringoszillatoren sind aus dem Bereich der Fertigung integrierter Schaltkreise gut bekannt und weisen als Stufen üblicherweise invertierende Logikschaltkreise auf. Der Stromausgang einer jeden Stufe braucht eine bestimmte Zeit, um eine Eingangskapazität der folgenden Stufe auf eine Schwellwertspannung aufzuladen oder zu entladen. Die Stufen sind in Reihe geschaltet, um eine Kaskadenschleife auszubilden, so dass bei einer bestimmten Frequenz den in der Schleife umlaufenden Signalen eine 180°-Phasenverschiebung erteilt wird. Unter der Voraussetzung, dass die Schleifenverstärkung groß genug ist, werden die Signale schnell nichtlinear, was Rechteckschwingungen zur Folge hat, welche für eine Vielfalt von Zwecken, insbesondere für die digitale Signalverarbeitung, verwendet werden kann.
  • In integrierten Metall-Oxid-Halbleiter(MOS)-Schaltkreisen werden Ringoszillatoren gewöhnlich benutzt, um Ladungspumpenschaltkreise zu treiben. Insbesondere sind Ringoszillatoren in BiCMOS oder Bipolar- und auch reinen CMOS-Schaltkreisen vorgesehen. Eine bevorzugte Anwendung von Ringoszillatoren ist die Versorgung in Daten- und Taktwiederherstellungsschaltkreisen oder in PLL-Schaltkreisen.
  • In US 5,412,349 A wird ein auf PLL basierender entzerrter Taktgenerator offenbart. Der Taktgenerator weist einen Phasen-Frequenzdetektor, eine Ladungspumpe, ein Schleifenfilter und einen spannungsgesteuerten Oszillator auf, aus welchem der innere Takt erstellt wird. Der spannungsgesteuerte Oszillator baut auf einem fünfstufigen Ringoszillator auf, wobei jede Stufe eine differenzstromgesteuerte Verzögerungszelle ist. Die Verzögerung durch jede Zelle ist eine Funktion des Reststromes durch einen sourcegekoppeltes p-Kanal-Differenzpaar, des Differenzspannungsschwingens zwischen dem ersten Ausgang und dem inversen zweiten Ausgang sowie der kapazitiven Last am ersten und zweiten Ausgang. Das Spannungsschwingen in der Verzögerungszelle wird konstant und unabhängig von der Versorgungsspannung gehalten, indem spannungsgesteuerte Widerstände in der Verzögerungsstufe, ein gegenüber der Versorgungsspannung unempfindlicher Schwingungsreferenzgenerator, ein Rückkopplungskopie-Arbeitspunkteinstellungsschaltkreis und ein Spannungs-Strom-Wandler verwendet werden. Das vom Ringoszillator ausgegebene Differenzsignal wird in einen Pufferverstärker eingegeben, der als ein Differenzverstärker ausgeführt ist und das Differenzsignal in ein einseitiges Hochgeschwindigkeits-Taktsignal umwandelt.
  • In US 5,691,669 wird eine stromgesteuerte phasenstarre Schleife mit doppelter Anpassung geschaffen, um eine Mehrfachverstärkungs-Frequenzerfassung eines Signals zu ermöglichen. Die stromgesteuerte phasenstarre Schleife mit doppelter Anpassung enthält einen Phasendetektor, der auf ein Bezugssignal und ein synthetisiertes Signal anspricht, um ein Phasenfehlersignal zu erzeugen, ein Steuergerät, das auf das Phasenfehlersignal anspricht, um Grob- und Feinanpassungs-Steuersignale zu erzeugen, und einen stromgesteuerten Oszillator mit doppelter Anpassung, der auf die Grob- und Feinanpassungs-Steuersignale anspricht, um die Oszillationsfrequenz des synthetisierten Signals anzupassen. Der stromgesteuerte Oszillator mit doppelter Anpassung enthält einen differenzstromgesteuerten Ringoszillator, der eine Kette von Verzögerungselementen umfasst. Jedes Verzögerungselement enthält einen hoch verstärkenden Schaltkreis, der auf das Grobanpassungs-Steuersignal anspricht, und einen niedrig verstärkenden Schaltkreis, der auf das Feinanpassungs-Steuersignal anspricht.
  • Weitere Ringoszillatoren vom Stand der Technik werden durch US 5,917,383 ; US 6,034,570 und US 6,208,212 geschaffen.
  • Um eine hohe Oszillatorfrequenz im GHz-Bereich zu erreichen, wäre es naheliegend, die Anzahl der Stufen auf zwei zu begrenzen. Die Oszillatorfrequenz kann durch Verändern der Verzögerung pro Stufe variiert werden, und wenn sich ein Fein- und Grobabstimmungsmechanismus absichern lässt, dann wird der Oszillator zwei Abstimmanschlüsse aufweisen. In optischen Vernetzungsanwendungen für Einsätze über 10 GByte/s ist ein geringes Phasenrauschen wesentlich, um den Takt in einem Daten- und Taktwiederherstellungsschaltkreis (DCR, Data and Clock Recovery) wiederherzustellen mit der zusätzlichen Forderung, dass der Oszillator eine Oszillationsfrequenz liefert, die bei Veränderungen der Temperatur und des Prozesses stabil ist. Für einige Anwendungen mit mehr als einer Datenrate ist ein Oszillator mit einem breiten Abstimmbereich erforderlich. Auch die Linearität des Oszillators ist aus dem Grunde von Bedeutung, dass die Bandbreite der PLL für unterschiedliche Abstimmgegebenheiten konstant zu halten ist.
  • Die ersten und zweiten Ausgangspuffermittel, welche die Differenz-Ausgangspuffermittel festlegen, sind in der Ringoszillator-Differenzstufe enthalten, um einen Pegelverschiebungsvorgang zu unterstützen und die Belastungseinwirkung der nächsten Stufe zu minimieren. Da die besagten Signale digitale Signale sind und aus einer Reihe von Impulsen bestehen, sollte die Wellenform derartiger Impulse rechteckig sein, und ihre Flanken sollten folglich vertikal sein. Wegen bestimmter physikalischer Effekte benötigen die Vorderflanken eines Impulses jedoch eine bestimmte Anstiegszeit, und die hinteren Flanken benötigen eine bestimmte Abfallzeit, so dass die Wellenform der Impulse in der Realität nicht rechteckig sondern trapezförmig ist. Eine derartige Abweichung vorn Idealfall einer rechteckigen Wellenform ist grundsätzlich in dem Falle kein Problem, dass nur die Nulldurchgänge von Interesse sind. Insbesondere wegen der Ströme aus Störkapazitäten an den Ausgängen ist jedoch die Wellenform des Signals nicht symmetrisch, sondern wird asymmetrisch, wobei die Abfallzeit der hinteren Flanken länger ist als die Anstiegszeit der Vorderflanken. Dieser Effekt führt zu einem Phasenrauschen und einem Fluktuieren, was sehr nachteilig ist, weil ein genaues Erkennen der Nulldurchgänge nicht möglich ist. Insbesondere wird bei großen Signalamplituden der Strom an den Ausgängen abgesättigt, was zu einer sehr hohen Asymmetrie der Wellenform führt.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Ringoszillator-Differenzstufe zu schaffen, die ein reduziertes Phasenrauschen und Fluktuieren aufweist. Um diese und andere Aufgaben zu lösen wird entsprechend der vorliegenden Erfindung eine Ringoszillator-Differenzstufe geschaffen, die aufweist:
    • – Differenz-Verzögerungsmittel, die einen ersten Eingang und einen inversen zweiten Eingang sowie einen ersten Ausgang und einen inversen zweiten Ausgang aufweisen,
    • – ein erstes Ausgangspuffermittel, dessen Eingang mit dem ersten Ausgang der Verzögerungsmittel verbunden ist,
    • – ein zweites Ausgangspuffermittel, dessen Eingang mit dem zweiten Ausgang de Verzögerungsmittel verbunden ist, ferner gekennzeichnet durch
    • – ein erstes steuerbares Stromquellenmittel, welches mit dem Ausgang des ersten Ausgangspuffermittels verbunden ist und entsprechend dem Signal aus dem zweiten Ausgang der Verzögerungsmittel gesteuert wird, und
    • – ein zweites steuerbares Stromquellenmittel, welches mit dem Ausgang des zweiten Ausgangspuffermittels verbunden ist und entsprechend dem Signal
    • aus dem ersten Ausgang der Verzögerungsmittel gesteuert wird,
    • – wobei die steuerbaren Stromquellenmittel Ströme am Ausgang der Puffermittel derart bereitstellen, dass im Arbeitsbereich die Wellenform der Ströme im Wesentlichen proportional zur Wellenform der Signale aus dem Ausgang der Verzögerungsmittel ist.
  • Die Konstruktion der vorliegenden Erfindung hat den Vorteil zur Folge, dass die Abfallzeit der hinteren Flanken der Ausgangssignale aus den Ausgangspuffermitteln verkürzt und an die Anstiegszeit angepasst wird, so dass die Abfallzeit gleich der Anstiegszeit der Flanken ist und die Wellenform des Ausgangssignals symmetrisch wird. Das wird dadurch erreicht, dass in jedem Ausgangspuffermittel zusätzlicher Strom durch die steuerbaren Stromquellenmittel entsprechend dem inversen Ausgangssignal aus dem Verzögerungsmittel jeweils so erzeugt wird, dass die Abfallzeit der hinteren Flanke des Ausgangssignals aus den Ausgangspuffern verkürzt wird. Mit anderen Worten wird in jedem Ausgangspuffermittel die Wellenform der hinteren Flanke seines Ausgangssignals durch die Vorderflanke des inversen Ausgangssignals aus dem Verzögerungsmittel jeweils so gesteuert, dass die Wellenform der hinteren Flanke der Ausgangssignale aus den Ausgangspuffermitteln gleich der Wellenform der Vorderflanke der inversen Ausgangssignale aus den Verzögerungsmitteln und folglich somit gleich der Wellenform der Vorderkante der Ausgangssignale aus den Ausgangspuffermittel gemacht werden. Die durch die Ausgangspuffermittel fließenden Ströme können sich nicht sättigen. Ein weiterer Vorteil gegenüber dem Stand der Technik besteht darin, dass wegen des Aufbaus der vorliegenden Erfindung die Ausgangspuffermittel eine Verstärkung größer als 1 aufweisen.
  • Schließlich ermöglicht die vorliegende Erfindung das Bereitstellen von Ausgangssignalen mit größeren Amplituden und gleichen Anstiegs-Abfall-Zeiten, was eine Abnahme des Phasenrauschens zur Folge hat.
  • In einer bevorzugten Ausführungsform der vorliegenden Erfindung enthält die erste steuerbare Stromquelle einen Transistor, vorzugsweise einen MOS-Transistor, dessen Basis mit dem zweiten Ausgang der Verzögerungsmittel verbunden ist, dessen Emitter auf ein vorgegebenes Potential gelegt ist und dessen Kollektor mit dem Ausgang des ersten Ausgangspuffermittels verbunden ist. Außerdem enthält die zweite steuerbare Stromquelle einen Transistor, vorzugsweise einen MOS-Transistor, dessen Basis mit dem ersten Ausgang der Verzögerungsmittel verbunden ist, dessen Emitter auf ein vorgegebenes Potential gelegt ist und dessen Kollektor mit dem Ausgang des zweiten Ausgangspuffermittels verbunden wird, wobei das vorgegebene Potential vorzugsweise null (Erde) ist. Diese Ausführungsformen schaffen eine einfache Konstruktion, in der die Wellenformen der Ausgangssignale aus den Ausgangspuffern noch symmetrisch ist, wenn derartige Transistoren in den linearen Bereich übergehen.
  • Die obigen und weitere Aufgaben sowie Merkmale der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung in Verbindung mit der bevorzugten Ausführungsform ersichtlich, wobei auf die beigefügten Zeichnungen Bezug genommen wird, in denen:
  • 1 ein schematisches Blockschaubild eines Differenz-Ringoszillators ist;
  • 2 ein schematisches Blockschaubild einer bevorzugten Ausführungsform eines Differenz-Ringoszillators gemäß der vorliegenden Erfindung ist;
  • 3 ein schematischer Schaltplan der Ringoszillator-Differenzstufe von 2 ist;
  • 4 eine bevorzugte Ausführungsform eines Taktwiederherstellungsschaltkreises ist, der einen Oszillator enthält;
  • 5 eine bevorzugte Ausführungsform eines Empfängers für einen faseroptischen Kanal ist, der den Taktwiederherstellungsschaltkreis von 4 enthält; und
  • 6 eine weitere bevorzugte Ausführungsform der Daten- und Taktwiederherstellungseinheit ist, die zwei Oszillatoren enthält.
  • 1 zeigt ein schematisches Blockschaubild eines Differenz-Ringoszillators 20, der eine Kette von Ringoszillator-Differenzzellen oder Stufen 22.1 bis 22.4 enthält, die in Reihe geschaltet sind. Wie in 1 gezeigt ist, weist jede Stufe einen ersten Eingang IN+, einen komplementierten oder inversen zweiten Eingang IN–, eine ersten Ausgang OUT+ und einen komplementierten oder inversen zweiten Ausgang OUT– auf, wobei der inverse zweite Eingang IN– im Wesentlichen das Komplement des ersten Eingangs IN+ und der inverse zweite Ausgang OUT– im Wesentlichen das Komplement des ersten Ausgangs OUT+ ist. Wie in 1 außerdem gezeigt ist, ist der erste Ausgang der letzten Stufe 22.4 in der Stufenkette mit dem inversen zweiten Eingang der ersten Stufe 22.1 verbunden, und der inverse zweite Ausgang der letzten Stufe 22.4 ist mit dem ersten Eingang der ersten Stufe 22.1 verbunden, so dass ein Ring gebildet wird. Außerdem ist der erste Ausgang der letzten Stufe 22.4 mit einem ersten Ausgangsanschluss 24 des Oszillators 20 verbunden, und der inverse zweite Ausgang der letzten Stufe 22.4 ist mit einem zweiten Ausgangsanschluss 26 des Oszillators 20 verbunden. Somit wird am ersten Ausgangsanschluss 34 des Oszillators 20 ein erstes Ausgangssignal ausgegeben, und am zweiten Ausgangsanschluss 26 des Oszillators 20 wird ein inverses zweites Ausgangssignal ausgegeben, wobei das inverse zweite Ausgangssignal im Wesentlichen ein Komplement des ersten Ausgangssignals ist.
  • In der in 1 gezeigten Ausführungsform ist die Anzahl der verwendeten Stufen gleich vier. Da dies eine gerade Zahl ist und der inverse zweite Ausgang OUT– einer jeden Stufe 22.1 bis 22.4 dieser Ausführungsform ein Ausgangssignal erzeugt, das eine Phasenverschiebung von 180° mit Bezug auf das Ausgangssignal aufweist, das am ersten Ausgang OUT+ ausgegeben wird, werden die jeweiligen ersten und zweiten Ausgangssignale aus der letzten Stufe 22.4 als das inverse zweite Eingangssignal bzw. das erste Eingangssignal der ersten Stufe 22.1 verwendet, wie oben bereits erwähnt wurde. Wegen des Differenzcharakters einer jeden Stufe kann eine beliebige Zahl von Stufen verwendet werden, um den Ringoszillator zu erstellen. Wird demgegenüber eine ungerade Anzahl von Differenzstufen verwendet, dann werden die jeweiligen ersten und zweiten Ausgangssignale aus der letzten Stufe in der Stufenkette als die jeweiligen ersten und zweiten Eingangssignale der ersten Stufe verwendet.
  • Wie auch in 1 dargestellt ist, ist ein Grobabstimmungs-Steuereingang 28 für die Eingabe eines Grobabstimmungssignals "VCOARSE" vorgesehen, und ein Feinabstimmungs-Steuereingang 30 ist für die Eingabe eines Feinabstimmungssignals "VFINE" vorgesehen. Durch Verändern des Grobabstimmungssignals "VCOARSE" wird die Frequenz des Oszillators über einen breiten Abstimmungsbereich verändert, wobei die Veränderung des Feinabstimmungssignals "VFINE" zusätzlich die Feinabstimmung der Frequenz des Oszillators 20 erlaubt.
  • Gewöhnlich besteht ein minimaler Ringoszillator der in 1 gezeigten Art aus zwei Stufen, welche eine Verzögerung tD bei der Oszillationsfrequenz liefern. Es kann gezeigt werden, dass die Betriebsfrequenz zum Erfüllen der Phasenoszillationsbedingung um die Schleife herum gegeben ist durch:
  • Figure 00070001
  • Es sollte hier angemerkt werden, dass in der Theorie das Implementieren der invertierenden Stufen eine Phasenverschiebung von 180° auf der Schleife liefert. Es gibt jedoch immer eine gewisse Phasenverschiebung aufgrund von Störeinflüssen, die kompensiert werden muss. Eine solche Kompensation kann z.B. durch Einsatz einer Verzögerung auf der Übertragungsleitung bereitgestellt werden.
  • 2 zeigt ein schematisches Blockschaubild einer Ringoszillator-Differenzstufe gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Die in 2 dargestellte Ringoszillator-Differenzstufe 22 weist ein Differenz-Verzögerungselement 32 auf, das die ersten und die inversen zweiten Eingangssignale, die in den ersten Eingang IN+ bzw. den inversen zweiten Eingang IN– eingegeben werden, verzögert. Das Differenz-Verzögerungselement 32 kann aus einem Differenz-Inverter und/oder einem Differenzzunahmeverstärker bestehen. Um eine Pegelverschiebungsfunktion bereitzustellen und um die Belastungsauswirkung der nächsten Stufe zu minimieren, ist ein Differenz-Ausgangspuffer 34 vorgesehen. Der erste Eingang und der inverse zweite Eingang des Differenz-Ausgangspuffers 34 sind mit dem ersten Ausgang bzw. dem inversen zweiten Ausgang des Differenz-Verzögerungselements 32 verbunden, wobei der erste Ausgang und der inverse zweite Ausgang des Differenz-Ausgangspuffers 34 den ersten Ausgangsanschluss OUT+ bzw. den inversen zweiten Ausgangsanschluss OUT– der Ringoszillator-Differenzstufe 22 festlegen.
  • Ferner ist eine regelbare Last vorgesehen, die aus einem regelbaren positiven Widerstand R und einem regelbaren negativen Widerstand –RTUNE besteht. Der positive und der negative Widerstand liegen parallel zwischen einer ersten Verbindungsleitung, die einen ersten Ausgang des Differenz-Verzögerungselements 32 und den entsprechenden Eingang des Differenz-Ausgangspuffers 34 verbindet, und einer zweiten Verbindungsleitung geschaltet, die den inversen Ausgang des Differenz-Verzögerungselements 32 und den inversen Eingang des Differenz-Ausgangspuffers 34 verbindet.
  • Die Hauptzeitkonstante im Oszillator ergibt sich aus der Parallelschaltung des positiven und negativen Widerstandes sowie der Störkapazität, die parallel zur Last 'wahrgenommen' wird. Durch Abstimmen des negativen Widerstandes –RTUNE wird die Verzögerung pro Oszillatorstufe abgestimmt und folglich die Oszillatorfrequenz verändert. Wird jedoch auch der positive Widerstand R abgestimmt, dann wird ein Doppelabstimmungsmechanismus bereitgestellt.
  • Der Oszillator, der aus den hier beschriebenen Oszillatorstufen besteht, kann für Hochfrequenzbetrieb vorzugsweise in SiGe-Technologie realisiert werden, und er kann in dem Bereich von 4 bis 14 GHz abgestimmt werden, der in einem System mit 10Gbyte/s benötigt wird, um auch die Datengeschwindigkeiten zur Vorwärts-Fehlerkorrektur (FEC – Forward Error Correction) aufzunehmen.
  • 3 zeigt die Ausführung einer Verstärkungsstufe, welche durch das Verzögerungselement 32, den positiven Widerstand R und den negativen Widerstand –RTUNE von 2 definiert ist, wobei das Verzögerungselement 32 von 2 im Wesentlichen durch die Transistoren Q1 und Q2 und eine MOS-gesteuerte Stromquelle S festgelegt ist. Wie weiter in 3 dargestellt ist, besteht der Differenz-Ausgangspuffer 34 von 2 aus einem ersten Ausgangspuffer 34a und einem inversen zweiten Ausgangspuffer 34b. Die Verstärkungsstufe weist ein Differenzpaar von positiven Widerständen R/2 und dem negativen Widerstand –RTUNE auf, an den ein Emitterfolger (festgelegt durch die Transistoren Q1 und Q2) mit der Stromquelle S anschließt.
  • Der erste Ausgangspuffer 34a weist einen Transistor Q6 auf, dessen Basis mit dem ersten Ausgang der Verstärkungsstufe verbunden ist, dessen Kollektor an eine Versorgungsspannung VCC gelegt ist und dessen Emitter mit dem ersten Ausgang OUT+ verbunden ist. Der zweite Ausgangspuffer 34b weist einen Transistor Q5 auf, dessen Basis mit dem inversen zweiten Ausgang der Verstärkungsstufe verbunden ist, dessen Kollektor an eine Versorgungsspannung VCC gelegt ist und dessen Emitter mit dem inversen zweiten Ausgang OUT– verbunden ist.
  • Außerdem weist der erste Ausgangspuffer 34a einen MOS-Transistor M6 auf, dessen Gate mit dem inversen zweiten Ausgang der Verstärkungsstufe verbunden ist, dessen Source mit dem ersten Ausgang OUT+ verbunden ist und dessen Drain geerdet ist. Der MOS-Transistor M6 definiert eine erste steuerbare Stromquelle, die in Übereinstimmung mit dem Signal aus dem inversen zweiten Ausgang der Verstärkungsstufe gesteuert wird. Auf eine ähnliche Weise weist der zweite Ausgangspuffer 34b einen MOS- Transistor M5 auf, dessen Gate mit dem ersten Ausgang der Verstärkungsstufe verbunden ist, dessen Source mit dem inversen zweiten Ausgang OUT– verbunden ist und dessen Drain geerdet ist. Entsprechend definiert der MOS-Transistor M5 eine zweite steuerbare Stromquelle, die in Übereinstimmung mit dem Signal aus dem ersten Ausgang der Verstärkungsstufe gesteuert wird.
  • Die MOS-Transistoren M5 und M6 in den Ausgangspuffern 34a, 34b stellen am ersten Ausgang OUT+ und am inversen zweiten Ausgang OUT– eine Mitkopplungssteuerung bereit. Aufgrund dieser Konfiguration ist die Verstärkung des Ausgangspuffers 34 etwas höher als 1 dB, aber der Hauptvorteil besteht in der Tatsache, dass die Ausgangspuffer 34a und 34b in der Lage sind, mehr Strom auf eine kapazitiven Last zu bringen, so dass Schwenkeffekte an den Ausgängen OUT+ und OUT– reduziert werden können. In einem normalen Emitterfolger legt die Konstantstromquelle im Emitter ungleiche Anstiegs- und Abfallzeiten fest. In einem Oszillator führt dies zu unsymmetrischen Wellen am Ausgang, was das Phasenrauschen verschlimmern kann. Weil dieser Oszillator am Ausgang sinusförmige symmetrische Wellenformen liefert, wird die 1/f-Rauschecke im Phasenrauschspektrum zum Träger hin verschoben, wodurch das primäre Phasenrauschen des Oszillators minimiert wird. Auch das Rauschen, das vom Aufwärtsumsetzen herrührt, wird minimiert.
  • Das Einführung des faseroptischen Fernmeldewesens hat zu vollintegrierten optischen Empfängern geführt, in denen eine niedrige Leistung unumgänglich ist, um mit den höheren Integrationsdichten und dem beschränkten thermischen Leistungsvermögen der existierenden Bausteine zurechtzukommen. An der Empfängerseite werden Daten- und Taktwiederherstellungseinheiten (DCR), gewöhnlich auf der Basis von PLL, benötigt, um die Taktinformationen wiederherzustellen und die ankommenden Daten neu zu terminieren.
  • 4 zeigt eine bevorzugte Ausführungsform des Taktwiederherstellungsschaltkreises 120, der einen spannungssteuerbaren Oszillator 122 der oben beschriebenen Art aufweist. Der steuerbare Oszillator 122 ist Teil einer frequenzstarren Schleife, die ferner einen Steuersignalgenerator 124 enthält. Der steuerbare Oszillator 122 weist einen Grobabstimmungsanschluss 122a auf, der mit dem Steuersignalgenerator 124 verbunden ist und dem Grobabstimmungs-Steuereingang 28 von 1 entspricht. Der Steuersignalgenerator 124 empfängt ein Bezugssignal Sref aus einem Bezugssignalgenerator 126, wie z.B. einem Kristall. Der steuerbare Oszillator 122 bildet auch einen Teil der phasenstarren Schleife, die einen Phasendetektor 128 zum Erzeugen eines Phasendifferenzsignals Sd aufweist, welches eine Phasendifferenz zwischen einem Eingangssignal Sin und einem Rückkopplungssignal Sb anzeigt. Das Rückkopplungssignal Sb wird durch einen Frequenzteiler 130 aus dem Ausgangssignal des steuerbaren Oszillators 122 erhalten. Ferner enthält der Taktwiederherstellungsschaltkreis 120 von 4 eine Ladungspumpe 140, die an ihrem Eingang das Ausgangssignal aus dem Phasendetektor 128 empfängt und die mit ihrem Ausgang an ein Tiefpassfilter 142 angeschlossen ist, dessen Ausgang mit einem Feinabstimmungsanschluss 122b des steuerbaren Oszillators 122 verbunden ist, wobei der Feinabstimmungsanschluss dem Feinabstimmungs-Steuereingang 30 von 1 entspricht.
  • 5 zeigt eine bevorzugte Ausführungsform eines Empfängers 150 für einen faseroptischen Kanal 152. Der Empfänger 150 weist einen Eingang 156 für das Empfangen eines Eingangssignals Sin aus einem Sensor 154 auf, der mit dem faseroptischen Kanal 152 verbunden ist. Der Empfänger 150 von 5 enthält ferner den Taktwiederherstellungsschaltkreis 120 von 4, der mit dem Eingang 156 verbunden ist, um das Eingangssignal Sin als ein Bezugssignal zu empfangen. Ein Datenwiederherstellungsschaltkreis 158 ist mit dem Taktwiederherstellungsschaltkreis 120 sowie mit dem Eingang 156 verbunden und weist einen Ausgang 160 auf, der ein digitales Ausgangssignal Sout in Reaktion auf das Eingangssignal Sin erzeugt.
  • 6 zeigt eine weitere bevorzugte Ausführungsform einer Daten- und Taktwiederherstellungseinheit, die eine frequenzstarre Schleife und eine phasenstarre Schleife aufweist. Die Daten- und Taktwiederherstellungseinheit von 6 weist aufeinander abgestimmte spannungssteuerbare Oszillatoren auf, wobei der eine steuerbare Oszillator Teil der Frequenzschleife und der andere steuerbare Oszillator Teil der phasenstarren Schleife ist. Ferner weist die Daten- und Taktwiederherstellungseinheit von 6 zwei Ladungspumpen auf, wobei die eine Ladungspumpe CP1 in der frequenzstarren Schleife und die andere Ladungspumpe CP2 in der phasenstarren Schleife enthalten ist. Außerdem weist die Daten- und Taktwiederherstellungseinheit von 6 Tiefpassfilter auf, wobei das eine Tiefpassfilter LPF1 in der frequenzstarren Schleife und das andere Tiefpassfilter LPF2 in der phasenstarren Schleife enthalten ist.
  • 2
    • 34
    PUFFER
  • 3
    • GAIN STAGE
    VERSTÄRKUNGSSTUFE
    BUFFER
    PUFFER
  • 6
    • FREQUENCY DETECTOR
    FREQUENZDETEKTOR
    FREQUENCY LOOP
    FREQUENZSCHLEIFE
    FINE
    FEIN
    COARSE
    GROB
    DATA
    DATEN
    MATCHED VCO's
    ANGEPASSTE SPANNUNGSSTEUERBARE OSZILLATOREN
    PHASE LOOP
    PHASENSCHLEIFE
    LINEAR/BANG-BANG
    LINEAR/ZWEIPUNKT

Claims (8)

  1. Ringoszillator-Differenzstufe, die aufweist – Differenz-Verzögerungsmittel (32, Q1, Q2), die einen ersten Eingang (IN+) und einen inversen zweiten Eingang (IN–) sowie einen ersten Ausgang und einen inversen zweiten Ausgang aufweisen, – ein erstes Ausgangspuffermittel (34a), dessen Eingang mit dem ersten Ausgang des Verzögerungsmittels (32, Q1, Q2) verbunden ist, – ein zweites Ausgangspuffermittel (34b), dessen Eingang mit dem zweiten Ausgang des Verzögerungsmittels (32, Q1, Q2) verbunden ist, ferner gekennzeichnet durch – ein erstes steuerbares Stromquellenmittel (M6), welches mit dem Ausgang (OUT+) des ersten Ausgangspuffermittels (34a) verbunden ist und entsprechend dem Signal aus dem zweiten Ausgang des Verzögerungsmittels (32, Q1, Q2) gesteuert wird, und – ein zweites steuerbares Stromquellenmittel (M5), welches mit dem Ausgang (OUT–) des zweiten Ausgangspuffermittels (34b) verbunden ist und entsprechend dem Signal aus dem ersten Ausgang des Verzögerungsmittels (32, Q1, Q2) gesteuert wird, – wobei die steuerbaren Stromquellenmittel (M5, M6) an den Ausgängen (OUT+, OUT–) der Puffermittel (34a, 34b) Ströme derart bereitstellen, dass im Arbeitsbereich die Wellenform der Ströme im Wesentlichen proportional zur Wellenform der Signale an den Ausgängen der Verzögerungsmittel (32, Q1, Q2) ist.
  2. Ringoszillator-Differenzstufe nach Anspruch 1, dadurch gekennzeichnet, dass das erste steuerbare Stromquellenmittel einen Transistor, vorzugsweise einen MOS-Transistor (M6), aufweist, dessen Basis mit dem zweiten Ausgang des Verzögerungsmittels (32, Q1, Q2) verbunden ist, dessen Emitter an ein vorgegebenes Potential gelegt ist und dessen Kollektor mit dem Ausgang (OUT+) des ersten Ausgangspuffermittels (34a) verbunden ist.
  3. Ringoszillator-Differenzstufe nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das zweite steuerbare Stromquellenmittel einen Transistor, vorzugsweise einen MOS-Transistor (M5), aufweist, dessen Basis mit dem ersten Ausgang des Verzögerungsmittels (32, Q1, Q2) verbunden ist, dessen Emitter an ein vorgegebenes Potential gelegt ist und dessen Kollektor mit dem Ausgang (OUT–) des zweiten Ausgangspuffermittels (34b) verbunden ist.
  4. Ringoszillator-Differenzstufe nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das vorgegebene Potential null (Erde) ist.
  5. Ringoszillator, der mindestens eine Ringoszillator-Differenzstufe aufweist, die in Übereinstimmung mit mindestens einem der vorhergehenden Ansprüche ist.
  6. Taktwiederherstellungsschaltkreis, der einen Oszillator in Übereinstimmung mit Anspruch 5 aufweist.
  7. Taktwiederherstellungsschaltkreis nach Anspruch 6, der ein steuerbares Oszillatormittel aufweist, das mindestens einen Oszillator nach Anspruch 5 enthält und das sowohl Teil einer frequenzstarren Schleife als auch einer phasenstarren Schleife ist.
  8. Empfänger (150) für einen faseroptischen Kanal (152), der aufweist: einen Eingang (156) für das Empfangen eines Eingangssignals (Sin) aus einem Sensor (154), der mit dem faseroptischen Kanal (152) verbunden ist, einen Taktwiederherstellungsschaltkreis (120) nach Anspruch 6 oder 7, der mit dem Eingang (156) verbunden ist, um das Eingangssignal (Sin) als ein Bezugssignal zu empfangen, einen Datenwiederherstellungsschaltkreis (158), der mit dem Taktwiederherstellungsschaltkreis (120) und dem Eingang (156) verbunden ist, um in Reaktion auf das Eingangssignal (Sin) ein digitales Ausgangssignal (Sout) und ein Ausgangssignal (CL) des Taktwiederherstellungsschaltkreises (120) zu erzeugen, und ein Ausgang (160) zum Bereitstellen des digitalen Ausgangssignals (Sout).
DE60222677T 2001-08-16 2002-07-09 Differenzstufe für einen ringoszillator Expired - Fee Related DE60222677T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01203123 2001-08-16
EP01203123 2001-08-16
PCT/IB2002/002960 WO2003017486A1 (en) 2001-08-16 2002-07-09 Differential ring oscillator stage

Publications (2)

Publication Number Publication Date
DE60222677D1 DE60222677D1 (de) 2007-11-08
DE60222677T2 true DE60222677T2 (de) 2008-05-29

Family

ID=8180802

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60222677T Expired - Fee Related DE60222677T2 (de) 2001-08-16 2002-07-09 Differenzstufe für einen ringoszillator

Country Status (7)

Country Link
US (1) US6670859B2 (de)
EP (1) EP1421689B8 (de)
JP (1) JP4160503B2 (de)
CN (1) CN1311628C (de)
AT (1) ATE374451T1 (de)
DE (1) DE60222677T2 (de)
WO (1) WO2003017486A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912139B2 (en) * 2002-11-14 2005-06-28 Fyre Storm, Inc. Multi-channel control methods for switched power converters
DE102004025386A1 (de) * 2004-05-17 2005-12-08 Atmel Germany Gmbh Schaltung mit wenigstens einer Verzögerungszelle
US7154325B2 (en) * 2004-06-30 2006-12-26 Stmicroelectronics, Inc. Using active circuits to compensate for resistance variations in embedded poly resistors
US7102932B2 (en) * 2004-08-27 2006-09-05 Micron Technology, Inc. Input and output buffers having symmetrical operating characteristics and immunity from voltage variations
JP2006157321A (ja) * 2004-11-29 2006-06-15 Fujitsu Ltd 差動クロック伝送装置、差動クロック送信装置、差動クロック受信装置、差動クロック伝送方法
JP2007013565A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 発振回路
TWI329977B (en) * 2005-11-09 2010-09-01 Realtek Semiconductor Corp Operational amplifier and related noise seperation method thereof
WO2007107962A2 (en) * 2006-03-23 2007-09-27 Nxp B.V. Differential amplifier with input stage inverting common-mode signals
JP4789878B2 (ja) * 2007-06-21 2011-10-12 オンセミコンダクター・トレーディング・リミテッド デルタシグマ変調器及びデルタシグマａｄ変換器
US8816782B2 (en) * 2011-05-10 2014-08-26 Freescale Semiconductor, Inc. Phase locked loop circuit having a voltage controlled oscillator with improved bandwidth
US8604885B2 (en) 2011-07-12 2013-12-10 Kunihiko Kouyama Differential ring oscillator-type voltage control oscillator
US8958513B1 (en) * 2013-03-15 2015-02-17 Xilinx, Inc. Clock and data recovery with infinite pull-in range
CN104426540B (zh) * 2013-08-27 2017-08-11 苏州中科集成电路设计中心有限公司 产生均衡占空比信号的vco设备
CN104270147B (zh) * 2014-10-22 2017-05-24 桂林电子科技大学 一种环形振荡器
US9425739B1 (en) * 2015-06-05 2016-08-23 Texas Instruments Incorporated Tunable quadrature oscillator
CN110365333B (zh) * 2019-05-30 2022-11-18 芯创智（北京）微电子有限公司 一种差分积分半数字锁相环
CN113507281B (zh) * 2021-07-16 2023-08-04 南方科技大学 一种环形振荡器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701749A (nl) 1987-07-24 1989-02-16 Philips Nv Inrichting voor het met optische straling aftasten van een informatievlak.
US4871933A (en) * 1988-08-10 1989-10-03 Actel Corporation High-speed static differential sense amplifier
US5262690A (en) * 1992-04-29 1993-11-16 International Business Machines Corporation Variable delay clock circuit
US5416369A (en) * 1993-09-01 1995-05-16 National Semiconductor Corporation High-sensitivity high-resolution comparator
JP3158000B2 (ja) * 1994-12-26 2001-04-23 沖電気工業株式会社 バイアス回路
US5691699A (en) 1996-02-08 1997-11-25 Detection Systems, Inc. Security detector with optical data transmitter
US6034570A (en) * 1997-06-27 2000-03-07 Vitesse Semiconductor Corporation Gallium arsenide voltage-controlled oscillator and oscillator delay cell
US5917383A (en) * 1997-11-26 1999-06-29 Sirf Technology, Inc. Compact voltage controlled ring oscillator with quadrature outputs
US6208212B1 (en) * 1999-03-11 2001-03-27 Ericsson Inc. Delay cell with controlled output amplitude
JP3512676B2 (ja) * 1999-04-30 2004-03-31 Ｎｅｃエレクトロニクス株式会社 電圧制御発振器
JP2003500969A (ja) * 1999-05-19 2003-01-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 遠隔通信ｉｃ用の多周波数低電力発振器

Also Published As

Publication number Publication date
EP1421689B8 (de) 2007-11-28
JP4160503B2 (ja) 2008-10-01
CN1311628C (zh) 2007-04-18
CN1541449A (zh) 2004-10-27
DE60222677D1 (de) 2007-11-08
EP1421689B1 (de) 2007-09-26
EP1421689A1 (de) 2004-05-26
ATE374451T1 (de) 2007-10-15
WO2003017486A1 (en) 2003-02-27
US20030034850A1 (en) 2003-02-20
JP2005500781A (ja) 2005-01-06
US6670859B2 (en) 2003-12-30

Similar Documents

Publication Publication Date Title
DE60222677T2 (de) Differenzstufe für einen ringoszillator
DE60110700T2 (de) Verzögerungsschaltkreis für Ring-Oszillator mit Kompensation des Rauschens der Versorgungsspannung
DE60104826T2 (de) Spannungsgesteuerter ringoszillator mit hoher rauschunterdrückung
DE102006054763A1 (de) Differenzverstärker, Phasen- und Verzögerungsregelkreisvorrichtung und Differenzverstärkungsverfahren
DE60012121T2 (de) Verfahren und schaltungsanordnung zur pufferung von taktsignalen mit hoher geschwindigkeit
DE112008002478T5 (de) Eine Phasen/Frequenz-Detektor und eine Ladungspumpenarchitektur für referenzlose Takt- und Datenwiederherstellungs(CDR)-Anwendungen
DE19531962A1 (de) Taktsignalverteilerschaltung
DE60031737T2 (de) Frequenzregelkreis
DE3917714A1 (de) Multiplizierschaltung
DE102007016522B4 (de) Quarzoszillator-Schaltkreis
WO2006058708A2 (de) Schaltungsanordnung zur erzeugung eines komplexen signals und deren verwendung in einem hochfrequenz-sender oder -empfänger
DE102005030356B4 (de) Digitaler Phasenregelkreis und Verfahren zur Regelung eines digitalen Phasenregelkreises
DE102006039878A1 (de) Schaltung und Verfahren zur Vorspannungsspannungserzeugung
DE69911281T2 (de) Oszillator
DE19634084A1 (de) Phasenregelkreis
DE60117048T2 (de) Schaltung zum empfangen und ansteuern eines taktsignals
DE102013109690B4 (de) Differenzielle verzögerungsleitung, ringoszillator und mobilkommunikationsvorrichtung
WO2013189494A2 (de) Schaltungsanordnung und verfahren zur takt- und/oder datenrückgewinnung
DE102007040418A1 (de) Frequenzteilersystem mit reduziertem Rauschen
DE19810822C2 (de) Phasenregelvorrichtung
DE19529625C2 (de) Spannungsgesteuerter Oszillator
DE602004009273T2 (de) Phasendetektor
EP3683968A1 (de) Vorrichtungen und verfahren zum erzeugen eines breitbandigen frequenzsignals
DE102006032948A1 (de) Integrierte Empfängerschaltung
DE4140686B4 (de) Signalverarbeitungssystem

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee