CN1541449A - 差分环形振荡器级 - Google Patents

差分环形振荡器级 Download PDF

Info

Publication number
CN1541449A
CN1541449A CNA028158962A CN02815896A CN1541449A CN 1541449 A CN1541449 A CN 1541449A CN A028158962 A CNA028158962 A CN A028158962A CN 02815896 A CN02815896 A CN 02815896A CN 1541449 A CN1541449 A CN 1541449A
Authority
CN
China
Prior art keywords
output
signal
input
ring oscillator
output buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028158962A
Other languages
English (en)
Other versions
CN1311628C (zh
Inventor
M��A��T��ɣ����Ŭ
M·A·T·桑杜莱努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Callehan Tiele Co ltd
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1541449A publication Critical patent/CN1541449A/zh
Application granted granted Critical
Publication of CN1311628C publication Critical patent/CN1311628C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00189—Layout of the delay element in BiCMOS technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00208—Layout of the delay element using FET's using differential stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Percussion Or Vibration Massage (AREA)
  • External Artificial Organs (AREA)

Abstract

本发明涉及差分环形振荡器级，包括：差分延时装置(Q1，Q2)，该装置具有第一输入端(IN+)和倒相的第二输入端(IN－)以及第一输出端和倒相的第二输出端；第一输出缓冲装置(34a)，它的输入端被连接到所述延时装置(Q1，Q2)的第一输出端；以及第二输出缓冲装置(34b)，它的输入端被连接到所述延时装置(Q1，Q2)的第二输出端；还包括：第一可控制的电流源装置(M6)，它被连接到所述第一输出缓冲装置(34a)的输出端(OUT+)并且根据来自所述延时装置(Q1，Q2)的所述第二输出端的信号被控制；以及第二可控制的电流源装置(M5)，它被连接到所述第二输出缓冲装置(34b)的输出端(OUT－)并且根据来自所述延时装置(Q1，Q2)的所述第一输出端的信号被控制，所述可控制的电流源装置(M5，M6)供给电流到所述输出缓冲装置(34a，34b)的输出端(OUT+，OUT－)，以使得在工作范围内，电流的波形基本上正比于来自所述延时装置(Q1，Q2)的输出端的信号的波形。

Description

差分环形振荡器级
本发明涉及差分环形振荡器级，包括：差分延时装置，它具有第一输入端和倒相的第二输入端以及第一输出端和倒相的第二输出端；第一输出缓冲装置，它的输入端被连接到所述延时装置的第一输出端；以及第二输出缓冲装置，它的输入端被连接到所述延时装置的第二输出端。
环形振荡器在集成电路制造领域中是熟知的，它通常包括一些简单的倒相逻辑电路作为各个级。每级的电流输出花费一定的时间来使后面级的输入电容充电或放电到门限电压。这些级被串联连接以形成级联的环路，这样，在某个频率下，使得通过环路的信号得到180°相移。只要环路增益足够大，信号就马上成为非线性的，从而导致方波振荡，这可被使用于各种各样的用途，特别是用于数字信号处理。
在金属氧化物半导体(MOS)集成电路中，环形振荡器通常被使用来驱动电荷泵电路。具体地，环形振荡器被提供在BiCOMS或双极性电路中，也被提供在纯CMOS电路中。环形振荡器的优选的应用是在数据与时钟恢复电路或PLL电路中的供应。
US 5,412,349A揭示了基于PLL的抗扭斜的(deskewed)时钟发生器。该时钟发生器包括相位频率检测器、电荷泵、环路滤波器和用来生成内部时钟的压控振荡器。压控振荡器是基于五级环形振荡器，其中每级都是差分电流控制的延时单元。通过每个单元的延时是通过p沟道差分源耦合对的尾电流、在第一输出端与倒相第二输出端之间的差分电压摆动、和在第一与第二输出端的电容性负载的函数。通过利用延时级中的压控电阻器、对电源不敏感的电压摆动参考发生器、反馈复制偏置电路和电压-电流变换器，使得延时单元中的电压摆动保持为恒定的，并与电源电压无关。从环形振荡器输出的差分信号被馈送到被实施为差分放大器的缓冲放大器，它把差分信号变换成单端高速时钟信号。
US 5,691,669A揭示了双调节电流控制的锁相环，它被提供用于一个信号的允许的多增益频率捕获。双调节电流控制锁相环包括：鉴相器，它响应于参考信号和合成信号而产生相位误差信号；控制器，它响应于相位误差信号而产生粗略和精细的调节控制信号；以及双调节电流控制振荡器，它响应于该粗略和精细的调节控制信号而调节合成信号的振荡频率。双调节电流控制振荡器包括差分电流控制环形振荡器，它包括一系列延时单元。每个延时单元包括响应于粗调节控制信号的高增益电路，和响应于细调节控制信号的低增益电路。
为了得到在GHz范围的高的振荡器频率，明显的选择是把级数限制为2。通过改变每级的延时可以变更振荡器频率，如果能确保细的和粗的调谐机制，则振荡器将具有两个调谐端口。在用于10GB/s以上应用的光的联网应用中，低相位噪声对以如下的附加要求来在数据与时钟恢复电路(DCR)中恢复时钟是必不可少的，其中所述附加要求是振荡器应当在温度和处理过程变化的情形下提供稳定的振荡频率。对于具有一个以上的数据速率的某些应用，需要大的调谐范围的振荡器。为了针对不同的调谐情形而使PLL的环路带宽保持恒定，振荡器的线性也是重要的。
规定差分输出缓冲装置的第一和第二输出缓冲装置被包括在差分环形振荡器级中，以便提供电平移位操作以及使得下一级的加载效应最小化。因为所讨论的信号是数字信号以及包含一系列脉冲，所以这样的脉冲的波形应当是矩形的，因此，它们的边沿应当是垂直的。然而，由于某些物理影响，前沿需要一定的时间来上升，而后沿需要一定的时间来下降，这样，事实上该脉冲的波形不是矩形，而是梯形。与矩形波形的理想情形的偏差在只对于零交叉点感兴趣的情形下基本上不是问题。然而，特别地，由于输出端的寄生电容的电流，而造成信号的波形不是对称的，而是成为非对称的，其中后沿的下降时间大于前沿的上升时间。这个效应导致相位噪声和抖动，这是很大的缺点，因为零交叉点的精确的检测是不可能的。特别是在大的信号幅度下，输出端的电流饱和，这导致波形的非常高的非对称性。
本发明的目的是提供一种具有减小的相位噪声和抖动的差分环形振荡器级。
为了达到这个和其他目的，按照本发明，提供了一种差分环形振荡器级，包括：
-差分延时装置，它具有第一输入端和倒相的第二输入端以及第一输出端和倒相的第二输出端，
-第一输出缓冲装置，使它的输入端被连接到所述延时装置的第一输出端，以及
-第二输出缓冲装置，使它的输入端被连接到所述延时装置的第二输出端，
其特征还在于，
-第一可控制的电流源装置，它被连接到所述第一输出缓冲装置的输出端并且根据来自所述延时装置的所述第二输出端的信号被控制，以及
-第二可控制的电流源装置，它被连接到所述第二输出缓冲装置的输出端并且根据来自所述延时装置的所述第一输出端的信号被控制，
-所述可控制的电流源装置供给电流到所述输出缓冲装置的输出端，以使得在工作范围内，电流的波形基本上正比于来自所述延时装置的输出端的信号的波形。
本发明的结构导致以下优点：来自输出缓冲装置的输出信号的后沿的下降时间被缩短和适配于上升时间，以使得下降时间等于边沿的上升时间且输出信号的波形成为对称的。这是通过在每个输出缓冲装置中由可控制的电流源装置分别按照来自延时装置的倒相输出信号来生成附加电流、以便缩短来自输出缓冲器的输出信号的后沿的下降时间而达到的。换句话说，在每个输出缓冲装置中，它的输出信号的后沿的波形分别由来自延时装置的倒相输出信号的前沿控制，以使得来自输出缓冲装置的输出信号的后沿的波形等于来自延时装置的倒相输出信号的前沿的波形，并因此而等于来自输出缓冲装置的输出信号的前沿的波形。流过输出缓冲装置的电流不能饱和。相对现有技术的另一个优点在于，由于本发明的结构，该输出缓冲装置具有大于1的增益。
总之，本发明允许供应具有更大的幅度和相等的上升-下降时间的输出信号，这导致相位噪声的减小。
在本发明的优选实施例中，第一可控制的电流源包括一个晶体管，优选地是MOS晶体管，其基极被连接到所述延时装置的所述第二输出端，其发射极被加给预定的电位，而其集电极被连接到所述第一输出缓冲装置的输出端。此外，第二可控制的电流源包括一个晶体管，优选地是MOS晶体管，其基极被连接到所述延时装置的所述第一输出端，其发射极被加给预定的电位，而其集电极被连接到所述第二输出缓冲装置的输出端，其中所述预定的电位优选地是零(接地)。这些实施例提供简单的结构，其中来自输出缓冲器的输出信号的波形即使在这样的晶体管进入线性区域的情形下仍旧是对称的。
通过参照附图、结合优选实施例给出的以下说明，将明白本发明的以上的和其他的目的与特性，其中：
图1是差分环形振荡器的示意性方框图；
图2是按照本发明的差分环形振荡器级的优选实施例的示意性方框图；
图3是图2的差分环形振荡器级的示意性电路图；
图4显示包括振荡器的时钟恢复电路的优选实施例；
图5显示包括图4的时钟恢复电路的、用于光纤信道的接收机的优选实施例；以及
图6显示包括两个振荡器的数据与时钟恢复单元的另一个优选实施例。
图1显示差分环形振荡器20的示意性方框图，差分环形振荡器20包括一系列串联连接的差分环形振荡器单元或级22.1到22.4。如图1所示，每级包括第一输入端IN+、互补的或倒相的第二输入端IN-、第一输出端OUT+、以及互补的或倒相的第二输出端OUT-，其中倒相的第二输入IN-基本上是第一输入IN+的互补，而倒相的第二输出OUT-基本上是第一输出OUT+的互补。还如图1所示，在一系列级中最后级22.4的第一输出端被连接到第一级22.1的倒相第二输入端，而最后级22.4的倒相第二输出端被连接到第一级22.1的第一输入端，这样以便形成一个环路。此外，最后级22.4的第一输出端被连接到振荡器20的第一输出端24，而最后级22.4的倒相第二输出端被连接到振荡器20的第二输出端26。这样，在振荡器20的第一输出端24处输出第一输出信号，而在振荡器20的第二输出端26处输出倒相的第二输出信号，其中倒相的第二输出信号基本上是第一输出信号的互补。
在图1所示的实施例中，所使用的级数是4。由于这是偶数以及这个实施例的每个级22.1到22.4的倒相第二输出端OUT-产生的输出信号相对于在第一输出端OUT+处输出的输出信号具有180°相移，所以来自最后级22.4的各个第一和第二输出信号分别被用作为第一级22.1的倒相第二输入信号和第一输入信号，正如以上已提到的。因为每个级的差分性质，所以可以使用任何数目的级来提供环形振荡器。与此相反，如果使用奇数的差分级，则来自该系列级中的最后级的各个第一和第二输出信号被用作为第一级的各个第一和第二输入信号。
还如图1所示，提供粗调谐控制输入端28来用于输入粗调谐信号“VCOARSE”，以及提供细调谐控制输入端30来用于输入细调谐信号“VFINE”。通过改变粗调谐信号“VCOARSE”，振荡器20的频率在大的调谐范围上变化，其中细调谐信号“VFINE”的改变附加地允许对振荡器20的频率进行细调谐。
通常，如图1所示的这一种类的最小环形振荡器包含两级，它们在振荡频率上提供延时tD。为了满足围绕环路的相位振荡条件，可以证明，运行的频率是：
f 0 = 1 2 t D - - - ( 1 )
这里应当指出，在理论上，倒相级的实施提供环路上的180°相移。然而，总是有一些由于寄生效应而引起的相移，它们必须被补偿。这样的补偿例如可以通过使用传输线上的延时被提供。
图2显示按照本发明的优选实施例的差分环形振荡器级的示意性方框图。图2所示的差分环形振荡器级22包括差分延时单元32，它延时分别被输入到第一输入端IN+和倒相第二输入端IN-的第一输入信号和倒相的第二输入信号。差分延时单元32可包含差分倒相器和/或差分增益放大器。为了提供电平移位操作和使得下一级的加载效应最小化，提供了差分输出缓冲器34。差分输出缓冲器34的第一输入端和倒相的第二输入端分别被连接到差分延时单元32的第一输出端和倒相的第二输出端，其中差分输出缓冲器34的第一输出端和倒相的第二输出端分别规定差分环形振荡器级22的第一输出端OUT+和倒相的第二输出端OUT-。
还提供了可调节的负载，包含可调节的正电阻器R和可调节的负电阻器-RTUNE。正的和负的电阻器被并行地耦合在第一接头(连接差分延时单元32的第一输出端和差分输出缓冲器34的相应的输入端)与第二接头(连接差分延时单元32的倒相输出端和差分输出缓冲器34的倒相输入端)之间。
振荡器的主要时间常数是由正的和负的电阻器以及由负载并行地“看到的”寄生电容的并联组合得出的。通过调谐负电阻-RTUNE，每个振荡器级的延时被调谐，从而，振荡器频率被改变。然而，当此外还调谐正电阻R时，则提供双调谐机制。
这里描述的、包含振荡器级的振荡器对高频运行优选地可以用SiGe技术来实现，它可以被调谐在4到14GHz的范围(这是在10GB/s系统中所需要的)，以便也包容前向纠错(FEC)数据速率。
图3显示增益级的实施方案，该增益级是由图2的延时单元32、正电阻器R和负电阻器-RTUNE规定的，其中图2的延时单元32基本上是由晶体管Q1和Q2以及MOS控制的电流源S规定的。还如图3所示，图2的差分输出缓冲器34包含第一输出缓冲器34a和倒相的第二输出缓冲器34b。增益级包括正电阻器R/2和负电阻器-RTUNE的差分对，后面是带有电流源S的发射极跟随器(由晶体管Q1和Q2规定)。
第一输出缓冲器34a包括晶体管Q6，其基极被连接到增益级的第一输出端，其集电极被加上电源电压VCC，而其发射极被连接到第一输出端OUT+。第二输出缓冲器34b包括晶体管Q5，其基极被连接到增益级的倒相的第二输出端，其集电极被加上电源电压VCC，而其发射极被连接到倒相的第二输出端OUT-。
此外，第一输出缓冲器34a包括MOS晶体管M6，其栅极被连接到增益级的倒相第二输出端，其源极被连接到第一输出端OUT+，而其漏极被接地。MOS晶体管M6规定第一可控制的电流源，它按照来自增益级的倒相第二输出端的信号被控制。以类似的方式，第二输出缓冲器34b包括MOS晶体管M5，其栅极被连接到增益级的第一输出端，其源极被连接到倒相的第二输出端OUT-，而其漏极被接地。因此，MOS晶体管M5规定第二可控制的电流源，它按照来自增益级的第一输出端的信号被控制。
在输出缓冲器34a、34b中的MOS晶体管M5和M6在第一输出端OUT+和倒相的第二输出端OUT-处提供前馈控制。由于这种配置，输出缓冲器34的增益略高于1dB，但主要优点在于这样的事实：输出缓冲器34a和34b能够传递更多的电流到电容性负载，以使得在输出端OUT+和OUT-处的压摆效应(slewing effect)可被减小。在通常的发射极跟随器中，发射极处的恒定电流源确定不等的上升和下降时间。在振荡器中，这变换成输出端处的非对称波形，它可使相位噪声变得更坏。由于这个振荡器在输出端处提供正弦的对称波形，所以相位噪声频谱中1/f的噪声折角被推向载波，使得振荡器的近处的相位噪声最小化。来自上变频机制的噪声也被减小。
光纤通信的出现带来了完全集成的光接收机，其中低功率变为必须的，以便应对现有包装的更高的集成度和有限的热容量。在接收机侧，需要数据与时钟恢复单元(DCR)，通常是基于PLL的，用来恢复时钟信息和重新定时进入的数据。
图4显示时钟恢复电路120的优选实施例，它包括如上所述的那种电压可控振荡器122。该可控振荡器122是频率锁定环路的一部分，它进一步包括控制信号发生器124。可控振荡器122具有粗调谐端口122a，它被耦合到控制信号发生器124，粗调谐端口122a相应于图1的粗调谐控制输入端28。该控制信号发生器124从参考信号发生器126(诸如晶体)接收参考信号Sref。可控振荡器122也形成锁相环的一部分，它包括鉴相器128，用于生成相位差信号Sd，该信号表示在输入信号Sin与反馈信号Sb之间的相位差。反馈信号Sb由分频器130从可控振荡器122的输出信号得出。此外，图4的时钟恢复电路120包括电荷泵140，它在它的输入端处接收来自鉴相器128的输出信号，以及用它的输出端连接到低通滤波器142，该滤波器的输出端被耦合到可控振荡器122的细调谐端口122b，细调谐端口122b相应于图1的细调谐控制输入端30。
图5显示用于光纤信道152的接收机150的优选实施例。接收机150包括输入端156，用于从传感器154接收输入信号Sin，传感器154被耦合到光纤信道152。图5的接收机150还包括图4的时钟恢复电路120，它被耦合到输入端156，用于接收输入信号Sin作为参考信号。数据恢复电路158被耦合到时钟恢复电路120和输入端156，数据恢复电路158还包括输出端160，它响应于输入信号Sin而生成数字输出信号Sout。
图6显示数据与时钟恢复单元的另一个优选实施例，包括频率锁定环路和锁相环。图6的数据与时钟恢复单元包括匹配的电压可控振荡器，其中一个可控振荡器是频率环路的一部分，而另一个可控振荡器是锁相环的一部分。另外，图6的数据与时钟恢复单元包括两个电荷泵，其中一个电荷泵CP1被包括在频率锁定环路中，而另一个电荷泵CP2被包括在锁相环中。此外，图6的数据与时钟恢复单元包括低通滤波器，其中一个低通滤波器LPF1被包括在频率锁定环路中，而另一个低通滤波器LPF2被包括在锁相环中。

Claims (8)

1.差分环形振荡器级，包括：
-差分延时装置(32，Q1，Q2)，它具有第一输入端(IN+)和倒相的第二输入端(IN-)以及第一输出端和倒相的第二输出端，
-第一输出缓冲装置(34a)，它的输入端被连接到所述延时装置(32，Q1，Q2)的第一输出端，以及
-第二输出缓冲装置(34b)，它的输入端被连接到所述延时装置(32，Q1，Q2)的第二输出端，
其特征还在于
-第一可控制的电流源装置(M6)，它被连接到所述第一输出缓冲装置(34a)的输出端(OUT+)并且根据来自所述延时装置(32，Q1，Q2)的所述第二输出端的信号被控制，以及
-第二可控制的电流源装置(M5)，它被连接到所述第二输出缓冲装置(34b)的输出端(OUT-)并且根据来自所述延时装置(32，Q1，Q2)的所述第一输出端的信号被控制，
-所述可控制的电流源装置(M5，M6)供给电流到所述输出缓冲装置(34a，34b)的输出端(OUT+，OUT-)，以使得在工作范围内，电流的波形基本上正比于来自所述延时装置(32，Q1，Q2)的输出端的信号的波形。
2.按照权利要求1的差分环形振荡器级，
其特征在于第一可控制的电流源装置包括一个晶体管，优选地是MOS晶体管(M6)，其基极被连接到所述延时装置(32，Q1，Q2)的所述第二输出端，其发射极被加给预定的电位，而其集电极被连接到所述第一输出缓冲装置(34a)的输出端(OUT+)。
3.按照权利要求1或2的差分环形振荡器级，
其特征在于第二可控制的电流源装置包括一个晶体管，优选地是MOS晶体管(M5)，其基极被连接到所述延时装置(32，Q1，Q2)的所述第一输出端，其发射极被加给预定的电位，而其集电极被连接到所述第二输出缓冲装置(34b)的输出端(OUT-)。
4.按照权利要求2或3的差分环形振荡器级，
其特征在于所述预定的电位是零(接地)。
5.包括按照前述权利要求的至少任一项的至少一个差分环形振荡器级的环形振荡器。
6.包括按照权利要求5的振荡器的时钟恢复电路。
7.按照权利要求6的时钟恢复电路，包括可控振荡器装置，它包括按照权利要求5的至少一个振荡器，并且既是频率锁定环路的一部分又是锁相环的一部分。
8.一种用于光纤信道(152)的接收机(150)，包括：
输入端(156)，用于从被耦合到该光纤信道(152)的传感器(154)处接收输入信号(Sin)，
按照权利要求6或7的时钟恢复电路(120)，它被耦合到输入端(156)，用于接收所述输入信号(Sin)作为参考信号，
数据恢复电路(158)，它被耦合到所述时钟恢复电路(120)和输入端(156)，用于响应于该输入信号(Sin)和时钟恢复电路(120)的输出信号(CL)而生成数字输出信号(Sout)，以及
输出端(160)，用于提供数字输出信号(Sout)。
CNB028158962A 2001-08-16 2002-07-09 差分环形振荡器级 Expired - Lifetime CN1311628C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01203123 2001-08-16
EP01203123.3 2001-08-16

Publications (2)

Publication Number Publication Date
CN1541449A true CN1541449A (zh) 2004-10-27
CN1311628C CN1311628C (zh) 2007-04-18

Family

ID=8180802

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028158962A Expired - Lifetime CN1311628C (zh) 2001-08-16 2002-07-09 差分环形振荡器级

Country Status (7)

Country Link
US (1) US6670859B2 (zh)
EP (1) EP1421689B8 (zh)
JP (1) JP4160503B2 (zh)
CN (1) CN1311628C (zh)
AT (1) ATE374451T1 (zh)
DE (1) DE60222677T2 (zh)
WO (1) WO2003017486A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104270147A (zh) * 2014-10-22 2015-01-07 桂林电子科技大学 一种环形振荡器
CN104426540A (zh) * 2013-08-27 2015-03-18 苏州中科集成电路设计中心有限公司 产生均衡占空比信号的vco设备
CN106253851A (zh) * 2015-06-05 2016-12-21 德州仪器公司 可调谐正交振荡器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912139B2 (en) * 2002-11-14 2005-06-28 Fyre Storm, Inc. Multi-channel control methods for switched power converters
DE102004025386A1 (de) * 2004-05-17 2005-12-08 Atmel Germany Gmbh Schaltung mit wenigstens einer Verzögerungszelle
US7154325B2 (en) * 2004-06-30 2006-12-26 Stmicroelectronics, Inc. Using active circuits to compensate for resistance variations in embedded poly resistors
US7102932B2 (en) * 2004-08-27 2006-09-05 Micron Technology, Inc. Input and output buffers having symmetrical operating characteristics and immunity from voltage variations
JP2006157321A (ja) * 2004-11-29 2006-06-15 Fujitsu Ltd 差動クロック伝送装置、差動クロック送信装置、差動クロック受信装置、差動クロック伝送方法
JP2007013565A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 発振回路
TWI329977B (en) * 2005-11-09 2010-09-01 Realtek Semiconductor Corp Operational amplifier and related noise seperation method thereof
US20090115518A1 (en) * 2006-03-23 2009-05-07 Nxp B.V. Differential amplifier with input stage inverting common-mode signals
JP4789878B2 (ja) * 2007-06-21 2011-10-12 オンセミコンダクター・トレーディング・リミテッド デルタシグマ変調器及びデルタシグマａｄ変換器
US8816782B2 (en) * 2011-05-10 2014-08-26 Freescale Semiconductor, Inc. Phase locked loop circuit having a voltage controlled oscillator with improved bandwidth
US8604885B2 (en) 2011-07-12 2013-12-10 Kunihiko Kouyama Differential ring oscillator-type voltage control oscillator
US8958513B1 (en) * 2013-03-15 2015-02-17 Xilinx, Inc. Clock and data recovery with infinite pull-in range
CN110365333B (zh) * 2019-05-30 2022-11-18 芯创智（北京）微电子有限公司 一种差分积分半数字锁相环
CN113507281B (zh) * 2021-07-16 2023-08-04 南方科技大学 一种环形振荡器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701749A (nl) 1987-07-24 1989-02-16 Philips Nv Inrichting voor het met optische straling aftasten van een informatievlak.
US4871933A (en) * 1988-08-10 1989-10-03 Actel Corporation High-speed static differential sense amplifier
US5262690A (en) * 1992-04-29 1993-11-16 International Business Machines Corporation Variable delay clock circuit
US5416369A (en) * 1993-09-01 1995-05-16 National Semiconductor Corporation High-sensitivity high-resolution comparator
JP3158000B2 (ja) * 1994-12-26 2001-04-23 沖電気工業株式会社 バイアス回路
US5691699A (en) 1996-02-08 1997-11-25 Detection Systems, Inc. Security detector with optical data transmitter
US6034570A (en) * 1997-06-27 2000-03-07 Vitesse Semiconductor Corporation Gallium arsenide voltage-controlled oscillator and oscillator delay cell
US5917383A (en) * 1997-11-26 1999-06-29 Sirf Technology, Inc. Compact voltage controlled ring oscillator with quadrature outputs
US6208212B1 (en) * 1999-03-11 2001-03-27 Ericsson Inc. Delay cell with controlled output amplitude
JP3512676B2 (ja) * 1999-04-30 2004-03-31 Ｎｅｃエレクトロニクス株式会社 電圧制御発振器
EP1097512B1 (en) * 1999-05-19 2007-03-07 Koninklijke Philips Electronics N.V. Multifrequency low-power oscillator for telecommunication ic's

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104426540A (zh) * 2013-08-27 2015-03-18 苏州中科集成电路设计中心有限公司 产生均衡占空比信号的vco设备
CN104270147A (zh) * 2014-10-22 2015-01-07 桂林电子科技大学 一种环形振荡器
CN106253851A (zh) * 2015-06-05 2016-12-21 德州仪器公司 可调谐正交振荡器
CN106253851B (zh) * 2015-06-05 2021-06-18 德州仪器公司 可调谐正交振荡器

Also Published As

Publication number Publication date
WO2003017486A1 (en) 2003-02-27
JP2005500781A (ja) 2005-01-06
CN1311628C (zh) 2007-04-18
ATE374451T1 (de) 2007-10-15
DE60222677T2 (de) 2008-05-29
DE60222677D1 (de) 2007-11-08
JP4160503B2 (ja) 2008-10-01
EP1421689A1 (en) 2004-05-26
EP1421689B8 (en) 2007-11-28
EP1421689B1 (en) 2007-09-26
US20030034850A1 (en) 2003-02-20
US6670859B2 (en) 2003-12-30

Similar Documents

Publication Publication Date Title
CN1311628C (zh) 差分环形振荡器级
US6385265B1 (en) Differential charge pump
Lee et al. A 155-MHz clock recovery delay-and phase-locked loop
CN110957998B (zh) 一种精确校正时钟信号占空比的电路
US7456670B2 (en) Distributed delay-locked-based clock and data recovery systems
CN108242922B (zh) 紧凑的占空比校正装置及通信系统
US6526113B1 (en) GM cell based control loops
US20040263227A1 (en) Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs
US10623005B2 (en) PLL circuit and CDR apparatus
US6924705B2 (en) Inject synchronous narrowband reproducible phase locked looped
US20090189654A1 (en) Common-Mode Feedback Method Using a Current Starved Replica Biasing
CN1541452A (zh) 差动电荷泵
US8010825B2 (en) Jitter reduction circuit
CN110071705B (zh) 发送电路以及集成电路
US20030034849A1 (en) Ring oscillator stage
US7098711B2 (en) Semiconductor device, receiver circuit, and frequency multiplier circuit
CN1541448A (zh) 可调正交移相器
CN1639979A (zh) 电荷泵
US6377091B1 (en) Mechanism for maintaining relatively constant gain in a multi-component apparatus
US7266172B2 (en) Fully differential CMOS phase-locked loop
JP4446605B2 (ja) クロックリカバリのためのｐｌｌおよび利得制御
KR100274154B1 (ko) 고속저잡음링발진기용지연셀
US6618448B1 (en) DC recovery circuit capable of receiving ECL signal even under low power supply voltage
US10951217B2 (en) Device and method for controllably delaying electrical signals
KR19990025789A (ko) 고속 저잡음 링발진기용 지연셀

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071026

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20071026

Address after: Holland Ian Deho Finn

Patentee after: NXP B.V.

Address before: Holland Ian Deho Finn

Patentee before: Koninklijke Philips Electronics N.V.

ASS Succession or assignment of patent right

Owner name: CALLAHA XILE CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20120203

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120203

Address after: American Delaware

Patentee after: Callehan Tiele Co.,Ltd.

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

CX01 Expiry of patent term

Granted publication date: 20070418

CX01 Expiry of patent term