CN1541448A - 可调正交移相器 - Google Patents

可调正交移相器 Download PDF

Info

Publication number
CN1541448A
CN1541448A CNA028158792A CN02815879A CN1541448A CN 1541448 A CN1541448 A CN 1541448A CN A028158792 A CNA028158792 A CN A028158792A CN 02815879 A CN02815879 A CN 02815879A CN 1541448 A CN1541448 A CN 1541448A
Authority
CN
China
Prior art keywords
output
phase shifter
transistor
base stage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028158792A
Other languages
English (en)
Other versions
CN1541448B (zh
Inventor
M��A��T��ɣ����Ŭ
M·A·T·桑杜莱努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1541448A publication Critical patent/CN1541448A/zh
Application granted granted Critical
Publication of CN1541448B publication Critical patent/CN1541448B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/16Networks for phase shifting
    • H03H11/22Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明涉及一种可调正交移相器,包括用于输入一个输入信号(vin)的输入端(IN),用于将输入信号分离为基本正交的第一和第二信号(i1,i2)的分离装置(10),用于对所述第一和第二信号(i1,i2)执行加法运算的加法装置(6),用于对所述第一和第二信号(i1,i2)执行减法运算的减法装置(7);第一输出端(OUT+),用于基于所述加法装置(6)的输出信号来输出第一输出信号(vo1),和第二输出端(OUT-),用于基于所述减法装置(7)的输出信号来输出第二输出信号(vo2),其中所述的分离装置(10)为全通。

Description

可调正交移相器
本发明涉及一种可调正交移相器,包括用于输入信号的输入端,用于将输入信号分离为基本正交的第一和第二信号的分离装置,用于对所述第一和第二信号执行加法运算的加法装置,用于对所述第一和第二信号执行减法运算的减法装置,用于基于所述加法装置的输出信号输出第一输出信号的第一输出端,和用于基于所述减法装置的输出信号输出第二输出信号的第二输出端。
上述提供两个相互正交的输出信号的移相器用于例如移动通信系统和其他无线发送机和接收机系统,这些系统需要精确的90度相移以使在发送机中获得足够的镜象干扰抑制,同时在接收机中I(同相)和Q(正交相位)基带相位向量信号具有准确的90度相差。特别的,一个可能的应用是具有较宽调谐范围RC/LC振荡器的I/Q生成(“Sonet”/“SDH”应用)。进一步的,上述移相器可以应用于多相滤波器、QUAM、低中频/零中频接收机,也可以应用于数据和时钟恢复(DCR)以及锁相环(PLL)电路。
用于生成正交信号的技术首先是如图1所示的RC-CR技术。图中,输入信号vin经过-π/4的相移形成第一输出信号vo1,经过+π/4形成第二输出信号vo2。输出信号vo1和vo2之间的相差总是π/2,但是它们的幅度只有在一个频率fo=1/(2πRC)的时候才相同。
经过移相后,可以使用限幅级(图1未示出),但是除非多级级联,否则在GHz的范围内限制幅度变得非常困难。这种操作只有在信号的零交叉相关的情况下才可能实现。但是,并行通路的输出信号vo1和vo2之间通常都会存在增益和振幅的失配。而且,由于非线性的影响,会出现类似从AM到PM转换的转换速率(dvin/dt)。当RC时间常数随着工艺及温度的变化而变化时,在截止频率的输出信号vo1和vo2的振幅相等之处的截止频率也随之变化。此外,无源部件间的失配同样会导致相位的失配。
另外一种用于正交生成的传统的方法是依图2描述的Havens技术。通过使用具有近似正交输出的正交电路2,输入信号被分离成为两个分支。上述电路的精确度并非强制性的。这两个信号是:
v1(t)=Acos(ωt)
v2(t)=Acos(ωt+θ)                     (1)
在信号vo1和vo2分别被限幅器4和5进行幅度限制之后,这两个信号在加法器6中进行相加,并在减法器7中进行相减。来自加法器6和减法器7的输出端的每个信号被限幅器8和9再次分别进行幅度限制,形成输出信号vo1和vo2。有趣的部分来自这样一个事实:来自π/2的相位的不均衡之后带来由于限幅操作消除的信号v1和v2之间幅度失配。下面将对该操作进行解释:
v 1 + v 2 = 2 A cos ( θ 2 ) cos ( ωt + θ 2 )
v 1 - v 2 = 2 A sin ( θ 2 ) sin ( ωt + θ 2 ) - - - ( 2 )
如果移相器具有相互正交(θ=π/2)的两个输出,则和信号与差信号的幅度A是相等的。假定第二信号v2具有值为ε的幅度失配,则第二信号v2的方程将如下所示:
v2=(A+ε)cos(ωt+θ)                   (3)
上述误差的结果使v1+v2逆时针旋转Φ1,v1-v2顺时针旋转Φ2。图3示出了上述信号的向量图。所示的两种情况对应于不存在幅度误差的情况(Fig.3a)和存在幅度误差的情况(Fig.3b)。在假定幅度误差ε与幅度A相比很小,即,ε<<A的情况下,从图3中可以看出相位误差Φ1和Φ2以及本地相差Φ1+Φ2。
相位误差Φ1和Φ2的方程是:
tan ( Φ 1 ) = ϵ sin ( θ 2 ) 2 A cos ( θ 2 ) + ϵ cos ( θ 2 )
tan ( Φ 2 ) = ϵ cos ( θ 2 ) 2 A sin ( θ 2 ) + ϵ sin ( θ 2 ) - - - ( 4 )
当ε<<A,结果为:
Φ 1 + Φ 2 ≅ ϵ A sin ( θ ) - - - ( 5 )
幅度失配ε导致相位失配。1%的幅度失配将产生0.6°的相位失配。尽管这种方法在对于误差的健壮性方面较好,但其缺点在于使用将幅度调制转化为相位调制的四个限幅器4、5、8和9。另一个关键缺点是,即使一些幅度误差是可以容许的,输入正交生成器对不同的频率也会产生不等的幅度。因此,当上述正交生成电路耦合到振荡器,通过在例如倍频程中调节振荡器而用于I/Q处理时,两条通路的幅度将会发生急剧的变化。
图2是本发明的最接近的现有技术。
文献EP 0707379A1公开了一种可调正交移相器,包括:分别由滤波器级联组成的两个分支,放大器和加法电路,以及互连其中一个分支的滤波器和相对的分支的加法电路的放大器组成的两个交叉连接。通过控制四个放大器的尾电流(tail current)来获得两个输出信号之间90°的精确的相移。
WO 92/11704A1公开了一种正交信号生成器,包括一个包含压控相移网络、限幅器、异或鉴相器、低相位滤波器、差动电压-电流转化器以及环路滤波器的锁相环结构。压控移相网络为差动正交信号产生一个相移。异或鉴相器确定差动正交信号之间的相位误差。相位误差与一个耦合回到压控相移网络以保持差动正交信号间90°的精确相位关系的压控信号相关。
由于控制机制,根据EP 0707379A1和WO 92/11704A1的装置需要复杂且昂贵的结构。
因此,本发明的一个目的是提供一种简单的结构,它避免了幅度失配并且能够用于具有一个以上倍频程调谐的振荡器。
为了达到上述和其他的目的,本发明提供了一种可调正交移相器,包括用于输入一个输入信号的输入装置,用于将输入信号分离为基本正交的第一和第二信号的分离装置,用于对所述第一和第二信号执行加法运算的加法装置,用于对所述第一和第二信号执行减法运算的减法装置,用于基于所述加法装置的输出信号来输出第一输出信号的第一输出端,和用于基于所述减法装置的输出信号来输出第二输出信号的第二输出端,其特征在于所述分离装置为全通。
由于全通生成具有相同幅度的两个正交信号,同时全通的gm/C时间常数跟踪由振荡器输出的输入信号的振荡频率(使用同样的调谐机制),幅度失配能够被令人满意地减少。这就能进一步允许在输入和输出端避免限幅器。因此,本发明使用具有固有I/Q匹配的gm/C调谐机制。
优选地,提供用于缓冲上述第一输出信号的第一输出缓冲装置和用于缓冲上述第二输出信号的第二缓冲装置。
本发明另一个优选的实施例包括具有其输入端与上述输入装置连接的第一互阻抗(transimpedance)转换器。该实施例的一个改进还包括具有其输出端与上述第一输出端连接的第二互阻抗转换器和具有其输出端与上述第二输出端连接的第三互阻抗转换器。在输入和输出信号作为电压信号被提供的时候,推荐提供互阻抗转换器。通常,互阻抗转换器为互阻抗放大器。
根据本发明的又一个优选实施例,由于互阻抗转换器也具有缓冲功能,因此,第一和第二输出缓冲装置分别被提供作为上述第一和第二互阻抗转换器。
本发明的再一个优选实施例特征在于,具有集电极与其基极相连,发射极与预定电位耦合的至少第一晶体管;基极与上述第一晶体管基极相连,而发射极与上述预定固定电位耦合的第二晶体管;和耦合在上述第一和第二晶体管基极的连接点与上述预定电位之间的电容。
在可调正交移相器是差分移相器的情况下,进一步优选的实施例特征还在于,具有集电极与其基极相连,发射极与预定电位耦合的至少第一晶体管;基极与上述第一晶体管基极相连,而发射极与上述预定电位耦合的第二晶体管;集电极与其基极相连,发射极与预定电位耦合的第三晶体管;基极与上述第三晶体管基极相连,而集电极与上述预定电位耦合的第四晶体管;和耦合在上述第一和第二晶体管基极的第一连接点与上述第三和第四晶体管基极的第二连接点之间的电容。
在上述后两个实施例中,晶体管可以是npn型和/或预定电位是零(接地)。
本发明的上述和其他目的以及特征将参考附图并结合优选实施例的说明变得更加清楚:
图1示出了使用简单的RC-CR技术的第一传统正交移相器;
图2示出了使用Havens技术的第二传统正交移相器;
图3a和b示出了在第二传统移相器中使用的Havens技术的向量图;
图4是根据本发明优选实施例的正交移相器;
图5是包括npn和pnp晶体管的全通网络的电路图;
图6是晶体管级的用于正交生成的全通网络的电路图;
图7是包含正交移相器(a)和正交移相器(b)的输入输出信号的波形的开关式鉴相器的实施例,和
图8是包含图7的开关式鉴相器的数据和时钟恢复单元的实施例。
图4示出了本发明的一个优选的实施例。
图4中示出的结构和图2中传统的结构的不同在于,用全通电路10代替了正交电路2用来产生具有相同幅度的两个正交信号。
图4示出的优选实施例中,从输入端子IN输入的信号vin被供给输入互阻抗放大器12。因为图4的优选实施例中的输入信号vin是电压信号,因此,在输入互阻抗放大器12中,输入信号vin被缓冲并进行电压-电流转换。然而,当输入信号vin是电流信号而不是电压信号时,输入互阻抗放大器12是不必要的。
输入互阻抗放大器12输出的电流信号iin馈送至具有两个输出端并产生具有相同幅度的两个正交信号的全通电路10。由于全通电路10的gm/C时间常数跟踪由振荡器(图4未示出)产生的输入信号vin的振荡频率(使用同样的调谐机制),所以幅度失配被较好地减少,并且从全通电路10输出的信号i1和i2总是正交的。
从全通电路10输出的正交信号i1和i2以和图2中的传统结构同样的方式由加法器6相加,并由减法器7进一步相减。
加法器6输出的和信号与减法器7输出的差信号施加到第一和第二输出互阻抗放大器14和15的输入端,在那里对信号进行缓冲并将其转换为电压信号vo1和vo2。这些信号vo1和vo2就是从输出端OUT+和OUT-输出的输出信号。然而,当输出信号需要继续保持为电流信号时,输出互阻抗放大器14和15是不必要的。
在全通电路10的输出是电流的条件下,很容易在差分实现中生成两个信号i1+i2和i1-i2。这是在输出互阻抗放大器14和15的输入端实现的。
全通转移函数如下所示:
H ( s ) = sC / g m - 1 sC / g m + 1 ; s = jω - - - ( 6 )
其中C/gm是可以通过调节跨导gm来调节的全通电路10的时间常数。全通电路10的相移按照下式依赖于频率:
φ ( ω ) = π · 2 arctan ( ωC g m ) - - - ( 7 )
当ω=gm/C时,网络的相移是π/2。可以调节时间常数使得这个条件总是被满足。现在,两个信号i1+i2和i1-i2可以如下生成:
i 1 + i 2 = i i + i i ( sC / g m - 1 sC / g m + 1 ) = 2 i i - 2 i i sC / g m + 1 - - - ( 8 )
i 1 - i 2 = i i - i i ( sC / g m - 1 sC / g m + 1 ) = 2 i i sC / g m + 1
为了简化对电路的理解,参考图5。图5中,输入电流I1在移相器的输入端和输出端被镜像。
假定图5中的C支配由同一连接点所见的寄生效应和两个npn晶体管T1和T2之间的电流增益因子,容易表明电路的转移函数为:
I 0 I 1 = sC / g m - 1 sC / g m + 1 - - - ( 9 )
如果总电流被直流电流IBIAS进行偏置,则网络的时间常数C/gm通过改变IBIAS从而改变跨导gm来进行调节。
不过,在差分的方法中,pnp晶体管可以是不必要的,因此思路是在不需要pnp晶体管的情况下生成两个信号i1+i2和i1-i2。也就是可以发现,pnp晶体管具有较差的频率特性。图6示出了用于正交生成的差分实现的电路的优选实施例。
IN+和IN-的输入电压通过发射极负反馈差分对转换成电流。电流间的匹配和线性比不使用负反馈的情况得到改善。在互阻抗放大器的加法连接点A,网状(netto)电流是:
i A = 2 i i sC / g m + 1 - 2 i i - - - ( 10 )
它看起来好像是来自方程(8)的差分电流i1+i2的负输出。在减法节点B,网状电流是:
i B = 2 i i sC / g m + 1 - - - ( 11 )
这就使我们想到方程(8)的i1-i2。方程(10)和(11)中的假设是输出端没有直流电流流动,只有信号电流送到输出端。
图7a示出了在开关式鉴相器20中的正交移相器的实现,其中正交移相器用块22表示。正交移相器22输出与图1、2和4中的输出信号vo1和vo2对应的两个信号CKI和CKQ。进一步参看图7a,正交移相器22的输入端与压控振荡器(VCO)24的输出端相连。调谐信号vtune输入到VCO 24中。VCO 24的输出信号作为正交移相器22的输入信号,也和图1、2和4的vin对应。
开关式鉴相器20进一步包括一些D触发器DFF1到DFF4,以及DFF1’到DFF4’。正交移相器22的两个输出信号CKI和CKQ用于为这些D触发器提供时钟。进一步,开关式鉴相器20包括由D触发器控制的鉴相器逻辑26。
正交移相器22的输入和输出信号的波形在图7b中示出。
图7a的开关式鉴相器是基于正交压控振荡的亚历山大开关式鉴相器的交织的版本,其中VCO 24是不具备正交输出的LV-VCO,正交生成是通过正交移相器22在外部完成的。由于正交生成是在VCO 24外部完成的,因而,振荡器的相位噪声并没有减弱。
图8是包括图7的开关式鉴相器的数据和时钟恢复单元。
光纤通信的出现带来完全集成的光接收机,为了处理现有组件的高集成密度和有限的热容量,低功率成为必须。在接收机端,需要基于PLL的数据和时钟恢复单元(DCR)来恢复时钟信息和重新定时进入的数据。图8的数据和时钟恢复单元是基于主-从的方法的。原理是依靠匹配的振荡器和分别用于频率和相位获取的两个控制环。在发送机部分,时钟转换电路必须提供纯时钟,用以控制光纤上传输的数据的转移。
在时钟转换电路中,使用PLL合成器通过清除VCO的相位噪声来产生纯时钟。LC振荡器固有地具有比RC振荡器更好的相位噪声性能,从而减轻对PLL环路带宽的需求。事实上,LC-VCO允许具有良好的抖动转移和低的抖动生成的窄带环路的使用。LC振荡器的另一个优点包括频率稳定性和关于温度和工艺变化时的健壮性。付出的代价是由于集成的压控变容器随电压变化只具有有限的电容变化造成的窄调谐范围。在这样的设计中,基本的折衷是调谐能力对相位噪声。由于相位噪声和储能电路品质因数的平方成反比,而LC储能电路相位的导数和Q成正比,所以很明显,无法获得非常好的相位噪声性能连同大的调谐范围。通过将VCO和完整的LC储能电路集成,外部接口可以被较好地控制,同时可以减少引线数。本发明的目的是向人们表明通过温度和工艺变化补偿技术,可以使用具有低相位噪声的LC振荡器得到1GHz的调谐范围。该设计已经通过仅仅在VCO核心中使用MOS晶体管和使用快速双极缓冲器进行I/Q接口而在30GHz fT BiCOMS工艺中得以实现。

Claims (11)

1.一种可调正交移相器,包括:
-输入装置(IN),用于输入一个输入信号(vin;iin);
-分离装置(10),用于将输入信号分离成为两个基本正交的第
一和第二信号(i1,i2);
-加法装置(6),用于对所述第一和第二信号(i1,i2)执行加法运算;
-减法装置(7),用于对所述第一和第二信号(i1,i2)执行减法运算;
-第一输出端(OUT+),用于基于所述加法装置(6)的输出信号来输出第一输出信号(vo1),和
-第二输出端(OUT-),用于基于所述减法装置(7)的输出信号来输出第二输出信号(vo2);
其特征在于:
所述分离装置(10)被提供为全通。
2.根据权利要求1所述的移相器,其特征在于,第一输出缓冲装置(14),用于缓冲所述第一输出信号(vo1),和第二输出缓冲装置(15),用于缓冲所述第二输出信号(vo2)。
3.根据权利要求1或2所述的移相器,其特征在于,第一互阻抗转换器(12),其输入端与所述输入装置(IN)连接。
4.根据权利要求1-3中至少任何一个所述的移相器,其特征在于,第二互阻抗转换器(14),其输出端与所述第一输出端(OUT+)相连接,和第三互阻抗转换器(15),其输出端与所述第二输出端(OUT-)相连接。
5.根据权利要求3和/或4所述的移相器,其特征在于,互阻抗转换器(12;14;15)是互阻抗放大器。
6.根据权利要求2和4所述的移相器,其特征在于,所述第一和第二输出缓冲装置分别是所述第二和第三互阻抗转换器(14,15)。
7.根据权利要求1-6中至少任何一个所述的移相器,其特征在于至少:
-第一晶体管(T1),其集电极与其基极相连,其发射极与预定电位相耦合;
-第二晶体管(T2),其基极与所述第一晶体管的基极相连,其发射极与所述预定固定电位相耦合,和
-电容(C),耦合在所述第一和第二晶体管(T1,T2)基极的连接点和所述预定电位之间。
8.根据权利要求1-6中至少任何一个所述的移相器,被作为差分移相器而提供,包括:
-第一输入端(IN+),用于输入一个输入信号,和
-第二输入端(IN-),用于输入一个相反的输入信号,其特征在于至少:
-第一晶体管,其集电极与基极相连,其发射极与预定电位相耦合;
-第二晶体管,其基极与所述第一晶体管的基极相连,其发射极与所述预定电位相耦合;
-第三晶体管,其集电极与其基极相连,其发射极与预定电位相耦合;
-第四晶体管,其基极与所述第三晶体管的基极相连,其发射极与所述预定电位相耦合;以及
-电容(2C),耦合在所述第一和第二晶体管基极的第一连接点与所述第三和第四晶体管基极的第二连接点之间。
9.根据权利要求7或8所述的移相器,其特征在于,所述晶体管是npn晶体管。
10.根据权利要求7-9中至少任何一个所述的移相器,其特征在于,所述预定电位是零(接地)。
11.一种数据和时钟恢复单元,包括鉴相器(20),该鉴相器包括前述至少任何一个权利要求所述的移相器。
CN02815879.2A 2001-08-16 2002-07-09 可调正交移相器 Expired - Fee Related CN1541448B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01203122 2001-08-16
EP01203122.5 2001-08-16
PCT/IB2002/002917 WO2003017483A1 (en) 2001-08-16 2002-07-09 Tunable quadrature phase shifter

Publications (2)

Publication Number Publication Date
CN1541448A true CN1541448A (zh) 2004-10-27
CN1541448B CN1541448B (zh) 2010-11-24

Family

ID=8180801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02815879.2A Expired - Fee Related CN1541448B (zh) 2001-08-16 2002-07-09 可调正交移相器

Country Status (5)

Country Link
US (1) US6747499B2 (zh)
EP (1) EP1421687A1 (zh)
JP (1) JP2005500780A (zh)
CN (1) CN1541448B (zh)
WO (1) WO2003017483A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107124154A (zh) * 2017-03-30 2017-09-01 复旦大学 一种宽带高精度有源移相器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1441437B1 (fr) * 2003-01-21 2006-08-09 CSEM Centre Suisse d'Electronique et de Microtechnique S.A. - Recherche et Développement Générateur de signaux en quadrature de phase et à asservissement de la fréquence de travail
ES2249690T3 (es) * 2003-02-21 2006-04-01 Alcatel Circuito para desplazar la fase de reloj sin pasos de forma programable.
US7769112B2 (en) * 2005-09-29 2010-08-03 Freescale Semiconductor, Inc. Method and system for generating wavelets
KR100849213B1 (ko) * 2007-03-26 2008-07-31 삼성전자주식회사 신호발생장치, 주파수변환장치, 수신기, 및 송신기
US7705650B2 (en) * 2007-08-14 2010-04-27 Sony Corporation System and method for effectively implementing an IQ generator
JP4714790B2 (ja) * 2008-01-30 2011-06-29 京セラ株式会社 電力増幅装置及び通信装置
JP2010016702A (ja) * 2008-07-04 2010-01-21 Mitsubishi Electric Corp 高周波回路
GB2465558A (en) * 2008-11-18 2010-05-26 Iti Scotland Ltd A dual stage quadrature oscillator circuit comprising an amplitude control circuit which is connected to the output of each stage.
US8958513B1 (en) * 2013-03-15 2015-02-17 Xilinx, Inc. Clock and data recovery with infinite pull-in range
US9973360B2 (en) * 2015-12-18 2018-05-15 Nxp Usa, Inc. Method and apparatus for generating phase shift control signals
CN106209158B (zh) * 2016-08-23 2023-11-28 池州睿成微电子有限公司 一种基于uhf rfid读写器的载波泄漏消除系统
CN112332806B (zh) * 2020-11-19 2024-02-02 南京汇君半导体科技有限公司 一种高增益低噪声射频移相器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1001911B (de) * 1955-03-14 1957-01-31 Bayers Ruhrkettenfabrik G M B Panzergleitschutzkette fuer Kraftfahrzeugreifen
NL7709663A (nl) * 1977-09-02 1979-03-06 Philips Nv Vertragingsnetwerk met een keten van all-pass secties.
WO1991010286A1 (en) * 1989-12-27 1991-07-11 Alcatel N.V. Phase shifter
JP3098464B2 (ja) * 1997-06-26 2000-10-16 日本電気アイシーマイコンシステム株式会社 90度移相回路
JP2001045085A (ja) * 1999-07-27 2001-02-16 Nippon Telegr & Teleph Corp <Ntt> 直交信号発生回路および直交信号発生方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107124154A (zh) * 2017-03-30 2017-09-01 复旦大学 一种宽带高精度有源移相器

Also Published As

Publication number Publication date
US20030042958A1 (en) 2003-03-06
CN1541448B (zh) 2010-11-24
WO2003017483A1 (en) 2003-02-27
US6747499B2 (en) 2004-06-08
EP1421687A1 (en) 2004-05-26
JP2005500780A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
US6094103A (en) Multiple feedback loop ring oscillator and delay cell
US6188291B1 (en) Injection locked multi-phase signal generator
CN1171385C (zh) 高频振荡器
CN1541448B (zh) 可调正交移相器
US6526113B1 (en) GM cell based control loops
US9444438B2 (en) Frequency doubler and related method of generating an oscillating voltage
US8198945B2 (en) Quadrature oscillator with high linearity
CN1311628C (zh) 差分环形振荡器级
CN104270147B (zh) 一种环形振荡器
AU706321B2 (en) Multi-resonator oscillator
GB2463879A (en) Apparatus and method for the calibration of delta-sigma modulators of the continuous time, band pass, type.
EP0669721B1 (en) Oscillator, synthesizer tuner circuit and AM synchronous detect circuit employing the oscillator
US20050275480A1 (en) Frequency selective oscillator, electronic instrument implementing the same, and method of adjusting frequency control characteristics
CN106953598A (zh) 一种基于二次谐波交叉注入锁定技术的正交压控振荡器电路
US7564316B2 (en) Variable-frequency oscillator incorporating thin-film bulk acoustic resonators
CN1433592A (zh) 高速时分复用分组数据传输中的解调方法和设备
US8258887B1 (en) Delay-coupled LCVCO
CN104202043A (zh) 一种基于环形结构的正交推-推压控振荡器
CN1461524A (zh) 可调谐正交移相器
US7609123B2 (en) Direct modulation type voltage-controlled oscillator using MOS varicap
US6744325B2 (en) Quadrature ring oscillator
CN112886928A (zh) 正交振荡器电路系统及含正交振荡器电路系统的电路系统
CN1682432A (zh) 压控lc谐振电路振荡器
Razafimandimby et al. Tunable BAW filters
JP3902383B2 (ja) 直交信号発生回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071102

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071102

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101124

Termination date: 20180709