KR100849213B1 - 신호발생장치, 주파수변환장치, 수신기, 및 송신기 - Google Patents

신호발생장치, 주파수변환장치, 수신기, 및 송신기 Download PDF

Info

Publication number
KR100849213B1
KR100849213B1 KR1020070029324A KR20070029324A KR100849213B1 KR 100849213 B1 KR100849213 B1 KR 100849213B1 KR 1020070029324 A KR1020070029324 A KR 1020070029324A KR 20070029324 A KR20070029324 A KR 20070029324A KR 100849213 B1 KR100849213 B1 KR 100849213B1
Authority
KR
South Korea
Prior art keywords
phase
signal
quadrature
control code
compensating
Prior art date
Application number
KR1020070029324A
Other languages
English (en)
Inventor
김현석
백준현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070029324A priority Critical patent/KR100849213B1/ko
Priority to US12/075,320 priority patent/US7633325B2/en
Application granted granted Critical
Publication of KR100849213B1 publication Critical patent/KR100849213B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/14—Automatic detuning arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0078—Functional aspects of oscillators generating or using signals in quadrature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

신호발생장치, 주파수변환장치, 수신기, 및 송신기가 개시된다. 상기 신호발생장치는 차동신호들과 위상 에러 제어코드에 응답하여 동상 신호와 직교 위상 신호를 발생하는 신호 발생부; 및 상기 동상 신호와 상기 직교 위상 신호의 위상 에러를 검출하고 상기 위상 에러를 보상하기 위한 위상 에러 제어코드를 출력하는 위상 보상기를 포함하며, 상기 위상 보상기는 상기 위상 보정기의 DC 오프셋 전압과 위상 지연을 검출하여 보상한 후 상기 위상 에러 제어코드를 출력하여 상기 동상 신호와 직교 위상 신호의 위상 에러를 정확하게 검출할 수 있는 효과가 있다.
동상신호, 직교 위상 신호, 믹서

Description

신호발생장치, 주파수변환장치, 수신기, 및 송신기{Signal generation apparatus, frequency converting apparatus, receiver, and transmitter}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 관련기술에 따른 주파수 변환 장치의 기능 블록도이다.
도 2는 본 발명의 실시 예에 따른 주파수 변환 장치의 기능 블록도이다.
도 3은 도 2의 위상 보상기의 기능 블록도이다.
도 4는 도 2의 위상 보상기의 DC 오프셋 전압 보상 동작을 설명하기 위한 도면이다.
도 5와 도 6은 도 2의 위상 보상기의 위상 지연 보상 동작을 설명하기 위한 도면이다.
도 7은 도 2의 위상 보상기의 위상 지연 보상 방법을 설명하기 위한 순서도이다.
도 8과 도 9는 도 2의 위상 보상기의 위상 에러 보상 동작을 설명하기 위한 도면이다.
본 발명에 관한 실시 예는 반도체 장치에 관한 것으로, 보다 상세하게는 I/Q 신호들을 발생할 수 있는 신호발생방법과 신호발생장치, 이를 포함하는 주파수 변환장치 및 상기 주파수 변환장치를 포함하는 수신기와 송신기에 관한 것이다.
일반적으로, 수신기 또는 송신기 구조로서 많이 사용하는 제로 IF(zero-IF)구조 및 이미지 보상(image-rejection)구조는 그 특성상 동상 신호(In-phase signal; 이하 'I신호'라 한다.)와 직교 위상 신호(Quadrature-phase signal; 이하 'Q신호'라 한다.)를 필요로 한다.
도 1은 관련기술에 따른 주파수 변환 장치의 구성도를 나타낸다. 도 1을 참조하면, 상기 주파수 변환 장치(10)는 신호발생회로(12), 제1믹서(18), 및 제2믹서(20)를 포함한다.
상기 신호발생회로(12)는 I신호들(Ip과 In)과 Q신호들(Qp와 Qn)을 발생한다. 상기 신호발생회로(12)는 전압제어발진기(VCO, 14)와 I/Q 신호발생기(16)를 포함하며, 상기 전압제어 발진기(14)는 차동 신호들(In+와 In-)을 발생하고, 상기 I/Q 신호 발생기(16)는 상기 차동 신호들(In+와 In-)에 응답하여 I신호들(Ip과 In)과 Q신호들(Qp와 Qn)을 발생한다. 신호들(Ip과 In)은 차동 신호들이고, 신호들(Qp와 Qn)은 차동 신호들이고, 신호들(Ip와 Qp, 또는 In과 Qn)은 서로 90도의 위상차이를 가져야 한다.
상기 제1믹서(18)는 무선 입력신호(RFIN)와 상기 I신호들(Ip과 In) 중에서 적어도 하나를 믹싱하고, 믹싱된 신호(IIF)를 출력한다.
상기 제2믹서(20)는 무선 입력신호(RFIN)와 상기 Q신호들(Qp과 Qn) 중에서 적어도 하나를 믹싱하고, 믹싱된 신호(IQF)를 출력한다.
I신호(Ip)와 Q신호(Qp) 또는 I신호(In)와 Q신호(Qn)사이의 위상차이가 정확하게 90도를 유지하지 못하는 경우, 각 믹서(18과 20)의 이미지 보상(image rejection)특성은 열화될 수 있는 문제점이 있다.
관련 기술에 따른 신호발생회로(12)는 상기 I신호(In)와 상기 Q신호(Qn)를 수신하여 위상 보상기(미도시)들은 상기 I신호(In)와 상기 Q신호(Qn) 사이의 위상차이가 90도로 유지되도록 보상시키는 것을 목적으로 한다.
그러나 상기 위상 보상기(미도시) 자체의 오프셋 전압 및 위상지연(예컨대, 위상 보상기(미도시)에 접속되는 내부의 전송 경로 차이에 따른 위상지연)이 존재하여 I신호(Ip)와 Q신호(Qp)의 위상차이가 정확하게 90도로 유지되지 못하는 문제가 생길 수 있다.
또한, I신호(Ip)와 Q신호(Qp) 또는 I신호(In)와 Q신호(Qn)는 여러 가지 영향(예컨대, 제조공정, 공급전압, 온도)에 따라 정확하게 90도의 위상차이를 갖지 못할 수 있다. 따라서 신호-대-잡음 비(SNR)는 저하되고, 결국 수신기의 수신감도또는 송신기의 송신감도는 저하될 수 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 동상 신호의 위상과 직교 위상 신호의 위상차이가 90도를 유지할 수 있도록 상기 동상 신호와 상기 직교위상 신호의 위상에러를 검출하고 보상할 수 있는 신호발생장치와 신호발생방법, 상기 신호발생기를 포함하는 주파수 변환장치와 주파수 변환방법, 및 상기 주파수 변환장치를 포함하는 수신기와 송신기를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적인 과제는 상기 동상 신호의 위상과 직교 위상 신호의 위상에러를 검출하는 위상 보상기의 DC 오프셋 전압 및 위상 지연을 검출하여 보상할 수 있는 신호발생장치와 신호발생방법, 상기 신호발생기를 포함하는 주파수 변환장치, 및 상기 주파수 변환장치를 포함하는 수신기와 송신기를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 신호 발생 방법은 무 입력신호에 응답하여 자체의 DC 오프셋 전압을 검출하여 보상하고, 동상 신호 또는 직교 위상 신호 중에서 어느 하나의 신호에 응답하여 상기 자체의 위상 지연을 검출하여 보상하는 단계; 및 상기 동상 신호와 상기 직교 위상 신호를 수신하여 상기 동상 신호와 상기 직교 위상 신호의 위상 에러를 검출하고, 검출된 상기 위상 에러를 보상하기 위한 위상 에러 제어코드를 출력하는 단계를 포함할 수 있다.
상기 신호 발생 방법은, 차동 신호들에 응답하여 실질적으로 90도의 위상을 갖는 상기 동상 신호와 상기 직교 위상 신호를 출력하는 단계를 더 포함할 수 있다.
상기 위상지연을 검출하여 보상하는 단계는, 상기 DC 오프셋 전압을 검출하여 오프셋 제어 코드를 출력하는 단계; 상기 오프셋 제어 코드에 응답하여 상기 DC 오프셋 전압을 보상하는 단계; 상기 위상 지연을 검출하여 위상 지연 제어코드를 출력하는 단계; 및 상기 위상 지연 제어코드에 응답하여 상기 위상 지연을 보상하는 단계를 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 신호 발생 장치는 차동 신호들에 응답하여 동상 신호와 직교 위상 신호를 출력하는 신호 발생부; 및 무 입력신호에 응답하여 자체의 DC 오프셋 전압을 검출하여 보상하고, 상기 동상 신호 또는 상기 직교 위상 신호 중에서 어느 하나의 신호에 응답하여 상기 자체의 위상 지연을 검출하여 보상하고, 상기 동상 신호와 상기 직교 위상 신호를 수신하여 상기 동상 신호와 상기 직교 위상 신호의 위상 에러를 검출하고, 검출된 상기 위상 에러를 보상하기 위한 위상 에러 제어코드를 출력하는 위상 보상기를 포함하며, 상기 신호 발생부는 상기 위상 에러 제어코드에 응답하여 상기 위상에러가 보상된 상기 동상 신호와 상기 직교 위상 신호를 발생할 수 있다.
상기 위상 보상기는, 상기 DC 오프셋 전압을 보상할 때, 상기 동상 신호와 상기 직교 위상 신호의 유입을 차단하고 상기 위상 보상기의 상기 DC 오프셋 전압을 검출하여 보상하고, 상기 위상 지연을 보상할 때, 상기 동상 신호 또는 상기 직교 위상 신호 중에서 어느 하나를 수신하여 수신된 상기 어느 하나의 신호에 의하여 발생하는 상기 위상지연을 검출하여 보상하고, 상기 위상 에러를 보상할 때, 상기 DC 오프셋 전압 및 상기 위상지연이 보상된 상기 동상 신호와 상기 직교 위상 신호를 수신하고 상기 위상 에러를 검출하여 보상할 수 있다.
상기 위상 보상기는, 상기 위상 보상기의 상기 DC 오프셋 전압, 상기 위상지연, 및 상기 위상 에러를 검출하는 위상 에러 검출부; 및 상기 위상 에러 검출부에서 출력된 신호들을 비교하고 비교결과에 기초하여 상기 DC 오프셋 전압을 보상하기 위한 오프셋 제어 코드, 상기 위상지연을 보상하기 위한 위상 지연 제어코드, 및 상기 위상 에러 제어코드를 출력하기 위한 코드 제어부를 포함할 수 있다.
상기 위상 에러 검출부는, 상기 신호 발생부에서 출력된 상기 동상 신호 또는 상기 직교 위상 신호의 전송 경로를 선택적으로 차단하는 스위치부; 상기 스위치부에 접속되어 상기 스위치부에서 출력된 상기 동상 신호 또는 상기 직교 위상 신호를 수신하고 상기 위상 지연 제어코드에 응답하여 상기 위상 지연이 보상된 신호들을 출력하는 지연부; 상기 지연부에서 출력된 신호들을 믹싱하고 믹싱된 신호들을 출력하는 믹서; 상기 DC 오프셋 전압을 보상할 때, 상기 믹싱된 신호들을 수신하고 상기 오프셋 제어코드에 응답하여 상기 DC 오프셋 전압이 보상된 신호들을 출력하는 오프셋 보상부; 및 상기 DC 오프셋 전압을 보상할 때, 상기 오프셋 보상부에서 출력된 신호들을 수신하여 저역필터링을 수행하고, 상기 위상 지연을 보상할 때 및 상기 위상 에러을 보상할 때 상기 믹싱된 신호들을 수신하여 저역필터링을 수행하는 저역 통과 필터를 포함할 수 있다.
상기 코드 제어부는, 상기 위상 지연을 보상할 때 저역 통과 필터에서 출력된 신호들을 미분하여 미분된 신호들을 출력하는 미분기; 상기 위상 지연을 보상할 때 상기 미분기에서 출력된 신호들을 비교하고, 상기 DC 오프셋 전압을 보상할 때 및 상기 위상 에러를 보상할 때 상기 저역 통과 필터에서 출력된 신호들을 비교하는 비교기; 및 상기 비교기의 비교결과에 기초하여 상기 위상 지연을 보상할 때 상기 위상 지연 제어코드를 출력하고, 상기 DC 오프셋 전압을 보상할 때 상기 오프셋 제어코드를 출력하고, 상기 위상 에러를 보상할 때에서 상기 위상 에러 제어코드를 출력하는 제어코드 발생부를 포함할 수 있다.
상기 제어코드 발생부는, 상기 비교기의 비교결과에 기초하여 상기 위상 지연 제어코드, 상기 오프셋 제어코드, 및 상기 위상 에러 제어코드 중에서 대응되는 제어코드를 구성하는 제어비트들을 결정하기 위한 코드 컨트롤러; 및 상기 코드 컨트롤러에서 발생된 상기 제어비트들에 기초하여 상기 대응되는 제어코드를 저장하는 레지스터부를 포함할 수 있다.
상기 코드 컨트롤러는, 상기 DC 오프셋을 보상할 때 및 상기 위상 에러를 보상할 때 상기 비교기의 비교결과에 기초하여 이진 검색방법으로 상기 오프셋 제어코드 및 상기 위상 에러 제어코드를 검출하고, 상기 위상 지연을 보상할 때 상기 비교기의 비교결과에 기초하여 상기 저역 통과 필터의 출력 값이 최대값을 갖도록하는 상기 위상 지연 제어코드를 검출 할 수 있다.
상기 기술적 과제를 달성하기 위한 주파수 변환 장치는 차동 신호들에 응답하여 동상 신호와 직교 위상 신호를 발생하는 신호 발생 장치; 제1 중간 주파수 신호를 출력하기 위하여 무선 입력신호와 상기 신호 발생 장치로부터 출력된 동상 신호를 믹싱하는 제1믹서; 및 제2중간 주파수 신호를 출력하기 위하여 상기 무선 입력신호와 상기 신호 발생 장치로부터 출력된 직교 위상 신호를 믹싱하는 제2믹서를 포함하며, 상기 신호 발생 장치는, 상기 차동 신호들에 응답하여 상기 동상 신호와 상기 직교 위상 신호를 출력하는 신호 발생부; 및 무 입력신호에 응답하여 자체의 DC 오프셋 전압을 검출하여 보상하고, 상기 동상 신호 또는 상기 직교 위상 신호 중에서 어느 하나의 신호에 응답하여 상기 자체의 위상 지연을 검출하여 보상하고, 상기 동상 신호와 상기 직교 위상 신호를 수신하여 상기 동상 신호와 상기 직교 위상 신호의 위상 에러를 검출하고, 검출된 상기 위상 에러를 보상하기 위한 위상 에러 제어코드를 출력하는 위상 보상기를 포함하며, 상기 신호 발생부는 상기 위상 에러 제어코드에 응답하여 상기 위상 에러가 보상된 상기 동상 신호와 상기 직교 위상 신호를 발생할 수 있다.
상기 기술적 과제를 달성하기 위한 수신기는 무선 입력신호를 수신하기 위한 안테나; 차동 신호들에 응답하여 동상 신호와 직교 위상 신호를 발생하는 신호 발생 장치; 제1 중간 주파수 신호를 출력하기 위하여 상기 무선 입력신호와 상기 신호 발생 장치로부터 출력된 동상 신호를 믹싱하는 제1믹서; 및 제2중간 주파수 신호를 출력하기 위하여 상기 무선 입력신호와 상기 신호 발생 장치로부터 출력된 직교 위상 신호를 믹싱하는 제2믹서를 포함하며, 상기 신호 발생 장치는, 상기 차동 신호들에 응답하여 상기 동상 신호와 상기 직교 위상 신호를 출력하는 신호 발생부; 및 무 입력신호에 응답하여 자체의 DC 오프셋 전압을 검출하여 보상하고, 상기 동상 신호 또는 상기 직교 위상 신호 중에서 어느 하나의 신호에 응답하여 상기 자체의 위상 지연을 검출하여 보상하고, 상기 동상 신호와 상기 직교 위상 신호를 수신하여 상기 동상 신호와 상기 직교 위상 신호의 위상 에러를 검출하고, 검출된 상기 위상 에러를 보상하기 위한 위상 에러 제어코드를 출력하는 위상 보상기를 포함하며, 상기 신호 발생부는 상기 위상 에러 제어코드에 응답하여 상기 위상 에러가 보상된 상기 동상 신호와 상기 직교 위상 신호를 발생할 수 있다.
상기 기술적 과제를 달성하기 위한 송신기는 차동 신호들에 응답하여 동상 신호와 직교 위상 신호를 발생하는 신호 발생 장치; 제1 주파수 신호를 출력하기 위하여 제1 중간 주파수 신호와 상기 신호 발생 장치로부터 출력된 상기 동상 신호를 믹싱하는 제1 믹서; 제2 주파수 신호를 출력하기 위하여 제2 중간 주파수 신호와 상기 신호 발생 장치로부터 출력된 상기 직교 위상 신호를 믹싱하는 제2믹서; 상기 제1 믹서에서 출력된 신호와 상기 제2믹서에서 출력된 신호를 믹싱하여 무선 출력신호를 발생하는 제3 믹서; 및 상기 무선 출력신호를 송신하기 위한 안테나를 포함하며, 상기 신호 발생 장치는, 상기 차동 신호들에 응답하여 상기 동상 신호와 상기 직교 위상 신호를 출력하는 신호 발생부; 및 무 입력신호에 응답하여 자체의 DC 오프셋 전압을 검출하여 보상하고, 상기 동상 신호 또는 상기 직교 위상 신호 중에서 어느 하나의 신호에 응답하여 상기 자체의 위상 지연을 검출하여 보상하고, 상기 동상 신호와 상기 직교 위상 신호를 수신하여 상기 동상 신호와 상기 직교 위상 신호의 위상 에러를 검출하고, 검출된 상기 위상 에러를 보상하기 위한 위상 에러 제어코드를 출력하는 위상 보상기를 포함하며, 상기 신호 발생부는 상기 위상 에러 제어코드에 응답하여 상기 위상 에러가 보상된 상기 동상 신호와 상기 직교 위상 신호를 발생할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도 면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시 예에 따른 주파수 변환 장치의 기능 블록도이고, 도 3은 도 2의 위상 보상기의 기능 블록도이다. 도 2와 도 3을 참조하면, 본 발명에 따른 주파수 변환 장치(100)는 신호 발생장치(110), 버퍼부(150), 제1 믹서(155), 및 제2 믹서(157)을 포함한다. 상기 주파수 변환 장치(100)를 포함하는 수신기(미도시)는 입력신호(RFIN)를 수신하기 위한 안테나(미도시)를 포함할 수 있다.
상기 주파수 변환 장치(100), 수신기(미도시), 및 송신기(미도시)에 구현될 수 있는 상기 신호 발생장치(110)는 차동 신호들(DIn+와 DIn-)과 적어도 하나의 동상 신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)의 위상 에러를 검출하기 위한 위상 에러 제어코드(C-code)에 응답하여 상기 위상 에러가 보상된 적어도 하나의 동상 신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)를 출력한다.
상기 신호 발생장치(110)는 신호 발생부(120), 발진기(130), 및 위상 보상기(140)을 포함할 수 있다.
상기 신호 발생부(120)는 상기 발진기(130)에서 출력된 차동 신호들(DIn+와 DIn-)에 응답하여 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)를 출력한다.
상기 발진기(130)는 차동 신호들(DIn+와 DIn-)을 발생하며, 상기 발진기(130)는 전압 제어 발진기(Voltage Controlled Oscillator, VCO)로 구현될 수 있으나 이에 한정되는 것은 아니다.
상기 위상 보상기(140)는 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)를 수신하여 상기 동상 신호와 상기 직교 위상 신호의 위상 에러를 검출하고 위상 에러 제어코드(C-code)를 출력한다.
상기 위상 보상기(140)는 상기 위상 보상기(140)의 DC 오프셋 전압과 상기 위상 보상기(140)의 위상 지연(θdt)을 검출하여 보상하고 상기 위상 에러 제어코드(C-code)를 출력한다.
상기 위상 보상기(140)는 위상 에러 검출부(142), 코드 제어부(144), 및 컨트롤러(146)을 포함할 수 있다. 상기 위상 에러 검출부(142)는 상기 위상 보상기(140)의 상기 DC 오프셋 전압, 위상지연, 및 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)의 위상 에러를 검출한다.
상기 위상 에러 검출부(142)는 스위치부(142-1), 지연부, 오프셋 보상부(142-9), 및 저역 통과 필터(142-11)을 포함할 수 있다.
상기 스위치부(142-1)는 상기 컨트롤러(146)로부터 출력된 스위치 제어신호(미도시)에 응답하여 신호 발생부(120)에서 출력된 적어도 하나의 동상신호(Ip 및/또는 In) 또는 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)의 전송 경로를 선택적으로 차단할 수 있다.
예컨대, 상기 스위치부(142-1)는 컨트롤러(146)로부터 출력된 스위치 제어신호(미도시)에 응답하여 상기 위상 보상기(140)의 DC 오프셋 전압을 보상할 때 상기 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)의 유입을 차단하고, 상기 위상 보상기(140)에서 발생하는 위상 지연(즉, 경로지연, θdt)을 보상할 때 스위치 제어신호(미도시)에 응답하여 상기 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn) 중에서 어느 하나를 지연부로 전송할 수 있다.
또한, 상기 스위치부(142-1)는 상기 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn) 사이의 위상 에러를 보상할 때, 상기 스위치 제어신호(미도시)에 응답하여 DC 오프셋 전압 및 상기 위상지연(θdt)이 보상된 상기 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)를 지연부로 전송할 수 있다.
제1 지연기(142-3)와 제2 지연기(142-5)를 포함하는 지연부는 스위치부(142-1)에 접속되어 상기 스위치부(142-1)에서 출력된 적어도 하나의 동상신호(Ip 및/또는 In) 또는 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)를 수신하고, 상기 위상지연(θdt)을 보상하기 위한 위상 지연 제어코드(D-code)에 응답하여 상기 위상 지연(θdt)이 보상된 신호들을 출력할 수 있다.
상기 제1 지연기(142-3)는 상기 스위치부(142-1)에서 출력된 적어도 하나의 동상신호(Ip 및/또는 In)를 수신하고 수신된 적어도 하나의 동상신호(Ip 및/또는 In)를 제1 위상(θd1)만큼 지연시킨다.
상기 제2 지연기(142-5)는 상기 스위치부(142-1)에서 출력된 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)를 수신하고 수신된 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)를 제2 위상(θd2)만큼 지연시킨다.
상기 제2 지연기(142-5)는 상기 위상 보상기(140)에서 발생하는 위상 지연(θdt)을 보상하기 위한 위상 지연 제어코드(D-code)에 응답하여 상기 위상 지연(θdt)이 보상된 신호들을 출력할 수 있으며, 이때 제2 지연기(142-5)는 디지털 컨트롤 방식의 지연기가 될 수 있다.
본 발명의 다른 실시 예에 따라 상기 제1 지연기(142-3)가 상기 위상 지연(θdt)을 보상하기 위한 위상 지연 제어코드(D-code)에 응답하여 상기 위상 지연(θdt)이 보상된 신호들을 출력할 수 있으며, 이때 제1 지연기(142-3)는 디지털 컨트롤 방식의 지연기가 될 수 있음은 물론이다.
상기 믹서(142-7)는 상기 지연부에서 출력된 신호들을 믹싱하고 믹싱된 신호들을 출력한다. 상기 오프셋 보상부(142-9)는 상기 위상 보상기(140)에서 발생하는 DC 오프셋 전압 보상시, 상기 믹서(142-7)에서 출력된 믹싱된 신호들을 수신하고 상기 DC 오프셋 전압을 보상하기 위한 오프셋 제어코드(O-code)에 응답하여 상기 DC 오프셋 전압이 보상된 신호들을 출력한다.
상기 저역 통과 필터(142-11)는 상기 위상 보상기(140)에서 발생하는 DC 오 프셋 전압 보상시, 상기 오프셋 보상부(142-9)에서 출력된 신호들을 수신하여 저역필터링을 수행하고, 상기 위상 보상기(140)에서 발생하는 위상 지연(θdt)을 보상한다.
또한, 상기 저역 통과 필터(142-11)는 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn) 사이의 위상 에러를 보상시 상기 믹서(142-7)에서 출력된 믹싱된 신호들을 수신하여 저역필터링을 수행한다.
상기 컨트롤러(146)는 상기 위상 보상기(140)에서 발생하는 위상 지연(θdt)을 보상할 때 바이패스 제어신호(미도시)를 출력하여 상기 믹서(142-7)에서 출력된 믹싱된 신호들이 오프셋 보상부(142-9)를 거치지 않고 저역 통과 필터(142-11)로 직접 입력되도록 제어할 수 있다.
상기 코드 제어부(144)는 상기 위상 에러 검출부(142)에서 출력된 신호들을 비교하고 비교결과에 기초하여 상기 DC 오프셋 전압을 보상하기 위한 오프셋 제어 코드(O-code), 상기 위상지연을 보상하기 위한 위상 지연 제어코드(D-code), 및 상기 위상 에러 제어코드(C-code)를 출력할 수 있다.
상기 코드 제어부(144)는 미분기(144-1), 비교기(144-3), 및 제어코드 발생부를 포함할 수 있다. 상기 미분기(144-1)는 위상 지연(θdt)을 보상시, 상기 저역 통과 필터(142-11)에서 출력된 신호들을 미분하여 미분된 신호들을 출력한다.
상기 비교기(144-3)는 위상 지연(θdt)을 보상할 때, 상기 미분기(144-1)에서 출력된 신호들을 비교하고, DC 오프셋 전압을 보상할 때 및 위상 에러를 보상할 때 상기 저역 통과 필터(142-11)에서 출력된 신호들을 비교한다.
상기 컨트롤러(146)는 상기 위상 보상기(140)에서 발생하는 DC 오프셋 전압을 보상할 때 및 위상 에러를 보상할 때 바이패스 제어신호(미도시)를 출력하여 상기 저역 통과 필터(142-11)에서 출력된 신호들이 미분기(144-1)를 거치지 않고 비교기(144-3)로 직접 입력되도록 제어할 수 있다.
코드 컨트롤러(144-5)와 레지스터부를 포함하는 제어코드 발생부는 상기 비교기(144-3)의 비교결과에 기초하여 위상 지연(θdt)을 보상할 때 위상 지연 제어코드(D-code)를 출력하고, DC 오프셋 전압을 보상할 때 상기 오프셋 제어코드(O-code)를 출력하고, 위상 에러를 보상할 때에서 상기 위상 에러 제어코드(C-code)를 출력한다.
상기 코드 컨트롤러(144-5)는 상기 비교기(144-3)의 비교결과에 기초하여 상기 위상 지연 제어코드(D-code), 상기 오프셋 제어코드(O-code), 및 상기 위상 에러 제어코드(C-code) 중에서 대응되는 제어코드를 구성하는 제어비트들을 결정할 수 있다.
상기 코드 컨트롤러(144-5)는 DC 오프셋을 보상할 때 및 위상 에러를 보상할 때 상기 비교기(144-3)의 비교결과에 기초하여 이진 검색방법으로 상기 오프셋 제어코드(O-code) 및 상기 위상 에러 제어코드(C-code)를 검출하고, 상기 위상 지연(θdt)을 보상할 때 상기 비교기(144-3)의 비교결과에 기초하여 상기 저역 통과 필터(142-11)의 출력 값이 최대값을 갖도록하는 상기 위상 지연 제어코드(D-code)를 검출할 수 있다.
상기 코드 컨트롤러(144-5)의 위상 지연 제어코드(D-code), 상기 오프셋 제어코드(O-code), 및 상기 위상 에러 제어코드(C-code) 중에서 대응되는 제어코드를 구성하는 제어비트들을 결정하는 동작은 도 4 내지 도 9를 통하여 상세히 설명한다.
제1 레지스터(144-7) 내지 제3 레지스터(144-11)를 포함하는 상기 레지스터부는 상기 코드 컨트롤러(144-5)에서 발생된 상기 제어비트들(위상 지연 제어코드(D-code), 상기 오프셋 제어코드(O-code), 또는 상기 위상 에러 제어코드(C-code))에 기초하여 상기 대응되는 제어코드를 저장할 수 있다.
상기 제1 레지스터(144-7)는 DC 오프셋 전압 보상시, 상기 코드 컨트롤러(144-5)로부터 출력되는 오프셋 제어코드(O-code)를 저장하고, 상기 제2 레지스터(144-9)는 상기 코드 컨트롤러(144-5)로부터 출력되는 위상 지연 제어코드(D-code)를 저장하고, 상기 제3 레지스터(144-9)는 상기 코드 컨트롤러(144-5)로부터 출력되는 위상 에러 제어코드(C-code)를 저장할 수 있다.
상기 컨트롤러(146)는 DC 오프셋 전압, 위상지연, 또는 위상 에러 보상시 각 경우에 상응하는 스위치(142-1)의 동작을 제어하기 위한 스위치 제어 신호(미도시)를 출력하고, 오프셋 보상부(142-9)와 미분기(144-1)의 바이패스 동작을 제어하는 바이패스 제어신호(미도시)를 출력할 수 있다.
상기 버퍼부(150)는 상기 신호 발생기(120)에서 출력된 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)를 버퍼링한 다. 상기 버퍼부(150)는 제1 버퍼(151)와 제2 버퍼(153)을 포함한다.
상기 제1 버퍼(151)는 상기 신호 발생기(120)에서 출력된 적어도 하나의 동상신호(Ip 및/또는 In)를 버퍼링하고, 상기 제2 버퍼(153)는 상기 신호 발생기(120)에서 출력된 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)를 버퍼링한다.
상기 제1 믹서(155)는 무선 입력신호(RFIN)와 상기 제1 버퍼(151)의 출력신호들을 중에서 적어도 하나를 믹싱하고, 믹싱된 신호(IF)를 출력하고, 상기 제2믹서(20)는 무선 입력신호(RFIN)와 상기 제2 버퍼(153)의 출력신호들을 중에서 적어도 하나를 믹싱하고, 믹싱된 신호(QF)를 출력한다.
도 4는 도 2의 위상 보상기의 DC 오프셋 전압 보상 동작을 설명하기 위한 도면이다. 도 2 내지 도 4를 참조하면, 위상 보상기(140)의 DC 오프셋 전압 보상시 상기 스위치부(142-1)는 스위치 제어신호(미도시)에 응답하여 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)의 유입을 차단한다.
상기 스위치부(142-1)에 의해서 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)의 유입은 차단되므로 상기 위상 보상기(140)에는 상기 위상 보상기(140)의 자체 DC 오프셋 전압만이 존재한다.
따라서, 상기 저역 통과 필터(142-11)은 DC 오프셋 전압을 포함하는 신호들을 출력하게 되고, 비교기(142)는 상기 저역 통과 필터(142-11)에서 출력된 신호들을 비교하고 비교결과를 출력한다. 상기 저역 통과 필터(142-11)에서 출력된 신호들은 차동 신호(또는, 상보적인 신호)들일 수 있다.
예컨대, 상기 비교기(142)는 저역 통과 필터(142-11)에서 출력된 차동 신호들 중에서 제1 차동 신호(또는, 정(+) 입력신호)가 제2 차동 신호(또는, 부(-) 입력신호보다 큰 경우 제1 논리 레벨(예컨대, 하이("1") 레벨) 상태의 비교신호를 출력하고, 상기 저역 통과 필터(142-11)에서 출력된 차동 신호들 중에서 제1 신호(또는, 정(+) 입력신호)가 제2 신호(또는, 부(-) 입력신호보다 작은 경우 제2 논리 레벨(예컨대, 로우("0") 레벨) 상태의 비교신호를 출력할 수 있다.
이때, 미분기(144-1)는 컨트롤러(146)로부터 출력된 바이패스 제어신호(미도시)에 의한 바이패스 동작으로 동작하지 않게 된다.
상기 코드 컨트롤러(144-5)는 상기 비교기(142)의 비교결과에 기초하여 오프셋 제어코드(O-code)를 결정한다. 예컨대, 상기 코드 컨트롤러(144-5)는 2진 검색방법으로 상기 저역 통과 필터(142-11)에서 출력된 신호들의 차이가 보상 범위 또는 보상 레졸루션(resolution) 내의 범위에 상응하도록 N(N은 자연수)비트 의 오프셋 제어코드(O-code)를 결정하여 DC 오프셋 전압이 보상(또는 제거)되도록 제어할 수 있다.
상기 제1 레지스터(144-7)는 상기 코드 컨트롤러(144-5)에 의해서 결정된 오프셋 제어코드(O-code)를 저장하고, 오프셋 보상부(142-9)는 상기 오프셋 제어코드(O-code)에 응답하여 상기 DC 오프셋 전압이 보상(또는 제거)된 신호들을 출력한다.
따라서, 본 발명의 실시 예에 의하면, 위상 보상기(140)의 위상오류 검출 동작 또는 상기 주파수 변환 장치(100)의 동작이 끝날 때까지 DC 오프셋 전압은 보 상(또는, 제거)될 수 있는 효과가 있다.
도 5와 도 6은 도 2의 위상 보상기의 위상 지연 보상 동작을 설명하기 위한 도면이고, 도 7은 도 2의 위상 보상기의 위상 지연 보상 방법을 설명하기 위한 순서도이다. 도 2 내지 도 3과 도 5 내지 도 7을 참조하면, 위상 지연을 보상시 스위치부(142-1)는 스위치 제어신호(미도시)에 응답하여 상기 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn) 중에서 어느 하나를 지연부로 전송할 수 있다.
따라서, 제1 지연기(142-3)와 제2 지연기(142-5)은 모두 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn) 중에서 어느 하나의 신호만을 동일하게 수신한다.
예컨대, 제1 지연기(142-3)와 제2 지연기(142-5)에 입력되는 신호가 적어도 하나의 동상신호(Ip 및/또는 In)이고 상기 적어도 하나의 동상신호(Ip 및/또는 In)가 cos(w*t)이고, 상기 제1 지연기(142-3)의 출력이 cos(w*t)이라고 가정하면, 상기 제2 지연기(142-5)의 출력은 상기 제1 지연기(142-3)와 상기 제2 지연기(142-5)의 전송경로에서 발생하는 위상 지연(θdt)을 포함하게 되어 cos(w*t + θdt)가 될 수 있다.
상기 제1 지연기(142-3)의 출력(cos(w*t))과 상기 제2 지연기(142-5)의 출력(cos(w*t + θdt))은 믹서(142-7)에 의해서 믹싱되고, 믹싱된 신호들은 저역 통과 필터(142-11)의 저역필터링에 의해서 고조파 성분은 제거된다. 결국, 저역 통과 필 터(142-11)의 출력은 cos(θdt)이 된다.
이때, 오프셋 보상부(142-9)는 컨트롤러(146)로부터 출력된 바이패스 제어신호(미도시)에 의한 바이패스 동작으로 동작하지 않게 된다.
미분기(144-1)는 위상 지연(θdt)을 보상시, 상기 저역 통과 필터(142-11)에서 출력된 신호들을 미분하여 미분된 신호들을 출력하고, 비교기(142)는 상기 미분기(144-1)에서 출력된 신호들을 비교하고 비교결과를 출력한다. 상기 미분기(144-1)에서 출력된 신호들은 차동 신호(또는, 상보적인 신호)들일 수 있다.
예컨대, 상기 비교기(142)는 미분기(144-1)에서 출력된 차동 신호들 중에서 제3 차동 신호(또는, 정(+) 입력신호)가 제4 차동 신호(또는, 부(-) 입력신호보다 큰 경우 제1 논리 레벨(예컨대, 하이("1") 레벨) 상태의 비교신호를 출력하고, 상기 미분기(144-1)에서 출력된 차동 신호들 중에서 제3 차동 신호(또는, 정(+) 입력신호)가 제4 차동 신호(또는, 부(-) 입력신호보다 작은 경우 제2 논리 레벨(예컨대, 로우("0") 레벨) 상태의 비교신호를 출력할 수 있다.
상기 코드 컨트롤러(144-5)는 상기 비교기(142)의 비교결과에 기초하여 위상 지연 제어코드(D-code)를 결정한다.
예컨대, 상기 코드 컨트롤러(144-5)는 위상 지연(θdt)을 보상(또는, 제거)하기 위하여 저역 통과 필터(142-11)의 출력 값(cos(θdt))이 최대값(도 6의 M3)을 갖도록 하는 상기 위상 지연 제어코드(D-code)를 검출할 수 있다.
도 7은 상기 코드 컨트롤러(144-5)가 상기 위상 지연 제어코드(D-code)를 검 출하는 방법에 대한 순서도로서, 상기 코드 컨트롤러(144-5)는 미분기(144-1)의 출력신호들을 비교함으로써 저역 통과 필터(142-11)의 출력 값(cos(θdt)의 변동을 검출하여 상기 출력 값(cos(θdt)이 최대가 되는 지점의 위상 지연(θdt)을 검출하고 상기 위상 지연(θdt)이 보상되도록 하는 위상 지연 제어코드(D-code)를 검출할 수 있다.
예컨대, 상기 코드 컨트롤러(144-5)는 우선 제2 레지스터(144-9)에 저장된 M비트들의 위상 지연 제어코드(D-code)에 K(K는 자연수, 예컨대, 1)을 더하여 도 6의 위상 지연(θdt)이 "UP"방향으로 이동되도록 제어한다(S10).
상기 제2 지연기(142-5)는 상기 위상 지연 제어코드(D-code)에 응답하여 상기 위상 지연(θdt)이 "UP" 방향 또는 "DOWN" 방향으로 소정의 레졸루션(resolution, RS)만큼 지연(또는, 이동)되도록 제어한다.
상기 코드 컨트롤러(144-5)는 상기 비교기(142)의 비교신호가 제1 논리 레벨(예컨대, 하이("1") 레벨) 상태인지 판단하고(S20), 상기 비교기(142)의 비교신호가 제1 논리 레벨(예컨대, 하이("1") 레벨) 상태인 경우 위상 지연(θdt)이 소정의 레졸루션(RS)만큼 "UP" 방향으로 이동되도록 위상 지연 제어코드(D-code)에 K(K는 자연수, 예컨대, 1)을 더한다(S31).
상기 코드 컨트롤러(144-5)는 상기 S31 단계결과 비교기(142)의 비교신호가 제1 논리 레벨(예컨대, 하이("1") 레벨) 상태인지 판단하고(S33), 비교기(142)의 비교신호가 제1 논리 레벨(예컨대, 하이("1") 레벨) 상태인 경우 S31 단계를 반복한다.
또는, 상기 S31 단계결과 비교기(142)의 비교신호가 제2 논리 레벨(예컨대, 로우("0") 레벨) 상태인 경우 위상 지연(θdt)이 소정의 레졸루션(RS)만큼 "down" 방향으로 이동되도록 위상 지연 제어코드(D-code)에 K(K는 자연수, 예컨대, 1)을 빼고(S35), 뺀 결과를 위상 지연 제어코드(D-code)로서 출력한다.
상기 코드 컨트롤러(144-5)는 상기 비교기(142)의 비교신호가 제1 논리 레벨(예컨대, 하이("1") 레벨) 상태인지 판단하고(S20), 상기 비교기(142)의 비교신호가 제2 논리 레벨(예컨대, 로우("0") 레벨) 상태인 경우 위상 지연(θdt)이 소정의 레졸루션(RS)만큼 "DOWN" 방향으로 이동되도록 위상 지연 제어코드(D-code)에 K(K는 자연수, 예컨대, 1)을 뺀다(S41).
상기 코드 컨트롤러(144-5)는 상기 S41 단계결과 비교기(142)의 비교신호가 제1 논리 레벨(예컨대, 하이("1") 레벨) 상태인지 판단하고(S43), 비교기(142)의 비교신호가 제2 논리 레벨(예컨대, 로우("0") 레벨) 상태인 경우 S41 단계를 반복한다.
또는, 상기 S31 단계결과 비교기(142)의 비교신호가 제1 논리 레벨(예컨대, 하이("1") 레벨) 상태인 경우 위상 지연(θdt)이 소정의 레졸루션만큼 "up" 방향으로 이동되도록 위상 지연 제어코드(D-code)에 K(K는 자연수, 예컨대, 1)을 더하고(S45), 더한 결과를 위상 지연 제어코드(D-code)로서 출력한다.
상기 제2 레지스터(142-7)는 상기 코드 컨트롤러(144-5)에 의해서 결정된 위상 지연 제어코드(D-code)를 저장하고, 제2 지연기(142-5)는 상기 위상 지연 제어코드(D-code)에 응답하여 상기 위상 지연(θdt)이 보상된 신호들을 출력할 수 있다.
따라서, 본 발명의 실시 예에 의하면, 위상 보상기(140)의 위상오류 검출 동작 또는 상기 주파수 변환 장치(100)의 동작이 끝날 때까지 위상 지연(θdt)은 보상(또는, 제거)될 수 있는 효과가 있다.
도 8과 도 9는 도 2의 위상 보상기의 위상 에러 보상 동작을 설명하기 위한 도면이다. 도 2 내지 도 3과 도 8 내지 도 9를 참조하면, 위상 에러를 보상시 스위치부(142-1)는 스위치 제어신호(미도시)에 응답하여 DC 오프셋 전압 및 상기 위상지연(θdt)이 보상된 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)를 지연부로 전송할 수 있다.
상기 적어도 하나의 동상신호(Ip 및/또는 In)가 cos(wt)이고, 상기 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)가 위상에러(θerr)를 포함한 sin(wt+θerr)이라고하면, 저역 통과 필터(142-11)에 의해서 저역필터링된 믹서(142-9)의 출력은 A*sin(θerr)이 된다.
즉, 상기 적어도 하나의 동상신호(Ip 및/또는 In)와 상기 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)는 위상 보상기(140)의 DC 오프셋 전압 및 상기 위상지연(θdt)이 보상된 신호들이므로 저역필터링된 믹서(142-9)의 출력은 A*sin(θerr)이 된다.
따라서, 상기 저역 통과 필터(142-11)는 위상에러(θerr)를 포함하는 신호들을 출력하게 되고, 비교기(142)는 상기 저역 통과 필터(142-11)에서 출력된 신호들을 비교하고 비교결과를 출력한다. 상기 저역 통과 필터(142-11)에서 출력된 신호들은 차동 신호(또는, 상보적인 신호)들일 수 있다.
예컨대, 상기 비교기(142)는 저역 통과 필터(142-11)에서 출력된 차동 신호들 중에서 제5 차동 신호(또는, 정(+) 입력신호)가 제6 차동 신호(또는, 부(-) 입력신호보다 큰 경우 제1 논리 레벨(예컨대, 하이("1") 레벨) 상태의 비교신호를 출력하고, 상기 저역 통과 필터(142-11)에서 출력된 차동 신호들 중에서 제5 차동 신호(또는, 정(+) 입력신호)가 제6 차동 신호(또는, 부(-) 입력신호보다 작은 경우 제2 논리 레벨(예컨대, 로우("0") 레벨) 상태의 비교신호를 출력할 수 있다.
이때, 미분기(144-1)는 컨트롤러(146)로부터 출력된 바이패스 제어신호(미도시)에 의한 바이패스 동작으로 동작하지 않게 된다.
상기 코드 컨트롤러(144-5)는 상기 비교기(142)의 비교결과에 기초하여 위상에러 제어코드(C-code)를 결정한다. 예컨대, 상기 코드 컨트롤러(144-5)는 2진 검색방법으로 상기 저역 통과 필터(142-11)에서 출력된 신호들의 차이가 보상 범위 또는 보상 레졸루션(resolution) 내의 범위에 상응하도록 N(N은 자연수)비트의 위상에러 제어코드(C-code)를 결정하여 위상에러(θerr)가 보상(또는 제거)되도록(예컨대, 도 9에서 위상에러(θerr)가 E1에서 E3로 이동되어 상기 위상에러(θerr)가 보 상되도록) 제어할 수 있다.
상기 제3 레지스터(144-11)는 상기 코드 컨트롤러(144-5)에 의해서 결정된 위상에러 제어코드(C-code)를 저장하고, 신호 발생기(142-11)는 상기 위상에러 제어코드(C-code)에 응답하여 상기 위상에러(θerr)가 보상(또는 제거)된 신호들을 출력한다.
따라서, 본 발명의 실시 예에 의하면, 위상 보상기(140)의 위상오류 검출 동작 또는 상기 주파수 변환 장치(100)의 동작이 끝날 때까지 DC 오프셋 전압, 위상지연(θdt), 및 위상에러(θerr)가 보상되어 상기 주파수 변환 장치(100)는 90도의 위상차이를 갖는 적어도 하나의 동상신호(Ip 및/또는 In)와 적어도 하나의 직교위상 신호(Qp 및/또는 Qn)를 출력할 수 있는 효과가 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 신호 발생 장치는 위상 보상기의 DC 오프셋 전압 및 위상 지연을 검출하여 보상한 후에 동상 신호의 위상과 직교 위상 신호의 위상에러를 검출하여 보상함으로써 상기 위상에러를 정확하게 검출할 수 있는 효과가 있다.
또한, 본 발명에 따른 신호 발생 장치를 포함하는 주파수 변환 장치는 신호 대 잡음 비율을 높일 수 있고 이미지 보상 비율을 높일 수 있는 효과가 있다.
또한, 본 발명에 따른 주파수 변환 장치를 포함하는 수신기/ 또는 송신기는 향상된 수신감도/ 또는 송신 감도를 갖는다.

Claims (13)

  1. 무 입력신호에 응답하여 자체의 DC 오프셋 전압을 검출하여 보상하고, 동상 신호 또는 직교 위상 신호 중에서 어느 하나의 신호에 응답하여 상기 자체의 위상 지연을 검출하여 보상하는 단계; 및
    상기 동상 신호와 상기 직교 위상 신호를 수신하여 상기 동상 신호와 상기 직교 위상 신호의 위상 에러를 검출하고, 검출된 상기 위상 에러를 보상하기 위한 위상 에러 제어코드를 출력하는 단계를 포함하는 신호 발생 방법.
  2. 제1항에 있어서, 상기 신호 발생 방법은,
    차동 신호들에 응답하여 실질적으로 90도의 위상을 갖는 상기 동상 신호와 상기 직교 위상 신호를 출력하는 단계를 더 포함하는 신호 발생 방법.
  3. 제1항에 있어서, 상기 위상 지연을 검출하여 보상하는 단계는,
    상기 DC 오프셋 전압을 검출하여 오프셋 제어 코드를 출력하는 단계;
    상기 오프셋 제어 코드에 응답하여 상기 DC 오프셋 전압을 보상하는 단계;
    상기 위상 지연을 검출하여 위상 지연 제어코드를 출력하는 단계; 및
    상기 위상 지연 제어코드에 응답하여 상기 위상 지연을 보상하는 단계를 포함하는 신호 발생 방법.
  4. 차동 신호들에 응답하여 동상 신호와 직교 위상 신호를 출력하는 신호 발생부; 및
    무 입력신호에 응답하여 자체의 DC 오프셋 전압을 검출하여 보상하고, 상기 동상 신호 또는 상기 직교 위상 신호 중에서 어느 하나의 신호에 응답하여 상기 자체의 위상 지연을 검출하여 보상하고, 상기 동상 신호와 상기 직교 위상 신호를 수신하여 상기 동상 신호와 상기 직교 위상 신호의 위상 에러를 검출하고, 검출된 상기 위상 에러를 보상하기 위한 위상 에러 제어코드를 출력하는 위상 보상기를 포함하며,
    상기 신호 발생부는 상기 위상 에러 제어코드에 응답하여 상기 위상 에러가 보상된 상기 동상 신호와 상기 직교 위상 신호를 발생하는 신호 발생 장치.
  5. 제4항에 있어서, 상기 위상 보상기는,
    상기 DC 오프셋 전압을 보상할 때, 상기 동상 신호와 상기 직교 위상 신호의 유입을 차단하고 상기 위상 보상기의 상기 DC 오프셋 전압을 검출하여 보상하고,
    상기 위상 지연을 보상할 때, 상기 동상 신호 또는 상기 직교 위상 신호 중에서 어느 하나를 수신하여 수신된 상기 어느 하나의 신호에 의하여 발생하는 상기 위상지연을 검출하여 보상하고,
    상기 위상 에러를 보상할 때, 상기 DC 오프셋 전압 및 상기 위상지연이 보상된 상기 동상 신호와 상기 직교 위상 신호를 수신하고 상기 위상 에러를 검출하여 보상하는 신호 발생 장치.
  6. 제4항에 있어서, 상기 위상 보상기는,
    상기 위상 보상기의 상기 DC 오프셋 전압, 상기 위상지연, 및 상기 위상 에러를 검출하는 위상 에러 검출부; 및
    상기 위상 에러 검출부에서 출력된 신호들을 비교하고 비교결과에 기초하여 상기 DC 오프셋 전압을 보상하기 위한 오프셋 제어 코드, 상기 위상지연을 보상하기 위한 위상 지연 제어코드, 및 상기 위상 에러 제어코드를 출력하기 위한 코드 제어부를 포함하는 신호 발생 장치.
  7. 제6항에 있어서, 상기 위상 에러 검출부는,
    상기 신호 발생부에서 출력된 상기 동상 신호 또는 상기 직교 위상 신호의 전송 경로를 선택적으로 차단하는 스위치부;
    상기 스위치부에 접속되어 상기 스위치부에서 출력된 상기 동상 신호 또는 상기 직교 위상 신호를 수신하고 상기 위상 지연 제어코드에 응답하여 상기 위상 지연이 보상된 신호들을 출력하는 지연부;
    상기 지연부에서 출력된 신호들을 믹싱하고 믹싱된 신호들을 출력하는 믹서;
    상기 DC 오프셋 전압을 보상할 때, 상기 믹싱된 신호들을 수신하고 상기 오 프셋 제어코드에 응답하여 상기 DC 오프셋 전압이 보상된 신호들을 출력하는 오프셋 보상부; 및
    상기 DC 오프셋 전압을 보상할 때, 상기 오프셋 보상부에서 출력된 신호들을 수신하여 저역필터링을 수행하고, 상기 위상 지연을 보상할 때 및 상기 위상 에러을 보상할 때 상기 믹싱된 신호들을 수신하여 저역필터링을 수행하는 저역 통과 필터를 포함하는 신호 발생 장치.
  8. 제6항에 있어서, 상기 코드 제어부는,
    상기 위상 지연을 보상할 때 저역 통과 필터에서 출력된 신호들을 미분하여 미분된 신호들을 출력하는 미분기;
    상기 위상 지연을 보상할 때 상기 미분기에서 출력된 신호들을 비교하고, 상기 DC 오프셋 전압을 보상할 때 및 상기 위상 에러를 보상할 때 상기 저역 통과 필터에서 출력된 신호들을 비교하는 비교기; 및
    상기 비교기의 비교결과에 기초하여 상기 위상 지연을 보상할 때 상기 위상 지연 제어코드를 출력하고, 상기 DC 오프셋 전압을 보상할 때 상기 오프셋 제어코드를 출력하고, 상기 위상 에러를 보상할 때에서 상기 위상 에러 제어코드를 출력하는 제어코드 발생부를 포함하는 신호 발생 장치.
  9. 제8항에 있어서, 상기 제어코드 발생부는,
    상기 비교기의 비교결과에 기초하여 상기 위상 지연 제어코드, 상기 오프셋 제어코드, 및 상기 위상 에러 제어코드 중에서 대응되는 제어코드를 구성하는 제어비트들을 결정하기 위한 코드 컨트롤러; 및
    상기 코드 컨트롤러에서 발생된 상기 제어비트들에 기초하여 상기 대응되는 제어코드를 저장하는 레지스터부를 포함하는 신호 발생 장치.
  10. 제9항에 있어서, 상기 코드 컨트롤러는,
    상기 DC 오프셋을 보상할 때 및 상기 위상 에러를 보상할 때 상기 비교기의 비교결과에 기초하여 이진 검색방법으로 상기 오프셋 제어코드 및 상기 위상 에러 제어코드를 검출하고, 상기 위상 지연을 보상할 때 상기 비교기의 비교결과에 기초하여 상기 저역 통과 필터의 출력 값이 최대값을 갖도록하는 상기 위상 지연 제어코드를 검출하는 신호 발생 장치.
  11. 차동 신호들에 응답하여 동상 신호와 직교 위상 신호를 발생하는 신호 발생 장치;
    제1 중간 주파수 신호를 출력하기 위하여 무선 입력신호와 상기 신호 발생 장치로부터 출력된 동상 신호를 믹싱하는 제1믹서; 및
    제2중간 주파수 신호를 출력하기 위하여 상기 무선 입력신호와 상기 신호 발생 장치로부터 출력된 직교 위상 신호를 믹싱하는 제2믹서를 포함하며,
    상기 신호 발생 장치는,
    상기 차동 신호들에 응답하여 상기 동상 신호와 상기 직교 위상 신호를 출력하는 신호 발생부; 및
    무 입력신호에 응답하여 자체의 DC 오프셋 전압을 검출하여 보상하고, 상기 동상 신호 또는 상기 직교 위상 신호 중에서 어느 하나의 신호에 응답하여 상기 자체의 위상 지연을 검출하여 보상하고, 상기 동상 신호와 상기 직교 위상 신호를 수신하여 상기 동상 신호와 상기 직교 위상 신호의 위상 에러를 검출하고, 검출된 상기 위상 에러를 보상하기 위한 위상 에러 제어코드를 출력하는 위상 보상기를 포함하며,
    상기 신호 발생부는 상기 위상 에러 제어코드에 응답하여 상기 위상 에러가 보상된 상기 동상 신호와 상기 직교 위상 신호를 발생하는 주파수 변환 장치.
  12. 무선 입력신호를 수신하기 위한 안테나;
    차동 신호들에 응답하여 동상 신호와 직교 위상 신호를 발생하는 신호 발생 장치;
    제1 중간 주파수 신호를 출력하기 위하여 상기 무선 입력신호와 상기 신호 발생 장치로부터 출력된 동상 신호를 믹싱하는 제1믹서; 및
    제2중간 주파수 신호를 출력하기 위하여 상기 무선 입력신호와 상기 신호 발생 장치로부터 출력된 직교 위상 신호를 믹싱하는 제2믹서를 포함하며,
    상기 신호 발생 장치는,
    상기 차동 신호들에 응답하여 상기 동상 신호와 상기 직교 위상 신호를 출력하는 신호 발생부; 및
    무 입력신호에 응답하여 자체의 DC 오프셋 전압을 검출하여 보상하고, 상기 동상 신호 또는 상기 직교 위상 신호 중에서 어느 하나의 신호에 응답하여 상기 자체의 위상 지연을 검출하여 보상하고, 상기 동상 신호와 상기 직교 위상 신호를 수신하여 상기 동상 신호와 상기 직교 위상 신호의 위상 에러를 검출하고, 검출된 상기 위상 에러를 보상하기 위한 위상 에러 제어코드를 출력하는 위상 보상기를 포함하며,
    상기 신호 발생부는 상기 위상 에러 제어코드에 응답하여 상기 위상 에러가 보상된 상기 동상 신호와 상기 직교 위상 신호를 발생하는 수신기.
  13. 차동 신호들에 응답하여 동상 신호와 직교 위상 신호를 발생하는 신호 발생 장치;
    제1 주파수 신호를 출력하기 위하여 제1 중간 주파수 신호와 상기 신호 발생 장치로부터 출력된 상기 동상 신호를 믹싱하는 제1 믹서;
    제2 주파수 신호를 출력하기 위하여 제2 중간 주파수 신호와 상기 신호 발생 장치로부터 출력된 상기 직교 위상 신호를 믹싱하는 제2믹서;
    상기 제1 믹서에서 출력된 신호와 상기 제2믹서에서 출력된 신호를 믹싱하여 무선 출력신호를 발생하는 제3 믹서; 및
    상기 무선 출력신호를 송신하기 위한 안테나를 포함하며,
    상기 신호 발생 장치는,
    상기 차동 신호들에 응답하여 상기 동상 신호와 상기 직교 위상 신호를 출력하는 신호 발생부; 및
    무 입력신호에 응답하여 자체의 DC 오프셋 전압을 검출하여 보상하고, 상기 동상 신호 또는 상기 직교 위상 신호 중에서 어느 하나의 신호에 응답하여 상기 자체의 위상 지연을 검출하여 보상하고, 상기 동상 신호와 상기 직교 위상 신호를 수신하여 상기 동상 신호와 상기 직교 위상 신호의 위상 에러를 검출하고, 검출된 상기 위상 에러를 보상하기 위한 위상 에러 제어코드를 출력하는 위상 보상기를 포함하며,
    상기 신호 발생부는 상기 위상 에러 제어코드에 응답하여 상기 위상 에러가 보상된 상기 동상 신호와 상기 직교 위상 신호를 발생하는 송신기.
KR1020070029324A 2007-03-26 2007-03-26 신호발생장치, 주파수변환장치, 수신기, 및 송신기 KR100849213B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070029324A KR100849213B1 (ko) 2007-03-26 2007-03-26 신호발생장치, 주파수변환장치, 수신기, 및 송신기
US12/075,320 US7633325B2 (en) 2007-03-26 2008-03-11 Signal generation apparatus for frequency conversion in communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070029324A KR100849213B1 (ko) 2007-03-26 2007-03-26 신호발생장치, 주파수변환장치, 수신기, 및 송신기

Publications (1)

Publication Number Publication Date
KR100849213B1 true KR100849213B1 (ko) 2008-07-31

Family

ID=39793223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029324A KR100849213B1 (ko) 2007-03-26 2007-03-26 신호발생장치, 주파수변환장치, 수신기, 및 송신기

Country Status (2)

Country Link
US (1) US7633325B2 (ko)
KR (1) KR100849213B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8565620B2 (en) 2010-07-21 2013-10-22 Electronics And Telecommunications Research Institute Apparatus for receiving optical signal and method of controlling phase offset for differential quadrature phase shift keying

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030236B2 (en) * 2011-08-09 2015-05-12 National Semiconductor Corporation Phase detector
US9484900B2 (en) * 2014-11-07 2016-11-01 Qualcomm Incorporated Digital-to-phase converter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62146050A (ja) * 1985-12-20 1987-06-30 Victor Co Of Japan Ltd 同期再生回路
JPH11284677A (ja) * 1998-03-27 1999-10-15 Nec Corp 復調器とこれを用いたディジタル無線通信システム
JP2000332841A (ja) * 1999-05-17 2000-11-30 Nec Corp 直交復調器
KR20030047566A (ko) * 2001-12-11 2003-06-18 한국전자통신연구원 고주파 수신기
KR20050119426A (ko) * 2004-06-16 2005-12-21 삼성전자주식회사 위상제어가 가능한 직교출력 전압제어 발진기, 그것을구비한 무선신호 트랜시버, 및 직교위상 제어 방법
KR100672030B1 (ko) * 2005-10-07 2007-01-19 삼성전자주식회사 신호발생장치, 주파수변환장치, 및 수신기

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3098464B2 (ja) * 1997-06-26 2000-10-16 日本電気アイシーマイコンシステム株式会社 ９０度移相回路
JP2001119269A (ja) * 1999-10-19 2001-04-27 Nec Corp ９０度移相器
US6560449B1 (en) 2000-06-12 2003-05-06 Broadcom Corporation Image-rejection I/Q demodulators
US7116728B2 (en) 2001-05-25 2006-10-03 Matsushita Electric Industrial Co., Ltd. Quadrature alignment in communications receivers using dual delay lines
EP1421687A1 (en) * 2001-08-16 2004-05-26 Koninklijke Philips Electronics N.V. Tunable quadrature phase shifter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62146050A (ja) * 1985-12-20 1987-06-30 Victor Co Of Japan Ltd 同期再生回路
JPH11284677A (ja) * 1998-03-27 1999-10-15 Nec Corp 復調器とこれを用いたディジタル無線通信システム
JP2000332841A (ja) * 1999-05-17 2000-11-30 Nec Corp 直交復調器
KR20030047566A (ko) * 2001-12-11 2003-06-18 한국전자통신연구원 고주파 수신기
KR20050119426A (ko) * 2004-06-16 2005-12-21 삼성전자주식회사 위상제어가 가능한 직교출력 전압제어 발진기, 그것을구비한 무선신호 트랜시버, 및 직교위상 제어 방법
KR100672030B1 (ko) * 2005-10-07 2007-01-19 삼성전자주식회사 신호발생장치, 주파수변환장치, 및 수신기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8565620B2 (en) 2010-07-21 2013-10-22 Electronics And Telecommunications Research Institute Apparatus for receiving optical signal and method of controlling phase offset for differential quadrature phase shift keying

Also Published As

Publication number Publication date
US20080238515A1 (en) 2008-10-02
US7633325B2 (en) 2009-12-15

Similar Documents

Publication Publication Date Title
US7405604B2 (en) Variable delay clock circuit and method thereof
US8139700B2 (en) Dynamic quadrature clock correction for a phase rotator system
US8718574B2 (en) Duty cycle adjustment for a local oscillator signal
KR100795724B1 (ko) 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법
US9413339B2 (en) Apparatus and method for offset cancellation in duty cycle corrections
US8537935B2 (en) Clock data recovery circuit and method
US7853836B2 (en) Semiconductor integrated circuit
WO2020210359A1 (en) Measurement and correction of multiphase clock duty cycle and skew
US10644868B2 (en) Frequency/phase lock detector for clock and data recovery circuits
CN110708084A (zh) 一种基于包络检测的发端的iq校正电路及方法
KR100849213B1 (ko) 신호발생장치, 주파수변환장치, 수신기, 및 송신기
KR20190106688A (ko) 반속/사분속 복합 판정 궤환 등화기 및 표시 장치
US8537950B2 (en) Architecture to remove a bimodal dynamic DC offset in direct conversion receiver
CN113114227B (zh) 多相位时钟信号相位差检测电路与方法、数字相位调制系统
US7571360B1 (en) System and method for providing a clock and data recovery circuit with a fast bit error rate self test capability
US11121851B2 (en) Differential sensing circuit for clock skew calibration relative to reference clock
US6157235A (en) Quadrature signal generator and method therefor
US20120187986A1 (en) Latch circuit, cdr circuit, and receiver
WO2023020278A1 (zh) 跟踪补偿方法和装置
US20030014683A1 (en) Receiver with automatic skew compensation
US20070140379A1 (en) Method and apparatus for 0/180 degree phase detector
US20120307874A1 (en) Cdr circuit, receiver, and transmitting-receiving system
TWI547101B (zh) 時脈資料回復電路
JP7179280B2 (ja) Ｒ／ｄ変換器
JP2018107694A (ja) 通信装置および通信装置の直交誤差測定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee