TWI547101B

TWI547101B - 時脈資料回復電路

Info

Publication number: TWI547101B
Application number: TW102136049A
Authority: TW
Inventors: 林士鈞
Original assignee: 奇景光電股份有限公司
Priority date: 2013-10-04
Filing date: 2013-10-04
Publication date: 2016-08-21
Also published as: TW201515395A

Description

時脈資料回復電路

本發明是有關於一種時脈資料回復電路，且特別是有關於一種具有兩迴路的時脈資料回復電路。

對於高速串列傳輸系統而言，原始資料訊號在傳輸上往往會產生衰減與失真。因此，傳輸系統的接收器往往必需透過一時脈資料回復電路(clock data recovery circuit)來對原始資料訊號做適度的還原處理。在操作上，時脈資料回復電路可產生一週期性的回復時脈訊號，並可透過回復時脈訊號從原始資料訊號擷取出一回復資料訊號。

時脈資料回復電路的電路架構一般可分為兩種：一種是具有參考時脈訊號的電路架構，而另一種則是不具有參考時脈訊號的電路架構。就具有參考時脈訊號的電路架構而言，現有的時脈資料回復電路往往是以晶片式振盪器(on-chip oscillator)來產生參考時脈訊號，以藉此降低電路的硬體成本。

然而，晶片式振盪器的頻率往往會因製程、電壓或是溫度的變異而產生偏移，進而導致時脈資料回復電路中的迴路無法鎖定，從而致使時脈資料回復電路擷取出錯誤的資料訊號。

本發明提供一種時脈資料回復電路，其將回復時脈訊號的頻率先鎖定至校正頻率，之後再將回復時脈訊號的頻率鎖定至比校正頻率還高的取樣頻率。藉此，時脈資料回復電路將可取得較大的鎖定範圍，進而降低因為參考時脈訊號之偏移而導致的擷取錯誤。

本發明的時脈資料回復電路包括回復單元與迴路控制單元。回復單元依據原始資料訊號產生回復時脈訊號。其中，回復單元透過第一迴路將回復時脈訊號的頻率鎖定至校正頻率，並透過第二迴路將回復時脈訊號的頻率鎖定至取樣頻率，且校正頻率小於取樣頻率。此外，在第一迴路中，回復單元依據參考時脈訊號與第一除頻訊號來調整回復時脈訊號的頻率。迴路控制單元依據參考時脈訊號與第二除頻訊號之間的頻率差，將回復單元切換至第一迴路或是第二迴路。

在本發明的一實施例中，當上述的回復時脈訊號的頻率被鎖定至取樣頻率時，回復單元利用回復時脈訊號取樣原始資料訊號，以產生一回復資料訊號。

在本發明的一實施例中，上述的第一除頻訊號的頻率為回復時脈訊號之頻率為的1/N倍，且第二除頻訊號的頻率為回復時脈訊號之頻率的1/M倍。其中，N與M為正整數且M大於N。

基於上述，本發明的時脈資料回復電路利用第一迴路將回復時脈訊號的頻率鎖定至校正頻率，並利用第二迴路將回復時脈訊號的頻率鎖定至比校正頻率還高的取樣頻率。藉此，回復單元將可取得較大的鎖定範圍，進而降低因為參考時脈訊號之偏移而導致的擷取錯誤。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧時脈資料回復電路

110‧‧‧回復單元

111‧‧‧相位頻率偵測器

112‧‧‧充電泵

113‧‧‧壓控振盪器

114‧‧‧第一除頻器

115‧‧‧相位偵測器

116‧‧‧頻率偵測器

117‧‧‧多工器

120‧‧‧迴路控制單元

121‧‧‧鎖定偵測器

122‧‧‧第二除頻器

130‧‧‧等化器

DS‧‧‧原始資料訊號

DOUT‧‧‧回復資料訊號

CI‧‧‧回復時脈訊號

CR‧‧‧參考時脈訊號

DV1‧‧‧第一除頻訊號

DV2‧‧‧第二除頻訊號

CT1‧‧‧時脈控制訊號

CT2‧‧‧迴路控制訊號

SC1‧‧‧第一脈衝訊號

SC2‧‧‧第二脈衝訊號

SC3‧‧‧第三脈衝訊號

DS[0]~DS[4]‧‧‧資料

CQ‧‧‧移位時脈訊號

CIB‧‧‧回復時脈訊號的反相訊號

CQB‧‧‧移位時脈訊號的反相訊號

CI₁~CI₅、CIB₁~CIB₄、CQB₅、CQ₅‧‧‧取樣值

圖1為依據本發明之一實施例之時脈資料回復電路的方塊示意圖。

圖2為依據本發明之一實施例之用以說明時脈資料回復電路在第一迴路下的方塊示意圖。

圖3為依據本發明之一實施例之用以說明時脈資料回復電路在第二迴路下的方塊示意圖。

圖4為依據本發明之一實施例之用以說明時脈資料回復電路的訊號時序示意圖。

圖5為依據本發明之一實施例之用以說明相位偵測器的訊號時序示意圖。

圖6A與圖6B分別為依據本發明之一實施例之用以說明頻率偵測器的訊號時序示意圖。

圖1為依據本發明之一實施例之時脈資料回復電路的方塊示意圖。如圖1所示，時脈資料回復電路100包括回復單元110與迴路控制單元120。其中，回復單元110會依據一原始資料訊號DS產生一回復時脈訊號CI。在產生回復時脈訊號CI的過程中，回復單元110會透過一第一迴路將回復時脈訊號CI的頻率鎖定至一校正頻率，並透過一第二迴路將回復時脈訊號CI的頻率鎖定至一取樣頻率。此外，在第二迴路中，當回復時脈訊號CI的頻率被鎖定至取樣頻率時，回復單元110會利用回復時脈訊號CI取樣原始資料訊號DS，以產生一回復資料訊號DOUT。

圖1所列舉的時脈資料回復電路100是屬於具有參考時脈訊號的電路架構。舉例來說，在第一迴路中，回復單元110是依據一參考時脈訊號CR與一第一除頻訊號DV1來調整回復時脈訊號CI的頻率。其中，所述參考時脈訊號CR可由一晶片式振盪器(on-chip oscillator)提供。另一方面，迴路控制單元120則是依據參考時脈訊號CR與一第二除頻訊號DV2之間的一頻率差，將回復單元110切換至第一迴路或是第二迴路。

值得一提的，所述校正頻率小於所述取樣頻率。亦即，在將回復時脈訊號CI鎖定至取樣頻率之前，回復單元110會先將回復時脈訊號CI鎖定至比取樣頻率還低的校正頻率。藉此，將可以確保回復時脈訊號CI的頻率是在第二迴路的鎖定範圍內，進而致使回復單元110可以取得較大的鎖定範圍。如此一來，隨著回復單元110之鎖定範圍的擴大，將可降低因為參考時脈訊號CR之偏移而導致的擷取錯誤。

更進一步來看，迴路控制單元120包括鎖定偵測器121與第二除頻器122。其中，第二除頻器122會將回復時脈訊號CI除以M，以產生第二除頻訊號DV2，其中M為正整數。亦即，第二除頻器122會進行M倍的除頻。鎖定偵測器121會偵測參考時脈訊號CR與第二除頻訊號DV2之間的頻率差。此外，鎖定偵測器121會判別所偵測出的頻率差是否在一預設頻率範圍內，並依據判別結果切換一迴路控制訊號CT2的準位。

舉例來說，當頻率差不在預設頻率範圍內時，則表示回復時脈訊號CI不夠穩定，因此鎖定偵測器121會將迴路控制訊號CT2切換至一第一準位。此外，回復單元110會依據具有第一準位的迴路控制訊號CT2切換至第一迴路，並透過第一迴路將回復時脈訊號CI的頻率鎖定至校正頻率。反之，當頻率差在預設頻率範圍內時，鎖定偵測器121會將迴路控制訊號CT2切換至一第二準位。此外，回復單元110會依據具有第二準位的迴路控制訊號CT2切換至第二迴路，並透過第二迴路將回復時脈訊號CI的頻率鎖定至取樣頻率。

回復單元110包括相位頻率偵測器(phase frequency detector)111、充電泵(charge pump)112、壓控振盪器(voltage controlled oscillator)113、第一除頻器114、相位偵測器(phase detector)115、頻率偵測器(frequency detector)116以及多工器117。其中，相位偵測器115與頻率偵測器116相互並聯，且多工器117電性連接相位偵測器115的輸出端、相位頻率偵測器111的輸出端以及充電泵112的輸入端。此外，壓控振盪器113電性連接充電泵112，且第一除頻器114電性連接在壓控振盪器113與相位頻率偵測器111之間。

在操作上，多工器117會依據來自迴路控制單元120的迴路控制訊號CT2，將充電泵112的輸入端連接至相位頻率偵測器111的輸出端或是相位偵測器115的輸出端。舉例來說，當迴路控制訊號CT2被切換至第一準位時，多工器117會將充電泵112的輸入端連接至相位頻率偵測器111的輸出端。此時，如圖2所示，回復單元110將可透過相位頻率偵測器111、充電泵112、壓控振盪器113、第一除頻器114形成第一迴路。亦即，時脈資料回復電路100將切換至一鎖相迴路(phase-locked loop，簡稱PLL)模式。其中，圖2為依據本發明之一實施例之用以說明時脈資料回復電路在第一迴路下的方塊示意圖。

請繼續參照圖2。在第一迴路中，相位頻率偵測器111會偵測參考時脈訊號CR與第一除頻訊號DV1之間的相位差與頻率差，並依據偵測結果產生一第一脈衝訊號SC1。此外，充電泵112會依據第一脈衝訊號SC1進行充放電，並據以產生一時脈控制訊號CT1。再者，壓控振盪器113用以產生回復時脈訊號CI，並依據時脈控制訊號CT1調整回復時脈訊號CI的頻率。第一除頻器114會將回復時脈訊號CI除以N，以產生第一除頻訊號DV1，其中N為正整數且N不等於M。亦即，第一除頻器114會進行N倍的除頻。

此外，第一除頻訊號DV1會回傳至相位頻率偵測器111，進而致使回復單元110可以依據參考時脈訊號CR與第一除頻訊號DV1不斷地調整回復時脈訊號CI的頻率。藉此，回復單元110將可透過第一迴路將回復時脈訊號CI的頻率鎖定至校正頻率。當回復時脈訊號CI的頻率被鎖定至校正頻率時，參考時脈訊號CR與第二除頻訊號DV2之間的頻率差將落入預設頻率範圍內。此時，迴路控制單元120會將迴路控制訊號CT2從第一準位切換至第二準位。

當迴路控制訊號CT2被切換至第二準位時，多工器117會將充電泵112的輸入端電性連接至相位偵測器115的輸出端。此時，如圖3所示，回復單元110將可透過相位偵測器115、頻率偵測器116、充電泵112以及壓控振盪器113形成第二迴路。亦即，時脈資料回復電路100將切換至一時脈資料回復(clock data recovery，簡稱CDR)模式。其中，圖3為依據本發明之一實施例之用以說明時脈資料回復電路在第二迴路下的方塊示意圖。

值得注意的是，壓控振盪器113除了產生回復時脈訊號CI以外，還會產生一移位時脈訊號CQ。其中，回復時脈訊號CI與移位時脈訊號CQ的頻率相同，且回復時脈訊號CI與移位時脈訊號CQ之間的相位差為45度。藉此，如圖4所示，在一實施例中，取樣頻率可例如是原始資料訊號DS之頻率的0.5倍。因此，相位偵測器115將可依據移位時脈訊號CQ以及移位時脈訊號CQ的反相訊號CQB，來判別是否可以擷取到資料(例如：DS[0]~DS[4])的中間處。此外，當回復時脈訊號CI被鎖定至取樣頻率時，相位偵測器115將可在一時脈週期內對原始資料訊號DS進行2次的取樣。其中，圖4為依據本發明之一實施例之用以說明時脈資料回復電路的訊號時序示意圖。

請繼續參照圖3。為了將回復時脈訊號CI鎖定至取樣頻率，在第二迴路中，相位偵測器115會利用回復時脈訊號CI以及回復時脈訊號CI的反相訊號CIB取樣原始資料訊號DS，並據以產生一第二脈衝訊號SC2。舉例來說，圖5為依據本發明之一實施例之用以說明相位偵測器的訊號時序示意圖，其中CI₁~CI₄用以表示利用回復時脈訊號CI所取得的取樣值，且CIB₁~CIB₄用以表示利用反相訊號CIB所取得的取樣值。

在操作上，相位偵測器115會依序比對連續取樣值之間的差異。例如，相位偵測器115會比對取樣值(CIB₁,CI₂,CIB₂)之間的差異，並接續地比對取樣值(CIB₂,CI₃,CIB₃)之間的差異，以此類推。其中，當CIB₁不等於CI₂且CI₂等於CIB₂時，則代表回復時脈訊號CI領先原始資料訊號DS。相對地，當CIB₁等於CI₂且CI₂不等於CIB₂時，則代表回復時脈訊號CI落後原始資料訊號DS。此外，相位偵測器115會依據比對結果產生相應的第二脈衝訊號 SC2。

另一方面，頻率偵測器116會利用回復時脈訊號CI、移位時脈訊號CQ以及移位時脈訊號CQ的反相訊號CQB取樣原始資料訊號DS，並據以產生一第三脈衝訊號SC3。舉例來說，圖6A與圖6B分別為依據本發明之一實施例之用以說明頻率偵測器的訊號時序示意圖，其中CQB₅用以表示利用反相訊號CQB所取得的取樣值，CI₅用以表示利用回復時脈訊號CI所取得的取樣值，且CQ₅用以表示利用移位時脈訊號CQ所取得的取樣值。

在操作上，頻率偵測器116會依序比對連續取樣值之間的差異。例如，頻率偵測器116會比對取樣值(CQB₅,CI₅,CQ₅)之間的差異。其中，如圖6A所示，當CQB₅不等於CI₅且CQB₅等於CQ₅時，則代表回復時脈訊號CI的頻率過低。相對地，當CQB₅、CI₅、CQ₅三者相等時，則代表回復時脈訊號CI的頻率過高。此外，頻率偵測器116會依據比對結果產生相應的第三脈衝訊號SC3。

值得注意的是，當原始資料訊號DS中的資料皆相同時，頻率偵測器116將會誤判回復時脈訊號CI的頻率過高。然而，在本實施例中，由於在第二迴路中回復時脈訊號CI的頻率是從較低的校正頻率鎖定至較高的取樣頻率，因此將可避免在第二迴路中回復時脈訊號CI之頻率過高的情況，進而避免頻率偵測器116的誤判。

請繼續參照圖3。在第二迴路中，第二脈衝訊號SC2與第三脈衝訊號SC3皆會被傳送至充電泵112。此外，充電泵112 將依據第二脈衝訊號SC2與第三脈衝訊號SC3進行充放電，並據以產生時脈控制訊號CT1。再者，壓控振盪器113會依據時脈控制訊號CT1調整回復時脈訊號CI的頻率，並將調整後的回復時脈訊號CI回傳給相位偵測器115與頻率偵測器116。藉此，回復單元110將可透過第二迴路將回復時脈訊號CI的頻率，從校正頻率鎖定至取樣頻率。

值得注意的是，第一除頻器114與第二除頻器122是分別對回復時脈訊號CI執行不同倍率的除頻。因此，第一除頻訊號DV1的頻率為回復時脈訊號CI之頻率為的1/N倍，且第二除頻訊號DV2的頻率為回復時脈訊號CI之頻率的1/M倍。此外，在本實施例中，M大於N。因此，在將回復時脈訊號CI從較低的校正頻率鎖定至較高之取樣頻率的過程中，參考時脈訊號CR與第二除頻訊號DV2之間的頻率差依舊會落入預設頻率範圍內，進而確保回復單元110是維持在第二迴路中。

此外，在第二迴路中，當回復時脈訊號CI的頻率被鎖定至取樣頻率時，回復單元110將利用回復時脈訊號CI取樣原始資料訊號DS，以產生回復資料訊號DOUT。相對地，當參考時脈訊號CR與第二除頻訊號DV2之間的頻率差不在預設頻率範圍時，迴路控制單元120會將迴路控制訊號CT2從第二準位切換至第一準位，以將回復單元110切換至第一迴路。

值得注意的是，鎖定偵測器121的預設頻率範圍是相關於時脈資料回復電路100對參考時脈訊號CR之偏移量的容忍度。舉例來說，倘若時脈資料回復電路100可容忍具有+20%偏移量的參考時脈訊號CR時，亦即參考時脈訊號CR的頻率從27MHz偏移至32.4MHz時，回復時脈訊號CI的頻率依舊可被鎖定至取樣頻率，進而致使第二除頻訊號DV2的頻率被調整至27MHz。換言之，因應參考時脈訊號CR之+20%的偏移量，鎖定偵測器121的預設頻率範圍也必須涵蓋83%(27/32.4)的變動量。

反之，倘若時脈資料回復電路100可容忍具有-20%偏移量的參考時脈訊號CR時，亦即參考時脈訊號CR的頻率從27MHz偏移至21.6MHz時，回復時脈訊號CI的頻率依舊可被鎖定至取樣頻率，進而致使第二除頻訊號DV2的頻率被調整至27MHz。換言之，因應參考時脈訊號CR之-20%的偏移量，鎖定偵測器121的預設頻率範圍也必須涵蓋125%(27/21.6)的變動量。

再者，如圖3所示，在一實施例中，時脈資料回復電路100更包括一等化器130。其中，等化器130是用以放大原始資料訊號DS。此外，等化器130將放大後的原始資料訊號DS傳送給回復單元110，以提供給回復單元110作為判斷。其中，等化器130主要是用以放大原始資料訊號DS中的高頻訊號。

綜上所述，本發明的時脈資料回復電路是利用第一迴路將回復時脈訊號的頻率鎖定至校正頻率，之後再利用第二迴路將回復時脈訊號的頻率鎖定至比校正頻率還高的取樣頻率。藉此，將可以確保回復時脈訊號的頻率是在第二迴路的鎖定範圍內，進而致使回復單元可以取得較大的鎖定範圍。此外，隨著回復單元之鎖定範圍的擴大，將可降低因為參考時脈訊號之偏移而導致的擷取錯誤。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。