CN1171385C - 高频振荡器 - Google Patents

Abstract

高频振荡器，包括一参考振荡器(6)和一具有相位频率检测器(1)、电荷泵(2)、环形振荡器(4)和除法器(5)的锁相环电路，参考振荡器(6)耦合到相位频率检测器(1)用于频率控制。环形振荡器(4)为一包含两个双输出级放大器的对称延迟单元振荡器，提供I/Q输出信号的产生。参考振荡器(6)工作范围1.25-1.5GHz，为具有谐振回路(7)的正弦类型数字受控频率合成器，提供低相位噪声；除法器(5)的除法系数为4提供5-6GHz范围的调谐输出。锁相环电路与参考振荡器集成在一个集成电路中，适用于RF领域。

Description

高频振荡器

技术领域

本发明涉及一种包含锁相环(PLL)的高频振荡器，用于提供5-6GHz频带的调谐频率范围。

背景技术

现在有多种用于建立5-6GHz频带新型无线业务的活动，如欧洲Hyperlan2和美国的IEEE 802.11a。这样就十分需要具有良好相位噪声性能的集成振荡器和I/Q产生电路。

在文献中，使用锁相环的高频振荡器是十分常见的，例如“DerElektroniker”(1975年6月)中Roland Best撰写的“Theorie und Anwendungedes Phase-Locked Loops”。在Mehmet Soyuer等撰写的“A FULLYMONNOLITHIC 1，25 GHZ CMOS FREQUENCY SYNTHESIZER”(IEEE关于VLSI电路讨论会，美国纽约，1994年6月9日，页127-128，ISBN：0-7803-1919-2)，Buchwald等撰写的“A 6 GHZ INTEGRATEDPHASE-LOCKED LOOP USING ALGAAS/GAAS HETEROJUNCTIONBIPOLAR TRANSISTORS”(IEEE固态电路期刊，美国纽约，1992年12月1日第12期27卷，页1752-1762，XP000329025)和Novof等撰写的“Fullyintegrated CMOS phase-locked loop with 15-240MHz locking range and 50psjitter”(IEEE固态电路期刊，美国纽约，1995年11月1日第11期30卷，页1259-1266，XP000553064)中都记载了使用锁相环并由一参考频率控制的高频振荡器，其中锁相环包括相位频率检测器、带滤波器的电荷泵(chargepump)、电压控制振荡器和除法器。此外还可以参考Pottbaecker和Langmann撰写的“AN 8 GHZ SILICON BIPOLAR CLOCK-RECOVERY ANDDATA-REGENERATOR IC”(IEEE固态电路期刊，美国纽约，1994年12月第29卷，页1572-1576)中有关GHz范围内完全集成振荡器以及环形振荡器的内容。

发明内容

本发明的目的在于提供一种5-6GHz频带内具有良好相位噪声的高频振荡器，该振荡器特别适用于在一IC上实现费用有效的集成。

为实现所述目的，本发明提供一种高频振荡器，包含一参考振荡器和一具有相位频率检测器、电荷泵、环形振荡器和除法器的锁相环电路，所述参考振荡器被耦合到所述相位频率检测器以实现频率控制，所述环形振荡器为一包括两个延迟单元放大器的对称延迟单元振荡器，所述电荷泵(2)包含一非接地环路滤波器(3)，所述环路滤波器(3)位于集成电路外部，并且所述电荷泵(2)的输入级为一差动放大器，并且在信号路线上只包含npn型晶体管(11)，并且所述参考振荡器(6)的调谐范围为1.25-1.5GHz，所述除法器(5)的除法系数为4以提供5-6GHz频带范围的调谐输出。

本发明的高频振荡器，包含一参考振荡器和一个具有相位频率检测器、电荷泵、环形振荡器和除法器的锁相环电路，该参考振荡器与相位频率检测器耦合，用于频率控制。参考振荡器在1.25-1.5GHz频带范围内工作最有利，是一种具有外部振荡回路的正弦(Colpitts)类型数字控制频率合成器，用于提供低相位噪声；除法器的除法系数为4，用于提供5-6GHz范围内的调谐输出。环形振荡器是一包含两个延迟单元放大器的对称延迟单元振荡器，用于更好的提供非接地I/Q输出信号，并因锁相环而具有非常低的相位噪声。

锁相环电路与参考振荡器集成在一起成为一集成电路，最好是使用双极CMOS硅/锗处理，这种处理非常适于射频应用。参考振荡器的振荡回路和电荷泵的环形滤波器都位于该集成电路的外部。最佳实施例，特别是关于电荷泵和环形振荡器的实施例，在从属权利要求中提出并在后面的说明中进一步解释。

附图说明

下面将结合示意性附图以一个实施例的方式解释本发明。附图包括：

图1  5-6GHz范围内的高频振荡器；

图2  图1中所示高频振荡器的电荷泵；

图3  图1中所示高频振荡器的环形振荡器；

图4  图1中所示的包括一相位检测器环路的环形振荡器；

图5  图3中所示延迟单元振荡器，包含用于相位和频率控制的配置。

图6  图5中所示延迟单元振荡器的电路框图。

具体实施方式

如图1所示，具有调谐电路、即外部振荡回路7的参考振荡器6，被用来作为具有良好相位噪声的提供参考频率的VCO。为了覆盖5-6GHz的本地振荡器(LO)频带范围，最好在参考振荡器6中使用1.25-1.5GHz频带范围的小调频范围。这可以通过一个合理的高Q值的外部LC振荡回路7来实现。

参考振荡器6的参考频率输出到一锁相环(PLL)电路的在1.25-1.5范围内工作的相位频率检测器1，所述锁相环电路进一步包括一具有回路滤波器3的电荷泵2，一环形振荡器4(DCO，延迟单元振荡器)和一除法器5。该PFD(频率相位检测器)1比较参考振荡器6和DCO 4的频率和相位。该PFD的输出经电荷泵2的回路滤波器3滤波后输出到DCO 4，用于频率控制。电荷泵2和回路滤波器3使用了完全差动式结构，用于避免调谐控制电压上的干扰。如果回路带宽高，那么回路对相位改变的反应就快，从而就减少了相位噪声。在DCO频率输出到PFD 1之前，先由除法器将DCO的频率除以4。由于这个原因，受PLL控制的DCO的相位噪声性能要比参考源6理论上差12dB。

相位频率检测器1由两个D型触发器(DFF)和一个用于RESET线路的与门构成。使用了ECL结构，并且最佳可工作到1.8GHz。该参考振荡器6使用具有外部LC振荡回路7的一集成正弦类型振荡器作为参考源。除法系数为4的除法器5由ECL型的触发器实现，在速度和电流消耗量上被优化。

延迟单元振荡器4(DCO)和电荷泵2将在下文通过图2和图3详细解释。

图2中所示电荷泵2具有宽的带宽，只受限于连接外部环路滤波器3的管脚焊接点界面以及环路滤波器3本身。这可以通过使用信号路线上只包含npn型晶体管的结构来实现，而不需要快速pnp型或pMOS型的晶体管。第一电流源，即pnp晶体管12，将一恒定电流I₀反馈给npn型晶体管对11的集电极，所述恒定电流I₀由V_ref控制。PFD 1的输出信号输入到npn型晶体管对11的输入端IN_ch。晶体管对11的发射极通过第二电流源2*I₀耦合到接地点GND。输出端OUT_ch将±2×I-I输出给外部环路滤波器3。由一缓冲器13检测环路滤波器3的信号，并进一步作为输出控制电压V_cont输出到DCO 4的控制输入端。

为保持输出节点处于正确的工作范围，一普通模式放大器14控制pnp型晶体管12的平均电流恰好等于npn型晶体管11的电流的一半。一钳位电路15确保DCO 4的控制信号在允许的限度之内。环路滤波器3为差动式连接以避免对调频线路的干扰和串扰；环路滤波器3没有接地线路。这对于DCO 4的陡调谐特性是必需的。

图3中所示受电压控制的DCO 4，是由两个放大器A1和A2构成的，形成一个对称环形振荡器。图2中电荷泵2输出的电压V_cont通过一控制放大器Ac控制提供给A1和A2的尾电流2I₀，另参见图6。放大器A1和A2的延迟基本上与电流2I₀成线性关系，从而得到更接近线性的频率调谐特性。参见图6，放大器A1和A2的电流输出导致在负载电阻R₀上的电压降，从而得到约为 的小信号增益。

通过将该差动结构完全在一个芯片上(集成电路)实现，RF干扰影响，如LO泄漏可最小化。这就需要现代直接转换接收器的概念。该电路的原理十分适用于多GHz频带范围内的完全集成振荡器，可提供非常宽的调谐范围。环形振荡器的相位噪声在许多研究中都已经建立了模型，例如可以参考A.Hajimiri，S.Limotyrakis和T.H.Lee撰写的“Jitter and Phase Noise in RingOscillators”，(IEEE固态电路期刊，IEEE，1999年6月，第34卷，第790-804页[1])，和B.Razavi撰写的“A study of Phase Noise in CMOS Oscillators”，(IEEE固态电路期刊，IEEE，1996年3月，第31卷，第331-343页[2])。这里，相位噪声的计算参考了A.Hajimiri和T.H.Lee撰写的“The Design of LowNoise Oscillators”(美国马萨诸塞洲Norwell市Kluwer学术出版社，1999年[3])中的详细研究。

如果我们将[3]中边带信号相位噪声的计算应用到图3中所示的双极差动环形振荡器4，我们可以获得等式

$L\left(\mathrm{\Δf}\right)=10\log (\frac{N}{3}\·\frac{f_0^2}{\mathrm{\Δ}{f}^2}\·(\frac{e}{I_0}+\frac{4\mathrm{kT}}{R_c\·I_0^2}))$ (式1)

在上式中，N为延迟级的数目，f₀为振荡器频率，Δf为频率偏移量，式中相位噪声被测算。作为噪声源，集电极电流散粒噪声和负载电阻的噪声都列入考虑之列，而基极电阻的噪声和1/f噪声都被忽略了。由式1可知道，尾电流I₀和电压摆幅R₀·I₀应该大，而这必定与低功率设计相矛盾。由式1得到的进一步结论是只选取最少的延迟级。

如果式1中我们选取N＝2，I₀＝400uA，R_c＝400Ω，f₀＝6GHz，Δf＝10kHz，我们可以获得相位噪声为L(10kHz)＝-41dBc/Hz。这意味着对于使用更高阶调制方法，如QAM的系统，振荡器需由一具有低相位噪声参考振荡器的宽带PLL控制。

因此，延迟单元振荡器4的相位噪声性能不能满足现代数字传输系统的要求。当在PLL内受到控制时，参考振荡器6支配环路带宽内VCO的相位噪声。PLL输出的为频率偏移Δf的函数的相位噪声S_Φo，可以以下式表示

$S_{{\mathrm{\Φ}}_0}\left(\mathrm{\Δf}\right)=S_{\mathrm{\ΦDCO}}\left(\mathrm{\Δf}\right)\·{\left(\frac{1}{1+G\left(\mathrm{\Δf}\right)\·H\left(\mathrm{\Δf}\right)}\right)}^2+S_{\mathrm{\Φref}}\left(\mathrm{\Δf}\right)\·{\left(\frac{G\left(s\right)}{1+G\left(\mathrm{\Δf}\right)\·H\left(\mathrm{\Δf}\right)}\right)}^2$ (式2)

式2中，S_ΦDCO为根据式1计算得到的DCO的相位噪声，S_Φref为参考振荡器6的相位噪声，G(Δf)为前向环路增益，H(Δf)表示反向环路增益。

由于参考振荡器6制约振荡回路7的谐振频率F_0ref和品质因数Q_ref，噪声形状F_ref和输出功率P_ref，它的相位噪声可以由下式表示

$S_{\mathrm{\Φref}}\left(\mathrm{\Δf}\right)=\frac{1}{2}(1+\frac{1}{4\·Q_{\mathrm{ref}}^2}\·{\left(\frac{{\mathrm{\ω}}_{0\mathrm{ref}}}{\mathrm{\Δf}}\right)}^2)\frac{F_{\mathrm{ref}}\mathrm{kT}}{P_{\mathrm{ref}}}$ (式3)前向环路增益G(Δf)由下式求得

$G\left(\mathrm{\Δf}\right)=K_{\mathrm{\Φ}}\·Z_L\left(\mathrm{\Δf}\right)\frac{K_{\mathrm{VCO}}}{\mathrm{\Δf}}$ (式4)

取决于相位检测器和电荷泵常数K_Φ、环路滤波器3的阻抗Z_L和VCO 4的调谐常数K_VCO。

反向环路增益H(Δf)可由下式表示

$H\left(\mathrm{\Δf}\right)=\frac{1}{N}$ (式5)

为除法器比例N的函数。

将式3-式5引入式2，就可以计算得到PLL电路1-5的相位噪声。作为一个实际的实施例，该计算可基于以下假设：

1.在3.1部分计算f_DCO＝6GHz时的DCO相位噪声

2.DCO调谐常数K_DCO＝1000 2π MHz/V

3.相位检测器常数K_Φ＝0.5mA/(2π rad)

4.除法器系数N＝4

5.环路滤波器Z_L有C₁＝0，C₂＝22pF，R₂＝15kΩ

6.参考振荡器Q_ref＝20，f_0ref＝1.5GHz，F_ref＝3，P_ref＝0.2mW

结果是，例如在10 kHz偏移频率时，PLL可以改善相位噪声，从-41dBc/Hz(没有运行VCO时)至-78dBc/Hz(VCO由PLL控制)。然而，当参考振荡器6的相位噪声增加时对于较低的频率，相位噪声会增加。环路滤波器3的选择很重要，因为这会影响在PLL频率特性条件下的谐振。为了获得良好的相位噪声性能，低噪声参考振荡器6也必须工作在具有Q_ref＞20的高Q谐振器，而环路PLL的带宽应该＞20MHz。

根据测算，DCO频率可以在3.5-6Ghz之间调谐。相位噪声性能受到参考振荡器6限制。使用在1.25工作频率下、L(10kHz)＝-104dBc/Hz的外部参考，在5GHz频率下测算的相位噪声为-90dBc/Hz。参考与DCO之间相位噪声的减少比理论上的预期值12dB要差2dB。

如图4所示，高频振荡器还可包括一个第二环路，该环路包括一个与环形振荡器4的I/Q输出信号相耦合的相位检测器21。当I和Q信号之间的相位差不是90°时，该相位检测器21为环形振荡器4提供一个误差信号V_phase，从而在高频振荡器工作时，始终保持在整个频率带宽范围内I和Q信号之间的正交状态。

如图5所示，相位控制信号V_phase耦合到环形振荡器4中的延迟单元放大器A1和A2。延迟单元放大器A1和A2串联耦合，分别提供90°相位偏转。如图3所示，延迟单元A1和A2的输出没有接地，延迟单元A2的输出用于I+和I-信号，而延迟单元A1的输出用于Q+和Q-信号。延迟单元A2的输出经过一反向器IV耦合到延迟单元A1的输入，从而满足了360°的振荡条件。

环形振荡器4进一步包括一放大器部分2I₀，用于为每一个延迟单元A1和A2提供2I₀的电流；并且电荷泵2的控制信号V_cont耦合到该放大器部分，用于提供频率控制。放大器部分2I0是相同的，因此延迟单元A1和A2是对称调谐。放大器部分2I0耦合到相同电流源23。

相位检测器21的控制信号耦合到一可控电流源22，该电流源耦合到每一个放大器部分2I₀。通过该电流源22，控制电压V_phase提供电流源23的非对称电流，通过该电流校正I/Q信号的所需90°相位差的差异。

图6示出延迟单元振荡器4的详细电路框图。环形振荡器4主要由延迟单元放大器A1和A2、具有反向器IV的反馈回路和用于相位和频率控制的控制放大器Ac构成。延迟单元放大器1包含一个放大器31，该放大器耦合到延迟单元放大器A2的放大器32的输入端，并且其输出端通过负载电阻R_c提供输出信号I+/I-和Q+/Q-，输出信号耦合到一电源电压VCC。

两个放大器33和34耦合到放大器31的输出端，用于延迟并因此实现放大器31的频率调谐。与延迟单元放大器A1一致，延迟单元放大器A2包括放大器32，35和36，用于提供对称延迟单元振荡器。

放大器37的输出端耦合到放大器33和34的输入端，用于提供信号Q+/Q-的电压控制；还耦合到放大器33和34的输出端，用于提供延迟和分别的频率调整。频率调整由控制放大器Ac的放大器37提供，控制信号V_cont加到该放大器的输入端，而该放大器的输出分别耦合到放大器33和34作为它们的电源电压。延迟单元A2的放大器35和36的设置是与放大器33和34的方式相同。控制放大器Ac进一步包含用于延迟单元A2的放大器38，也将控制信号V_cont加到该放大器的输入端，用于对延迟单元A1和A2的对称调谐。

控制放大器Ac进一步包括一放大器39，相位控制信号V_phase提供给该放大器的输入端。放大器39的输出端分别耦合到放大器37和38，用于根据放大器38对放大器37偏移，以获得输出信号I和Q的正确的90°相位差。因此延迟单元振荡器4包含两个用于频率控制的对称放大器部分33，34，37；35，36，38和一个提供相位控制、并耦合到这些放大器部分的放大器39。

Claims (5)

1.一种高频振荡器，包含一参考振荡器(6)和一具有相位频率检测器(1)、电荷泵(2)、环形振荡器(4)和除法器(5)的锁相环电路，所述参考振荡器(6)被耦合到所述相位频率检测器(1)以实现频率控制，其特征在于，

所述环形振荡器(4)为一包括两个延迟单元放大器(A1，A2)的对称延迟单元振荡器，所述电荷泵(2)包含一非接地环路滤波器(3)，所述环路滤波器(3)位于集成电路外部，并且所述电荷泵(2)的输入级为一差动放大器，并且在信号路线上只包含npn型晶体管(11)，并且

所述参考振荡器(6)的调谐范围为1.25-1.5GHz，所述除法器(5)的除法系数为4以提供5-6GHz频带范围的调谐输出。

2.如权利要求1所述的高频振荡器，其特征在于，所述参考振荡器(6)为一具有谐振回路(7)的正弦类型振荡器，所述参考振荡器(6)和锁相环电路被集成在一个集成电路中，而所述谐振回路(7)位于所述集成电路外部。

3.如权利要求1所述的高频振荡器，其特征在于，两个延迟单元放大器(A1，A2)包含一个双输出级以提供不接地I/Q输出信号的产生。

4.如权利要求3所述的高频振荡器，其特征在于，一个具有相位检测器(21)的环路(环路II)被耦合到所述延迟单元振荡器(4)，用于在I-和Q-信号间的相位控制。

5.如权利要求3所述的高频振荡器，其特征在于，所述延迟单元振荡器(4)包含：用于频率控制的第一对称放大器部分(33，34，37)、第二对称放大器部分(35，36，38)，第一延迟单元放大器(31)，第二延迟单元放大器(32)，和一个用于相位控制的第七放大器(39)，

其中所述第一对称放大器部分由第一放大器(33)、第二放大器(34)和第三放大器(37)构成；所述第二对称放大器部分由第四放大器(35)、第五放大器(36)和第六放大器(38)构成，并且

第二延迟单元放大器(32)、第四放大器(35)、第五放大器(36)和第六放大器(38)的设置与第一延迟单元放大器(31)、第一放大器(33)、第二放大器(34)和第三放大器(37)的设置方式相同，并且

第一延迟单元放大器(31)耦合到第二延迟单元放大器(32)的输入端；第一放大器(33)和第二放大器(34)耦合到第一延迟单元放大器(31)的输出端；第三放大器(37)的输出端耦合到第一放大器(33)和第二放大器(34)的输入端和输出端；并且第七放大器(39)的输出端分别耦合到第三放大器(37)和第六放大器(38)。

Images