CN1461524A - 可调谐正交移相器 - Google Patents
可调谐正交移相器 Download PDFInfo
- Publication number
- CN1461524A CN1461524A CN02801130A CN02801130A CN1461524A CN 1461524 A CN1461524 A CN 1461524A CN 02801130 A CN02801130 A CN 02801130A CN 02801130 A CN02801130 A CN 02801130A CN 1461524 A CN1461524 A CN 1461524A
- Authority
- CN
- China
- Prior art keywords
- output
- transistor
- phase shifter
- base stage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
Landscapes
- Networks Using Active Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明涉及一种可调谐正交移相器,它包括用于输入输入信号(vin)的输入端(IN)、用于将输入信号分成两个基本正交的第一和第二信号(i1,i2)的分离装置(10)、用于将所述第一和第二信号(i1,i2)相加的加法装置(6)、用于将所述第一和第二信号(i1,i2)相减的减法装置(7)、根据所述加法装置(6)的输出信号输出第一输出信号(vo1)的第一输出端(OUT+)以及根据所述减法装置(7)的输出信号输出第二输出信号(vo2)的第二输出端(OUT-),其中所述分离装置(10)设为全通。
Description
本发明涉及一种可调谐正交移相器,它包括用于输入输入信号的输入装置、用于将输入信号分成两个基本正交的第一和第二信号的分离装置、用于将所述第一和第二信号相加的加法装置、用于将所述第一和第二信号相减的减法装置、根据所述加法装置的输出信号输出第一输出信号的第一输出端以及根据所述减法装置的输出信号输出第二输出信号的第二输出端。
这种提供两个正交的输出信号的移相器被用于诸如移动通信系统和其它无线电发射机和接收机系统,这些系统中,为了使发射机中获得足够的镜像干扰抑制以及接收机中I(同相)和Q(正交相位)基带相位矢量信号之间具有正确的90度相位差,要求有精确的90度相移。具体地说,一种可能的应用是用于调谐范围大的RC/LC振荡器的I/Q生成(“同步光纤网”/“SDH”应用)。此外,这种移相器还用于多相滤波器、QUAM、低IF/零IF接收机以及数据和时钟恢复(DCR)和锁相环(PLL)电路。
在正交信号生成的第一已知技术中,有图1所示的RC-CR技术。这里,输入信号vin按-π/4移相而形成第一输出信号Vo1和按+π/4移相而形成第二输出信号vo2。输出信号vo1和vo2之间的相位差始终为π/2,但是输出信号vo1和vo2的幅度仅在一个频率fo=1/(2πRC)处相等。
移相之后,可以采用限制级(图1中未示出),但是在GHz范围中限幅就变得很难,除非若干级以级联方式连接。本操作仅在信号的过零点相关的情况中才可行。但是,两个并行路径中两个输出信号vo1和vo2之间总是存在增益和幅度上的失配。再者,由于非线性效应,会出现诸如AM到PM转换的摆率(dvin/dt)。当RC时间常数随加工工艺和温度而变化时,输出信号vo1和vo2的幅度相等处的截止频率也会改变。此外,无源元件之间的失配还导致相位失配。
正交生成的另一个常规方法是图2的Havens技术。利用正交电路2将输入信号分成两个分支,它们具有大致正交的输出。此电路的精度不是强制要求的。这两个信号为:
v1(t)=Acos(ωt)
v2(t)=Acos(ωt+θ) (1)
在限幅器4和5分别在幅度上对这两个信号vo1和vo2进行限制之后,这两个信号被加法器6相加,而且还被减法器7相减。加法器6和减法器7输出的各个信号分别再次被限幅器8和9在幅度上限制,从而形成输出信号Vo1和vo2。值得关注的是,π/2的相位不平衡后来导致通过限制操作消除的两个信号v1和v2之间的幅度失配。此操作由如下公式说明:
如果移相器使两个输出正交(θ=π/2),则和信号与差信号的幅度A是相等的。假定在第二信号v2中存在大小为ε的幅度失配,则第二信号v2的公式如下所示:
v2=(A+ε)cos(ωt+θ) (3)
这种误差的结果是,v1+v2逆时针旋转了Φ1而v1-v2顺时针旋转Φ2。在图3中示出这些信号的相量图。所述两种情况对应于不存在幅度误差(图3a)的情况和存在幅度误差的情况(3b)。假定与幅度A比较,该幅度误差很小,即ε<<A,则从图3可见到相位误差Φ1和Φ2和局部相位误差Φ1+Φ2。相位误差Φ1和Φ2的公式为: 当ε<<A时,结果是:
幅度失配ε导致相位失配。1%的幅度失配产生相位上0.6°的失配。虽然此方法按照对误差的健壮性来说是较好的,但是缺点在于使用了四个把调幅转换成调相的限幅器4、5、8和9。另一个致命的缺点是,即使某些幅度误差是容许的,输入正交生成器对于不同的频率仍会产生不相等的幅度。因此,当上述正交生成电路耦合到用于I/Q处理的振荡器,通过在例如倍频程内调谐振荡器,两个路径的幅度会剧烈变化。
图2说明本发明所基于的最相关的现有技术。
EP0707379 A1公开了一种可调谐正交移相器,它包括:两个分别由滤波器、放大器和求和电路的串联连接构成的分支;以及两个由放大器构成的交叉连接,该连接将一个分支的滤波器与另一个分支的求和电路互连。通过控制四个放大器的尾电流来获得两个输出信号之间的精确的90°相移。
WO92/11704 A1描述一种正交信号生成器,它包括锁相环配置,其中含有电压控制相移网络、限幅器、“异或”相位检测器、低相位滤波器、差分电压至电流转换器以及环路滤波器。电压控制的相移网络生成用于差分正交信号的相移。“异或”相位检测器确定差分正交信号之间的相位误差。此相位误差与电压控制信号相关,此电压控制信号被送回到电压控制的相移网络以维持差分正交信号之间的精确90°相位关系。
由于这种控制机制的原因,根据EP0707379 A1和WO92/11704A1的装置都需要复杂且昂贵的结构。
因此,本发明的目的在于提供一种简单结构,这种结构避免了幅度失配,而且可用于具有一个以上倍频程频率调谐的振荡器。
为了实现上述和其它目的,根据本发明,提供一种可调谐正交移相器,它包括用于输入输入信号的输入装置、用于将输入信号分成两个基本正交的第一和第二信号的分离装置、用于把所述第一和第二信号相加的加法装置、用于把所述第一和第二信号相减的减法装置、根据所述加法装置的输出信号输出第一输出信号的第一输出端以及根据所述减法装置的输出信号输出第二输出信号的第二输出端,其特征在于,所述分离装置被设置成全通。
因为全通产生幅度相等的两个正交信号以及全通的gm/C时间常数跟踪振荡器输出的输入信号的振荡频率(利用相同的调谐机制),较好地减少了幅度失配。还允许免除输入和输出处的限幅器。所以,本发明采用具有固有I/Q匹配的gm/C调谐方案。
最好,设置用于缓冲所述第一输出信号的第一输出缓冲装置和用于缓冲所述第二输出信号的第二输出缓冲装置。
本发明的另一个最佳实施例包括将其输入连接到所述输入装置的第一互阻抗转换器。本实施例的修改还包括将其输出连接到所述第一输出端的第二互阻抗转换器以及将其输出连接到所述第二输出端的第三互阻抗转换器。如果将输入和输出信号以电压信号的形式提供,建议设置互阻抗转换器。一般来说,互阻抗转换器是互阻抗放大器。
根据本发明的又一个最佳实施例,因为互阻抗转换器还具有缓冲功能,所以第一和第二输出缓冲装置分别以所述第一和第二互阻抗转换器的形式提供。
本发明的又一个最佳实施例的特征在于,至少第一晶体管,其集电极连接至其基极,而其发射极耦合至预定电位;第二晶体管,其基极连接至所述第一晶体管的基极,而其发射极耦合至所述预定的固定电位;以及电容器,耦合在所述第一和第二晶体管的基极的连接点与所述预定电位之间。
如果可调谐正交移相器设置成差分移相器,又一个最佳实施例的特征在于,至少第一晶体管,其集电极连接至其基极,而其发射极耦合至预定电位;第二晶体管,其基极连接至所述第一晶体管的基极,而其发射极耦合至所述预定电位;第三晶体管,其集电极连接至其基极,而其发射极耦合至预定电位;第四晶体管,其基极连接至所述第三晶体管的基极,而其集电极耦合至所述预定电位;以及电容器,耦合在所述第一和第二晶体管的基极的第一连接点与所述第三和第四晶体管的基极的第二连接点之间。
在上面刚提到的两个实施例中,晶体管可以是npn晶体管和/或所述预定电位为零(地)。
参考附图,从以下结合最佳实施例的描述中会理解本发明的上述和其它目的及特征,图中:
图1说明利用简单的RC-CR技术的第一常规正交移相器;
图2说明利用Havens技术的第二常规正交移相器;
图3a和b说明第二常规移相器中所采用的Havens技术的相量图;
图4说明根据本发明的最佳实施例的正交移相器;
图5是包括pnp和npn晶体管的全通网络的电路图;
图6是用于正交生成的全通网络的晶体管级视图的电路图;
图7是包括正交移相器的继电器式相位检测器的实施例(a)和该正交移相器的输入和输出信号的波形(b);以及
图8是包括图7的继电器式相位检测器的数据和时钟恢复单元的实施例。
在图4中表示本发明的最佳实施例。
图4中所示的体系结构与图2的常规结构体系的主要不同之处在于,取代正交电路2,设置了全通电路10,它生成具有相等幅度的两个正交信号。
在图4的最佳实施例中,在输入端子IN输入的输入信号vin被提供给输入互阻抗放大器12。在输入互阻抗放大器12中,对输入信号vin进行缓冲,并进行电压至电流的转换,因为在图4所示的最佳实施例中,输入信号vin是电压信号。但是,如果输入信号vin不是电压信号,而是电流信号,则输入互阻抗放大器12是不必要的。
从输入互阻抗放大器12输出的电流信号iin被馈送到具有两个输出并产生两个幅度相等的正交信号的全通电路10。因为全通电路10的gm/C时间常数跟踪振荡器(图4中未示出)生成的输入信号vin的振荡频率(利用相同的调谐机制),较好地减少了幅度失配,从全通电路10输出的信号i1和i2始终是正交的。
全通电路10输出的正交信号i1和i2以与图2的常规体系结构中相同的方式被加法器6相加,又被减法器7相减。
加法器6输出的和信号和减法器7输出的差信号被加到第一和第二输出互阻抗放大器14和15的输入端,这些放大器对这些信号进行缓冲,并再次将它们转换为电压信号vo1和vo2。这些电压信号vo1和vo2是在输出端OUT+和OUT-输出的输出信号。但是,如果输出信号要保持为电流信号,则这种输出互阻抗放大器14和15就不是必需的。
已知全通电路10的输出是电流,在一种不同的实现中,可以容易地生成两个信号i1+i2和i1-i2。这可在输出互阻抗放大器14和15的输入端实现。此全通传递函数被认为是如下: 其中C/gm是全通电路10的时间常数,它可以通过调整互阻抗gm来进行调整。全通电路10的相移取决于频率,如下所示: 当ω=gm/C时,网络的相移是π/2。可以这样调整时间常数,使得始终满足此条件。现在,可以按如下公式生成两个信号i1+i2和i1-i2:
为了容易理解该电路,可参考图5。此处,输入电流Ii在移相器的输入及其输出处形成镜像。
假定C相对于同一节点处见到的寄生效应和图5的两个npn晶体管T1和T2之间的电流增益因素占主导作用,就容易发现电路的传递函数为:
如果整个电路用直流电流IBIAS偏置,则通过更改IBIAS来调整网络的时间常数C/gm,从而更改互阻抗gm。
但是在另一个不同的方法中,pnp晶体管不是必需的,因此思路是不需要pnp晶体管而生成两个信号i1+i2和i1-i2。也就是说,已经发现pnp晶体管具有差的频率特性。用于正交生成的不同实现的电路的最佳实施例如图6所示。
利用发射极简并的差分对将IN+和IN-处的输入电压转换为电流。与没有简并的情况相比,电流之间的匹配得以改善,线性也得以改善。在互阻抗放大器的求和节点A处,最终(netto)电流为: 这看上去像是公式(8)的差分电流i1+i2的负输出。在相减节点B处,最终电流为:
这使人联想到公式(8)的i1-i2。在公式(10)和(11)中,假定直流电流没有流过输出端而只是信号电流通过该输出端。
图7a中示出在继电器式相位检测器20中的正交移相器的实现,其中该正交移相器表示为方框22。正交移相器22输出对应于图1、2和4所示的输出信号vo1和vo2的两个信号CKI和CKQ。又如图7a所示,正交移相器22的输入端连接至压控振荡器(VCO)24的输出端。调谐信号vtune被输入到VCO24。VCO24的输出信号是正交移相器22的输入信号,对应于图1、2和4的vin。
继电器式检测器20还包括几个D触发器DFF1至DFF4和DFF1′至DFF4′。正交移相器22的两个输出信号CKI和CKQ用于为D触发器提供时钟。继电器式检测器20还包括由D触发器控制的相位检测器寄存处(lodging)26。
正交移相器22的输入和输出信号的波形如图7b所示。
图7a的继电器式检测器是基于正交压控振荡器的Alexander继电器式相位检测器的交错式版本(interleaved version),其中VCO24是无正交输出的LC-VCO,而正交生成由正交移相器22在VCO24之外完成。因为正交生成是在VCO24之外进行的,所以振荡器的相位噪声不会被削减。
图8说明包括图7的继电器式检测器的数据和时钟恢复单元。
光纤通信的出现带来完全集成的光接收机,其中低功率成为必需的要求,以便适应更高的集成密度和现有封装的有限热性能。在接收机一端,需要基于PLL的数据和时钟恢复单元(DCR)来恢复时钟信息和重新为入局数据定时。图8的数据和时钟恢复单元基于主从方法。此原理依赖于匹配的振荡器和两个分别用于频率和相位捕获的控制环路。在发射机部分,时钟转换电路需要提供纯净时钟来控制光纤上传送的数据的过渡。
在时钟转换电路中,采用PLL合成器通过清除VCO的相位噪声来生成纯净时钟。LC振荡器固有地具有比RC振荡器好的相位噪声性能,从而免除对PLL环路带宽的需求。实际上,LC-VCO可以采用具有高抖动转移和低抖动生成的窄带环路。LC振荡器的另一个优点在于对温度和加工变化的频率稳定性和健壮性。因为集成的变容二极管随电压的电容变化有限,所以通常的代价是调谐范围少了些。在此设计中,主要的折衷在于可调谐性与相位噪声。因为相位噪声与振荡回路的质量因子的平方成反比,LC振荡回路的相位的导数直接与Q成比例,所以显然同时获得非常好的相位噪声性能和大的调谐范围是不可能的。通过将VCO与完全的LC振荡回路集成,可以较好地控制外界的干扰,并且可以较好地减少引线计数。本论文的目的在于说明:可以利用温度和加工变化补偿技术实现1GHz的调谐范围以及具有低相位噪声的LC振荡器。仅利用VCO核心中的MOS晶体管和用于I/Q接口的快速双向缓冲器已经在30GHz fTBiCMOS加工中实现了这种设计。
Claims (11)
1.可调谐正交移相器,它包括:
输入装置(IN),用于输入输入信号(vin;iin),
分离装置(10),用于将所述输入信号分成两个基本正交的第一和第二信号(i1,i2),
加法装置(6),用于将所述第一和第二信号(i1,i2)相加,
减法装置(7),用于将所述第一和第二信号(i1,i2)相减,
第一输出端(OUT+),用于根据所述加法装置(6)的输出信号输出第一输出信号(vo1),以及
第二输出端(OUT-),用于根据所述减法装置(7)的输出信号输出第二输出信号(vo2),
其特征在于,所述分离装置(10)设置成全通。
2.如权利要求1所述的移相器,其特征在于,用于缓冲所述第一输出信号(vo1)的第一输出缓冲装置(14);以及用于缓冲所述第二输出信号(vo2)的第二输出缓冲装置(15)。
3.如权利要求1或2所述的移相器,其特征在于第一互阻抗转换器(12),其输入连接至所述输入装置(IN)。
4.如权利要求1至3中至少任一项所述的移相器,其特征在于,
第二互阻抗转换器(14),其输出连接至所述第一输出端(OUT+),以及
第三互阻抗转换器(15),其输出连接至所述第二输出端(OUT)。
5.如权利要求3和/或4所述的移相器,其特征在于,所述互阻抗转换器(12;14;15)是互阻抗放大器。
6.如权利要求2和4所述的移相器,其特征在于,所述第一和第二输出缓冲装置分别是所述第二和第三互阻抗转换器(14,15)。
7.如权利要求1至6中至少任一项所述的移相器,其特征在于,
第一晶体管(T1),其集电极连接至其基极,而其发射极耦合至预定电位,
第二晶体管(T2),其基极连接至所述第一晶体管的基极而其发射极耦合至所述预定的固定电位,以及
电容器(C),耦合在所述第一和第二晶体管(T1,T2)的基极的连接点与所述预定电位之间。
8.如权利要求1至6中至少任一项所述的移相器,其特征在于,它被设置成差分移相器,其中包括:
第一输入端(IN+),用于输入输入信号,以及
第二输入端(IN-),用于输入反相输入信号,
其特征在于至少:
第一晶体管,其集电极连接至其基极,而其发射极耦合至预定电位,
第二晶体管,其基极连接至所述第一晶体管的基极而其发射极耦合至所述预定电位,
第三晶体管,其集电极连接至其基极,而其发射极耦合至预定电位,
第四晶体管,其基极连接至所述第三晶体管的基极而其集电极耦合至所述预定电位,以及
电容器(2C),耦合于所述第一和第二晶体管的基极的第一连接点与所述第三和第四晶体管的基极的第二连接点之间。
9.如权利要求7或8所述的移相器,其特征在于,所述晶体管是npn晶体管。
10.如权利要求7至9中至少任一项所述的移相器,其特征在于,所述预定电位为零(接地)。
11.数据和时钟恢复单元,它包括一种相位检测器(20),其中含有如上述权利要求中至少任一项所述的移相器。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01200475 | 2001-02-12 | ||
EP01200475.0 | 2001-02-12 | ||
EP01203127 | 2001-08-16 | ||
EP01203127.4 | 2001-08-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1461524A true CN1461524A (zh) | 2003-12-10 |
Family
ID=26076830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN02801130A Pending CN1461524A (zh) | 2001-02-12 | 2002-01-31 | 可调谐正交移相器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6873198B2 (zh) |
EP (1) | EP1362421A1 (zh) |
JP (1) | JP2004519159A (zh) |
CN (1) | CN1461524A (zh) |
WO (1) | WO2002065638A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101997572A (zh) * | 2009-08-17 | 2011-03-30 | 索尼公司 | 信息处理装置和信号传输方法 |
CN101964643B (zh) * | 2009-07-22 | 2013-01-02 | 中国科学院微电子研究所 | 一种自适应宽带正交移相电路及其应用 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6912698B1 (en) * | 2002-05-23 | 2005-06-28 | Xilinx, Inc. | Skew lots for IC oscillators and other analog circuits |
US9233461B2 (en) | 2012-02-27 | 2016-01-12 | Black & Decker Inc. | Tool having multi-speed compound planetary transmission |
KR102222449B1 (ko) * | 2015-02-16 | 2021-03-03 | 삼성전자주식회사 | 탭이 내장된 데이터 수신기 및 이를 포함하는 데이터 전송 시스템 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4109102A (en) * | 1975-12-02 | 1978-08-22 | Nippon Electric Company, Ltd. | Phase synchronizing circuit |
NL7709663A (nl) * | 1977-09-02 | 1979-03-06 | Philips Nv | Vertragingsnetwerk met een keten van all-pass secties. |
US4806888A (en) * | 1986-04-14 | 1989-02-21 | Harris Corp. | Monolithic vector modulator/complex weight using all-pass network |
WO1991010286A1 (en) * | 1989-12-27 | 1991-07-11 | Alcatel N.V. | Phase shifter |
WO1992013425A1 (en) * | 1991-01-24 | 1992-08-06 | British Broadcasting Corporation | Non-sharp cut filters for assembling and splitting in weston clean pal |
JP3098464B2 (ja) * | 1997-06-26 | 2000-10-16 | 日本電気アイシーマイコンシステム株式会社 | 90度移相回路 |
US6496545B1 (en) * | 1999-02-02 | 2002-12-17 | Lucent Technologies Inc. | Single side-band mixer |
JP2001045085A (ja) * | 1999-07-27 | 2001-02-16 | Nippon Telegr & Teleph Corp <Ntt> | 直交信号発生回路および直交信号発生方法 |
-
2002
- 2002-01-31 JP JP2002564835A patent/JP2004519159A/ja active Pending
- 2002-01-31 WO PCT/IB2002/000319 patent/WO2002065638A1/en not_active Application Discontinuation
- 2002-01-31 CN CN02801130A patent/CN1461524A/zh active Pending
- 2002-01-31 EP EP02715678A patent/EP1362421A1/en not_active Withdrawn
- 2002-02-11 US US10/073,706 patent/US6873198B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964643B (zh) * | 2009-07-22 | 2013-01-02 | 中国科学院微电子研究所 | 一种自适应宽带正交移相电路及其应用 |
CN101997572A (zh) * | 2009-08-17 | 2011-03-30 | 索尼公司 | 信息处理装置和信号传输方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1362421A1 (en) | 2003-11-19 |
JP2004519159A (ja) | 2004-06-24 |
US6873198B2 (en) | 2005-03-29 |
WO2002065638A1 (en) | 2002-08-22 |
US20020158678A1 (en) | 2002-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6094103A (en) | Multiple feedback loop ring oscillator and delay cell | |
CN106209093B (zh) | 一种全数字小数分频锁相环结构 | |
US7623837B2 (en) | Receiver for an integrated heterodyne communication system including BAW-type resonators | |
US6750727B1 (en) | Low phase noise MOS LC oscillator | |
CN101262225B (zh) | 锁相环频率合成器 | |
US20090302958A1 (en) | Digitally controlled oscillator and phase locked loop circuit using the digitally controlled oscillator | |
US20040113707A1 (en) | Differential oscillator | |
US6526113B1 (en) | GM cell based control loops | |
CN1541448B (zh) | 可调正交移相器 | |
US9444438B2 (en) | Frequency doubler and related method of generating an oscillating voltage | |
US6987425B1 (en) | Low phase noise MOS LC oscillator | |
US5561399A (en) | Cascaded multi-resonator oscillator having high Q-value | |
EP0669721B1 (en) | Oscillator, synthesizer tuner circuit and AM synchronous detect circuit employing the oscillator | |
US20050275480A1 (en) | Frequency selective oscillator, electronic instrument implementing the same, and method of adjusting frequency control characteristics | |
US7564316B2 (en) | Variable-frequency oscillator incorporating thin-film bulk acoustic resonators | |
CN1461524A (zh) | 可调谐正交移相器 | |
US8258887B1 (en) | Delay-coupled LCVCO | |
EP1239584B1 (en) | Frequency tracking oscillator and method of operation | |
US7356106B2 (en) | Clock and data recovery circuit | |
US20030189467A1 (en) | Quadrature ring oscillator | |
CN1682432A (zh) | 压控lc谐振电路振荡器 | |
JPH11514830A (ja) | 電荷ポンプを有する周波数合成回路 | |
Zhang et al. | Wideband RC polyphase network for IEEE 802.11 a quadrature signal generation | |
Kumar et al. | Q locked loop to tune a high-Q high-frequency bandpass filter | |
CN117792285A (zh) | 压控振荡装置和锁相环 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |