JP2005500781A - 差動リング発振器段 - Google Patents
差動リング発振器段 Download PDFInfo
- Publication number
- JP2005500781A JP2005500781A JP2003522273A JP2003522273A JP2005500781A JP 2005500781 A JP2005500781 A JP 2005500781A JP 2003522273 A JP2003522273 A JP 2003522273A JP 2003522273 A JP2003522273 A JP 2003522273A JP 2005500781 A JP2005500781 A JP 2005500781A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- input
- ring oscillator
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 47
- 238000011084 recovery Methods 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 5
- 239000000835 fiber Substances 0.000 claims description 4
- 239000013307 optical fiber Substances 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 208000037516 chromosome inversion disease Diseases 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00189—Layout of the delay element in BiCMOS technology
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00195—Layout of the delay element using FET's
- H03K2005/00208—Layout of the delay element using FET's using differential stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
- Percussion Or Vibration Massage (AREA)
- External Artificial Organs (AREA)
Abstract
本発明は、差動リング発振器段に関し、前記差動リング発振器段は、第１入力（IN+）及び反転第２入力（IN-）並びに第１出力及び反転第２出力を持つ差動遅延手段（Q1, Q2）と、前記遅延手段（Q1, Q2）の前記第１出力に接続された入力を持つ第１出力バッファ手段（34a）と、前記遅延手段の前記第２出力に接続された入力を持つ第２出力バッファ手段（34b）とを有し、更に、前記第１出力バッファ手段（34a）の出力（OUT+）に接続され、前記遅延手段（Q1, Q2）の前記第２出力からの信号によって制御される第１制御可能電流源手段（M6）と、前記第２出力バッファ手段（34b）の出力（OUT-）に接続され、前記遅延手段（Q1, Q2）の前記第１出力からの信号によって制御される第２制御可能電流源手段（M5）とを有し、前記制御可能電流源手段（M5, M6）は、動作範囲内で電流の波形が、前記遅延手段（Q1, Q2）の前記出力からの信号の波形に本質的に比例するように、前記出力バッファ手段（34a, 34b）の前記出力（OUT+, OUT-）に電流を供給する。
Description
【技術分野】
【０００１】
本発明は、第１入力及び反転第２入力並びに第１出力及び反転第２出力を持つ差動遅延手段と、前記遅延手段の前記第１出力に接続された入力を持つ第１出力バッファ手段と、前記遅延手段の第２出力に接続された入力を持つ第２出力バッファ手段とを有する、差動リング発振器段に関する。
【背景技術】
【０００２】
リング発振器は、集積回路製造の分野において広く既知であり、通常、段として単純な反転論理回路を有する。各段の電流出力は、次の段の入力キャパシタンスを閾値電圧まで充電及び放電するのに特定の時間を要する。前記段は、カスケードループを形成するように直列に接続されるので、これにより特定の周波数において、１８０°位相シフトが、前記ループを順に回る信号に付与される。ループ利得が十分大きいという条件で、前記信号は、速やかに非線形になり、結果として様々な用途、特にデジタル信号処理に使用されることができる矩形波発振が得られる。
【０００３】
金属酸化物半導体（ＭＯＳ）の集積回路において、リング発振器は、一般にチャージポンプ回路を駆動するのに使用される。特に、リング発振器は、ＢｉＣＭＯＳ即ちバイポーラＣＭＯＳ及び純粋なＣＭＯＳ回路内に設けられる。リング発振器の好ましい応用は、データ及びクロックリカバリ回路又はＰＬＬ回路における提供である。
【０００４】
米国特許5,412,349 Aは、ＰＬＬに基づくスキュー除去クロックジェネレータを開示する。前記クロックジェネレータは、位相周波数検出器と、チャージポンプと、ループフィルタと、内部クロックが生成される電圧制御発振器とを有する。前記電圧制御発振器は、５段リング発振器に基づき、各段は、差動電流制御遅延セルである。各セルを通る遅延は、ｐチャネル差動ソース結合対を通るテール電流、第１出力と反転第２出力との間の差動電圧振幅、並びに前記第１及び第２出力における容量性負荷の関数である。前記遅延セルにおける電圧振幅は、遅延段における電圧制御抵抗器と、電力供給の影響を受けない電圧振幅基準生成器と、フィードバック・レプリカ・バイアス回路と、電圧電流変換器とを使用することにより一定に保たれ、供給電圧に依存しない。前記リング発振器から出力された差動信号は、差動増幅器として実行され、前記差動信号をシングルエンド形高速クロック信号に変換するバッファ増幅器にフィードされる。
【０００５】
米国特許5,691,669 Aは、信号のマルチプル利得周波数取得（multiple-gain frequency acquisition）を可能にするために設けられたデュアル調整電流制御位相同期ループを開示する。前記デュアル調整電流制御位相同期ループは、基準信号と合成信号とに応答して位相誤差信号を作成する位相検出器、前記位相誤差信号に応答して粗調整及び微調整制御信号を生成するコントローラ、並びに前記粗調整及び微調整制御信号に応答して前記合成信号の発振周波数を調整するデュアル調整電流制御発振器を含む。前記デュアル調整電流制御発振器は、一連の遅延素子を有する差動電流制御リング発振器を含む。各遅延素子は、前記粗調整制御信号に応答する高利得回路と、前記微調整制御信号に応答する低利得回路とを含む。
【０００６】
ＧＨｚ範囲における高い発振器周波数を達成するために、明白な選択は、段数を２に制限することであろう。前記発振器周波数は、段ごとの遅延を変更することにより変更されることができ、もし微同調及び粗同調機構を保証できるならば、前記発振器は、２つの同調ポートを持つであろう。１０ＧＢ／ｓより上の適用に対する光学ネットワーキング応用において、低い位相ノイズは、前記発振器が、温度及び手順変更に対して安定な発振周波数を提供すべきであるという付加的な条件と共にデータ及びクロックリカバリ回路（ＤＣＲ）におけるクロックを復旧するのに必須である。１より大きいデータレートを用いる幾つかの応用に対して、大きな同調範囲の発振器が必要とされる。前記発振器の線形性も、前記ＰＬＬのループ帯域幅を異なる同調状況に対して一定に留めるという理由により重要である。
【０００７】
差動出力バッファ手段を規定する前記第１及び第２バッファ手段は、レベルシフト操作を提供するため、及び次の段の負荷効果を最小化するために、前記差動リング発振器段に含まれる。当該信号は、デジタル信号であり、一連のパルスからなるので、このようなパルスの波形は、長方形であり、結果として、縁は垂直であるべきである。しかしながら、特定の物理的効果のため、前縁は立上がるのに特定の時間を必要とし、後縁は立下がるのに特定の時間を必要とするので、これにより現実には前記パルスの波形は、長方形ではなく、台形である。長方形波形の理想的な場合からのこのようなずれは、ゼロ交差のみに興味がある場合には基本的に問題ではない。しかしながら、特に前記出力における寄生容量の電流のために前記信号の波形は対称ではないが、しかし非対称であり、前記後縁の立下り時間は、前記前縁の立上がり時間より長い。この効果は、位相ノイズ及びジッタに帰着し、前記位相ノイズ及びジッタは、ゼロ交差の正確な検出が可能ではないので大きな不利である。特に、大きな信号振幅において、前記出力における電流は飽和し、前記波形の非常に高い非対称性の原因となる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、位相ノイズ及びジッタが減少された差動リング発振器段を提供することである。
【課題を解決するための手段】
【０００９】
この及び他の目的を達成するために、本発明によると、
第１入力及び反転第２入力並びに第１出力及び反転第２出力を持つ差動遅延手段と、
前記遅延手段の前記第１出力に接続された入力を持つ第１出力バッファ手段と、
前記遅延手段の前記第２出力に接続された入力を持つ第２出力バッファ手段と、
を有する差動リング発振器段であって、
前記差動リング発振器段が、
前記第１出力バッファ手段の出力に接続され、前記遅延手段の前記第２出力からの信号によって制御される第１制御可能電流源手段と、
前記第２出力バッファ手段の出力に接続され、前記遅延手段の前記第１出力からの信号によって制御される第２制御可能電流源手段とを有し、
前記制御可能電流源手段は、動作範囲内で、前記電流の波形が前記遅延手段の出力からの信号の波形に本質的に比例すること、
を特徴とする差動リング発振器段が設けられる。
【００１０】
本発明の構築は、前記出力バッファ手段からの出力信号の後縁の立下り時間が、短縮され、前記立下り時間が前記縁の立上がり時間と等しくなり、前記出力信号の波形が対称になるように前記立上がり時間に対して調整されるという利点となる。これは、各出力バッファ手段において、前記出力バッファからの前記出力信号の後縁の前記立下り時間を短縮するように、それぞれ前記遅延手段からの前記反転出力信号に従って前記制御可能電流源手段により、付加的な電流が生成されることにより達成される。換言すると、各出力バッファ手段において、前記出力信号の後縁の波形は、前記出力バッファ手段からの前記出力信号の後縁の波形を、前記遅延手段からの前記反転出力信号の前縁の波形、従って、それに応じて前記出力バッファ手段からの前記出力信号の前縁の波形と等しくするように、それぞれ前記遅延手段からの前記反転出力信号の前縁により制御される。前記出力バッファ手段を通って流れる電流は、飽和することができない。従来技術に優る更に他の利点は、本発明の構築によって前記出力バッファ手段が１より高い利得を持つことである。
【００１１】
つまり、本発明は、より大きな振幅と等しい立上がり立下り時間とを持つ出力信号の供給を可能にし、結果として位相ノイズの減少になる。
【００１２】
本発明の好ましい実施例において、前記第１制御可能電流源は、前記遅延手段の前記第２出力に接続されたベースと、所定の電位を印加されたエミッタと、前記第１出力バッファ手段の前記出力に接続されたコレクタとを持つトランジスタ、好ましくは、ＭＯＳトランジスタを有する。更に、前記第２制御可能電流源は、前記遅延手段の前記第１出力に接続されたベースと、所定の電位を印加されたエミッタと、前記第２出力バッファ手段の前記出力に接続されたコレクタとを持つトランジスタ、好ましくはＭＯＳトランジスタを有し、ここで前記所定の電位は、好ましくはゼロ（アース）である。これらの実施例は、単純な構造を提供し、ここでもしこのようなトランジスタが線形領域に入るならば、前記出力バッファからの前記出力信号の波形は、依然として対称である。
【００１３】
本発明の上記の及び他の目的及び特徴は、添付図面を参照する好ましい実施例を用いて以下の記述から明らかになるだろう。
【発明を実施するための最良の形態】
【００１４】
図１は、直列に接続された一連の差動リング発振器セル又は段22.1ないし22.4を有する差動リング発振器20の概略的なブロック図を示す。図１に示されるように、各段は、第１入力IN+と、相補又は反転第２入力IN-と、第１出力OUT+と、相補又は反転第２出力OUT-とを有し、ここで反転第２入力IN-は、実質的に第１入力IN+の相補形であり、反転第２出力OUT-は、実質的に第１出力OUT+の相補形である。図１に更に示されるように、前記一連の段における最後の段22.4の前記第１出力は、第１段22.1の前記反転第２入力に接続され、最後の段22.4の前記反転第２出力は、第１段22.1の前記第１入力に接続されるので、これによりリングを形成する。更に、最後の段22.4の前記第１出力は、発振器20の第１出力端子24に接続され、最後の段22.4の前記反転第２出力は、発振器20の第２出力端子26に接続される。従って、発振器20の第１出力端子24において、第１出力信号が出力され、発振器20の第２出力端子26において、反転第２出力信号が出力され、ここで前記反転第２出力信号は、実質的に前記第１出力信号の相補形である。
【００１５】
図１に示される実施例において、使用される段数は４である。これは偶数であり、この実施例の各段22.1ないし22.4の反転第２出力OUT-は第１出力OUT+において出力される前記出力信号に対して１８０°位相がずれた出力信号を生成するので、最後の段22.4の対応する第１及び第２出力信号は、既に上述されたように、それぞれ第１段22.1の前記反転第２入力信号及び第１入力信号として使用される。各段の差動的な性質のため、どんな段数でも、前記リング発振器を形成するために使用されることができる。これに対して、もし奇数の差動段が使用されれば、前記一連の段における前記最後の段からの対応する前記第１及び第２出力信号は、前記第１段のそれぞれ前記第１及び第２入力信号として使用される。
【００１６】
また、図１に示されるように、粗同調制御入力28は、粗同調信号”VCOARSE”を入力するために設けられ、微同調制御信号30は、微同調信号”VFINE”を入力するために設けられる。粗同調信号”VCOARSE”を変更することにより、発振器20の周波数は、大きな同調範囲にわたり変更され、ここで微同調信号”VFINE”の変更は、更に発振器20の周波数の微同調を可能にする。
【００１７】
通常、図１に示されるような種類の最小リング発振器は、発振周波数において遅延tDを提供する２つの段からなる。ループのまわりの位相発振条件を満たし、動作周波数が、
f0=1/(2tD)
であることは、示されることができる。
【００１８】
理論的な場合に、反転段の実行が、前記ループにおける１８０°の位相シフトを実現することは、ここで注目されるべきである。しかしながら、補正されなければならない寄生による幾らかの位相シフトが常に存在する。このような補正は、例えば伝送線における遅延を使用することにより実現されることができる。
【００１９】
図２は、本発明の好ましい実施例による差動リング発振器段の概略的なブロック図を示す。図２に示される差動リング発振器段22は、それぞれ第１入力IN+及び反転第２入力IN-に入力される前記第１及び反転第２入力信号を遅延する差動遅延素子32を有する。差動遅延素子32は、差動インバータ及び／又は差動利得増幅器からなることができる。レベルシフト操作を提供し、次の段の負荷効果を最小化するために、差動出力バッファ34が設けられる。差動出力バッファ34の第１入力及び反転第２入力は、それぞれ差動遅延素子32の前記第１出力及び前記反転第２出力に接続され、ここで差動出力バッファ34の前記第１出力及び前記反転第２出力は、それぞれ差動リング発振器段22の第１出力端子OUT+及び反転第２出力端子OUT-を規定する。
【００２０】
調整可能な正抵抗Rからなる調整可能な負荷と調整可能な負抵抗-RTUNEが更に設けられる。前記正及び負抵抗は、差動遅延素子32の第１出力及び差動出力バッファ34の対応する入力を接続する第１分岐端子と、差動遅延素子32の反転出力及び差動出力バッファ34の反転入力を接続する第２分岐端子との間に並列に結合される。
【００２１】
前記発振器における主要な時定数は、前記正及び負抵抗並びに前記負荷により並列と‘みなされる’寄生容量の並列の組み合わせの結果として生じる。負抵抗-RTUNEを同調することにより、発振器段ごとの遅延は同調され、従って、発振器周波数は変更される。しかしながら、正抵抗Rも同調する場合、二同調機構が設けられる。
【００２２】
ここに記述されたように前記発振器段からなる発振器は、好ましくはシリコンゲルマニウム技術において高い周波数動作に対して実現されることができ、これは、１０ＧＢ／ｓにおいて前方誤り訂正（ＦＥＣ）データレートをも適合するために必要とされる４ないし１４ＧＨｚの範囲において同調されることができる。
【００２３】
図３は、図２の遅延素子32と、正抵抗Rと、負抵抗-RTUNEとにより規定される利得段の実行を示し、ここで図２の遅延素子32は、トランジスタQ1及びQ2並びにＭＯＳ制御電流源Sにより本質的に規定される。更に図３に示されるように、図２の差動出力バッファ34は、第１出力バッファ34a及び反転第２出力バッファ34bからなる。前記利得段は、正抵抗R/2と負抵抗-RTUNEとの差動対を有し、その後に電流源Sを持つエミッタフォロワ（トランジスタQ1及びQ2により規定される）が続く。
【００２４】
第１出力バッファ34aは、前記利得段の第１出力に接続されたベースと、供給電圧VCCを印加されたコレクタと、第１出力OUT+に接続されたエミッタとを持つトランジスタQ6を有する。第２出力バッファ34bは、前記利得段の反転第２出力に接続されたベースと、供給電圧VCCを印加されたコレクタと、反転第２出力OUT-に接続されたエミッタとを持つトランジスタQ5を有する。
【００２５】
更に、第１出力バッファ34aは、前記利得段の反転第２出力に接続されたゲートと、第１出力OUT+に接続されたソースと、アースに接続されたドレインとを持つＭＯＳトランジスタM6を有する。ＭＯＳトランジスタM6は、前記利得段の前記反転第２出力からの信号によって制御される第１制御可能電流源を規定する。同様な態様において、第２出力バッファ34bは、前記利得段の前記第１出力に接続されたゲートと、反転第２出力OUT-に接続されたソースと、アースに接続されたドレインとを持つＭＯＳトランジスタM5を有する。よって、ＭＯＳトランジスタM5は、前記利得段の前記第１出力からの信号によって制御される第２制御可能電流源を規定する。
【００２６】
出力バッファ34a及び34bにおけるＭＯＳトランジスタM5及びM6は、第１出力OUT+及び反転第２出力OUT-におけるフィードフォワード制御を提供する。この構成により、出力バッファ34の利得は、１ｄＢより僅かに高いが、しかし主な利点は、出力バッファ34a及び34bが、出力OUT+及びOUT-におけるスルーイング効果（slewing effect）が減少されることができるように、より多くの電流を容量性負荷に供給することができるという事実にある。通常のエミッタフォロワにおいて、前記エミッタにおける一定電流源は、等しくない立上がり及び立下り時間を決定する。発振器において、これは、位相ノイズを悪化させることができる出力における非対称波に変換する。この発振器は、前記出力における正弦波状の対称波形を供給するので、位相ノイズスペクトルにおける１／ｆノイズコーナは、搬送波に向かって進まされ、前記発振器の至近距離のノイズを最小化する。アップコンバージョン機構から発生するノイズも減少される。
【００２７】
光ファイバ通信の出現は、より高い集積密度と既存のパッケージの制限された熱性能に対処するために低出力が必須になる完全に一体化された光受信器をもたらした。前記受信器側において、通常ＰＬＬに基づくデータ及びクロックリカバリユニット（ＤＣＲ）は、クロック情報を回復し、入ってくるデータを時刻変更することを必要とされる。
【００２８】
図４は、上述されたような種類の電圧制御可能発振器122を有するクロックリカバリ回路120の好ましい実施例を示す。制御可能発振器122は、制御信号生成器124を更に含む周波数同期ループの一部である。制御可能発振器122は、制御信号生成器124に結合された粗同調ポート122aを持ち、図１の粗同調制御入力28に対応する。制御信号生成器124は、クリスタルのような基準信号生成器126から基準信号Srefを受信する。制御可能発振器122は、入力信号Sinとフィードバック信号Sbとの間の位相差を示す位相差信号Sdを生成する位相検出器128を有する位相同期ループの一部をも形成する。フィードバック信号Sbは、制御可能発振器122の出力信号から分周器130により得られる。更に、図４のクロックリカバリ回路120は、チャージポンプ140を含み、チャージポンプ140は、入力において位相検出器128からの出力を受信し、出力でローパスフィルタ142に接続され、ローパスフィルタ142の出力は、図１の微同調制御入力30に対応する制御可能発振器122の微同調ポート122bに結合される。
【００２９】
図５は、光ファイバチャネル152用の受信器150の好ましい実施例を示す。受信器150は、光ファイバチャネル152に結合されたセンサ154からの入力信号Sinを受信する入力156を有する。図５の受信器150は、基準信号として入力信号Sinを受信する入力156に結合された図４のクロックリカバリ回路120を更に含む。データリカバリ回路158は、クロックリカバリ回路120及び入力156に結合され、入力信号Sinに応答してデジタル出力信号Soutを生成する出力160を有する。
【００３０】
図６は、周波数同期ループと位相同期ループとを有するデータ及びクロックリカバリユニットの更に他の好ましい実施例を示す。図６の前記データ及びクロックリカバリユニットは、整合された電圧制御可能発振器を有し、ここで一方の前記制御可能発振器は、前記周波数同期ループの一部であり、他方の前記制御可能発振器は、前記位相同期ループの一部である。更に、図６の前記データ及びクロックリカバリユニットは、２つのチャージポンプを有し、ここで一方のチャージポンプCP1は、前記周波数同期ループに含まれ、他方のチャージポンプCP2は、前記位相同期ループに含まれる。更に、図６の前記データ及びクロックリカバリユニットは、ローパスフィルタを有し、ここで一方のローパスフィルタLPF1は、前記周波数同期ループに含まれ、他方のローパスフィルタLPF2は、前記位相同期ループに含まれる。
【図面の簡単な説明】
【００３１】
【図１】差動リング発振器の概略的なブロック図である。
【図２】本発明による差動リング発振器段の好ましい実施例の概略的なブロック図である。
【図３】図２の差動リング発振器段の概略的な回路図である。
【図４】発振器を含むクロックリカバリ回路の好ましい実施例である。
【図５】図４のクロックリカバリ回路を含む光ファイバチャネル用の受信器の好ましい実施例である。
【図６】２つの発振器を含むデータ及びクロックリカバリユニットの更に他の好ましい実施例である。
【０００１】
本発明は、第１入力及び反転第２入力並びに第１出力及び反転第２出力を持つ差動遅延手段と、前記遅延手段の前記第１出力に接続された入力を持つ第１出力バッファ手段と、前記遅延手段の第２出力に接続された入力を持つ第２出力バッファ手段とを有する、差動リング発振器段に関する。
【背景技術】
【０００２】
リング発振器は、集積回路製造の分野において広く既知であり、通常、段として単純な反転論理回路を有する。各段の電流出力は、次の段の入力キャパシタンスを閾値電圧まで充電及び放電するのに特定の時間を要する。前記段は、カスケードループを形成するように直列に接続されるので、これにより特定の周波数において、１８０°位相シフトが、前記ループを順に回る信号に付与される。ループ利得が十分大きいという条件で、前記信号は、速やかに非線形になり、結果として様々な用途、特にデジタル信号処理に使用されることができる矩形波発振が得られる。
【０００３】
金属酸化物半導体（ＭＯＳ）の集積回路において、リング発振器は、一般にチャージポンプ回路を駆動するのに使用される。特に、リング発振器は、ＢｉＣＭＯＳ即ちバイポーラＣＭＯＳ及び純粋なＣＭＯＳ回路内に設けられる。リング発振器の好ましい応用は、データ及びクロックリカバリ回路又はＰＬＬ回路における提供である。
【０００４】
米国特許5,412,349 Aは、ＰＬＬに基づくスキュー除去クロックジェネレータを開示する。前記クロックジェネレータは、位相周波数検出器と、チャージポンプと、ループフィルタと、内部クロックが生成される電圧制御発振器とを有する。前記電圧制御発振器は、５段リング発振器に基づき、各段は、差動電流制御遅延セルである。各セルを通る遅延は、ｐチャネル差動ソース結合対を通るテール電流、第１出力と反転第２出力との間の差動電圧振幅、並びに前記第１及び第２出力における容量性負荷の関数である。前記遅延セルにおける電圧振幅は、遅延段における電圧制御抵抗器と、電力供給の影響を受けない電圧振幅基準生成器と、フィードバック・レプリカ・バイアス回路と、電圧電流変換器とを使用することにより一定に保たれ、供給電圧に依存しない。前記リング発振器から出力された差動信号は、差動増幅器として実行され、前記差動信号をシングルエンド形高速クロック信号に変換するバッファ増幅器にフィードされる。
【０００５】
米国特許5,691,669 Aは、信号のマルチプル利得周波数取得（multiple-gain frequency acquisition）を可能にするために設けられたデュアル調整電流制御位相同期ループを開示する。前記デュアル調整電流制御位相同期ループは、基準信号と合成信号とに応答して位相誤差信号を作成する位相検出器、前記位相誤差信号に応答して粗調整及び微調整制御信号を生成するコントローラ、並びに前記粗調整及び微調整制御信号に応答して前記合成信号の発振周波数を調整するデュアル調整電流制御発振器を含む。前記デュアル調整電流制御発振器は、一連の遅延素子を有する差動電流制御リング発振器を含む。各遅延素子は、前記粗調整制御信号に応答する高利得回路と、前記微調整制御信号に応答する低利得回路とを含む。
【０００６】
ＧＨｚ範囲における高い発振器周波数を達成するために、明白な選択は、段数を２に制限することであろう。前記発振器周波数は、段ごとの遅延を変更することにより変更されることができ、もし微同調及び粗同調機構を保証できるならば、前記発振器は、２つの同調ポートを持つであろう。１０ＧＢ／ｓより上の適用に対する光学ネットワーキング応用において、低い位相ノイズは、前記発振器が、温度及び手順変更に対して安定な発振周波数を提供すべきであるという付加的な条件と共にデータ及びクロックリカバリ回路（ＤＣＲ）におけるクロックを復旧するのに必須である。１より大きいデータレートを用いる幾つかの応用に対して、大きな同調範囲の発振器が必要とされる。前記発振器の線形性も、前記ＰＬＬのループ帯域幅を異なる同調状況に対して一定に留めるという理由により重要である。
【０００７】
差動出力バッファ手段を規定する前記第１及び第２バッファ手段は、レベルシフト操作を提供するため、及び次の段の負荷効果を最小化するために、前記差動リング発振器段に含まれる。当該信号は、デジタル信号であり、一連のパルスからなるので、このようなパルスの波形は、長方形であり、結果として、縁は垂直であるべきである。しかしながら、特定の物理的効果のため、前縁は立上がるのに特定の時間を必要とし、後縁は立下がるのに特定の時間を必要とするので、これにより現実には前記パルスの波形は、長方形ではなく、台形である。長方形波形の理想的な場合からのこのようなずれは、ゼロ交差のみに興味がある場合には基本的に問題ではない。しかしながら、特に前記出力における寄生容量の電流のために前記信号の波形は対称ではないが、しかし非対称であり、前記後縁の立下り時間は、前記前縁の立上がり時間より長い。この効果は、位相ノイズ及びジッタに帰着し、前記位相ノイズ及びジッタは、ゼロ交差の正確な検出が可能ではないので大きな不利である。特に、大きな信号振幅において、前記出力における電流は飽和し、前記波形の非常に高い非対称性の原因となる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、位相ノイズ及びジッタが減少された差動リング発振器段を提供することである。
【課題を解決するための手段】
【０００９】
この及び他の目的を達成するために、本発明によると、
第１入力及び反転第２入力並びに第１出力及び反転第２出力を持つ差動遅延手段と、
前記遅延手段の前記第１出力に接続された入力を持つ第１出力バッファ手段と、
前記遅延手段の前記第２出力に接続された入力を持つ第２出力バッファ手段と、
を有する差動リング発振器段であって、
前記差動リング発振器段が、
前記第１出力バッファ手段の出力に接続され、前記遅延手段の前記第２出力からの信号によって制御される第１制御可能電流源手段と、
前記第２出力バッファ手段の出力に接続され、前記遅延手段の前記第１出力からの信号によって制御される第２制御可能電流源手段とを有し、
前記制御可能電流源手段は、動作範囲内で、前記電流の波形が前記遅延手段の出力からの信号の波形に本質的に比例すること、
を特徴とする差動リング発振器段が設けられる。
【００１０】
本発明の構築は、前記出力バッファ手段からの出力信号の後縁の立下り時間が、短縮され、前記立下り時間が前記縁の立上がり時間と等しくなり、前記出力信号の波形が対称になるように前記立上がり時間に対して調整されるという利点となる。これは、各出力バッファ手段において、前記出力バッファからの前記出力信号の後縁の前記立下り時間を短縮するように、それぞれ前記遅延手段からの前記反転出力信号に従って前記制御可能電流源手段により、付加的な電流が生成されることにより達成される。換言すると、各出力バッファ手段において、前記出力信号の後縁の波形は、前記出力バッファ手段からの前記出力信号の後縁の波形を、前記遅延手段からの前記反転出力信号の前縁の波形、従って、それに応じて前記出力バッファ手段からの前記出力信号の前縁の波形と等しくするように、それぞれ前記遅延手段からの前記反転出力信号の前縁により制御される。前記出力バッファ手段を通って流れる電流は、飽和することができない。従来技術に優る更に他の利点は、本発明の構築によって前記出力バッファ手段が１より高い利得を持つことである。
【００１１】
つまり、本発明は、より大きな振幅と等しい立上がり立下り時間とを持つ出力信号の供給を可能にし、結果として位相ノイズの減少になる。
【００１２】
本発明の好ましい実施例において、前記第１制御可能電流源は、前記遅延手段の前記第２出力に接続されたベースと、所定の電位を印加されたエミッタと、前記第１出力バッファ手段の前記出力に接続されたコレクタとを持つトランジスタ、好ましくは、ＭＯＳトランジスタを有する。更に、前記第２制御可能電流源は、前記遅延手段の前記第１出力に接続されたベースと、所定の電位を印加されたエミッタと、前記第２出力バッファ手段の前記出力に接続されたコレクタとを持つトランジスタ、好ましくはＭＯＳトランジスタを有し、ここで前記所定の電位は、好ましくはゼロ（アース）である。これらの実施例は、単純な構造を提供し、ここでもしこのようなトランジスタが線形領域に入るならば、前記出力バッファからの前記出力信号の波形は、依然として対称である。
【００１３】
本発明の上記の及び他の目的及び特徴は、添付図面を参照する好ましい実施例を用いて以下の記述から明らかになるだろう。
【発明を実施するための最良の形態】
【００１４】
図１は、直列に接続された一連の差動リング発振器セル又は段22.1ないし22.4を有する差動リング発振器20の概略的なブロック図を示す。図１に示されるように、各段は、第１入力IN+と、相補又は反転第２入力IN-と、第１出力OUT+と、相補又は反転第２出力OUT-とを有し、ここで反転第２入力IN-は、実質的に第１入力IN+の相補形であり、反転第２出力OUT-は、実質的に第１出力OUT+の相補形である。図１に更に示されるように、前記一連の段における最後の段22.4の前記第１出力は、第１段22.1の前記反転第２入力に接続され、最後の段22.4の前記反転第２出力は、第１段22.1の前記第１入力に接続されるので、これによりリングを形成する。更に、最後の段22.4の前記第１出力は、発振器20の第１出力端子24に接続され、最後の段22.4の前記反転第２出力は、発振器20の第２出力端子26に接続される。従って、発振器20の第１出力端子24において、第１出力信号が出力され、発振器20の第２出力端子26において、反転第２出力信号が出力され、ここで前記反転第２出力信号は、実質的に前記第１出力信号の相補形である。
【００１５】
図１に示される実施例において、使用される段数は４である。これは偶数であり、この実施例の各段22.1ないし22.4の反転第２出力OUT-は第１出力OUT+において出力される前記出力信号に対して１８０°位相がずれた出力信号を生成するので、最後の段22.4の対応する第１及び第２出力信号は、既に上述されたように、それぞれ第１段22.1の前記反転第２入力信号及び第１入力信号として使用される。各段の差動的な性質のため、どんな段数でも、前記リング発振器を形成するために使用されることができる。これに対して、もし奇数の差動段が使用されれば、前記一連の段における前記最後の段からの対応する前記第１及び第２出力信号は、前記第１段のそれぞれ前記第１及び第２入力信号として使用される。
【００１６】
また、図１に示されるように、粗同調制御入力28は、粗同調信号”VCOARSE”を入力するために設けられ、微同調制御信号30は、微同調信号”VFINE”を入力するために設けられる。粗同調信号”VCOARSE”を変更することにより、発振器20の周波数は、大きな同調範囲にわたり変更され、ここで微同調信号”VFINE”の変更は、更に発振器20の周波数の微同調を可能にする。
【００１７】
通常、図１に示されるような種類の最小リング発振器は、発振周波数において遅延tDを提供する２つの段からなる。ループのまわりの位相発振条件を満たし、動作周波数が、
f0=1/(2tD)
であることは、示されることができる。
【００１８】
理論的な場合に、反転段の実行が、前記ループにおける１８０°の位相シフトを実現することは、ここで注目されるべきである。しかしながら、補正されなければならない寄生による幾らかの位相シフトが常に存在する。このような補正は、例えば伝送線における遅延を使用することにより実現されることができる。
【００１９】
図２は、本発明の好ましい実施例による差動リング発振器段の概略的なブロック図を示す。図２に示される差動リング発振器段22は、それぞれ第１入力IN+及び反転第２入力IN-に入力される前記第１及び反転第２入力信号を遅延する差動遅延素子32を有する。差動遅延素子32は、差動インバータ及び／又は差動利得増幅器からなることができる。レベルシフト操作を提供し、次の段の負荷効果を最小化するために、差動出力バッファ34が設けられる。差動出力バッファ34の第１入力及び反転第２入力は、それぞれ差動遅延素子32の前記第１出力及び前記反転第２出力に接続され、ここで差動出力バッファ34の前記第１出力及び前記反転第２出力は、それぞれ差動リング発振器段22の第１出力端子OUT+及び反転第２出力端子OUT-を規定する。
【００２０】
調整可能な正抵抗Rからなる調整可能な負荷と調整可能な負抵抗-RTUNEが更に設けられる。前記正及び負抵抗は、差動遅延素子32の第１出力及び差動出力バッファ34の対応する入力を接続する第１分岐端子と、差動遅延素子32の反転出力及び差動出力バッファ34の反転入力を接続する第２分岐端子との間に並列に結合される。
【００２１】
前記発振器における主要な時定数は、前記正及び負抵抗並びに前記負荷により並列と‘みなされる’寄生容量の並列の組み合わせの結果として生じる。負抵抗-RTUNEを同調することにより、発振器段ごとの遅延は同調され、従って、発振器周波数は変更される。しかしながら、正抵抗Rも同調する場合、二同調機構が設けられる。
【００２２】
ここに記述されたように前記発振器段からなる発振器は、好ましくはシリコンゲルマニウム技術において高い周波数動作に対して実現されることができ、これは、１０ＧＢ／ｓにおいて前方誤り訂正（ＦＥＣ）データレートをも適合するために必要とされる４ないし１４ＧＨｚの範囲において同調されることができる。
【００２３】
図３は、図２の遅延素子32と、正抵抗Rと、負抵抗-RTUNEとにより規定される利得段の実行を示し、ここで図２の遅延素子32は、トランジスタQ1及びQ2並びにＭＯＳ制御電流源Sにより本質的に規定される。更に図３に示されるように、図２の差動出力バッファ34は、第１出力バッファ34a及び反転第２出力バッファ34bからなる。前記利得段は、正抵抗R/2と負抵抗-RTUNEとの差動対を有し、その後に電流源Sを持つエミッタフォロワ（トランジスタQ1及びQ2により規定される）が続く。
【００２４】
第１出力バッファ34aは、前記利得段の第１出力に接続されたベースと、供給電圧VCCを印加されたコレクタと、第１出力OUT+に接続されたエミッタとを持つトランジスタQ6を有する。第２出力バッファ34bは、前記利得段の反転第２出力に接続されたベースと、供給電圧VCCを印加されたコレクタと、反転第２出力OUT-に接続されたエミッタとを持つトランジスタQ5を有する。
【００２５】
更に、第１出力バッファ34aは、前記利得段の反転第２出力に接続されたゲートと、第１出力OUT+に接続されたソースと、アースに接続されたドレインとを持つＭＯＳトランジスタM6を有する。ＭＯＳトランジスタM6は、前記利得段の前記反転第２出力からの信号によって制御される第１制御可能電流源を規定する。同様な態様において、第２出力バッファ34bは、前記利得段の前記第１出力に接続されたゲートと、反転第２出力OUT-に接続されたソースと、アースに接続されたドレインとを持つＭＯＳトランジスタM5を有する。よって、ＭＯＳトランジスタM5は、前記利得段の前記第１出力からの信号によって制御される第２制御可能電流源を規定する。
【００２６】
出力バッファ34a及び34bにおけるＭＯＳトランジスタM5及びM6は、第１出力OUT+及び反転第２出力OUT-におけるフィードフォワード制御を提供する。この構成により、出力バッファ34の利得は、１ｄＢより僅かに高いが、しかし主な利点は、出力バッファ34a及び34bが、出力OUT+及びOUT-におけるスルーイング効果（slewing effect）が減少されることができるように、より多くの電流を容量性負荷に供給することができるという事実にある。通常のエミッタフォロワにおいて、前記エミッタにおける一定電流源は、等しくない立上がり及び立下り時間を決定する。発振器において、これは、位相ノイズを悪化させることができる出力における非対称波に変換する。この発振器は、前記出力における正弦波状の対称波形を供給するので、位相ノイズスペクトルにおける１／ｆノイズコーナは、搬送波に向かって進まされ、前記発振器の至近距離のノイズを最小化する。アップコンバージョン機構から発生するノイズも減少される。
【００２７】
光ファイバ通信の出現は、より高い集積密度と既存のパッケージの制限された熱性能に対処するために低出力が必須になる完全に一体化された光受信器をもたらした。前記受信器側において、通常ＰＬＬに基づくデータ及びクロックリカバリユニット（ＤＣＲ）は、クロック情報を回復し、入ってくるデータを時刻変更することを必要とされる。
【００２８】
図４は、上述されたような種類の電圧制御可能発振器122を有するクロックリカバリ回路120の好ましい実施例を示す。制御可能発振器122は、制御信号生成器124を更に含む周波数同期ループの一部である。制御可能発振器122は、制御信号生成器124に結合された粗同調ポート122aを持ち、図１の粗同調制御入力28に対応する。制御信号生成器124は、クリスタルのような基準信号生成器126から基準信号Srefを受信する。制御可能発振器122は、入力信号Sinとフィードバック信号Sbとの間の位相差を示す位相差信号Sdを生成する位相検出器128を有する位相同期ループの一部をも形成する。フィードバック信号Sbは、制御可能発振器122の出力信号から分周器130により得られる。更に、図４のクロックリカバリ回路120は、チャージポンプ140を含み、チャージポンプ140は、入力において位相検出器128からの出力を受信し、出力でローパスフィルタ142に接続され、ローパスフィルタ142の出力は、図１の微同調制御入力30に対応する制御可能発振器122の微同調ポート122bに結合される。
【００２９】
図５は、光ファイバチャネル152用の受信器150の好ましい実施例を示す。受信器150は、光ファイバチャネル152に結合されたセンサ154からの入力信号Sinを受信する入力156を有する。図５の受信器150は、基準信号として入力信号Sinを受信する入力156に結合された図４のクロックリカバリ回路120を更に含む。データリカバリ回路158は、クロックリカバリ回路120及び入力156に結合され、入力信号Sinに応答してデジタル出力信号Soutを生成する出力160を有する。
【００３０】
図６は、周波数同期ループと位相同期ループとを有するデータ及びクロックリカバリユニットの更に他の好ましい実施例を示す。図６の前記データ及びクロックリカバリユニットは、整合された電圧制御可能発振器を有し、ここで一方の前記制御可能発振器は、前記周波数同期ループの一部であり、他方の前記制御可能発振器は、前記位相同期ループの一部である。更に、図６の前記データ及びクロックリカバリユニットは、２つのチャージポンプを有し、ここで一方のチャージポンプCP1は、前記周波数同期ループに含まれ、他方のチャージポンプCP2は、前記位相同期ループに含まれる。更に、図６の前記データ及びクロックリカバリユニットは、ローパスフィルタを有し、ここで一方のローパスフィルタLPF1は、前記周波数同期ループに含まれ、他方のローパスフィルタLPF2は、前記位相同期ループに含まれる。
【図面の簡単な説明】
【００３１】
【図１】差動リング発振器の概略的なブロック図である。
【図２】本発明による差動リング発振器段の好ましい実施例の概略的なブロック図である。
【図３】図２の差動リング発振器段の概略的な回路図である。
【図４】発振器を含むクロックリカバリ回路の好ましい実施例である。
【図５】図４のクロックリカバリ回路を含む光ファイバチャネル用の受信器の好ましい実施例である。
【図６】２つの発振器を含むデータ及びクロックリカバリユニットの更に他の好ましい実施例である。
Claims (8)
- 第１入力及び反転第２入力並びに第１出力及び反転第２出力を持つ差動遅延手段と、
前記遅延手段の前記第１出力に接続された入力を持つ第１出力バッファ手段と、
前記遅延手段の前記第２出力に接続された入力を持つ第２出力バッファ手段と、
を有する差動リング発振器段であって、
前記差動リング発振器段が、
前記第１出力バッファ手段の出力に接続され、前記遅延手段の前記第２出力からの信号によって制御される第１制御可能電流源手段と、
前記第２出力バッファ手段の出力に接続され、前記遅延手段の前記第１出力からの信号によって制御される第２制御可能電流源手段と、
を有し、
前記制御可能電流源手段は、動作範囲内で電流の波形が、前記遅延手段の前記出力からの前記信号の波形に本質的に比例するように、前記出力バッファ手段の前記出力に電流を供給する、
ことを特徴とする差動リング発振器段。 - 前記第１制御可能電流源は、前記遅延手段の前記第２出力に接続されたベースと、所定の電位を印加されたエミッタと、前記第１出力バッファ手段の前記出力に接続されたコレクタとを持つトランジスタ、好ましくはＭＯＳトランジスタを有することを特徴とする、請求項１に記載の差動リング発振器段。
- 前記第２制御可能電流源は、前記遅延手段の前記第１出力に接続されたベースと、所定の電位を印加されたエミッタと、前記第２出力バッファ手段の前記出力に接続されたコレクタとを持つトランジスタ、好ましくはＭＯＳトランジスタを有することを特徴とする、請求項１又は２に記載の差動リング発振器段。
- 前記所定の電位がゼロ（アース）である、請求項２又は３に記載の差動リング発振器段。
- 請求項１ないし４の少なくとも何れか一項に記載の少なくとも１つの差動リング発振器段を有するリング発振器。
- 請求項５に記載の発振器を有するクロックリカバリ回路。
- 請求項５に記載の少なくとも１つの発振器を含み、周波数同期ループ及び位相同期ループの両方の一部である制御可能発振器手段を有する、請求項６に記載のクロックリカバリ回路。
- 光ファイバチャネル用の受信器であって、
前記光ファイバチャネルに結合されたセンサからの入力信号を受信する入力と、
基準信号として前記入力信号を受信する前記入力に結合された請求項６又は７に記載のクロックリカバリ回路と、
前記クロックリカバリ回路及び前記入力と結合され、前記入力信号及び前記クロックリカバリ回路の出力信号に応答してデジタル出力信号を生成するデータリカバリ回路と、
前記デジタル出力信号を提供する出力と、
を有する光ファイバチャンネル用の受信器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01203123 | 2001-08-16 | ||
| PCT/IB2002/002960 WO2003017486A1 (en) | 2001-08-16 | 2002-07-09 | Differential ring oscillator stage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005500781A true JP2005500781A (ja) | 2005-01-06 |
| JP4160503B2 JP4160503B2 (ja) | 2008-10-01 |
Family
ID=8180802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003522273A Expired - Fee Related JP4160503B2 (ja) | 2001-08-16 | 2002-07-09 | 差動リング発振器段 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6670859B2 (ja) |
| EP (1) | EP1421689B8 (ja) |
| JP (1) | JP4160503B2 (ja) |
| CN (1) | CN1311628C (ja) |
| AT (1) | ATE374451T1 (ja) |
| DE (1) | DE60222677T2 (ja) |
| WO (1) | WO2003017486A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012239168A (ja) * | 2011-05-10 | 2012-12-06 | Freescale Semiconductor Inc | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 |
| US8604885B2 (en) | 2011-07-12 | 2013-12-10 | Kunihiko Kouyama | Differential ring oscillator-type voltage control oscillator |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6912139B2 (en) * | 2002-11-14 | 2005-06-28 | Fyre Storm, Inc. | Multi-channel control methods for switched power converters |
| DE102004025386A1 (de) * | 2004-05-17 | 2005-12-08 | Atmel Germany Gmbh | Schaltung mit wenigstens einer Verzögerungszelle |
| US7154325B2 (en) * | 2004-06-30 | 2006-12-26 | Stmicroelectronics, Inc. | Using active circuits to compensate for resistance variations in embedded poly resistors |
| US7102932B2 (en) * | 2004-08-27 | 2006-09-05 | Micron Technology, Inc. | Input and output buffers having symmetrical operating characteristics and immunity from voltage variations |
| JP2006157321A (ja) * | 2004-11-29 | 2006-06-15 | Fujitsu Ltd | 差動クロック伝送装置、差動クロック送信装置、差動クロック受信装置、差動クロック伝送方法 |
| JP2007013565A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 発振回路 |
| TWI329977B (en) * | 2005-11-09 | 2010-09-01 | Realtek Semiconductor Corp | Operational amplifier and related noise seperation method thereof |
| CN101405935A (zh) * | 2006-03-23 | 2009-04-08 | Nxp股份有限公司 | 利用输入级使共模信号反相的差动放大器 |
| JP4789878B2 (ja) * | 2007-06-21 | 2011-10-12 | オンセミコンダクター・トレーディング・リミテッド | デルタシグマ変調器及びデルタシグマａｄ変換器 |
| US8958513B1 (en) * | 2013-03-15 | 2015-02-17 | Xilinx, Inc. | Clock and data recovery with infinite pull-in range |
| CN104426540B (zh) * | 2013-08-27 | 2017-08-11 | 苏州中科集成电路设计中心有限公司 | 产生均衡占空比信号的vco设备 |
| CN104270147B (zh) * | 2014-10-22 | 2017-05-24 | 桂林电子科技大学 | 一种环形振荡器 |
| US9425739B1 (en) * | 2015-06-05 | 2016-08-23 | Texas Instruments Incorporated | Tunable quadrature oscillator |
| CN110365333B (zh) * | 2019-05-30 | 2022-11-18 | 芯创智（北京）微电子有限公司 | 一种差分积分半数字锁相环 |
| CN113507281B (zh) * | 2021-07-16 | 2023-08-04 | 南方科技大学 | 一种环形振荡器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8701749A (nl) | 1987-07-24 | 1989-02-16 | Philips Nv | Inrichting voor het met optische straling aftasten van een informatievlak. |
| US4871933A (en) * | 1988-08-10 | 1989-10-03 | Actel Corporation | High-speed static differential sense amplifier |
| US5262690A (en) * | 1992-04-29 | 1993-11-16 | International Business Machines Corporation | Variable delay clock circuit |
| US5416369A (en) * | 1993-09-01 | 1995-05-16 | National Semiconductor Corporation | High-sensitivity high-resolution comparator |
| JP3158000B2 (ja) * | 1994-12-26 | 2001-04-23 | 沖電気工業株式会社 | バイアス回路 |
| US5691699A (en) | 1996-02-08 | 1997-11-25 | Detection Systems, Inc. | Security detector with optical data transmitter |
| US6034570A (en) * | 1997-06-27 | 2000-03-07 | Vitesse Semiconductor Corporation | Gallium arsenide voltage-controlled oscillator and oscillator delay cell |
| US5917383A (en) * | 1997-11-26 | 1999-06-29 | Sirf Technology, Inc. | Compact voltage controlled ring oscillator with quadrature outputs |
| US6208212B1 (en) * | 1999-03-11 | 2001-03-27 | Ericsson Inc. | Delay cell with controlled output amplitude |
| JP3512676B2 (ja) * | 1999-04-30 | 2004-03-31 | Ｎｅｃエレクトロニクス株式会社 | 電圧制御発振器 |
| CN100337400C (zh) * | 1999-05-19 | 2007-09-12 | Nxp股份有限公司 | 用于通信集成电路的多频率低功率振荡器 |
-
2002
- 2002-07-09 CN CNB028158962A patent/CN1311628C/zh not_active Expired - Lifetime
- 2002-07-09 JP JP2003522273A patent/JP4160503B2/ja not_active Expired - Fee Related
- 2002-07-09 WO PCT/IB2002/002960 patent/WO2003017486A1/en active IP Right Grant
- 2002-07-09 AT AT02749207T patent/ATE374451T1/de not_active IP Right Cessation
- 2002-07-09 DE DE60222677T patent/DE60222677T2/de not_active Expired - Fee Related
- 2002-07-09 EP EP02749207A patent/EP1421689B8/en not_active Expired - Lifetime
- 2002-08-13 US US10/218,230 patent/US6670859B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012239168A (ja) * | 2011-05-10 | 2012-12-06 | Freescale Semiconductor Inc | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 |
| US8604885B2 (en) | 2011-07-12 | 2013-12-10 | Kunihiko Kouyama | Differential ring oscillator-type voltage control oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| US6670859B2 (en) | 2003-12-30 |
| EP1421689B8 (en) | 2007-11-28 |
| WO2003017486A1 (en) | 2003-02-27 |
| EP1421689A1 (en) | 2004-05-26 |
| ATE374451T1 (de) | 2007-10-15 |
| JP4160503B2 (ja) | 2008-10-01 |
| CN1311628C (zh) | 2007-04-18 |
| EP1421689B1 (en) | 2007-09-26 |
| DE60222677T2 (de) | 2008-05-29 |
| DE60222677D1 (de) | 2007-11-08 |
| CN1541449A (zh) | 2004-10-27 |
| US20030034850A1 (en) | 2003-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4160503B2 (ja) | 差動リング発振器段 | |
| US8154352B2 (en) | Oscillating circuit | |
| JP3260615B2 (ja) | 電圧制御発振器 | |
| US6084452A (en) | Clock duty cycle control technique | |
| US20040263227A1 (en) | Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs | |
| US6385265B1 (en) | Differential charge pump | |
| US7161401B2 (en) | Wide output-range charge pump with active biasing current | |
| US6748041B1 (en) | GM cell based control loops | |
| KR100767319B1 (ko) | 고주파 발진기 | |
| US20070076832A1 (en) | Semiconductor integrated circuit and correcting method of the same | |
| JP5876368B2 (ja) | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 | |
| US6559727B2 (en) | High-frequency low-voltage multiphase voltage-controlled oscillator | |
| US20030034849A1 (en) | Ring oscillator stage | |
| US6353369B1 (en) | Multiphase voltage controlled oscillator with variable gain and range | |
| US9401720B2 (en) | Circuit arrangement and method for clock and/or data recovery | |
| US6721380B2 (en) | Fully differential CMOS phase-locked loop | |
| JP4015793B2 (ja) | 位相比較回路およびｐｌｌ回路 | |
| US7834709B2 (en) | Circuit for voltage controlled oscillator | |
| US7266172B2 (en) | Fully differential CMOS phase-locked loop | |
| US7372341B2 (en) | Noise immunity circuitry for phase locked loops and delay locked loops | |
| US20040240599A1 (en) | Half-rate clock and data recovery circuit | |
| KR100274154B1 (ko) | 고속저잡음링발진기용지연셀 | |
| KR19990025789A (ko) | 고속 저잡음 링발진기용 지연셀 | |
| Sanduleanu et al. | Octave tunable, highly linear, RC-ring oscillator with differential fine-coarse tuning, quadrature outputs and amplitude control for fiber optic transceivers | |
| Rhee et al. | A semi-digital delay-locked loop using an analog-based finite state machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050708 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080213 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080312 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080717 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4160503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |