CN1541452A - 差动电荷泵 - Google Patents

差动电荷泵 Download PDF

Info

Publication number
CN1541452A
CN1541452A CNA028158903A CN02815890A CN1541452A CN 1541452 A CN1541452 A CN 1541452A CN A028158903 A CNA028158903 A CN A028158903A CN 02815890 A CN02815890 A CN 02815890A CN 1541452 A CN1541452 A CN 1541452A
Authority
CN
China
Prior art keywords
output
common mode
charge pump
input
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028158903A
Other languages
English (en)
Inventor
M��A��T��ɣ����Ŭ
M·A·T·桑杜莱努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1541452A publication Critical patent/CN1541452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45295—Pl types
    • H03F3/453—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/4578—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit
    • H03F3/45843—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45869—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45874—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/4578—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit
    • H03F3/45843—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45878—Measuring at the common source circuit of the differential amplifier
    • H03F3/45887—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45298—Indexing scheme relating to differential amplifiers the AAC comprising one or more combinations of discrete capacitor and resistor elements, e.g. active elements using a transistor as a capacitor or as a resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Control Of The Air-Fuel Ratio Of Carburetors (AREA)

Abstract

本发明涉及到差动电荷泵，特别用在包含锁相环的调谐系统中，用于产生电流，包括第一输入端(IN+)和反向的第二输入端(IN－)，特别用于接收来自相位比较器的差动信号；第一电流源装置(Q1)，用于根据输入到所述第一输入端(IN+)的信号产生第一电流(kIo)；第二电流源装置(Q2)，用于根据输入到所述第二输入端(IN－)的信号产生反向的第二电流(kIo)；以及第一输出端(OUT+)和第二输出端(OUT－)，分别用于输出所述的第一和第二电流。此外，差动电荷泵包括第一可控共模电流源装置(14)，用于另外将共模电流馈送到所述第一输出端(OUT+)；第二可控共模电流源装置(16)，用于另外将共模电流(IBIAS2)馈送到所述第二输出端(OUT－)；和共模控制装置(6)，用于控制所述第一和第二共模电流源装置(14，16)，以便使所述共模电流基本上分别等于由所述第一和第二电流源装置(Q1，Q2)产生的电流(kIo)。

Description

差动电荷泵
本发明涉及到一种差动电荷泵，特别用在包含锁相环的调谐系统中，用于产生电流，包括第一输入端和反向的第二输入端，特别用于从相位比较器中接收差动信号；第一电流源装置，用于根据输入到所述第一输入端的信号产生第一电流；第二电流源装置，用于根据输入到所述第二输入端的信号产生反向的第二电流；和第一输出端和第二输出端，分别用于输出所述第一和第二电流。
差动电荷泵被用于例如调谐系统中，该系统包括具有大调谐范围的锁相环(PLL)(“Sonet”/“SDH”应用)，其中优选的应用是数据和时钟恢复(DCR)功能。然而，这样的差动电荷泵可以被用在任何类型的调谐系统中，所述系统主要与线性相位检测器相关，从而使得上述实施方式不会影响这种差动电荷泵应用的普遍性。
在PLL环境中，相位检测器(PD)差动地驱动差动电荷泵的输入。它可以是线性类型或者开关类型，因为该电荷泵必须以线性模式工作。当使用开关式相位检测器时，输入脉冲是方波信号并且被差动电荷泵线性放大。
EP0718978A1公开了一种差动电荷泵，它包含一个低通滤波网络；两个相同的电流产生器，用于以一种基本上连续的方式在低通滤波器的两个重要节点上注入相同的电流；和分别连接到所述节点的两对相同的被开关控制的电流产生器，每一对都能够牵引电流。形成所述两对中每一对的两个产生器分别被一对控制信号中的一个和所述一对控制信号中的另一个反向信号控制。所有的四个被开关控制的产生器可以是同一类型。用于在低通滤波器的两个节点上连续注入相同的电流的两个电流产生器通过公共反馈环来控制。该低通滤波器网络通过开关控制的电流产生器来充电和放电。
从US6111470A得知带有电荷泵噪音消除的PLL电路，其中PLL电路的开关时间可以通过提高电流带宽而得以减小。在PLL电路中通常使用电荷泵来驱动压控振荡器(VCO)。带宽的增加加强了由电荷泵所产生的噪音。为了减少这样的电荷泵噪音，断续器稳定器电路将噪音调制到相当高的频率，从而使得低通滤波器把该已调制的噪音滤除。
US5485125公开了一个相位锁定频率可变的振荡器设备，它包括压控振荡器(VCO)，该压控振荡器(VCO)是由电荷泵电路中的电容器的充电和放电产生的控制信号控制的。该电荷泵电路包括电流源，这些电流源由来自于检测VCO输出相位的相位检测器的上或者下命令信号来驱动。当该命令信号同时都是活动时，逻辑门电路通过延迟设备提供重置脉冲给相位检测器，该延迟设备适应电流源中电流的上升时间。该延迟设备包括形成一个开关对的晶体管，且晶体管中的一个形成电流源。在被该逻辑门电路开启之后，重置信号是在当这样的晶体管电流达到其正常电流的选定分数时产生的。
进一步地，以如上所述的相同方式包含电荷泵的PLL电路在US5534823A、US5943382和US5113152A中公开。
正如上面已经提到的，差动电荷泵可以优选用于速度起重要的作用的高速调谐系统，因为差动实现允许大的漂移。
然而，存在一个问题，即会出现共模噪音以及来自于基板和电源的噪音。
本发明的一个目的是提供一种差动电荷泵，它对共模噪音以及来自于基板和电源的噪音是健壮的。
为了达到上述和其它目的，根据本发明，提供了一种差动电荷泵，特别用于包含锁相环的调谐系统中，用于产生电流，包括：
-第一输入端和反向的第二输入端，特别用于接收来自相位比较器的差动信号，
-第一电流源装置，用于根据输入到所述第一输入端的信号产生第一电流，
-第二电流源装置，用于根据输入到所述第二输入端的信号产生反向的第二电流，
-第一输出端和第二输出端，分别用于输出所述的第一和第二电流，
其特征在于，
-第一可控共模电流源装置，用于另外将共模电流馈送到所述第二输出端，
-第二可控共模电流源装置，用于另外将共模电流馈送到所述第二输出端，和
-共模控制装置，用于控制所述第一和第二共模电流源装置，以便使所述共模电流基本上分别等于由所述第一和第二电流源装置产生的电流。
具有根据本发明结构的差动电荷泵对于共模噪音以及来自于基板和电源的噪音是健壮的，其中，因为I/f噪音的减小，所述共模电路有低噪音特性。尤其是，根据本发明的差动电荷泵可以被有利地用于突发数据应用，因为可以获得偏移补偿。当实现在PLL设备中的情况下，本发明允许输出端的漂移加倍，这样有减小VCO的恒定增益的效果，该增益帮助减小PLL的的残留相位噪音。
本发明其它的有利实施例在从属权利要求中被定义。
在本发明的优选实施例中，共模控制装置控制所述第一和第二可控共模电流源装置处于以下状态，即在所述第一和第二输出端的共模电压基本上是所述电源电压一半。该实施例包含一个用于允许在输出端漂移加倍的优选结构。
对于上面的优选实施例，这样是有利的：提供第一共模电压检测装置，用于检测在所述第一和第二输出端的输出共模电压，其中，从所述第一共模电压检测装置输出且表示输出端共模电压的信号被输入到所述共模控制装置。
根据本发明的另一个优选实施例，所述共模控制装置控制所述第一和第二可控共模电流源装置处于以下状态，即所述第一和第二输出端的共模电压基本上等于所述第一和第二输入端的共模电压。这种状态非常有利于实现一个状态以便使由所述第一和第二可控共模电流源装置产生的共模电流分别等于由所述第一和第二电流源装置产生的电流。
对于上面刚刚提到的实施例，除了上述的第一共模电压检测装置之外，还提供第二共模电压检测装置是有利的，该第二共模电压检测装置用于检测在所述第一和第二输入端的输入共模电压，其中，从所述第二共模电压检测装置输出且表示输入端共模电压的信号也被输入到所述共模控制装置中。
上面刚刚提到的实施例可以进一步包括差动电流放大器装置，该放大器至少包括：第一晶体管，它的基极被连接到通向所述第一输入端的路径，它的发射极-集电极路径定义了通向所述第一输出端的路径；和第二晶体管，它的基极被连接到通向所述第二输入端的路径，它的发射极-集电极路径定义了通向所述第二输出端的路径，其中，所述共模控制装置控制所述第一和第二可控共模电流源装置以便使所述共模电流基本上分别等于流过所述第一和第二晶体管的发射极-集电极路径的电流。进一步或者可选地，在所述第一和第二晶体管的发射极或者集电极的共模电压基本上等于所述第一和第二晶体管基极的共模电压。
另一个优选实施例的特征在于，分别将所述第一和第二可控共模电流源装置耦合到所述第一和第二输出端的动态元件匹配装置，用于使由所述第一和第二共模电流源产生的共模电流基本上相互相等，所述动态元件匹配装置包含连接到所述第一可控共模电流源装置的第一输入端、连接到所述第二可控共模电流源装置的第二输入端、连接到通向第一输出端的路径的第一输出端和连接到第二输出端的路径的第二输出端。提供这样一个动态元件匹配装置以非常方便的方式帮助了最小化1/f噪音和偏移。该实施例的另一个优点是动态元件匹配装置不是在信号路径中提供的，因此它不影响信号。
此外，还可以提供一个输出滤波器装置，其中所述电流被分别积分。
当组合上述刚刚提到的两个实施例时，可以提供第一串接(cascode)晶体管，它的基极被施加一个偏压，它的发射极-基极路径将所述动态元件匹配装置的第一输出端耦合到所述第一输出端；和第二串接晶体管，它的基极被施加一个偏压，它的发射极-基极路径将所述动态元件匹配装置的第二输出端耦合到所述第二输出端，所述第一和第二串接晶体管将所述输出滤波器装置与所述动态元件匹配装置隔离开。使用这种串接晶体管便于具有额外衰减的寄生信号的本地(尤其是低通)滤波，该额外衰减是由输出滤波器装置造成的。
通常，施加到所述第一串接晶体管基极的所述偏压等于施加到所述第二串接晶体管基极的所述偏压。优选地，所述第一和第二串接晶体管是MOS晶体管，尤其是PMOS晶体管。
为了提供带有寄生现象的高阻抗和低负载，可以提供输出缓冲器装置，优选地，该输出缓冲器装置被耦合在所述输出滤波器装置和所述输出端之间。
通过随后结合优选实施例并参考附图的描述，本发明的上述和其它目的和特征将变得清楚明白。
图1是根据本发明优选实施例的差动电荷泵的原理电路图；
图2是更加详细地显示共模环路的图1的差动电荷泵的电路图；
图3是包含电荷泵的时钟恢复电路的优选实施例；
图4是用于包含图3中的时钟恢复电路的光纤信道的接收机的优选实施例；和
图5是包含电荷泵的数据和时钟恢复单元的另一个优选实施例。
图1示出了差动电荷泵优选实施例的原理电路图。晶体管Q13、Q11、Q9和Q1定义了第一电流放大器和电平转移电路，而晶体管Q14、Q12、Q10和Q2定义了第二电流放大器和电平转移电路。晶体管Q13和Q14的基极被加偏压到恒定电压VBIAS2，该电压大约是电源电压的一半。将晶体管Q13的发射极连接到第一电流源I0(1+x)的第一节点定义第一输入端IN+，将晶体管Q14的发射极连接到第二电流源I0(1-x)的第二节点定义反向的第二输入端IN-。
Q13、Q11、Q9、Q1和Q14、Q12、Q10、Q2分别以跨导线性环路连接。假设事实上Q13和Q14被加偏压到相同的基极电压，所述的基极电压是提到的偏压VBIAS2，那么Q13、Q11、Q9、Q1的基极-发射极电压和Q14、Q12、Q10、Q2的基极-发射极电压分别有下面的关系：
VBE13+VBE9＝VBE11+VBE1             (1)
VBE14+VBE10＝VBE12+VBE2            (2)
另外，分别通过Q13、Q11、Q9、Q1的集电极和Q14、Q12、Q10、Q2集电极的电流有下面的关系：
IC13×IC9＝IC11×IC1               (3)
IC14×IC10＝IC12×IC2              (4)
因为Q11和Q9的电流是相等的，所以，Q1的电流是输入电流的复制品，该输入电流可以根据发射极大小缩放；并且因为Q12和Q10的电流是相等的，所以，Q2的电流是反向的第二输入电流的复制品，该输入电流可以根据发射极大小缩放。因此，输入差动电流Io(1+x)和Io(1-x)在Q1和Q2的集电极分别以由Q1和Q2确定的因子k来进行复制和缩放。
PMOS晶体管M5、M6担当串接晶体管，该晶体管用于提高将输出环路滤波器2与动态元件匹配电路4隔离开的电路的增益。该输出环路滤波器2被提供用于寄生信号的本地滤波，该寄生信号是由动态元件匹配电路4中的开关效应产生的。
进一步提供一个共模电路6，用于使在由第一输出端OUT+和反向的第二输出端OUT-组成的差动输出端的共模电压大约保持为电源电压VCC的一半。该共模电路6测量在该差动输出端的共模电压并调整PMOS晶体管M5、M6中的netto电流直到PMOS晶体管M5、M6中的DC电流等于Q1和Q2的集电极电流kIo。
输出环滤波器2被差动地应用在第一输出端OUT+和反向的第二输出端OUT-，并且优选地，它被提供作为低通滤波器，用于在将差动输出信号施加到例如VCO的调谐端口之前过滤该差动输出信号。
图2是更详细地示出了图1的共模电路实现的差动电荷泵的电路图。在Q11和Q12的发射极上，电压分别大概是VBIAS2-VBE11和VBIAS2-VBE12的共模电压分别被MOS晶体管M3和M4读出。MOS晶体管M1、M3、M2和M4的电阻将被调整直到晶体管Q3、Q5、Q7、Q8、Q6和Q4(包含在图1的共模电路6中)基极的共模电压是恒定的并几乎等于Q11和Q12发射极的共模电压为止。
MOS晶体管M9和M8读出在第一输出端OUT+和反向的第二输出端OUT-的共模电压并分别向晶体管Q5和Q6提供相等的电流。
进一步提供的是分别与Q3和Q4的发射极相耦合的偏压电流源10和12，它用于产生偏压电流IBIAS1。此外，第一和第二共模电流源14和16(参照图2的顶端)被提供用来产生并附加地向差动输出OUT+/OUT-馈送共模偏压电流IBIAS2。选择偏压电流IBIAS1和IBIAS2以便该输出共模电压在稳定状态时大约是电源电压VCC的一半，也就是VCC/2。
当差动输出端OUT+/OUT-的共模电压偏离于其期望电压(VCC/2)时，该变动被MOS晶体管M8和M9放大，并且差从偏压电流IBIAS2中减去。在PMOS晶体管M5和M6中的netto电流对校正其偏移的共模电压有调节的作用。
通过选择电压VBIAS2以便Q11和Q12发射极的共模电压是电源电压VCC的一半，也就是VCC/2，输出晶体管Q1和Q2具有为零的集电极电压，因此，厄列效应(Early effect)因为它们有限的输出电阻而被最小化。
动态元件匹配电路4有减少流过M5和M6的netto电流的I/f噪音，同时减小它的偏移的作用。当在动态元件匹配电路4中信号的转置以一个远远高于环路滤波器2的上限频率的频率发生时，来自于该动态元件匹配电路4的寄生信号被环路滤波器2过滤掉。
如果在差动电荷泵的差动输出端的任何偏移电压在PLL配置中起到静态误差的作用，那么，它的效果是VCO频率中的漂移。当脉冲串类型的信号被施加到PLL的相位检测器时，两个脉冲串之间的不活动性转化为VCO的频率漂移。因此PLL必须再一次开始花费额外时间的频率获得过程。动态元件匹配电路的作用在这种环境下非常明显是有益的。较小的I/f噪音也意味着在PLL输出端较小的残留相位噪音。
该差动实现对共模噪音和来自于基板和电源的噪音是健壮的。它允许输出端漂移加倍，有减小VCO的增益常数的作用，这又帮助减少PLL的残留相位噪音。
光纤通信的出现带来了完全集成的光接收机，在该光接收机中，为了应对较高的集成密度和现有封装有限的热能力，低功率就成为必要的。在接收机端，为了恢复时钟信息和重新定时输入数据，数据和时钟恢复单元(DCR)，通常基于PLL，是需要的。
图3示出了包含压控振荡器22的时钟恢复电路20的优选实施例。该压控振荡器22是锁频环的一部分，该锁频环进一步包括控制信号产生器24。该压控振荡器22有一个耦合到所述控制信号产生器24的粗调端22a。所述控制信号产生器24从参考信号产生器26例如晶体中接收参考信号Sref。该压控振荡器22也形成锁相环的一部分，该锁相环包含用于产生相位差动信号Sd的相位检测器28，该相位差动信号Sd指示输入信号Sin和反馈信号Sb之间的相位差。该反馈信号Sb由分频器从压控振荡器22的输出信号中获得。进一步地，图3的时钟恢复电路20包含电荷泵40，该电荷泵在它的输入端从相位检测器28中接收输出信号并将它的输出连接到一个低通滤波器42，该低通滤波器的输出端耦合到压控振荡器22的精调谐端22b。
图4示出了用于光纤信道52的接收机50的优选实施例。该接收机50包含用于从耦合到光纤信道52的传感器54中接收输入信号Sin的输入端56。图4的接收机50进一步包括图3的时钟恢复电路20，该时钟恢复电路耦合到所述输入端56，用于接收作为参考信号的输入信号Sin。数据恢复电路58耦合到时钟恢复电路20和输入端56，并且包括响应于输入信号Sin产生数字输出信号Sout的输出端60。
图5示出了包含锁频环和锁相环的数据和时钟恢复单元的另一个优选实施例。图5的数据和时钟恢复单元包含匹配的压控振荡器，其中，一个压控振荡器是频率环中的一部分而另一个压控振荡器是锁相环的一部分。此外，图5的数据和时钟恢复电路包含两个电荷泵，其中一个电荷泵CP1被包含在锁频环中，另一个电荷泵CP2被包含在锁相环中。此外，图5的数据和时钟恢复单元包含低通滤波器，其中一个低通滤波器LPF2被包含在锁频环中，另一个低通滤波器LPF2被包含在锁相环中。
这里需要注意的是，图3的时钟恢复电路的低通滤波器42和图5中的数据和时钟恢复单元的低通滤波器LPF1和LPF2是低通滤波器，这已经在上面相对于图1和图2所述的电荷泵的实现中示出了。

Claims (17)

1.一种差动电荷泵，特别用在包含锁相环的调谐系统中，用于产生电流，包括：
-第一输入端(IN+)和反向的第二输入端(IN-)，特别用于接收来自相位比较器的差动信号，
-第一电流源装置(Q1)，用于根据输入到所述第一输入端(IN+)的信号产生第一电流(kIo)，
-第二电流源装置(Q2)，用于根据输入到所述第二输入端(IN-)的信号产生反向的第二电流(kIo)，
-第一输出端(OUT+)和第二输出端(OUT-)，分别用于输出所述的第一和第二电流，
其特征在于，
-第一可控共模电流源装置(14)，用于另外将共模电流(IBIAS2)馈送到所述第一输出端(OUT+)，
-第二可控共模电流源装置(16)，用于另外将共模电流(IBIAS2)馈送到所述第二输出端(OUT-)，和
-共模控制装置(6)，用于控制所述第一和第二共模电流源装置(14，16)，以便使所述共模电流(IBIAS2)基本上分别等于由所述第一和第二电流源装置(Q1，Q2)产生的电流(kIo)。
2.根据权利要求1所述的差动电荷泵，包括用于提供电源电压(VCC)的电源电压装置，其特征在于，
所述共模控制装置(6)控制所述第一和第二可控共模电流源装置(14，16)处于以下状态，即在所述第一和第二输出端(OUT+，OUT-)的共模电压基本上是所述电源电压(VCC)的一半。
3.根据权利要求2所述的电荷泵，其特征在于
第一共模电压检测装置(M8，M9)，用于检测在所述第一和第二输出端(OUT+，OUT-)的输出共模电压，
其中，从所述第一共模电压检测装置(M8，M9)输出且表示在所述输出端(OUT+，OUT-)的共模电压的信号被输入到所述共模控制装置(16)。
4.根据上述权利要求至少之一所述的差动电荷泵，其特征在于，
所述共模控制装置(6)控制所述第一和第二可控共模电流源装置(14，16)处于以下状态，即所述第一和第二输出端(OUT+，OUT-)的共模电压基本上等于所述第一和第二输入端(IN+，IN-)的共模电压(VBIAS2)。
5.根据权利要求3和4所述的差动电荷泵，其特征在于，
第二共模电压检测装置(M3，M4)，用于检测所述第一和第二输入端(IN+，IN-)的输入共模电压，
其中，从所述第二共模电压检测装置(M3，M4)输出且表示所述输入端(IN+，IN-)的共模电压的信号被输入到所述共模控制装置(6)。
6.根据权利要求4或者5所述的差动电荷泵，进一步包括差动电流放大器装置，它至少包括：
-第一晶体管(Q1)，它的基极被连接到通向所述第一输入端(IN+)的路径，它的发射极-集电极路径定义了通向所述第一输出端(OUT+)的路径，和
-第二晶体管(Q2)，它的基极被连接到通向所述第二输入端(IN-)的路径，它的发射极-集电极路径定义了通向所述第二输出端(OUT+)的路径，
其特征在于，所述共模控制装置(6)控制所述第一和第二可控共模电流源装置(14，16)以便使所述共模电流基本上分别等于流过所述第一和第二晶体管(Q1，Q2)的发射极-集电极路径的电流。
7.根据权利要求4-6中至少任何一个所述的差动电荷泵，进一步包括差动电流放大器装置，该装置包括至少
-第一晶体管(Q1)，它的基极被连接到通向所述第一输入端(IN+)的路径，它的发射极-集电极路径定义了通向所述第一输出端(OUT+)的路径，和
-第二晶体管(Q2)，它的基极被连接到通向所述第二输入端(IN-)的路径，它的发射极-集电极路径定义了通向所述第二输出端(OUT-)的路径，
其特征在于，在所述第一和第二晶体管(Q1，Q2)的发射极或者集电极的所述共模电压基本上等于在所述第一和第二晶体管(Q1，Q2)的基电极的共模电压。
8.根据权利要求1-7至少任何一个所述的差动电荷泵，其特征在于，
分别将所述第一和第二可控共模电流源装置(14，16)耦合到所述第一和第二输出端(OUT+，OUT-)的动态元件匹配装置(4)，用于使由所述第一和第二共模电流源装置(14，16)产生的共模电流(IBIAS2)基本上相互相等，所述动态元件匹配装置(4)包含连接到所述第一可制共模电流源装置(14)的第一输入端、连接到所述第二可控共模电流源装置(16)的第二输入端、连接到通向所述第一输出端(OUT+)的路径的第一输出端和连接到所述第二输出端(OUT-)的路径的第二输出端。
9.根据前述的至少任何一个权利要求所述的差动电荷泵，其特征在于，输出滤波器装置(2)，其中所述电流被分别积分。
10.根据权利要求8和9所述的差动电荷泵，其特征在于，
-第一串接晶体管(M6)，它的基极被施加偏压(VBIAS1)，它的发射极-集电极路径将所述动态匹配装置(4)的第一输出端耦合到所述第一输出端(OUT+)，和
-第二串接晶体管(M5)，它的基极被施加偏压(VBIAS1)，它的发射极-集电极路径将所述动态匹配装置(4)的第二输出端耦合到所述第二输出端(OUT-)，
-所述第一和第二串接晶体管(M6，M5)将所述输出滤波器装置(2)与所述动态匹配装置(4)隔离开。
11.根据权利要求10所述的差动电荷泵，其特征在于，施加到所述第一串接晶体管(M6)的基极的所述偏压(VBIAS1)等于施加到所述第二串接晶体管(M5)的基极的所述偏压(VBIAS1)。
12.根据权利要求10或者11所述的差动电荷泵，其特征在于，所述第一和第二串接晶体管(M6，M5)是MOS晶体管，尤其是PMOS晶体管。
13.根据前面所述至少任一权利要求所述的差分电荷泵，其特征在于，输出缓存器装置。
14.根据权利要求4和5所述的差动电荷泵装置，其特征在于，所述输出缓冲器装置被耦合在所述输出滤波器装置和所述输出端之间。
15.包含根据前面所述权利要求至少任何一个的差动电荷泵的时钟恢复电路。
16.根据权利要求15所述的时钟恢复电路，包含可控振荡器装置，它既是锁频环的一部分也是锁相环的一部分。
17.用于光纤信道(52)所述的接收机(50)，包括：
-一个用于从传感器(54)接收输入信号(Sin)的输入端(56)，所述传感器被耦合到光纤信道(52)上，
-根据权利要求15或者16的时钟恢复电路(20)被耦合到用于接收作为参考信号的所述输入信号(Sin)的所述输入端(56)，
-耦合到所述时钟恢复电路(20)、输入端(56)的数据恢复电路(58)，用于响应于所述输入信号(Sin)和所述时钟恢复电路(20)的输出信号(CL)产生数字输出信号(Sout)，和
用于提供数字输出信号(Sout)的所述输出端(60)。
CNA028158903A 2001-08-16 2002-07-10 差动电荷泵 Pending CN1541452A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01203120 2001-08-16
EP01203120.9 2001-08-16

Publications (1)

Publication Number Publication Date
CN1541452A true CN1541452A (zh) 2004-10-27

Family

ID=8180799

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028158903A Pending CN1541452A (zh) 2001-08-16 2002-07-10 差动电荷泵

Country Status (7)

Country Link
US (1) US6815988B2 (zh)
EP (1) EP1421694B1 (zh)
JP (1) JP2005500783A (zh)
CN (1) CN1541452A (zh)
AT (1) ATE503303T1 (zh)
DE (1) DE60239542D1 (zh)
WO (1) WO2003017493A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102159862A (zh) * 2008-09-19 2011-08-17 皇家飞利浦电子股份有限公司 液体器具和运送锁
CN103822647A (zh) * 2012-11-16 2014-05-28 英飞凌科技股份有限公司 使用跨导线性网的传感器信号处理
WO2018072173A1 (zh) * 2016-10-20 2018-04-26 中国科学院深圳先进技术研究院 全差分电流放大电路
CN111279598A (zh) * 2017-11-29 2020-06-12 国际商业机器公司 差分电荷泵

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1661250A1 (en) * 2003-08-29 2006-05-31 Koninklijke Philips Electronics N.V. Differentuial charge pump with common mode control
JP4249042B2 (ja) * 2004-01-22 2009-04-02 三菱電機株式会社 差動チャージポンプ用オフセットキャンセル装置
WO2005083880A1 (en) * 2004-02-20 2005-09-09 Gct Semiconductor, Inc. Improvement of the coarse tuning time in pll with lc oscillator
US7720188B2 (en) * 2004-03-29 2010-05-18 Nxp B.V. Fast phase-frequency detector arrangement
TWI325224B (en) * 2006-02-16 2010-05-21 Realtek Semiconductor Corp Differential charge pump
US7522433B2 (en) * 2006-03-21 2009-04-21 Fairchild Semiconductor Corporation Efficient voltage rail generation
US7408414B2 (en) * 2006-03-21 2008-08-05 Leadis Technology, Inc. Distributed class G type amplifier switching method
US20070285176A1 (en) * 2006-03-21 2007-12-13 Leadis Technology, Inc. Phase-Slipping Phase-Locked Loop
US8081785B2 (en) * 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation High efficiency converter providing switching amplifier bias
US7498880B2 (en) * 2006-03-21 2009-03-03 Leadis Technology, Inc. Class L amplifier
US8081777B2 (en) 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation Volume-based adaptive biasing
US20070236295A1 (en) * 2006-03-21 2007-10-11 Leadis Technology, Inc. FM Power Amplifier With Antenna Power Control
US7514997B2 (en) * 2006-09-11 2009-04-07 Lecroy Corporation Common mode regulation for thermal tail compensation
US8179372B1 (en) 2007-10-01 2012-05-15 Integrated Device Technology, Inc. Electronic display with array context-sensitive search (ACS) technology
US7733178B1 (en) 2007-10-24 2010-06-08 Fairchild Semiconductor Corporation High efficiency audio amplifier
US7750732B1 (en) 2007-12-04 2010-07-06 Fairchild Semiconductor Corporation Adaptive rail amplifier (ARA) technology
US8368443B1 (en) * 2012-01-17 2013-02-05 Himax Technologies Limited Differential charge pump circuit
EP3007341B1 (en) * 2014-10-06 2018-08-01 Nxp B.V. Differential dynamic charge pump circuit
US9496880B1 (en) * 2015-08-14 2016-11-15 Qualcomm Incorporated Fully differential charge pump with switched-capacitor common-mode feedback

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2712127B1 (fr) * 1993-11-02 1995-12-01 Alcatel Radiotelephone Elément d'amplification à structure différentielle en mode de courant.
US5619161A (en) * 1994-08-31 1997-04-08 International Business Machines Corporation Diffrential charge pump with integrated common mode control
EP0718978A1 (en) * 1994-12-23 1996-06-26 STMicroelectronics S.r.l. Differential charge pump
US5781036A (en) * 1997-04-01 1998-07-14 Maxim Integrated Products, Inc. Phase detector
US6275097B1 (en) * 1999-04-02 2001-08-14 S3 Incorporated, Inc. Differential charge pump with low voltage common mode feedback circuit
US6292061B1 (en) * 2000-05-01 2001-09-18 Sandcraft, Inc. Low-voltage CMOS phase-locked loop (PLL) for high-performance microprocessor clock generation
US6466070B1 (en) * 2000-12-21 2002-10-15 Xilinx, Inc. Low voltage charge pump

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102159862A (zh) * 2008-09-19 2011-08-17 皇家飞利浦电子股份有限公司 液体器具和运送锁
CN102159862B (zh) * 2008-09-19 2013-08-14 皇家飞利浦电子股份有限公司 液体器具和运送锁
CN103822647A (zh) * 2012-11-16 2014-05-28 英飞凌科技股份有限公司 使用跨导线性网的传感器信号处理
US9628036B2 (en) 2012-11-16 2017-04-18 Infineon Technologies Ag Sensor signal processing using translinear mesh
CN103822647B (zh) * 2012-11-16 2017-06-09 英飞凌科技股份有限公司 使用跨导线性网的传感器信号处理
WO2018072173A1 (zh) * 2016-10-20 2018-04-26 中国科学院深圳先进技术研究院 全差分电流放大电路
CN111279598A (zh) * 2017-11-29 2020-06-12 国际商业机器公司 差分电荷泵
CN111279598B (zh) * 2017-11-29 2024-05-24 国际商业机器公司 差分电荷泵

Also Published As

Publication number Publication date
EP1421694A2 (en) 2004-05-26
JP2005500783A (ja) 2005-01-06
ATE503303T1 (de) 2011-04-15
WO2003017493A2 (en) 2003-02-27
DE60239542D1 (de) 2011-05-05
EP1421694B1 (en) 2011-03-23
US20030034813A1 (en) 2003-02-20
WO2003017493A3 (en) 2003-11-06
US6815988B2 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
CN1541452A (zh) 差动电荷泵
US6385265B1 (en) Differential charge pump
US5432827A (en) Clock extraction circuit for fiber optic receivers
CN101588178A (zh) 自偏置锁相环
US6748041B1 (en) GM cell based control loops
CN1311628C (zh) 差分环形振荡器级
CN1234925A (zh) 电压控制振荡器的控制
CN100407579C (zh) 电荷泵、含该电荷泵的时钟恢复电路及含该电路的接收器
WO2003017487A1 (en) Ring oscillator stage
US5510745A (en) High-speed electronic circuit having a cascode configuration
JP4550805B2 (ja) ランダムシーケンス発生器
US6501583B1 (en) Optical receiver module optical transmitter module phase-locked loop circuit voltage-controlled oscillator and frequency response controllable amplifier
CN1787378A (zh) 压控震荡器的相关方法与技术
US4068188A (en) Phase locked loop circuit
GB2288502A (en) Voltage controlled oscillator
CA2356242C (en) Pll and gain control for clock recovery
JP4283664B2 (ja) 周波数ロックループ回路、クロック復元回路及び受信器
US6466097B1 (en) Phase locked loop and associated control method
US7132899B1 (en) Method and apparatus for providing an improved high speed buffer
US6618448B1 (en) DC recovery circuit capable of receiving ECL signal even under low power supply voltage
US6950482B2 (en) Phase detector circuit for a phase control loop
EP1751864B1 (en) Apparatus for shifting a signal from a first reference level to a second reference level
CN115085723A (zh) 双电荷泵pll电路
JPH0427247A (ja) 再生中継器
CN1182326A (zh) 多功能宽动态范围高激励能力的视频放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication