JPH0427247A - 再生中継器 - Google Patents

再生中継器

Info

Publication number
JPH0427247A
JPH0427247A JP2132079A JP13207990A JPH0427247A JP H0427247 A JPH0427247 A JP H0427247A JP 2132079 A JP2132079 A JP 2132079A JP 13207990 A JP13207990 A JP 13207990A JP H0427247 A JPH0427247 A JP H0427247A
Authority
JP
Japan
Prior art keywords
frequency
output
input
amplifier
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2132079A
Other languages
English (en)
Inventor
Masaki Kunii
昌樹 国井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2132079A priority Critical patent/JPH0427247A/ja
Publication of JPH0427247A publication Critical patent/JPH0427247A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 光通信において使用され、信号データの再生中継を行う
光再生中継器に関し、 入力信号周波数が整数倍で変わった場合にも使用可能な
光再生中継器を提供することを目的とし、入力データを
増幅して出力する増幅器と、増幅器の出力を入力し、入
力データの位相に合わせて一定周波数のクロックを出力
する位相同期ループとを有し、位相同期ループの出力ク
ロックにより該人力データの識別再生を行う再生中継器
において、増幅器の入出力間に並列に接続され、入力デ
ータの周波数が整数倍又は整数分の一で変わった時、増
幅器の動作周波数帯域を入力周波数の変化に対応して自
動的に変え、かつ入力周波数の変化に対応して位相同期
ループの出力クロックの周波数を変えるための制御信号
を出力する自動帯域調整部と、入力データの周波数が整
数倍又は整数分の一で変わった時、自動帯域調整部の出
力の制御信号により入力周波数の変化に対応して位相同
期ループの出力クロックの周波数を変える周波数変換部
を、位相同期ループ内に設けて構成する。
〔産業上の利用分野〕
本発明は、光通信において使用され、信号データの再生
中継を行う光再生中継器の改良に関するものである。
光通信系において、信号周波数が整数倍又は整数分の一
で変わることがある。この場合、等化増幅(Resha
ping)、リタイミング(Retiming)及び識
別再生(Regenera tiB)という光再生中継
器のいわゆる3R機能が適応して動作することが必要で
ある。このため、入力信号周波数が整数倍又は整数分の
一で変わった場合にも使用可能な光再生中継器が要望さ
れている。
〔従来の技術〕
第6図は従来例の光受信器の構成を示すブロック図であ
る。
第6図において、光信号データが光受信器に入力される
と例えばアバランシェ・ホトダイオード(以下APDと
称する)1により電気信号データに変換して出力される
。この出力が前置増幅器2を介して自動利得調整回路(
以下AGC回路と称する)4を有する主増幅器3に入力
されて増幅され、出力が分岐されて識別再生回路(以下
DECと称する)5及び位相比較器6に入力される。
位相比較器6は、低域通過フィルタ(以下LPFと称す
る)7及び電圧制御発振器(以下VCOと称する)8と
ともに位相同期ループ(以下PLLと称する)を構成す
る。そして位相比較器6において、前記主増幅器3から
入力したデータの位相と予め一定の周波数に設定したV
COBの出力の位相を比較して、両者の差の位相に対応
した電圧をLPF7に出力する。LPF7で上記入力電
圧から直流成分を求め、vcosに出力する。
VCOBで上記入力の直流成分に対応して発振周波数を
変化して出力する。そして、VCOBの正弦波出力(今
の場合この出力周波数は、最初主増幅器3の出力周波数
の2倍に設定されている)をスライスアンプ9によりパ
ルス波形に変換して、クロックとしてDEC5に加える
DEC5において、主増幅器3からの入力データに対し
て上記クロックにより減衰劣化した入力パルスをパルス
の有無が判定できる程度まで増幅する周知の等化増幅(
Reshaping)、パルスの有無を判定する時点を
設定するりタイミング(Retiming)及び波形の
振幅を測定して、値がある判定レベルを超えた場合にパ
ルスを発生する識別再生(Regenerating)
の、いわゆる3R機能を行う。
そして識別再生したデータをクロック(CL K)とと
もにDEC5から出力する。
〔発明が解決しようとする課題〕
しかしながら上述の光受信器の構成においては、入力デ
ータの周波数が単一の周波数の場合にのみ3R機能が動
作し、等化増幅、リタイミング及び識別再生を行うが、
入力の周波数が整数倍又は整数分の一で変わるとこの3
R機能が適応した動作を行わず、誤動作をしてしまうと
いう問題点があった。
したがって本発明の目的は、入力信号周波数が整数倍又
は整数分の一で変わった場合にも使用可能な光再生中継
器を提供することにある。
〔課題を解決するための手段〕
上記問題点は第1図に示す装置の構成によって解決され
る。
即ち第1図において、入力データを増幅して出力する増
幅器200と、増幅器200の出力を入力し、入力デー
タの位相に合わせて一定周波数のクロックを出力する位
相同期ループ800とを有し、位相同期ループ800の
出力クロックにより入力データの識別再生を行う再生中
継器において、210は増幅器200の入出力間に並列
に接続され、入力データの周波数が整数倍又は整数分の
一で変わった時、増幅器200の動作周波数帯域を入力
周波数の変化に対応して自動的に変え、かつ入力周波数
の変化に対応して位相同期ループ800の出力クロック
の周波数を変えるための制御信号を出力する自動帯域調
整部である。
又、810は位相同期ループ800内に設けられ、入力
データの周波数が整数倍又は整数分の一で変わった時、
自動帯域調整部210の出力の制御信号により入力周波
数の変化に対応して位相同期ループ800の出力クロッ
クの周波数を変える周波数変換部である。
〔作 用〕
第1図において、入力データの周波数が整数倍又は整数
分の一で変わった時、増幅器200の入出力間に並列に
接続された自動帯域調整部210において、増幅器20
0の動作周波数帯域を入力周波数の変化に対応して自動
的に変える。又、入力周波数の変化に対応して位相同期
ループ800の出力クロックの周波数を変えるための制
御信号を出力する。
次に位相同期ループ800内に設けた周波数変換部81
0において、自動帯域調整部210の出力の制御信号に
より位相同期ループ800内の発振器の出力周波数を分
周する分周器の分周比を変え、て、入力周波数の変化に
対応して位相同期ループ800の出力クロックの周波数
を変える。
この結果、入力データの周波数が整数倍又は整数分の一
で変わった時にも、増幅器200は正常に動作するため
その出力から過剰雑音等が生じることはない。
又、位相同期ループ800の出力クロックの周波数が入
力周波数の変化に対応して変えられるため、例えば識別
再生回路において等化増幅(Reshaping)、リ
タイミング(Retiming)及び識別再生(Reg
enerating)のいわゆる3R機能が入力データ
の周波数の変化に適応して動作可能となり、入力データ
の周波数の変化に適応して正常な出力データを得ること
ができる。
〔実施例〕
第2図は本発明の実施例の光受信器の構成を示すブロッ
ク図である。
第3図は実施例の自動帯域調整回路を示す図である。
第4図は実施例の自動帯域調整回路の動作を説明するタ
イムチャートである。
第5図は実施例の分周器(81)の回路構成を示すブロ
ック図である。
全図を通じて同一符号は同一対象物を示す。
本発明が従来例と異なる点は、第6図に示す従来例の前
置増幅器2の入出力間に並列に第2図に示す自動帯域調
整回路21を設け、かつPLLのループ内に分周器81
を設けたことである。そして、入力データの周波数が整
数倍又は整数分の一で変わった場合に、前置増幅器の利
得・周波数特性も対応して変わり前置増幅器2から過剰
雑音等のないデータを出力する。同時にPLLから入力
周波数の変化に対応してその周波数が変化するクロック
を出力して、DEC5において入力周波数が変化した場
合にも3R機能の動作が可能となるようにしたことであ
る。
以下順次説明する。
第2図において、例えば受光素子としてのAPDlに入
力する光信号データの周波数がfoであったものが2f
oに変わった場合について説明する。入力した光信号デ
ータはAPDlで電気信号のデータに変換されて前置増
幅器2に出力される。
前置増幅器2では、新たに設けた自動帯域調整回路21
により今まで周波数が帯域がfoであったものが2fo
の周波数帯域まで動作するように、周波数帯域が変えら
れる。自動帯域調整回路21の動作については、平成元
年12月22日出願の発明者「国井昌樹」による発明「
自動帰還抵抗調整機能付き前置増幅器」に詳細に説明し
ているが、ここで再度説明する。
第3図に示すように本発明の自動帯域調整回路21は、
従来例の帰還用の固定抵抗Rfに対応する位置に、バイ
アス電圧によりその抵抗値が変化する可変抵抗素子Rf
+(例えばPINダイオード又はバリキャップダイオー
ド等)を設けるとともに、前置増幅器2から出力された
出力Voを、自動帯域調整回路21により基準電圧と比
較して制御電圧Vcを生成し、制御電圧Vcを前置増幅
器2及び前記可変抵抗素子Rf、の一端に帰還して加え
て、前置増幅器20周波数帯域が常に最適となるように
している。
第3図に示すトランジスタ(以下Trと称する)22〜
28は高周波トランジスタ、R1〜RI4は固定抵抗、
又C+、Ctはコンデンサ、29は直流増幅器、又Vc
cは供給電圧、Vsは定電圧バイアスである。これらの
回路素子と電圧によりフィードバンク回路を構成し、か
つこのフィードバック回路を前置増幅器2、可変抵抗素
子Rf、からなる増幅器に付加することにより、本発明
の一部をなす自動帯域調整回路21を実現している。
同図において、TR22はエミッタに固定抵抗R3を有
し、ベースには結合用のコンデンサC+を介して前置増
幅器2の出力Voを高インピーダンスで入力し、エミッ
タからは低インピーダンスで出力■。1(−出力Vo)
を送出するエミッタホロア型増幅回路を形成する。又、
TR23、TR24による回路は比較回路であり、TR
23、TR24のエミッタは共通接続されている。そし
て、この比較回路の入力端であるT R23のベースに
は前記Tr22のエミッタからの出力V。Iを加え、又
T R24のベースには抵抗R6とR1及びR11+の
分割比で定まる第1の基準電圧Vaを加える。そして、
T R23とT R24により出力V61と第1の基準
電圧Vaとを差動増幅させて比較し、TR23のコレク
タから第1の比較信号■、を出力させる。
同様にTR25、TR26、固定抵抗Rs、Rh及び固
定抵抗R4により第2の比較回路を形成する。
そして、第2の比較回路の入力端であるT R25のベ
ースには前記T R22のエミッタからの出力■。1を
加え、又T R26のベースには固定抵抗R8及びR9
とRIOの分割比で定まる第2の基準電圧vbを加え、
T R26のコレクタから第2の比較信号■。
を出力する。
尚、この第1の比較信号■1の値は、第4図+a)、T
b)に示すようにV、、>VsO時“L” レベルとな
り、又Vow<VsO時は“H” レベルとなる出力で
ある。
又、第2の比較信号V2は、Vow>Vbの時“H”レ
ベルとなり、又VOI<Vbの時“じレベルとなる出力
であり、この第2の比較信号■2は、第4図(al、(
C)に示すように第1の比較信号■、とは極性を互いに
異にしている。
この極性が互いに異なる第1の比較信号v1と第2の比
較信号■2は、T R27とT r2Bとからなる論理
和回路(以下OR回路と称する)のそれぞれのベースに
入力される。このOR回路で第1の比較信号■1と第2
の比較信号v2の論理和を求め(第4図(dlに示すパ
ルス波形V r l”参照)、その論理和値出力を固定
抵抗R1□とコンデンサC2により積分して第4図(d
)に示す直流電圧Vrlに変換して、直流増幅器29の
一方の入力端子(一端子)に加える。
直流増幅器29の他方の入力端子(+端子)には固定抵
抗RI3とRoにより決まる基準電圧V ’r <1を
加え、直流増幅器29において前記論理和から得られた
直流電圧■、、1と基準電圧V、aとの比較を行い、第
4図(e)に示す制御電圧Vcを出力する。そして、制
御電圧Vcを可変抵抗素子Rf、の一端に加えて前置増
幅器2の利得を調整することにより、最適な周波数帯域
を得るように調整する。
例えば今の場合のように入力データの周波数が【0から
2foに変化した時、前置増幅器2の周波数帯域幅が小
となるため第4図(a)に示す出力VOtの波形に歪が
生じ、同図(b)に示す第1の比較信号■1の時間幅t
1は小となり、逆に同図(C)に示す第2の比較信号V
!の時間幅t!は大となる。
したがって同図(dlに示す直流出力Vr、の値は大に
なる方向に変化する。逆に、入力データの周波数が低く
なって前置増幅器2の周波数帯域幅が大となった場合に
は、上記直流出力Vr、の値は小になる。
この周波数帯域幅の大小により小又は大の方向に変化す
る直流出力Vr、が前述したように直流増幅器29の一
方の入力端子(一端子)に加えられ、直流増幅器29で
他方の端子(子端子)に加えられた基準電圧Vroと比
較する。そして、直流増幅器29からVr、−Vroの
時Vc=Vroであり、又Vr。
>Vroの時Vc >Vro、 Vr+<Vroの時V
c <Vroとなる制御電圧Vcが出力される。
この制御電圧Vcが可変抵抗素子Rflの一端に加えら
れ、利得が大きくて最適周波数帯域が狭い時は利得を小
さくして最適周波数帯域とし、又利得が小さくて最適周
波数帯域が広い時は利得を大きくするように制御を行い
、常に前置増幅器2が最適の周波数帯域幅に動作するよ
うに制御を行う。
このようにして制御電圧Vcを前置増幅器2の入力部に
供給して自動フィードバック調整を行う。
次に上述した周波数帯域幅を最適に調節した前置増幅器
2の出力を、AGC回路4を有する主増幅器3を介して
DEC5及びPLLループ内の位相比較器6に加える。
位相比較器6で、主増幅器3からの入力信号の位相と後
述する分周器81の出力信号の位相とを比較し、両者の
差に対応する出力電圧をLPF7に加え直流成分を求め
てVCO8に出力する。VCO8では、予め発振周波数
を例えば4foに設定しておき、LPF7がらの直流入
力電圧に応じてこの4foの周波数を変化させて出力す
る。
上記VCO8の出力を分周器81に加える。ここで第5
図を用いて分周器81の動作について説明する。
第5図において、第3図に示す自動帯域調整回路21の
T r2Bのエミッタの出力Vr、”を抵抗R1□とコ
ンデンサC2により積分して得られる直流電圧Vr、を
、比較器82−1〜82−3の一方の入力端子に加える
。比較器82−1〜82−3の他方の入力端子には、例
えば電圧Vccを抵抗RI5、抵抗R1い抵抗R1?に
より分圧した電圧をそれぞれ加える。今の場合、例えば
Vccをプラス(+)電位とし比較器82−1に加える
電圧(VOとする)が一番高く、比較器82−2、比較
器82−3に加える電圧(それぞれV、 、V。
とする)は順次低くなっている。即ち、■□〉■や〉■
、。
上述した自動帯域調整回路21のT r28のエミッタ
の出力Vr、’ を積分して得られる直流電圧Vr。
が上述したVMより大の時、比較器82−1〜82−3
からは“1”を出力する。この出力“1”を論理積回路
(以下AND回路と称する) 84−1の一方の入力端
子、及びそれぞれインバータ83−1.83−3を介し
て“0”に変換してAND回路84−2.84−3に加
える。
この結果、AND回路84−1からは他方の入力端子に
加えた“H”レベル(“l”)の信号を出力し、一方、
AND回路84−2.84−3からは“0”を出力する
AND回路84−1〜84−3の出力(今の場合、それ
ぞれ“1″ “0”0”)をそれぞれ分周器85−1〜
85−3の一方の入力端子に加える。分周器85−1〜
853の他方の入力端子にはvcosの出力(今の場合
、その周波数をfoに設定している)を加える。
すると“1”を加えた分周器85−1だけ動作し、VC
08から入力した周波数4foを1/2に分周して、2
foの周波数の正弦波信号を出力する。この出力をOR
回路86を介してスライスアンプ9に加え、スライスア
ンプ9においてクロックパルスにして出力をDEC5に
加える。
そして、DEC5において、APDl、前置増幅器2及
び主増幅器3を介して入力した2foの周波数の信号デ
ータに対して、上記周波数2f。
のクロックパルスにより等化増幅(Reshaping
)、リタイミング(Retiming)及び識別再生(
Regenerating)の、いわゆる3R機能を行
い、識別再生したデータをクロック(CLK)とともに
DEC5から出力する。
尚、APDlへの入力データの周波数がfo、又はfo
/2の時にはそれぞれ、上述した第5図に示す分周器8
1内の分周器85−2.85−3が動作し、VCO8の
出力の4foの周波数をそれぞれ1/4、l/8に分周
した周波数の信号を出力する。
又、APDlへの入力データの周波数が上述の周波数以
外の整数倍、又は整数分の−の周波数の時にも分周器8
1内で上述と同様の動作を行い、PLLから入力データ
の周波数に対応した周波数の信号を出力する。
このようにして単一の波数でしか使用できなかった光受
信器が複数種類の周波数で使用可能となるため、使用範
囲を広くすることができる。
〔発明の効果〕
以上説明したように本発明によれば、単一の周波数でし
か使用できなかった光受信器が複数種類の周波数で使用
可能となり、使用範囲が広くなる。
その結果、光受信器の製作の低コスト化も可能となる。
【図面の簡単な説明】
第1図は本発明の原理図、 第2図は本発明の実施例の光受信器の構成を示すブロッ
ク図、 第3図は実施例の自動帯域調整回路を示す図、第4図は
実施例の自動帯域調整回路の動作を説明するタイムチャ
ー1・、 第5図は実施例の分周器(81)の回路構成を示すブロ
ック図、 第6図は従来例の光受信器の構成を示すブロック図であ
る。 図において 210は自動帯域調整部、 は周波数変換部 を示す。 寅加例の自動帯メに調髪回路の 動作ヒ説明するタイバチャート 第 淑

Claims (1)

  1. 【特許請求の範囲】 入力データを増幅して出力する増幅器(200)と、該
    増幅器(200)の出力を入力し、入力データの位相に
    合わせて一定周波数のクロックを出力する位相同期ルー
    プ(800)とを有し、該位相同期ループ(800)の
    出力クロックにより該入力データの識別再生を行う再生
    中継器において、 該増幅器(200)の入出力間に並列に接続され、入力
    データの周波数が整数倍又は整数分の一で変わった時、
    該増幅器(200)の動作周波数帯域を該入力周波数の
    変化に対応して自動的に変え、かつ入力周波数の変化に
    対応して該位相同期ループ(800)の出力クロックの
    周波数を変えるための制御信号を出力する自動帯域調整
    部(210)と、入力データの周波数が整数倍又は整数
    分の一で変わった時、該自動帯域調整部(210)の出
    力の制御信号により該入力周波数の変化に対応して該位
    相同期ループ(800)の出力クロックの周波数を変え
    る周波数変換部(810)を、該位相同期ループ(80
    0)内に設けたことを特徴とする再生中継器。
JP2132079A 1990-05-22 1990-05-22 再生中継器 Pending JPH0427247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2132079A JPH0427247A (ja) 1990-05-22 1990-05-22 再生中継器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2132079A JPH0427247A (ja) 1990-05-22 1990-05-22 再生中継器

Publications (1)

Publication Number Publication Date
JPH0427247A true JPH0427247A (ja) 1992-01-30

Family

ID=15073020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2132079A Pending JPH0427247A (ja) 1990-05-22 1990-05-22 再生中継器

Country Status (1)

Country Link
JP (1) JPH0427247A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5655875A (en) * 1995-01-20 1997-08-12 Nok Corporation Plastic torque converter stator with insert-molded one-way clutch outer race

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5655875A (en) * 1995-01-20 1997-08-12 Nok Corporation Plastic torque converter stator with insert-molded one-way clutch outer race

Similar Documents

Publication Publication Date Title
US4818903A (en) Time constant automatic adjustment circuit for a filter circuit
US5252865A (en) Integrating phase detector
JP5110815B2 (ja) 広い周波数範囲にわたり安定した利得を有する電圧制御発振器
US5694088A (en) Phase locked loop with improved phase-frequency detection
EP1421694B1 (en) Differential charge pump
US4494080A (en) Voltage-controlled oscillator with independent gain and frequency controls
KR20010077689A (ko) 광대역 채널 클럭 복원 시 안정된 클럭 재생을 위한 위상동기 루프 및 그의 동작 방법
JPH0322736B2 (ja)
JP3555608B2 (ja) フェイズロックドループ回路及びクロック再生回路
US5663689A (en) Method and apparatus for providing a high speed charge pump with low static error
JP4065423B2 (ja) チャージポンプ、クロック再生回路及びレシーバー
JP3276749B2 (ja) 周波数変調装置
JPH08274631A (ja) 位相ロック・ループ回路
US6154511A (en) Clock extraction circuit
JPH0427247A (ja) 再生中継器
JP2000134066A (ja) 光受信器、位相同期ループ回路、電圧制御発振器および周波数応答可変増幅器
JPH08288839A (ja) 低ジッタ完全集積可能フェーズ・ロック・ループ回路
JPH01132206A (ja) 自動チューニング位相同期ループfm検波システム
JPS60134525A (ja) 同期信号回路
US6950482B2 (en) Phase detector circuit for a phase control loop
JP3326521B2 (ja) 静電容量式検出装置
JP2693775B2 (ja) 映像受信回路
JPS5938761Y2 (ja) Pll回路のロ−パスフィルタ
JP2000341116A (ja) 位相同期回路
JPH05145784A (ja) 位相同期ループ装置