CN111279598A - 差分电荷泵 - Google Patents

差分电荷泵 Download PDF

Info

Publication number
CN111279598A
CN111279598A CN201880070550.7A CN201880070550A CN111279598A CN 111279598 A CN111279598 A CN 111279598A CN 201880070550 A CN201880070550 A CN 201880070550A CN 111279598 A CN111279598 A CN 111279598A
Authority
CN
China
Prior art keywords
node
operational amplifier
voltage
charge pump
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880070550.7A
Other languages
English (en)
Other versions
CN111279598B (zh
Inventor
J·斯多姆
G·克瑟尔林
A·C·胡
S·特尔卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN111279598A publication Critical patent/CN111279598A/zh
Application granted granted Critical
Publication of CN111279598B publication Critical patent/CN111279598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及用于锁相环(PLL)电路中的差分电荷泵电路的系统和装置。差分电荷泵电路可以包括参考电流、两个感测放大器、共模控制放大器和h桥电路。h桥电路耦合到参考电流和共模控制放大器。参考电流驱动h桥电路的第一部分，并且共模控制放大器控制h桥电路的第二部分。该h桥电路还包括第一和第二节点。节点是感测放大器之一的输入。所述差动电荷泵电路被配置成用于控制所述第一节点处的电压，从而使得对于所述第二节点处的多个电压，所述电压基本上等于所述第二节点处的电压。差分电荷泵电路还可以包括具有耦合到读出放大器的输出的栅极的晶体管。第一节点处的电压可由感测放大器和晶体管控制。

Description

差分电荷泵
背景技术
本披露总体上涉及一种用于电子电路(如锁相环(PLL)电路)中的差分电荷泵。
在计算机或其他电子系统中，时钟信号用于控制和排序存储元件(如集成电路(IC)上的寄存器或锁存器)之间的数据流。包括PLL的时钟电路可以保持参考时钟信号和分布式时钟信号之间的精确的相位关系，该分布式时钟信号对数字逻辑或其他电路元件进行排序。精确的时钟相位关系可用于实现顺序逻辑元件之间的已知和有效的定时关系。
PLL电路检测参考时钟信号与分布式时钟信号之间的相位差，并基于这些相位差生成控制信号。控制信号可用于调整诸如压控振荡器(VCO)的时钟生成电路的定时和/或频率，该时钟生成电路的输出可被分配给多个逻辑或其他电路元件。这种时钟可用于集成电路中的许多元件中，包括微处理器、存储器控制器、图形控制器等。
发明内容
在此描述的实施例包括涉及差分电荷泵的电路和系统。实施例包括差分电荷泵电路，该差分电荷泵电路包括参考电流、感测运算放大器、控制运算放大器、以及耦合至该参考电流和该控制运算放大器的h桥电路。参考电流驱动h桥电路的第一部分，并且控制运算放大器控制h桥电路的第二部分。该h桥电路包括第一节点和第二节点。所述第一和第二节点是到所述感测运算放大器的输入，并且所述电路被配置成用于控制所述第一节点处的电压，从而使得对于所述第二节点处的多个电压，所述第一节点处的电压基本上等于所述第二节点处的电压。实施例进一步包括一种系统，所述系统包括：相位检测器，所述相位检测器被配置成用于生成与所接收的参考信号与所接收的反馈信号之间的相位差有关的第一输出信号；滤波电路；以及可变频率振荡器，所述可变频率振荡器被配置成用于生成第二输出信号。由相位检测器接收的反馈信号基于第二输出信号。所述系统进一步包括差分电荷泵电路，所述差分电荷泵电路被配置成用于基于所述第一输出信号在所述滤波器电路两端生成信号。所述差分电荷泵电路包括参考电流、感测运算放大器、控制运算放大器、以及耦合到所述参考电流和所述控制运算放大器的h桥电路。参考电流驱动h桥电路的第一部分，并且控制运算放大器控制所述h桥电路的第二部分。该h桥电路包括第一节点和第二节点。第一和第二节点是感测运算放大器的输入。该电路被配置为控制第一节点处的电压，使得对于第二节点处的多个电压，该第一节点处的电压基本上等于第二节点处的电压。
实施例进一步包括差分电荷泵电路，该差分电荷泵电路包括感测运算放大器和h桥电路。该h桥电路包括第一节点和第二节点。第一和第二节点是感测运算放大器的输入。所述差动电荷泵电路被配置成用于控制所述第一节点处的电压，从而使得对于所述第二节点处的多个电压，所述电压基本上等于所述第二节点处的电压。所述h桥电路进一步包括耦合到所述第一节点和所述第二节点的第一晶体管。第一晶体管包括耦合到感测运算放大器的输出的栅极。所述第一节点处的电压由所述感测运算放大器和所述第一晶体管控制。
实施例进一步包括差分电荷泵电路，该差分电荷泵电路包括第一独立电流源、第二独立电流源、以及耦合至该第一和第二独立电流源的h桥电路。第一独立电流源驱动h桥电路的第一部分，第二独立电流源驱动h桥电路的第二部分。
实施例进一步包括锁相环电路，该锁相环电路包括：相位检测器，该相位检测器被配置成用于生成与所接收的参考信号与所接收的反馈信号之间的相位差有关的第一输出信号；滤波器电路；以及可变频率振荡器，该可变频率振荡器被配置成用于生成第二输出信号。由相位检测器接收的反馈信号基于第二输出信号。所述锁相环电路进一步包括差分电荷泵电路，所述差分电荷泵电路被配置成用于基于所述第一输出信号在所述滤波器电路两端生成信号。差分电荷泵电路包括感测运算放大器和h桥电路。该h桥电路包括第一节点和第二节点。第一和第二节点是感测运算放大器的输入。所述差动电荷泵电路被配置成用于控制所述第一节点处的电压，从而使得对于所述第二节点处的多个电压，所述第一节点处的电压基本上等于所述第二节点处的电压。所述h桥电路进一步包括耦合到所述第一节点和所述第二节点的第一晶体管。第一晶体管包括耦合到感测运算放大器的输出的栅极。所述第一节点处的电压由所述感测运算放大器和所述第一晶体管控制。
附图说明
现在将参照附图仅通过举例来描述本发明的实施例，在附图中：
图1示出根据在此描述的一个实施例的示例PLL电路。
图2示出了根据本文中所描述的一个实施例的差分电荷泵电路。
图3示出了根据在此描述的一个实施例的感测放大器电路。
图4示出了根据在此描述的一个实施例的另一个差分电荷泵电路。
图5示出了根据在此描述的一个实施例的图4的差分电荷泵电路中的不同节点处的示例电压电平。
图6示出了根据在此描述的一个实施例的图2和图4的差分电荷泵电路中的晶体管之间的示例电流。
具体实施方式
可以在PLL电路中使用差分电荷泵。差分电荷泵可以用于帮助基于PLL中的参考信号和反馈信号之间的差异来控制可变频率振荡器的操作。这种差分电荷泵可包括作为电荷泵操作的一部分的驱动跨交替路径的电流的h桥电路。但是在某些情况下，使用h桥电路来驱动电流穿过替代路径会在替代路径上的替代节点之间产生电压差。这可能增加PLL电路中的电荷共享和抖动。为了减少这个问题，可以控制节点之一处的电压以匹配替代节点处的电压，从而减少电荷共享和抖动并且改进差分电荷泵和PLL的操作。
图1是示出锁相环(PLL)电路的框图。PLL电路100通常包括相位检测器110、电荷泵120、环路滤波器130、可变频率振荡器140、正向分频器150和反馈分频器160。相位检测器110可具有任何适当实施例，例如模拟相位检测器、数字相位检测器等。相位检测器110通常操作以产生表示参考信号102与反馈信号162之间的相位差的相位差信号。反馈信号162基于可变频率振荡器140的输出信号。
由相位检测器110输出的信号包括相位检测器110在与电荷泵120的第一连接(如导线或迹线)上输出的增加信号(INC)112分量、以及在与电荷泵120的第二连接上输出的减少信号(DEC)114分量。在一些情况下，INC 112和DEC 114信号可以是具有基于所确定的相位差的宽度的脉冲。例如，如果反馈信号162具有比参考信号102更高的频率，则相位检测器110在DEC 114上生成脉冲(例如，驱动线“高”一段时间)，同时将INC 112保持在固定电压(例如，接地或其他逻辑“低”电压)。
DEC 114信号的脉冲影响电荷泵120的操作，这将进而减小可变频率振荡器140的频率，从而使输出频率朝向参考信号102的频率减小。在相位检测器110的其他实施例中，INC 112和DEC 114信号的脉冲可至少部分地重叠。例如，INC 112信号的脉冲可与DEC 114信号的脉冲同时发生，但INC 112信号的脉冲具有较短的持续时间和/或可在数目上较少以减少可变频率振荡器140的输出频率。
电荷泵120接收INC 112和DEC 114信号并且跨环路滤波器130输出信号，这可以控制可变频率振荡器140的操作。由电荷泵120输出的信号包括FILT组件122和FILTN组件124。在一些实施例中，FILTN组件124表示FILT组件122的基本上倒置的副本。FILT和FILTN组件可以替代地被称为OUT和OUTN组件。电荷泵120可通过任何合适的部件(诸如导电线或迹线)耦合到环路滤波器130。在一些实施例中，电荷泵120可以通过连续导线耦合到可变频率振荡器140，并且环路滤波器130可以从将电荷泵120连接到可变频率振荡器140的导线分支。
环路滤波器130可以包括被选择用于控制控制环路(此处，PLL电路100)的动态的任何数量的元件。在一些实施例中，环路滤波器130是包括电容元件的低通滤波器。在一些实施例中，环路滤波器可以包括比例元件、高通滤波器元件等。
可变频率振荡器140基于从环路滤波器130接收的信号产生输出信号。可变频率振荡器140可以具有任何合适的实现方式，诸如压控振荡器(VCO)、数控振荡器(NCO)等。在一些实施例中，来自可变频率振荡器140的输出信号通过正向分频器150和反馈分频器160被处理。在其他实施例中，反馈信号162是来自可变频率振荡器140的输出信号。
虽然在图1中展示了PLL电路100，但本领域普通技术人员将认识到，电荷泵120以及相关联的电路可适用于不同其他模拟和/或数字控制环路电路。如果电荷泵120用作PLL电路的一部分，则PLL电路可以位于集成电路(IC)设备上。如上所述，PLL电路可以充当微处理器、存储器控制器、图形控制器或任何其他合适的部件的时钟。PLL电路可位于与其充当时钟的设备相同的IC上，其可位于不同的IC上，或其可跨多个IC分布。
图2展示了示范性电荷泵电路200。电荷泵200表示图1中描述的电荷泵120的一种可能配置。差分电荷泵200中的节点OUT和OUTN可以用作可变频率振荡器的控制电压。例如，OUT可以等效于图1中的信号FILT 122，并且OUTN可以等效于图1中的信号FILTN 124。在一个实施例中，OUTN可以是OUT的反向。
差分电荷泵200进一步包括h桥230，该h桥包括用于将电流切换进入和离开环路滤波器250的多个晶体管以控制可变频率振荡器的频率。这些晶体管分别图示和描述为P沟道金属氧化物半导体场效应晶体管(PFET)和n沟道金属氧化物半导体场效应晶体管(NFET)，但是可以使用任何合适类型的晶体管或开关器件。
差分电荷泵200可以进一步包括节点SENSE和SENSEN，其中，SENSEN是SENSE的反向。为了最小化电荷共享以及因此最小化噪声和抖动，在电路中，一对感测运算放大器(op-amps)、OPSEN 204和OPSENN 206可以被用于将SENSE和SENSEN节点强制为与OUT节点和OUTN节点相同的电压。关于图3更详细地讨论了涉及放大器OPSEN204和OPSENN206的示例电路。
当h桥中的晶体管操作时，偏置感测节点和感测节点以匹配OUT节点和OUTN节点处的电压降低了OUT节点和OUTN节点上的噪声。在另外的实施例中，电荷泵200可以包括与SENSE/SENSEN和OUT/OUTN节点并联的许多h桥器件，以得到变化量的电荷泵电流。总的OUT/OUTN和SENSE/SENSEN电流可以基于实现方式和其他因素而变化，但是在一些实施例中，电流范围是从0.4至0.8mA。
更详细地描述图2，电路210包括四个晶体管。这些晶体管平均输入信号212和214以产生共模电压源VCM。虽然未在附图中描绘，但在一个实施例中，输入信号212可耦合到OUTN节点，并且输入信号214可耦合到OUT节点。进一步，电路210中的NFET晶体管可以耦合到电压源，并且PFET晶体管可以耦合到地。共模电压源VCM耦合到放大器OPCM202的输入。放大器OPCM202的输出被施加到晶体管T11和T12的栅极。电压源VR222和VR224分别耦合到晶体管T11和T12。在附图和书面描述中标记为VR的元件是电压源，有时缩写为VDD。在附图和书面描述中标记为GA的元件是接地，有时缩写为GND。h桥230用于基于例如关于图1讨论的来自相位检测器110的反馈来操纵电流。
在图1的右侧开始，晶体管T11耦合至晶体管T9和T8。晶体管T9耦合到SENSE节点。晶体管T8耦合到OUT节点。晶体管T10和T7耦合到晶体管T4。INC信号被施加到晶体管T9的栅极。INCN信号施加到晶体管T8的栅极。DEC信号被施加到晶体管T7的栅极。DECN信号被施加到晶体管T10的栅极。INC和DEC信号可以是例如参见图1讨论的信号。在实施例中，INCN信号可以是INC信号的反相信号，并且DECN信号可以是DEC信号的反相信号。尽管图中未示出，但可包括反相器以从INC信号产生INCN信号并且从DEC信号产生DECN信号。
当电路工作时，电流从节点260流向节点262并且从节点264流向节点266。基于INC和DEC信号来选择通过h桥230的路径。例如，在如图1所示的PLL电路100的PLL电路中，假设参考信号102与反馈信号162匹配。这意味着可变频率振荡器140的频率可以保持不变。因为相位检测器110不需要改变环路滤波器130两端的电压，所以INC 112和DEC 114信号可保持在逻辑低(“0”)处，而反向、INCN和DECN将为高(“1”)。
在图2中所展示的电路中，PFET晶体管T9将导通(因为在PFET晶体管T9的栅极处的INC的值低)，而PFET晶体管T8将不导通(因为在PFET晶体管T8的栅极处的INCN的值高)。类似地，NFET晶体管T10将导通(因为DECN的值高)，而NFET晶体管T7将不导通(因为DEC的值低)。在这种情况下，沿h桥230的左侧的晶体管T2和T1也将导通，而晶体管T3和T5将不导通。
当至PLL的参考信号(例如，参考信号102)与反馈信号(例如，反馈信号162)不同时，PLL将改变环路滤波器130两端的电压以使这些信号合在一起。例如，假定图1中的反馈信号162的频率小于参考信号102的频率。PLL电路增加可变频率振荡器140的频率以进行补偿。在此情形中，相位检测器110将逻辑高INC信号发送到电荷泵120和逻辑低DEC信号。
返回图2，这意味着INC是高的，INCN是低的，DEC是低的，并且DECN是高的。由此，PFET晶体管T8导通(因为INCN为低)，而NFET晶体管T7不导通(因为DEC也为低)。这增加了OUT节点处的电压。在h桥的左侧，PFET晶体管T3不导通(因为DECN为高)，而NFET晶体管T5导通(INC也为高)。这降低了OUTN节点处的电压。OUT和OUTN之间的电压差的这种变化经由环路滤波器250改变可变频率振荡器的频率。
然而，通过h桥的这种切换可以在SENSE和OUT节点与SENSEN和OUTN节点之间创建电压差，该电压差可以引起节点之间的不期望的电荷共享和电路中的抖动。为了减轻这种情况，SENSE节点处的电压电平可以被偏置以匹配OUT节点处的电压电平，并且SENSEN节点处的电压电平可以被偏置以匹配OUTN节点处的电压电平。实现这一点的一种方式是通过使用感测放大器OPSEN204和OPSENN206。感测放大器OPSEN204和OPSENN206偏压SENSE和SENSEN节点，使得电压跟踪OUT节点和OUTN节点。这减轻了在开关h桥上的路径时的电压差并且减轻电荷共享和抖动。
OUT节点耦合至环路滤波器250。环路滤波器250包括两个电容器254和256以及电阻器252。移动至图2的左侧，该配置类似于以上所讨论的右侧。晶体管T12耦合到晶体管T2和T3。晶体管T2耦合到SENSEN节点。晶体管T3耦合到OUTN节点。晶体管T1和T5耦合到晶体管T6。INC信号被施加到晶体管T5的栅极。INCN信号施加到晶体管T1的栅极。DEC信号被施加到晶体管T2的栅极。DECN信号被施加到晶体管的栅极。INC和DEC信号可以是例如参见图1讨论的信号。在实施例中，INCN信号可以是INC信号的反相信号，并且DECN信号可以是DEC信号的反相信号。
如以上所讨论的，h桥电路可以操作用于根据INC、INCN、DEC、和DECN的值来切换跨晶体管T1、T2、T3和T5的路径。感测放大器OPSENN206可以用于对SENSEN节点进行偏置，从而使得电压与OUTN节点处的电压相匹配。朝着图2的底部移动，参考电流270和电压源VR226被施加到晶体管T14、T6和T4的栅极。参考电流270可以充当电源。变压器T14和T4耦合到地GA280。
图3展示了与图2中所描述的实施例一致的感测放大器电路300。如关于图2所讨论的，图3中示出的电路可以用于偏置差分电荷泵200的SENSE和SENSEN节点以匹配OUT节点和OUTN节点的电压。这降低了电荷共享和噪声。放大器电路300包括运算放大器302，其可以是任何合适的运算放大器。例如，运算放大器302可以是宽输入共模范围运算放大器。
放大器电路300进一步包括电压源VR 310、晶体管322和324、接地362、电阻器312、电容器314、和另一接地364。晶体管322和324可以表示图2的差分电荷泵200中的晶体管。作为一个实例，晶体管322可以是差分电荷泵200中的晶体管T2，并且晶体管324可以是晶体管T1。可替代地，晶体管322可以是晶体管T9，并且晶体管324可以是晶体管T4。这些仅仅是示例，并且其他晶体管配置也是可能的。
尽管差分电荷泵200和放大器电路300在功能上工作良好，以减小噪声和抖动，该设计具有一些缺点。因为OUT/OUTN节点中的电压的范围可以从0到电压源(例如，0到1.2V)，所以晶体管322和324相对大，以便偏置SENSE和SENSEN节点以匹配OUT节点和OUTN节点的电压。但是在某些情况下，例如当OUT节点和OUTN节点处的电压近似为电压源的1/2(例如，0.6V)时，相对高的电流在电压源VR310和接地GA362之间延伸。该偏置电流可以被称为击穿电流，并且它可以在晶体管322和324之间流动。该电路消散该电流，造成自加热和电迁移问题，并且使得难以满足自加热和电迁移要求。此外，晶体管322和324的相对大尺寸增加了电路的增益并且使得更难以创建稳定的反馈回路。
图4展示了另一个差分电荷泵电路400。差分电荷泵400的设计保持了图2中所示的电路200的功能优点，同时减小了以上讨论的一些缺点。电荷泵参考电流470用晶体管T12驱动h桥420中的电流的1/4。共模控制运算放大器OPCM 402利用晶体管T11驱动h桥420中的电流的另外1/4。感测放大器OPSEN 404和OPSENN 406然后驱动h桥420的剩余部分。
在差分电荷泵400中，放大器OPSEN 404和OPSENN 406不需要直接偏置SENSE和SENSEN节点来匹配OUT节点和OUTN节点的电压。相反，通过驱动晶体管T6的栅极的放大器OPSENN 406控制SENSEN节点处的电压以匹配OUTN节点处的电压。如上所述，电荷泵参考电流470连接到h桥420的左侧。随着PLL操作，晶体管T12和晶体管T6处的电流接近电荷泵参考电流470。放大器OPSENN 406通过驱动晶体管T6的栅极使用参考电流控制SENSEN处的电压。这迫使SENSEN节点匹配OUTN节点。为了迫使SENSE节点匹配OUT节点，放大器OPSEN 404驱动晶体管T4的栅极。这使用来自放大器OPCM402的电流来匹配SENSE和OUT节点处的电压，该放大器OPCM 402驱动h桥420的右侧。
在一些情况下，来自OPCM 402的电流可能与电荷泵参考电流470不匹配，并且因此在h桥的左侧的电流可能与在h桥的右侧的电流不匹配。但是PLL电路的操作迫使OPCM 402匹配来自电荷泵参考470的电流。如果h桥的右侧的电流不匹配h桥的左侧的电流，则PLL可能无法实现锁定，因为OUT处的电压不匹配OUTN处的电压。随着PLL电路工作，它移动共模控制放大器OPCM 402以驱动与左侧在h桥的右侧的相同电流，使得OUT和OUTN处的电压匹配并且PLL能够实现锁定。
在这个实施例中，放大器OPSEN 404和OPSENN 406不直接偏置SENSE和SENSEN节点，而是仅驱动晶体管T4和T6的栅极。因此，放大器OPSEN404和OPSENN406的输出可以低于差分电荷泵200的设计。此外，晶体管T2、T1、T9和T10可以小于差分电荷泵200的设计，并且晶体管之间的过电流大大减小。这减少了差分电荷泵200的设计中的自加热和电迁移问题，如以上关于图3所讨论的，同时保持了功能优点。
转向图4的细节，类似于图2中所展示的差分电荷泵200，差分电荷泵400包括具有四个晶体管的电路410。这些晶体管平均输入信号412和414以生成共模电压源VCM。在实施例中，输入信号412可以耦合到OUTN节点，并且输入信号414可以耦合到OUT节点。进一步，电路410中的NFET晶体管可耦合到电压源，并且PFET晶体管可耦合到接地。共模电压源VCM耦合到放大器OPCM 402的输入。但是与差分电荷泵200不同，在差分电荷泵400中，电压源VR422通过晶体管T12仅耦合到h桥420的左侧。在h桥420的右侧，放大器OPCM 402的输出被施加到晶体管T11的栅极。在此配置中，参考电流470驱动h桥420中的电流的1/4，而放大器OPCM 402驱动h桥420中的电流的另一1/4。
下移图4，在差分电荷泵400中，晶体管T11耦合至晶体管T9和T8。晶体管T9耦合到SENSE节点。晶体管T8耦合到OUT节点。晶体管T10和T7耦合到晶体管T4。INC信号被施加到晶体管T9的栅极。INCN信号施加到晶体管T8的栅极。DEC信号被施加到晶体管T7的栅极。DECN信号被施加到晶体管T10的栅极。INC和DEC信号可以是例如参见图1讨论的信号。在实施例中，INCN信号可以是INC信号的反相信号，并且DECN信号可以是DEC信号的反相信号。
在一个实施例中，h桥操作以与图2中关于差分电荷泵200所展示的h桥相同的方式基于INC、INCN、DEC、和DECN信号在交替路径之间切换电流并且控制可变频率振荡器。因为电荷泵400中的h泵的切换操作与电荷泵200中的切换操作相同，所以不再重复细节。
OUT节点耦合至感测放大器OPSEN 404的输入。SENSE节点耦合到放大器OPSEN 404的另一输入。但是在差分电荷泵400中，放大器OPSEN 404的输出不反馈到SENSE节点。相反，放大器OPSEN 404的输出被施加到晶体管T4的栅极。放大器OPSEN 404不需要直接偏压SENSE节点以匹配OUT节点的电压，并且因此放大器OPSEN 404的输出不需要耦合到SENSE节点。这允许晶体管(例如，晶体管T9和T10)在差动电荷泵400中比在差动电荷泵200中更小，从而减小阻抗并且减小过电流流动。放大器OPSEN 404通过驱动晶体管T4的栅极来控制SENSE节点的电压。
类似于差分电荷泵200，差分电荷泵400中的OUT节点耦合至环路滤波器450。环路滤波器450包括两个电容器454和456以及电阻器452。移动到图4的左侧，晶体管T12耦合到晶体管T2和T3。晶体管T2耦合到SENSEN节点。晶体管T3耦合到OUTN节点。晶体管T1和T5耦合到晶体管T6。INC信号被施加到晶体管T5的栅极。INCN信号施加到晶体管T1的栅极。DEC信号被施加到晶体管T2的栅极。DECN信号被施加到晶体管T3的栅极。INC和DEC信号可以是例如参见图1讨论的信号。在一个实施例中，INCN信号可为INC信号的反相信号，且DECN信号可为DEC信号的反相信号。
类似于h桥的右侧，左侧的OUTN节点耦合至放大器OPSENN406的输入端。SENSEN节点耦合到放大器OPSENN406的另一输入。放大器OPSENN406的输出不反馈给SENSEN节点。相反，放大器OPSENN406的输出被施加到晶体管T6的栅极。放大器OPSENN406不需要偏压SENSEN节点以匹配OUTN节点的电压，并且因此放大器OPSENN406的输出不需要耦合到SENSEN节点。这允许晶体管(例如，晶体管T2和T1)在差动电荷泵400中比在差分电荷泵200中更小，从而减小阻抗并且减小过电流流动。放大器OPSENN406通过驱动晶体管T4的栅极控制SENSE节点的电压。
图5是展示了图4的差分电荷泵400中的SENSE、SENSEN、OUT和OUTN节点处的电压的图表。如上所述，差分电荷泵400能够将SENSE节点的电压与OUT节点匹配，并且将SENSEN节点的电压与OUTN节点匹配，而不使用放大器OPSEN 404和OPSENN 406来直接偏压SENSE和SENSEN节点处的电压。图5的结果可以看出，其示出了对于OUT节点和OUTN节点的各种不同电压，SENSE节点处的电压几乎匹配OUT节点处的电压，并且SENSEN节点处的电压几乎匹配OUTN节点处的电压。
图6是一个曲线图，展示了针对OUT和OUTN节点的不同电压电平，在图2中展示的差分电荷泵200和图4中展示的差分电荷泵400中跨可比较的晶体管对的电流流动。例如，图6的图示可以适用于晶体管T1和T2或T10和T9之间的电流流动。
图6展示了电流显著减小。例如，当跨OUT节点和OUTN节点的电压各自为500mV时，差分电荷泵200中的晶体管之间的电流流动大于2mA，而差分电荷泵400中可比较的晶体管对之间的电流流动小于0.01mA。作为另一示例，当OUT电压是750mV并且OUTN电压是250mV时，差分电荷泵200中的晶体管之间的电流流动大约为2mA，而差分电荷泵400中的相当的晶体管之间的电流流动大约为0.005mA。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
在上文中，参考本披露中所呈现的实施例。然而，本披露的范围不限于具体描述的实施例。相反，特征和元件的任意组合(无论是否与不同实施例相关)被考虑来实现和实践所考虑的实施例。此外，尽管本文公开的实施例可以实现优于其他可能的解决方案或者优于现有技术的优点，但是通过给定的实施例是否实现了特定的优点不是对本公开的范围的限制。因此，前述方面、特征、实施例和优点仅仅是说明性的，并且不被认为是所附权利要求的元素或限制，除非在权利要求中明确陈述。同样，提及“本发明”不应被解释为在此披露的任何发明主题的概括，并且不应被认为是所附权利要求的一个要素或限制，除非在权利要求书中明确陈述。
附图中的流程图框图展示了根据本发明的不同实施例的系统和装置的可能实现方式的架构、功能和操作。在一些替代实现方式中，方框中标注的功能可以不按照附图中标注的顺序发生。例如，连续示出的两个块实际上可基本上同时执行，或者这些块有时可按相反的顺序执行，这取决于所涉及的功能。
虽然前述内容针对本发明的实施例，但是在不背离本发明的基本范围的情况下可以设计本发明的其他和进一步实施例，并且其范围由以下权利要求书确定。

Claims (25)

1.一种差分电荷泵电路，包括：
参考电流；
感测运算放大器；
控制运算放大器；以及
h桥电路，其耦合到所述参考电流和所述控制运算放大器，其中，所述参考电流驱动所述h桥电路的第一部分，并且所述控制运算放大器控制所述h桥电路的第二部分，所述h桥电路包括：
第一节点；以及
第二节点，其中所述第一和第二节点是到所述感测运算放大器的输入，并且其中所述电路被配置为控制所述第一节点处的电压，使得对于所述第二节点处的多个电压，所述第一节点处的电压基本上等于所述第二节点处的电压。
2.权利要求1的差分电荷泵电路，进一步包括：
第一晶体管，所述第一晶体管包括耦合到所述感测运算放大器的输出的栅极，其中，所述第一节点处的电压由所述感测运算放大器和所述第一晶体管控制。
3.权利要求1的差分电荷泵电路，该h桥电路进一步包括：
第二感测运算放大器；
第一反相节点，其中所述第一反相节点处的电压是所述第一节点处的电压的反相；以及
第二反相节点，其中所述第二反相节点处的电压是所述第二节点处的电压的反相，其中所述第一反相节点和所述第二反相节点是到所述第二感测运算放大器的输入，并且其中所述差分电荷泵电路被配置成用于控制所述第一反相节点处的电压，使得对于所述第二反相节点处的多个电压，所述第一反相节点处的电压基本上等于所述第二反相节点处的电压。
4.权利要求3的差分电荷泵电路，进一步包括：
第一晶体管，所述第一晶体管包括耦合到所述感测运算放大器的输出的栅极，其中所述第一节点处的电压由所述感测运算放大器和所述第一晶体管控制；以及
第二晶体管，所述第二晶体管包括耦合至所述第二感测运算放大器的输出的栅极，其中，所述第一反向节点处的电压由所述第二感测运算放大器和所述第二晶体管控制。
5.如权利要求1所述的差分电荷泵电路，其中，所述第一节点和所述第二节点各自耦合至所述感测运算放大器的相应输入端。
6.权利要求1的差分电荷泵电路，进一步包括第二感测运算放大器，其中，该感测运算放大器和该第二感测运算放大器控制该h桥电路的第三部分。
7.权利要求1的差分电荷泵电路，进一步包括第二感测运算放大器，其中，该感测运算放大器是感测放大器，该第二感测运算放大器是感测放大器，并且该控制运算放大器是共模控制放大器。
8.权利要求1的差分电荷泵电路，其中该差分电荷泵用于锁相环电路中，并且其中该h桥电路用于控制可变频率振荡器。
9.权利要求8的差分电荷泵电路，其中，该第二节点耦合至作为该锁相环电路的一部分的滤波器电路。
10.根据权利要求1所述的差分电荷泵电路，其中，所述电路被配置为控制所述控制运算放大器，使得在所述电路的操作的至少一部分期间，所述h桥电路的所述第二部分中的电流基本上等于所述h桥电路的所述第一部分中的电流。
11.一种系统，包括：
相位检测器，被配置为产生与接收到的参考信号和接收到的反馈信号之间的相位差有关的第一输出信号；
滤波电路；
可变频率振荡器，被配置为生成第二输出信号，其中，由所述相位检测器接收的所述反馈信号基于所述第二输出信号；以及
差分电荷泵电路，所述差分电荷泵电路被配置成用于基于所述第一输出信号在所述滤波器电路两端生成信号，所述差分电荷泵电路包括：
参考电流；
感测运算放大器；
控制运算放大器；以及
h桥电路，其耦合到所述参考电流和所述控制运算放大器，其中，所述参考电流驱动所述h桥电路的第一部分，并且所述控制运算放大器控制所述h桥电路的第二部分，所述h桥电路包括：
第一节点；以及
第二节点，其中所述第一和第二节点是到所述感测运算放大器的输入，并且其中所述电路被配置为控制所述第一节点处的电压，使得对于所述第二节点处的多个电压，所述第一节点处的电压基本上等于所述第二节点处的电压。
12.权利要求11的系统，该差分电荷泵电路进一步包括：
第一晶体管，所述第一晶体管包括耦合到所述感测运算放大器的输出的栅极，其中，所述第一节点处的电压由所述感测运算放大器和所述第一晶体管控制。
13.权利要求11的系统，该h桥电路进一步包括：
第二感测运算放大器；
第一反相节点，其中所述第一反相节点处的电压是所述第一节点处的电压的反相；以及
第二反相节点，其中所述第二反相节点处的电压是所述第二节点处的电压的反相，其中所述第一反相节点和所述第二反相节点是到所述第二感测运算放大器的输入，并且其中所述差分电荷泵电路被配置成用于控制所述第一反相节点处的电压，使得对于所述第二反相节点处的多个电压，所述第一反相节点处的电压基本上等于所述第二反相节点处的电压。
14.权利要求13的系统，该差分电荷泵电路进一步包括：
第一晶体管，所述第一晶体管包括耦合到所述感测运算放大器的输出的栅极，其中所述第一节点处的电压由所述感测运算放大器和所述第一晶体管控制；以及
第二晶体管，所述第二晶体管包括耦合至所述第二感测运算放大器的输出的栅极，其中，所述第一反向节点处的电压由所述第二感测运算放大器和所述第二晶体管控制。
15.权利要求11的系统，其中该第一节点和该第二节点各自耦合到该感测运算放大器的相应输入。
16.如权利要求11所述的系统，进一步包括第二感测运算放大器，其中，所述感测运算放大器和所述第二感测运算放大器控制所述h桥电路的第三部分。
17.如权利要求11所述的系统，进一步包括第二感测运算放大器，其中，所述感测运算放大器是感测放大器，所述第二感测运算放大器是感测放大器，并且所述控制运算放大器是共模控制放大器。
18.权利要求11的系统，其中该h桥电路用于控制该可变频率振荡器。
19.权利要求18的系统，其中该第二节点耦合到该滤波器电路。
20.根据权利要求11所述的系统，其中，所述电荷泵电路被配置为控制所述控制运算放大器，使得在所述电路的操作的至少一部分期间，所述h桥电路的所述第二部分中的电流基本上等于所述h桥电路的所述第一部分中的电流。
21.一种差分电荷泵电路，包括：
感测运算放大器；以及
h桥电路，包括：
第一节点；
第二节点，其中所述第一节点和所述第二节点是到所述感测运算放大器的输入，并且其中所述差分电荷泵电路被配置成用于控制所述第一节点处的电压，从而使得对于所述第二节点处的多个电压，所述第一节点处的电压基本上等于所述第二节点处的电压；以及
第一晶体管，其耦合到所述第一节点和所述第二节点，所述第一晶体管包括耦合到所述感测运算放大器的输出的栅极，其中所述第一节点处的电压由所述感测运算放大器和所述第一晶体管控制。
22.权利要求21的差分电荷泵电路，该h桥电路进一步包括：
第二运算放大器；
第一反相节点，其中所述第一反相节点处的电压是所述第一节点处的电压的反相；
第二反相节点，其中所述第二反相节点处的电压是所述第二节点处的电压的反相，其中所述第一反相节点和所述第二反相节点是到所述第二运算放大器的输入，并且其中所述差分电荷泵电路被配置为控制所述第一反相节点处的电压，使得对于所述第二反相节点处的多个电压，所述第一反相节点处的电压基本上等于所述第二反相节点处的电压；以及
第二晶体管，所述第二晶体管包括耦合到所述第二运算放大器的输出的栅极，其中，所述第一反向节点处的电压由所述第二运算放大器和所述第二晶体管控制。
23.一种差分电荷泵电路，包括：
第一独立电流源；
第二独立电流源；以及
耦合到所述第一和第二独立电流源的h桥电路，其中所述第一独立电流源驱动所述h桥电路的第一部分，并且所述第二独立电流源驱动所述h桥电路的第二部分。
24.权利要求23的差分电荷泵电路，该电路进一步包括：
感测运算放大器；
所述h桥电路进一步包括：
第一节点；
第二节点，其中所述第一和第二节点是到所述感测运算放大器的输入，并且其中所述电路被配置为控制所述第一节点处的电压，使得对于所述第二节点处的多个电压，所述第一节点处的电压基本上等于所述第二节点处的电压；以及
第一晶体管，其耦合到所述第一节点和所述第二节点，所述第一晶体管包括耦合到所述感测运算放大器的输出的栅极，其中所述第一节点处的电压由所述感测运算放大器和所述第一晶体管控制。
25.一种锁相环电路，包括：
相位检测器，被配置为产生与接收到的参考信号和接收到的反馈信号之间的相位差有关的第一输出信号；
滤波电路；
可变频率振荡器，被配置为生成第二输出信号，其中，由所述相位检测器接收的所述反馈信号基于所述第二输出信号；以及
差分电荷泵电路，所述差分电荷泵电路被配置成用于基于所述第一输出信号在所述滤波器电路两端生成信号，所述差分电荷泵电路包括：
感测运算放大器；以及
h桥电路，包括：
第一节点；
第二节点，其中所述第一节点和所述第二节点是到所述感测运算放大器的输入，并且其中所述差分电荷泵电路被配置成用于控制所述第一节点处的电压，从而使得对于所述第二节点处的多个电压，所述第一节点处的电压基本上等于所述第二节点处的电压；以及
第一晶体管，其耦合到所述第一节点和所述第二节点，所述第一晶体管包括耦合到所述感测运算放大器的输出的栅极，其中所述第一节点处的电压由所述感测运算放大器和所述第一晶体管控制。
CN201880070550.7A 2017-11-29 2018-11-09 差分电荷泵 Active CN111279598B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/825,903 2017-11-29
US15/825,903 US10361707B2 (en) 2017-11-29 2017-11-29 Efficient differential charge pump with sense and common mode control
PCT/IB2018/058811 WO2019106464A1 (en) 2017-11-29 2018-11-09 Differential charge pump

Publications (2)

Publication Number Publication Date
CN111279598A true CN111279598A (zh) 2020-06-12
CN111279598B CN111279598B (zh) 2024-05-24

Family

ID=66634051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880070550.7A Active CN111279598B (zh) 2017-11-29 2018-11-09 差分电荷泵

Country Status (6)

Country Link
US (2) US10361707B2 (zh)
JP (1) JP7194486B2 (zh)
CN (1) CN111279598B (zh)
DE (1) DE112018005269B4 (zh)
GB (1) GB2582517B (zh)
WO (1) WO2019106464A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361707B2 (en) * 2017-11-29 2019-07-23 International Business Machines Corporation Efficient differential charge pump with sense and common mode control
US10826387B2 (en) * 2018-11-27 2020-11-03 Nxp B.V. Charge pump and method for operating a charge pump

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1541452A (zh) * 2001-08-16 2004-10-27 �ʼҷ����ֵ��ӹɷ����޹�˾ 差动电荷泵
CN101640532A (zh) * 2008-07-31 2010-02-03 索尼株式会社 锁相环电路、读/写装置和电子装置
CN103107806A (zh) * 2011-11-14 2013-05-15 孙茂友 一种低杂谱Sigma-Delta小数-N锁相环
US8917126B1 (en) * 2013-12-23 2014-12-23 International Business Machines Corporation Charge pump operating voltage range control using dynamic biasing
WO2016042911A1 (ja) * 2014-09-18 2016-03-24 ソニー株式会社 ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路および半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124751A (en) * 1997-06-30 2000-09-26 Stmicroelectronics, Inc. Boost capacitor for an H-bridge integrated circuit motor controller having matching characteristics with that of the low-side switching devices of the bridge
US6075406A (en) 1998-06-16 2000-06-13 Macronix International Ltd. High speed differential charge pump apparatus and method using a replica circuit to control common mode output voltage
US6184732B1 (en) 1999-08-06 2001-02-06 Intel Corporation Setting the common mode level of a differential charge pump output
EP1469574A1 (en) 2003-04-17 2004-10-20 Dialog Semiconductor GmbH H-bridge driver with CMOS circuits
CN100550645C (zh) 2003-08-29 2009-10-14 Nxp股份有限公司 采用共模控制的差分电荷泵
US7236003B2 (en) 2005-09-29 2007-06-26 Texas Instruments Incorporated H-bridge circuit with shoot through current prevention during power-up
DE102006018149B4 (de) 2006-04-19 2023-02-09 Infineon Technologies Ag Brückenschaltung mit integrierter Ladungspumpe
US20080029096A1 (en) * 2006-08-02 2008-02-07 Kollmeyer Phillip J Pressure targeted ventilator using an oscillating pump
JP5012930B2 (ja) * 2010-02-15 2012-08-29 株式会社デンソー ハイブリッドパワーデバイス
US8183913B2 (en) 2010-02-17 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including a charge pump circuit and operating methods thereof
CN102244462A (zh) 2010-05-12 2011-11-16 四川和芯微电子股份有限公司 电荷泵电路
US8446186B2 (en) * 2010-06-07 2013-05-21 Silicon Laboratories Inc. Time-shared latency locked loop circuit for driving a buffer circuit
TWI466448B (zh) * 2012-02-01 2014-12-21 Novatek Microelectronics Corp 鎖相迴路系統
US9041363B2 (en) * 2012-09-21 2015-05-26 Analog Devices Global Windowless H-bridge buck-boost switching converter
CN102882369B (zh) 2012-10-26 2015-01-28 嘉兴禾润电子科技有限公司 一种电机驱动器芯片中的电荷泵电路
US9525350B2 (en) * 2014-06-26 2016-12-20 Texas Instruments Incorporated Cascaded buck boost DC to DC converter and controller for smooth transition between buck mode and boost mode
US9882552B2 (en) * 2015-09-25 2018-01-30 International Business Machines Corporation Low power amplifier
US10316568B2 (en) * 2015-12-07 2019-06-11 Schlage Lock Company Llc Power boost module for a door closer
US10361707B2 (en) * 2017-11-29 2019-07-23 International Business Machines Corporation Efficient differential charge pump with sense and common mode control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1541452A (zh) * 2001-08-16 2004-10-27 �ʼҷ����ֵ��ӹɷ����޹�˾ 差动电荷泵
CN101640532A (zh) * 2008-07-31 2010-02-03 索尼株式会社 锁相环电路、读/写装置和电子装置
CN103107806A (zh) * 2011-11-14 2013-05-15 孙茂友 一种低杂谱Sigma-Delta小数-N锁相环
US8917126B1 (en) * 2013-12-23 2014-12-23 International Business Machines Corporation Charge pump operating voltage range control using dynamic biasing
WO2016042911A1 (ja) * 2014-09-18 2016-03-24 ソニー株式会社 ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路および半導体装置

Also Published As

Publication number Publication date
JP7194486B2 (ja) 2022-12-22
JP2021504998A (ja) 2021-02-15
GB2582517B (en) 2021-04-07
US10361707B2 (en) 2019-07-23
GB202008939D0 (en) 2020-07-29
WO2019106464A1 (en) 2019-06-06
US10644709B2 (en) 2020-05-05
DE112018005269B4 (de) 2024-06-20
DE112018005269T5 (de) 2020-06-18
CN111279598B (zh) 2024-05-24
US20190165795A1 (en) 2019-05-30
GB2582517A (en) 2020-09-23
US20190305782A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
EP1146642B1 (en) Phase shifter for use in a quadrature clock generator
JP4914219B2 (ja) Ｐｌｌ／ｄｌｌ用の高出力インピーダンスチャージポンプを備えたロックループ
US6844762B2 (en) Capacitive charge pump
US6750689B2 (en) Method and apparatus for correcting a clock duty cycle in a clock distribution network
US7759992B2 (en) CML circuit and clock distribution circuit
US6194917B1 (en) XOR differential phase detector with transconductance circuit as output charge pump
CN111279598B (zh) 差分电荷泵
US20050162213A1 (en) Differential charge pump circuit
US9871527B2 (en) Phase locked loop with sense amplifier circuitry
KR101868700B1 (ko) 클록 데이터 복원 회로용 위상 검출기
EP2916441B1 (en) Charge pump circuit
CN110858750B (zh) 电荷泵电路及相关方法
US11075639B1 (en) Frequency divider with delay compensation
US8030983B2 (en) Common mode tracking receiver
US10361706B2 (en) Clock and data recovery (CDR) circuit
US6850124B1 (en) Circuit, architecture and method for tracking loop bandwidth in a frequency synthesizer having a wide frequency range
US6958637B2 (en) Spark current cancellation in charge pump of high speed phase lock loop circuit
US20160191030A1 (en) Voltage controlled delay circuit and voltage controlled oscillator including the same
US20060279335A1 (en) Phase interpolator driver
KR100611315B1 (ko) 고속 아날로그 논리곱 회로 및 이를 적용한 위상 검출기
JP2007288729A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant