DE102013109690B4

DE102013109690B4 - Differenzielle verzögerungsleitung, ringoszillator und mobilkommunikationsvorrichtung

Info

Publication number: DE102013109690B4
Application number: DE102013109690.5A
Authority: DE
Inventors: Markus Schimper
Original assignee: Intel Deutschland GmbH
Current assignee: Apple Inc
Priority date: 2012-09-28
Filing date: 2013-09-05
Publication date: 2020-02-27
Anticipated expiration: 2033-09-06
Also published as: DE102013109690A1; US20140091847A1; CN103716046A; US8797079B2; CN103716046B

Abstract

Differenzielle Verzögerungsleitung, welche aufweist:eine Reihenschaltung mehrerer differenzieller Verzögerungsstufen, wobei jede differenzielle Verzögerungsstufe ein erstes Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang und ein zweites Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang aufweist, wobei jedes Verzögerungselement einen ersten Inverter, der zwischen den ersten Eingang und den Ausgang des Verzögerungselements geschaltet ist, und einen zweiten Inverter, der zwischen den zweiten Eingang und den Ausgang des Verzögerungselements geschaltet ist, aufweist,wobei der Ausgang des ersten Verzögerungselements einer n-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen mit einem Eingang des zweiten Verzögerungselements einer (n+m)-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen gekoppelt ist, wobei m eine gerade natürliche Zahl größer oder gleich zwei ist, undwobei mindestens ein erstes Verzögerungselement einer differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen einen Anfangsflanken-Injektionseingang zum Zwingen des Ausgangs des ersten Verzögerungselements auf ein vorgegebenes Potential, das von Potentialen an den Eingängen des ersten Verzögerungselements unabhängig ist, aufweist.

Description

HINTERGRUND
Viele Zeit-Digital-Wandler (TDC) verwenden heutzutage unsymmetrische Ringoszillatoren oder differenzielle Topologien mit kleinen Latches zur Synchronisation der beiden unabhängig laufenden unsymmetrischen Ringoszillatoren oder Verzögerungsleitungen. Der Vorteil differenzieller Ringoszillatoren oder Verzögerungsleitungen gegenüber unsymmetrischen Topologien ist ein um 20 dB höherer Netzunterdrückungsfaktor (PSRR). Zusätzlich leiden differenzielle Ringoszillatoren und Verzögerungsleitungen nicht an einer geraden und ungeraden Verzögerungsabhängigkeit infolge einer prozessinduzierten Diskrepanz zwischen der ansteigenden und der abfallenden Flanke.
Heutige unsymmetrische Ringoszillatoren und Verzögerungsleitungstopologien werden verwendet, während die Nachteile des verringerten Netzunterdrückungsfaktors toleriert werden, welche zu erhöhten Welligkeits- und Rauschanforderungen der Versorgung führen. Die unsymmetrische Topologie hat gerade/ungerade Verzögerungsschwankungen, wie vorstehend erwähnt wurde, weshalb das Quantisierungsgrundrauschen des Zeit-Digital-Wandlers zunimmt. Das erhöhte Quantisierungsgrundrauschen führt beispielsweise bei drahtlosen Sendern zu einer EVM-Beeinträchtigung (EVM = Fehlervektorbetrag). Bei den gegenwärtig verwenden Modulationsschemata ist das EVM-Verhalten ausreichend, künftige Modulationsschemata und ADPLL-Topologien (ADPLL - vollständig digitale Phasenregelschleife) werden jedoch ein besseres TDC-Rauschverhalten erfordern. Herkömmliche differenzielle Ringoszillatoren oder Verzögerungsleitungen verwenden kleine Latches als eine Synchronisationstechnik. Diese zusätzlichen Latches erhöhen die intrinsische Verzögerung und damit das Quantisierungsgrundrauschen des TDCs, selbst wenn Auflösungserhöhungstechniken, wie eine Mehrweg- oder resistive Interpolation, verwendet werden.
US 6 094 103 A beschreibt einen Ringoszillator mit mehreren Rückkopplungsschleifen und eine Verzögerungszelle mit einer hohen Oszillationsspannung. Der Ringoszillator weist vier Verzögerungszellen auf. Die vier Verzögerungszellen weisen eine erste Haupteingangsstufe, eine zweite Haupteingangsstufe, eine erste Hilfseingangsstufe, eine zweite Hilfseingangsstufe, eine dritte Hilfseingangsstufe, eine vierte Hilfseingangsstufe, eine erste Ausgangsstufe und eine zweite Ausgangsstufe auf, wobei die erste Ausgangsstufe und die zweite Ausgangsstufe mit einer Hauptschleife und einer Hilfsschleife verbunden sind. US 2005 / 0 253 641 A1 beschreibt einen Schaltkreis, welcher mindestens eine Verzögerungszelle aufweist. Die Verzögerungszelle weist mindestens zwei Paare von Invertern auf, wobei die Ausgänge der Inverter von jedem Paar von Invertern miteinander verbunden sind. US 2011 / 0 309 885 A1 beschreibt eine Verzögerungsschaltung für einen Ringoszillator mit niedriger Leistung. Die Verzögerungsschaltung weist ein Paar n-Typ Transistoren, welche erste differenzielle Eingangssignale empfangen, und ein Paar p-Typ Transistoren, welche zweite differenzielle Eingangssignale empfangen, auf. Ferner weist die Verzögerungsschaltung einen differenziellen Ausgangsanschluss, welcher differenzielle Ausgangssignale ausgibt, die von dem Paar n-Typ Transistoren und dem Paar p-Typ Transistoren erzeugt werden, auf, sowie einen Detektor vom n-Typ, der dem Paar n-Typ Transistoren eine Körperspannung bereitstellt, und einen Detektor vom p-Type, der dem Paar p-Typ Transistoren eine Körperspannung bereitstellt.
ZUSAMMENFASSUNG
Eine differenzielle Verzögerungsleitung weist eine Reihenschaltung mehrerer differenzieller Verzögerungsstufen auf, wobei jede differenzielle Verzögerungsstufe ein erstes Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang und ein zweites Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang aufweist, wobei jedes Verzögerungselement einen ersten Inverter, der zwischen den ersten Eingang und den Ausgang des Verzögerungselements geschaltet ist, und einen zweiten Inverter, der zwischen den zweiten Eingang und den Ausgang des Verzögerungselements geschaltet ist, aufweist. Der Ausgang des ersten Verzögerungselements einer n-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen ist mit einem Eingang des zweiten Verzögerungselements einer (n+m)-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen gekoppelt, wobei m eine gerade natürliche Zahl größer oder gleich zwei ist. Mindestens ein erstes Verzögerungselement einer differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen weist einen Anfangsflanken-Injektionseingang zum Zwingen des Ausgangs des ersten Verzögerungselements auf ein vorgegebenes Potential, das von Potentialen an den Eingängen des ersten Verzögerungselements unabhängig ist, auf.
Ein Ringoszillator weist eine differenzielle Verzögerungsleitung in der Art der vorstehend beschriebenen auf.
Eine Mobilkommunikationsvorrichtung weist einen Antennenport, ein HF-Frontend, einen digitalen Basisbandprozessor und eine differenzielle Verzögerungsleitung in der Art der vorstehend beschriebenen auf. Die differenzielle Verzögerungsleitung ist in das HF-Frontend oder in den digitalen Basisbandprozessor aufgenommen. Das HF-Frontend der Mobilkommunikationsvorrichtung ist mit dem Antennenport und dem digitalen Basisbandprozessor der Mobilkommunikationsvorrichtung gekoppelt.
Figurenliste

1 zeigt eine als Beispiel dienende Mobilkommunikationsvorrichtung mit mindestens einer als Beispiel dienenden differenziellen Verzögerungsleitung,
2 zeigt eine als Beispiel dienende Verzögerungsleitung, bei der ein Ausgang eines ersten Verzögerungselements einer n-ten differenziellen Verzögerungsstufe mit einem Eingang eines zweiten Verzögerungselements einer (n+m)-ten differenziellen Verzögerungsstufe gekoppelt ist,
3a zeigt eine andere als Beispiel dienende Verzögerungsleitung, bei der m = 2 ist und welche zusätzliche Anfangsflankenmultiplexer aufweist,
3b zeigt ein Diagramm, welches erläutert, wie in einem als Beispiel dienenden Verzögerungselement ein Ausgangssignal auf der Grundlage zweier Eingangssignale des Verzögerungselements interpoliert wird,
3c zeigt ein Schaltungsdiagramm eines als Beispiel dienenden Verzögerungselements,
3d zeigt ein Arbeitsprinzip eines unsymmetrischen Mehrweg-Ringoszillators,
4 zeigt einen als Beispiel dienenden Ringoszillator, der eine als Beispiel dienende Implementation der in 2 dargestellten differenziellen Verzögerungsleitung aufweist,
5 zeigt ein Flussdiagramm eines als Beispiel dienenden Verfahrens, und
6 zeigt ein Flussdiagramm eines anderen als Beispiel dienenden Verfahrens.

DETAILLIERTE BESCHREIBUNG
In der folgenden Beschreibung sollte eine Kopplung zwischen zwei Anschlüssen als eine direkte niederohmige Kopplung oder eine indirekte Kopplung mit einem oder mehreren zwischenstehenden Elementen verstanden werden, so dass ein Signal an einem zweiten Knoten abhängig von einem Signal an einem ersten Knoten ist, der mit dem zweiten Knoten gekoppelt ist. Zwischen zwei gekoppelte Anschlüsse kann ein weiteres Element geschaltet sein, dies ist jedoch nicht notwendigerweise der Fall, so dass zwei Anschlüsse, die miteinander gekoppelt sind, auch direkt miteinander gekoppelt sein können (beispielsweise durch eine Niederimpedanzverbindung in der Art eines Drahts oder einer Leiterbahn).
Ferner ist ein erster Anschluss direkt mit einem zweiten Anschluss verbunden, falls ein Signal am zweiten Anschluss gleich einem Signal am ersten Anschluss ist, wobei parasitäre Effekte oder kleinere Verluste infolge von Leiterwiderständen nicht berücksichtigt werden sollen. Mit anderen Worten sind zwei Anschlüsse, die direkt miteinander verbunden sind, typischerweise durch Leiterbahnen oder Drähte ohne zusätzliche zwischenstehende Elemente miteinander verbunden.
Ferner kann ein erster Anschluss eines Transistors ein Sourceanschluss oder ein Emitteranschluss des Transistors sein oder ein Drainanschluss oder ein Kollektoranschluss des Transistors sein. Ein zweiter Anschluss des Transistors kann ein Drainanschluss oder ein Kollektoranschluss des Transistors sein oder ein Sourceanschluss oder ein Emitteranschluss des Transistors sein. Ein Steueranschluss des Transistors kann ein Gateanschluss oder ein Basisanschluss des Transistors sein. Daher kann ein schaltbarer Weg eines Transistors ein Drain-Source-Weg oder ein Emitter-Kollektor-Weg des Transistors sein. Ein Haupttransistorstrom wird typischerweise vom ersten Anschluss zum zweiten Anschluss des Transistors geleitet oder umgekehrt.
Ferner sind zwei Knoten oder Anschlüsse elektrisch gekoppelt, falls ein Kopplungsweg (beispielsweise ein schaltbarer Weg eines Transistors) zwischen den beiden gekoppelten Knoten oder Anschlüssen in einem Niederimpedanzzustand ist, und sie sind elektrisch entkoppelt, falls der Kopplungsweg in einem Hochimpedanzzustand ist.
1 zeigt eine als Beispiel dienende Mobilkommunikationsvorrichtung 100. Die Mobilkommunikationsvorrichtung 100 weist einen digitalen Basisbandprozessor 101, ein HF-Frontend 103 und einen Antennenport 105 auf, der beispielsweise mit einer Antenne 106 zu verbinden ist. Ferner weist die Mobilkommunikationsvorrichtung 100 eine als Beispiel dienende differenzielle Verzögerungsleitung 107 auf. Die differenzielle Verzögerungsleitung 107 ist in den digitalen Basisbandprozessor 101 oder in das HF-Frontend 103 aufgenommen. Nichtsdestoweniger ist es auch möglich, dass jeder von dem digitalen Basisbandprozessor 101 und dem HF-Frontend 103 eine solche differenzielle Verzögerungsleitung 107 aufweist oder sogar mehr als eine solche differenzielle Verzögerungsleitung 107 aufweist. Das HF-Frontend 103 ist mit dem digitalen Basisbandprozessor 101 und dem Antennenport 105 gekoppelt.
Die differenzielle Verzögerungsleitung 107 kann eine der nachfolgend in Zusammenhang mit den 2 bis 4 beschriebenen differenziellen Verzögerungsleitungen sein.
Wie nachfolgend beschrieben wird, stellt die differenzielle Verzögerungsleitung 107 einen Verzögerungsunterschied zwischen den beiden unsymmetrischen Ketten (durch die ersten Verzögerungselemente und die zweiten Verzögerungselemente gebildet) der differenziellen Verzögerungsleitung bereit. Dem Verzögerungsunterschied kann in wenigen Verzögerungen entgegengewirkt werden, was zu einer symmetrischen Takterzeugung führt und damit ein Quantisierungsrauschen verringert. Beispielsweise wird das Quantisierungsrauschen verringert, falls die differenzielle Verzögerungsleitung 107 in einem Zeit-Digital-Wandler der Mobilkommunikationsvorrichtung 100 verwendet wird. Ferner erreicht die differenzielle Verzögerungsleitung 107 eine Auflösungserhöhung, beispielsweise wenn die differenzielle Verzögerungsleitung 107 zum Messen der Zeit zwischen bestimmten Ereignissen verwendet wird. Daher ermöglicht oder erleichtert die differenzielle Verzögerungsleitung 107 eine genauere Erzeugung von Taktsignalen in der Mobilkommunikationsvorrichtung 100 und eine genauere Messung von Zeitdifferenzen (wie es bei einer DPLL erforderlich sein kann). Die verbesserte Erzeugung von Taktsignalen und die verbesserte Messung von Zeitdifferenzen ermöglicht eine Verringerung eines Grundrauschens in der Mobilkommunikationsvorrichtung 100 und verbessert oder erleichtert daher die Gesamtfunktionsweise der Mobilkommunikationsvorrichtung 100.
Wie vorstehend dargestellt ist, kann die differenzielle Verzögerungsleitung 107 ein Teil eines Zeit-Digital-Wandlers der Mobilkommunikationsvorrichtung 100 sein. Ein solcher Zeit-Digital-Wandler könnte beispielsweise in einer DPLL der Mobilkommunikationsvorrichtung 100 oder an jedem anderen Ort, an dem eine Zeitdifferenz in der Mobilkommunikationsvorrichtung 100 gemessen werden muss, verwendet werden.
Die Mobilkommunikationsvorrichtung 100 kann eine tragbare Mobilkommunikationsvorrichtung sein.
Beispielsweise kann die Mobilkommunikationsvorrichtung 100 dafür ausgelegt sein, eine Sprach- und/oder Datenkommunikation (entsprechend einem Mobilkommunikationsstandard) mit einer anderen (tragbaren) Mobilkommunikationsvorrichtung und/oder einer Mobilkommunikations-Basisstation auszuführen. Eine solche Mobilkommunikationsvorrichtung kann beispielsweise ein mobiler Handapparat in der Art eines Mobiltelefons (Handys), ein so genanntes Smartphone, ein Tablett-PC, ein Breitbandmodem, ein Notebook oder ein Laptop sowie ein Router, ein Switch, ein Repeater oder ein PC sein. Ferner kann eine solche Mobilkommunikationsvorrichtung eine Mobilkommunikations-Basisstation sein.
Wenngleich die differenzielle Leitung 107 in 1 als Teil der Mobilkommunikationsvorrichtung 100 dargestellt ist, kann diese differenzielle Verzögerungsleitung 107 auch in anderen Schaltungen oder Vorrichtungen verwendet werden. Nachfolgend werden verschiedene als Beispiel dienende Implementationen einer solchen differenziellen Verzögerungsleitung 107 in weiteren Einzelheiten beschrieben.
2 zeigt eine als Beispiel dienende differenzielle Verzögerungsleitung 200. Die differenzielle Verzögerungsleitung 200 weist eine Reihenschaltung mehrerer differenzieller Verzögerungsstufen 201a, 201b, 201c auf. Jede differenzielle Verzögerungsstufe 201a bis 201c weist ein erstes Verzögerungselement 203a bis 203c und ein zweites Verzögerungselement 205a bis 205c auf. Jedes der ersten Verzögerungselemente 203a bis 203c hat einen ersten Eingang 203a-1 bis 203c-1, einen zweiten Eingang 203a-2 bis 203c-2 und einen Ausgang 203a-3 bis 203c-3. Ferner hat jedes der zweiten Verzögerungselemente 205a bis 205c einen ersten Eingang 205a-1 bis 205c-c, einen zweiten Eingang 205a-2 bis 205c-2 und einen Ausgang 205a-3 bis 205c-3. Die ersten Verzögerungselemente 203a bis 203c sind in Reihe geschaltet, um eine erste unsymmetrische Verzögerungskette zu bilden. Die zweiten Verzögerungselemente 205a bis 205c sind in Reihe geschaltet, um eine zweite unsymmetrische Verzögerungskette zu bilden.
Der Ausgang 203a-3 des ersten Verzögerungselements 203a einer n-ten differenziellen Verzögerungsstufe 201a ist mit einem Eingang (in dem in 2 dargestellten Beispiel mit dem zweiten Eingang 205c-2) des zweiten Verzögerungselements 205c einer (n+m)-ten differenziellen Verzögerungsstufe 201c von den mehreren differenziellen Verzögerungsstufen 201a bis 201c verbunden, wobei m eine gerade natürliche Zahl größer oder gleich 2 ist.
Mit der in 2 dargestellten Architektur der differenziellen Verzögerungsleitung 200, welche die Kreuzung der beiden einzelnen Verzögerungsleitungen oder Verzögerungsketten der differenziellen Verzögerungsleitung 200 hat (vom ersten Verzögerungselement 203a der n-ten differenziellen Verzögerungsstufe 201a zum zweiten Verzögerungselement 205c der (n+m)-ten differenziellen Verzögerungsstufe 201c), kann erreicht werden, dass ein am Ausgang 205c-3 des zweiten Verzögerungselements 205c bereitgestelltes Ausgangssignal durch Ausführen einer Interpolation auf der Grundlage von an seinen Eingängen 205c-1 bis 205c-2 empfangenen Signalen abgeleitet wird. Durch Interpolation zwischen diesen beiden Signalen können Laufzeitdifferenzen zwischen den ersten Verzögerungselementen 203a bis 203c und den zweiten Verzögerungselementen 205a bis 205c erhalten und kompensiert werden. Wenn die Differenzen erhalten werden, beruht das am Ausgang 205c-3 des zweiten Verzögerungselements 205c bereitgestellte Ausgangssignal auf beiden, nämlich einem Ausgangssignal des ersten Verzögerungselements 203a der n-ten differenziellen Verzögerungsstufe 201a und einem Ausgangssignal eines zweiten Verzögerungselements einer differenziellen Verzögerungsstufe, die der (n+m)-ten differenziellen Verzögerungsstufe 201c vorhergeht. Mit anderen Worten verwendet die differenzielle Verzögerungsleitung 200 eine Mehrweginterpolation in einer differenziellen Weise, um die unabhängig laufenden unsymmetrischen Ringoszillator-Verzögerungsleitungen oder -Verzögerungsketten zu synchronisieren und die Auflösung zu erhöhen. Eine erste dieser unsymmetrischen Verzögerungsketten ist durch die ersten Verzögerungselemente 203a bis 203c gebildet, und eine zweite dieser unsymmetrischen Verzögerungsketten ist durch die zweiten Verzögerungselemente 205a bis 205c gebildet.
Demgemäß wirkt die in 2 dargestellte differenzielle Mehrwegkette 200 dem Verzögerungsunterschied zwischen der ersten Verzögerungskette der ersten Verzögerungselemente 203a bis 203c und der zweiten Verzögerungskette der zweiten Verzögerungselemente 205a bis 205c durch die Topologie in wenigen Verzögerungen entgegen.
Wie beschrieben, ermöglicht die Synchronisation der beiden Verzögerungsketten der differenziellen Verzögerungsleitung 200 ein besseres Rauschverhalten, weil sie das Quantisierungsgrundrauschen eines Zeit-Digital-Wandlers verringert, in dem die differenzielle Verzögerungsleitung 200 verwendet wird.
Die differenzielle Verzögerungsleitung 200 könnte auch aus der Perspektive der den Verzögerungselementen bereitgestellten Eingangssignale beschrieben werden. Daher wird ein Signal am ersten Eingang 203a-1 des ersten Verzögerungselements 203a der n-ten differenziellen Verzögerungsstufe 201a auch an einen Eingang (in dem in 2 dargestellten Beispiel den zweiten Eingang 205b-2) des zweiten Verzögerungselements 205b der (n+1)-ten differenziellen Verzögerungsstufe 201b angelegt. Im Allgemeinen kann das Signal am ersten Eingang 203a-1 des ersten Verzögerungselements 203a der n-ten differenziellen Verzögerungsstufe 201a dem Eingang eines zweiten Verzögerungselements einer differenziellen Verzögerungsstufe, die der n-ten differenziellen Verzögerungsstufe 201a folgt, bereitgestellt werden.
Bei einer als Beispiel dienenden Implementation wird das Signal am ersten Eingang 203a-1 des ersten Verzögerungselements 203a einem Eingang des zweiten Verzögerungselements einer (n+i)-ten differenziellen Verzögerungsstufe bereitgestellt, wobei i eine ungerade Zahl größer oder gleich eins ist. Durch diese Implementation ist es nicht erforderlich, eine Invertierung des Signals am ersten Eingang 203a-1 auszuführen, bevor es einem Eingang des zweiten Verzögerungselements der (n+i)-ten differenziellen Verzögerungsstufe bereitgestellt wird.
Ferner weist die differenzielle Verzögerungsleitung 200 die folgenden zusätzlichen Merkmale auf.
Der Ausgang 203a-3 bis 203c-3 des ersten Verzögerungselements 203a bis 203c jeder differenziellen Verzögerungsstufe 201a bis 201c ist mit dem ersten Eingang 203b-1 bis 203c-1 des ersten Verzögerungselements 203b bis 203c einer direkt folgenden differenziellen Verzögerungsstufe 201b bis 201c gekoppelt. Ferner ist der Ausgang 205a-3 bis 205b-3 des zweiten Verzögerungselements 205a bis 205b jeder differenziellen Verzögerungsstufe 201a bis 201b mit dem ersten Eingang 205b-1 bis 205c-1 des zweiten Verzögerungselements 205b bis 205c der direkt folgenden differenziellen Verzögerungsstufe 201b bis 201c gekoppelt. Daher empfängt jedes der zweiten Verzögerungselemente 205b bis 205c ein Signal, das durch ein zweites Verzögerungselement 205a bis 205b einer vorhergehenden differenziellen Verzögerungsstufe 201a bis 201b bereitgestellt wird, und auch ein Signal, das durch ein erstes Verzögerungselement 203a der vorhergehenden differenziellen Verzögerungsstufe bereitgestellt wird.
Die beiden Signale können durch die zweiten Verzögerungselemente interpoliert werden, um ihr Ausgangssignal abzuleiten, das an ihren entsprechenden Ausgängen 205a-3 bis 205c-3 bereitgestellt wird. Ferner ist der Ausgang 205a-3 eines zweiten Verzögerungselements 205a der n-ten differenziellen Verzögerungsstufe 201a mit dem zweiten Eingang 203c-2 des ersten Verzögerungselements 203c der (n+m)-ten differenziellen Verzögerungsstufe 201c gekoppelt. Daher wird die beschriebene Interpolation zwischen einem Signal von der ersten Kette der differenziellen Verzögerungsleitung 200 und der zweiten Kette der differenziellen Verzögerungsleitung 200 nicht nur in den zweiten Verzögerungselementen 205a bis 205c ausgeführt, sondern kann auch in den ersten Verzögerungselementen 203a bis 203c ausgeführt werden. Diese Kreuzkopplung der Ausgangssignale der zwei verschiedenen (unsymmetrischen) Verzögerungsketten der differenziellen Verzögerungsleitung 200 stellt eine Synchronisation beider Verzögerungsketten der differenziellen Verzögerungsleitung 200 bereit.
Demgemäß kann jedes von den ersten Verzögerungselementen 203a bis 203c dafür ausgelegt werden, sein Ausgangssignal an seinem Ausgang 203a-3 bis 203c-3 durch Ausführen einer Interpolation der an seinen Eingängen 203a-1 bis 203c-1, 203a-2 bis 203c-2 empfangenen Signale zu erzeugen.
Ferner wird ein Signal am ersten Eingang 205a-1 des zweiten Verzögerungselements 205a der n-ten differenziellen Verzögerungsstufe 201a auch dem zweiten Eingang 203b-2 des ersten Verzögerungselements 203b der (n+1)-ten differenziellen Verzögerungsstufe 201b zugeführt (oder im Allgemeinen einem zweiten Eingang eines ersten Verzögerungselements einer (n+i)-ten differenziellen Verzögerungsstufe, wobei i eine ungerade Zahl größer oder gleich eins ist).
Ferner können die beschriebenen Verbindungen zwischen den Ausgängen der Verzögerungselemente der differenziellen Verzögerungsstufen 201a bis 201c und den Eingängen der Verzögerungselemente der differenziellen Verzögerungsstufen 201a bis 201c direkte Verbindungen sein (beispielsweise so dass zwischen einem Ausgang eines Verzögerungselements und einem Eingang eines weiteren Verzögerungselements, das mit dem Ausgang gekoppelt ist, kein weiteres (Verzögerungs-) Element bereitgestellt ist).
Beispielsweise wird das Signal am ersten Eingang 203a-1 des ersten Verzögerungselements 203a der n-ten differenziellen Verzögerungsstufe 201a dem zweiten Eingang 205b-2 des zweiten Verzögerungselements 205b der (n+1)-ten differenziellen Verzögerungsstufe 201b ohne ein weiteres Verzögerungselement dazwischen bereitgestellt. Mit anderen Worten ist der Ausgang 203a-3 des ersten Verzögerungselements 203a der n-ten differenziellen Verzögerungsstufe 201a direkt mit dem zweiten Eingang 205c-2 des zweiten Verzögerungselements 205c der (n+m)-ten differenziellen Verzögerungsstufe 201c verbunden (ohne ein weiteres dazwischen angeordnetes Verzögerungselement).
In dem Beispiel aus 2 weisen die Verzögerungselemente zwei Eingänge auf (auch als Interpolationseingänge bezeichnet). Allerdings können auch andere Verzögerungselemente, einschließlich zusätzlicher Eingänge, d.h. mehr als zwei Eingänge, verwendet werden.
3a zeigt eine differenzielle Verzögerungsleitung 300, die eine als Beispiel dienende Implementation der differenziellen Verzögerungsleitung 200 ist, wobei m = zwei ist und i = eins ist.
Die differenzielle Verzögerungsleitung 300 weist eine Reihenschaltung der differenziellen Verzögerungsstufen 201a bis 201c auf. Ferner weist die differenzielle Verzögerungsleitung 300 eine weitere differenzielle Verzögerungsstufe 301 auf, die der Reihenschaltung der mehreren differenziellen Verzögerungsstufen 201a bis 201c vorhergeht.
Aus 3a ist ersichtlich, dass der Ausgang jedes ersten Verzögerungselements jeder differenziellen Verzögerungsstufe mit dem ersten Eingang des ersten Verzögerungselements der direkt folgenden differenziellen Verzögerungsstufe gekoppelt (beispielsweise direkt damit verbunden) ist. Ferner ist der Ausgang jedes zweiten Verzögerungselements jeder differenziellen Verzögerungsstufe mit dem ersten Eingang des zweiten Verzögerungselements der direkt folgenden differenziellen Verzögerungsstufe gekoppelt (beispielsweise direkt damit verbunden).
Ferner ist der Ausgang des ersten Verzögerungselements jeder differenziellen Verzögerungsstufe mit dem zweiten Eingang des zweiten Verzögerungselements der übernächsten differenziellen Verzögerungsstufe gekoppelt (beispielsweise direkt damit verbunden), und ist der Ausgang des zweiten Verzögerungselements jeder differenziellen Verzögerungsstufe mit dem zweiten Eingang des ersten Verzögerungselements der übernächsten differenziellen Verzögerungsstufe gekoppelt (beispielsweise direkt damit verbunden).
Die Struktur der weiteren Verzögerungsstufe 301, die der Reihenschaltung der mehreren differenziellen Verzögerungsstufen 201a bis 201c vorhergeht, kann gleich der Struktur einer der differenziellen Verzögerungsstufen 201a bis 201c sein oder (wie in 3a dargestellt ist) in der Hinsicht etwas verschieden sein, dass ein erstes Verzögerungselement 303 der weiteren differenziellen Verzögerungsstufe 301 einen einzigen Eingang 303-1 (und keine weiteren Eingänge) aufweist und ein zweites Verzögerungselement 305 der weiteren differenziellen Verzögerungsstufe 301 einen einzigen Eingang 305-1 (und keine weiteren Eingänge) aufweist.
Der einzige Eingang 303-1 des ersten Verzögerungselements 303 der weiteren differenziellen Verzögerungsstufe 301 ist mit dem zweiten Eingang 205a-2 des zweiten Verzögerungselements 205a der n-ten differenziellen Verzögerungsstufe 201 a (beispielsweise n = 2) gekoppelt (beispielsweise direkt damit verbunden). Der einzige Eingang 305-1 des zweiten Verzögerungselements 305 der weiteren differenziellen Verzögerungsstufe 301 ist mit dem zweiten Eingang 203a-2 des ersten Verzögerungselements 203a der n-ten differenziellen Verzögerungsstufe 201 a gekoppelt (beispielsweise direkt damit verbunden).
Ein Ausgang 303-2 des ersten Verzögerungselements 303 der weiteren differenziellen Verzögerungsstufe 301 ist mit dem ersten Eingang 203a-1 des ersten Verzögerungselements 203a der n-ten differenziellen Verzögerungsstufe 201a und ferner mit dem zweiten Eingang 205b-2 der zweiten Verzögerungselements 205b der (n+1)-ten differenziellen Verzögerungsstufe 201b gekoppelt (beispielsweise direkt damit verbunden).
Ein Ausgang 305-2 des zweiten Verzögerungselements 305 der weiteren differenziellen Verzögerungsstufe 301 ist mit dem zweiten Eingang 203b-2 des ersten Verzögerungselements 203b der (n+1)-ten differenziellen Verzögerungsstufe 201b und dem ersten Eingang 205a-1 des zweiten Verzögerungselements 205a der n-ten differenziellen Verzögerungsstufe 201a gekoppelt (beispielsweise direkt damit verbunden).
In dem in 3a dargestellten Beispiel könnte die weitere differenzielle Verzögerungsstufe 301 eine erste differenzielle Verzögerungsstufe der differenziellen Verzögerungsleitung 300 sein. Nichtsdestoweniger kann bei einer Anwendung der differenziellen Verzögerungsleitung 300 in einem Ringoszillator typischerweise jedes Verzögerungselement jeder differenziellen Verzögerungsstufe eines solchen Ringoszillators mehrere Eingänge aufweisen. Andernfalls könnten bei einer weiteren als Beispiel dienenden Implementation die Verzögerungselemente 303, 305 jeweils zwei Eingänge aufweisen, auf der Grundlage derer die Verzögerungselemente ihre Ausgangssignale an ihren Ausgängen 303-2, 305-2 bereitstellen.
Wie in 3a dargestellt ist, kann ein Verzögerungselement (in der Art des ersten Verzögerungselements 203a) beispielsweise als ein Inverter implementiert sein, so dass ein am Ausgang 203a-3 des ersten Verzögerungselements 203a bereitgestelltes Ausgangssignal der Kehrwert eines am ersten Eingang 203a-1 des ersten Verzögerungselements 203a empfangenen Eingangssignals ist. Weil die Verzögerungselemente ferner dafür ausgelegt sein können, ihre Ausgangssignale durch Ausführen einer Interpolation auf der Grundlage der an ihren Eingängen empfangenen Signalen abzuleiten, kann das am Ausgang 203a-3 bereitgestellte Ausgangssignal auch der Kehrwert des am zweiten Eingang 203a-2 des ersten Verzögerungselements 203a empfangenen Eingangssignals sein.
Jedes der Verzögerungselemente kann dafür ausgelegt sein, ein Ausgangssignal an seinem Ausgang auf der Grundlage einer invertierten Version eines an seinem ersten Eingang empfangenen Eingangssignals und einer invertierten Version eines an seinem zweiten Eingang empfangenen Eingangssignals bereitzustellen.
Zusammenfassend sei bemerkt, dass aus 3a entnommen werden kann, dass der Ausgang des ersten Verzögerungselements jeder differenziellen Verzögerungsstufe der differenziellen Verzögerungsleitung 300 mit einem Eingang des zweiten Verzögerungselements der übernächsten differenziellen Verzögerungsstufe gekoppelt ist. Ferner ist der Ausgang des zweiten Verzögerungselements jeder differenziellen Verzögerungsstufe mit einem Eingang des ersten Verzögerungselements der übernächsten differenziellen Verzögerungsstufe gekoppelt. Die Kopplung mit der übernächsten differenziellen Verzögerungsstufe (und nicht der nächsten differenziellen Verzögerungsstufe) erreicht, dass kein weiteres (invertierendes) Verzögerungselement zwischen dem Ausgang eines ersten Verzögerungselements und dem zweiten Eingang eines mit diesem Ausgang gekoppelten zweiten Verzögerungselements verbraucht oder bereitgestellt werden muss. Ferner braucht zwischen dem Ausgang eines zweiten Verzögerungselements und dem zweiten Eingang eines mit dem zweiten Verzögerungselement gekoppelten ersten Verzögerungselements kein weiteres (invertierendes) Verzögerungselement verbraucht oder bereitgestellt werden.
In 3b ist ein Beispiel für die Eingangssignale und Ausgangssignale des ersten Verzögerungselements 203b und des zweiten Verzögerungselements 205b der (n+1)-ten differenziellen Verzögerungsstufe 201b dargestellt. „A“ bezeichnet das Eingangssignal am zweiten Eingang 205b-2 des zweiten Verzögerungselements 205b der (n+1)-ten differenziellen Verzögerungsstufe 201b. „D“ bezeichnet das Eingangssignal am ersten Eingang 205b-1 des zweiten Verzögerungselements 205b der (n+1)-ten differenziellen Verzögerungsstufe 201b, und „F“ bezeichnet das Ausgangssignal am Ausgang 205b-3 des zweiten Verzögerungselements 205b der (n+1)-ten differenziellen Verzögerungsstufe 201b.
Zusätzlich bezeichnen „B“ das Eingangssignal am zweiten Eingang 203b-2 des ersten Verzögerungselements 203b der (n+1)-ten differenziellen Verzögerungsstufe 201b, „C“ das Eingangssignal am ersten Eingang 203b-1 des ersten Verzögerungselements 203b der (n+1)-ten differenziellen Verzögerungsstufe 201b und „E“ das Ausgangssignal am Ausgang 203b-3 des ersten Verzögerungselements 203b der (n+1)-ten differenziellen Verzögerungsstufe 201b.
Aus 3b ist ersichtlich, dass die abfallenden Flanken der Signale A und D (an den Eingängen 205b-1, 205b-2) zur ansteigenden Flanke im Signal F (am Ausgang 205b-3) interpoliert sind.
Weil das Signal A durch das erste Verzögerungselement 303 der weiteren differenziellen Verzögerungsstufe 301 bereitgestellt wird und das Signal B durch das zweite Verzögerungselement 305 der weiteren differenziellen Verzögerungsstufe 301 bereitgestellt wird, ist das Signal B der Kehrwert des Signals A.
Weil das Signal C ferner durch das erste Verzögerungselement 203a der n-ten differenziellen Verzögerungsstufe 201a bereitgestellt wird und das Signal D durch das zweite Verzögerungselement 205a der n-ten differenziellen Verzögerungsstufe 201a bereitgestellt wird, ist das Signal D der Kehrwert des Signals C.
Demgemäß ist das Signal F der Kehrwert des Signals E. Daher werden nicht nur die abfallenden Flanken der Signale A und D zur ansteigenden Flanke des Signals F interpoliert, sondern auch die ansteigenden Flanken der Signale B und C zur abfallenden Flanke des Signals E interpoliert.
Die differenzielle Mehrwegverzögerungskette 300 stellt einen Verzögerungsunterschied in der positiven Kette (die beispielsweise durch die ersten Verzögerungselemente 303, 203a bis 203c gebildet ist) und in der negativen Kette (die beispielsweise durch die zweiten Verzögerungselemente 305, 205a bis 205c gebildet ist) bereit, der durch die Topologie in wenigen Verzögerungen entgegengewirkt wird. Die überlegene Verzögerungsausrichtung zwingt die gemeinsame Spannung eines Vergleichers, der zwischen die beiden Ausgänge einer der differenziellen Verzögerungsstufen geschaltet ist, auf VDD/2. Daher ermöglicht die in 3a dargestellte Topologie eine vollständig symmetrische Takterzeugung.
Ferner ist in 3b die Verzögerung Δt zwischen den abfallenden Flanken der Signale A und D und den ansteigenden Flanken der Signale B und C dargestellt. Diese Differenz Δt entspricht der Einheitsverzögerung des ersten Verzögerungselements 203a (für das Signal C) und des zweiten Verzögerungselements 205a (für das Signal D) der n-ten differenziellen Verzögerungsstufe 201a. Ohne die in 3b dargestellte Interpolation zwischen den beiden Ketten der differenziellen Verzögerungsleitung 300 würden Differenzen in dieser Einheitsverzögerung zwischen den ersten Verzögerungselementen und den zweiten Verzögerungselementen zu dem Fall führen, dass die beiden Ketten der differenziellen Verzögerungsleitung 300 nicht mehr synchron laufen und das sich ergebende differenzielle Ausgangssignal der differenziellen Verzögerungsleitung 300 nicht mehr vollständig symmetrisch wäre. Daher kompensiert die in 3b dargestellte Interpolation die Verzögerungsunterschiede infolge verschiedener Einheitsverzögerungen der ersten Verzögerungselemente und der zweiten Verzögerungselemente durch Kreuzkoppeln von Ausgängen der ersten Verzögerungselemente mit Eingängen der zweiten Verzögerungselemente und von Ausgängen der zweiten Verzögerungselemente mit Eingängen der ersten Verzögerungselemente.
3c zeigt eine als Beispiel dienende Implementation des ersten Verzögerungselements 203b der (n+1)-ten differenziellen Verzögerungsstufe 201b. Nichtsdestoweniger können die anderen Verzögerungselemente von den mehreren differenziellen Verzögerungsstufen 201a bis 201c die gleiche Schematik aufweisen wie in 3c dargestellt ist.
Das Verzögerungselement 203b der Verzögerungselement-Schaltungsanordnung 203b weist einen ersten Inverter 301 und einen zweiten Inverter 303 auf. Der erste Inverter 301 ist zwischen den ersten Eingang 203b-1 und den Ausgang 203b-3 geschaltet. Der zweite Inverter 303 ist zwischen den zweiten Eingang 203b-2 und den Ausgang 203b-3 geschaltet. Mit anderen Worten sind die beiden Inverter 301, 303 mit demselben Ausgang 203b-3 des Verzögerungselements 203b gekoppelt (beispielsweise direkt damit verbunden).
Der erste Inverter 301 weist einen ersten Transistor P3 eines ersten Transistortyps (beispielsweise PMOS) und einen zweiten Transistor N3 eines zweiten Transistortyps (beispielsweise NMOS) auf. Ferner weist der zweite Inverter 303 einen ersten Transistor P4 des ersten Transistortyps und einen zweiten Transistor N4 des zweiten Transistortyps auf.
Die Steueranschlüsse des ersten Transistors P3 und des zweiten Transistors N3 des ersten Inverters 301 sind mit dem ersten Eingang 203b-1 des Verzögerungselements 203b gekoppelt oder bilden diesen. Ein gemeinsamer Anschluss der beiden Transistoren P3, N3 des ersten Inverters 301 bildet den Ausgang des ersten Inverters 301 und ist mit dem Ausgang 203b-3 des Verzögerungselements 203b gekoppelt.
Ferner sind die Steueranschlüsse des ersten Transistors P4 und des zweiten Transistors N4 des zweiten Inverters 303 mit dem zweiten Eingang 203b-2 des Verzögerungselements 203b gekoppelt oder bilden diesen. Ein gemeinsamer Anschluss des ersten Transistors P4 und des zweiten Transistors N4 des zweiten Inverters 303 bildet den Ausgang des zweiten Inverters 303 und ist mit dem Ausgang des ersten Inverters 301 und daher auch mit dem Ausgang 203b-3 des Verzögerungselements 203b gekoppelt. Mit anderen Worten haben die Inverter 301, 303 den gemeinsamen Ausgang 203b-3.
Der Eingang In0 des ersten Inverters 301 (der erste Eingang 203b-1 des Verzögerungselements 203b) ist mit dem Ausgang des vorhergehenden Verzögerungselements derselben Verzögerungselementkette verbunden (beispielsweise mit dem Ausgang 203a-3 des ersten Verzögerungselements 203a der n-ten differenziellen Verzögerungsstufe 101a).
Der Eingang In1 des zweiten Inverters 303 (der zweite Eingang 203b-2 des Verzögerungselements 203b) ist mit dem Ausgang des Verzögerungselements vor dem vorhergehenden Verzögerungselement der entgegengesetzten Verzögerungselementkette verbunden (beispielsweise mit dem Ausgang 305-2 des zweiten Verzögerungselements 305 der weiteren differenziellen Verzögerungsstufe 301).
In dem in 3c dargestellten Beispiel empfängt das zweite Verzögerungselement 203b das Signal C am Eingang In0 und das Signal B am Eingang In1, und das am Ausgang 203b-3 des Verzögerungselements 203b erzeugte Ausgangssignal ist das Signal E. Im Fall des zweiten Verzögerungselements 205b würde der Eingang In0 das Signal D empfangen und der Eingang In1 das Signal A empfangen und würde am Ausgang des zweiten Verzögerungselements 205b das Signal F bereitgestellt werden.
Ferner können die Inverter 301, 303 direkt mit einem ersten Versorgungsanschluss 305 und einem zweiten Versorgungsanschluss 307 verbunden sein. Am ersten Versorgungsanschluss 305 ist ein Versorgungspotential VDD bereitgestellt, und an einem zweiten Versorgungsanschluss 307 ist ein Massepotential VSS bereitgestellt. Nichtsdestoweniger können die Inverter 301, 303, wie in 3c dargestellt ist, auch durch Funktionswählschaltungen 309a, 309b mit dem ersten Versorgungsanschluss 305 und dem zweiten Versorgungsanschluss 307 gekoppelt werden. Eine solche Funktionswählschaltung 309a, 309b ist dafür ausgelegt, den Invertern 301, 303 selektiv ein Versorgungspotential bereitzustellen oder den Ausgang 203b-3 des Verzögerungselements 203b auf ein vorgegebenes Potential zu zwingen.
Eine erste Funktionswählschaltung 309a weist einen ersten Transistor P1 des ersten Transistortyps und einen zweiten Transistor P2 des ersten Transistortyps auf. Ein schaltbarer Weg des ersten Transistors P1 der ersten Funktionswählschaltung 309a ist zwischen den ersten Versorgungsspannungsanschluss 305 und erste Versorgungseingänge der Inverter 301, 303 geschaltet (beispielsweise zwei erste Anschlüsse der Transistoren P3, P4). Ein schaltbarer Weg des zweiten Transistors P2 der ersten Funktionswählschaltung 309a ist zwischen den ersten Versorgungsanschluss 305 und den Ausgang 203b-3 der ersten Verzögerungsstufe 203b geschaltet.
Ferner weist die zweite Funktionswählschaltung 309b einen ersten Transistor N1 des zweiten Transistortyps und einen zweiten Transistor N2 des zweiten Transistortyps auf. Der erste Transistor N1 der zweiten Funktionswählschaltung 309b ist zwischen zweite Versorgungsanschlüsse der Inverter 301, 303 (beispielsweise zwei zweite Anschlüsse der Transistoren N4, N3) und den zweiten Versorgungsanschluss 307 geschaltet. Der zweite Transistor N2 der zweiten Funktionswählschaltung 309b ist zwischen den Ausgang 203b-3 des ersten Verzögerungselements 203b und den zweiten Versorgungsanschluss 307 geschaltet.
Die Transistoren P1, N2 weist einen Multiplexereingang auf (oder sind mit einem Multiplexereingang verbunden), um ein Signal aktiviere_p zu empfangen, um den Ausgang 203b-3 des ersten Verzögerungselements 203b auf die logische Null (beispielsweise VSS) zu zwingen. Die Transistoren P2, N1 weist einen Multiplexereingang auf, um ein Signal aktiviere_n zu empfangen, um den Ausgang 203b-3 des ersten Verzögerungselements 203b auf die logische Eins (beispielsweise VDD) zu zwingen.
Bei der in 3c dargestellten Implementation sind die Transistoren P1 - P4 PMOS-Transistoren und die Transistoren N1 - N4 NMOS-Transistoren. Ein hoher Pegel der Signale aktiviere_p und aktiviere_n zwingt den Ausgang 203b-3 des ersten Verzögerungselements 203b auf Null. Ein niedriger Pegel der Signale aktiviere_n und aktiviere_p zwingt den Ausgang 203b-3 des ersten Verzögerungselements 203b auf Eins. Ein niedriger Pegel des Signals aktiviere_p und ein hoher Pegel des Signals aktiviere_n aktiviert die Inverter 301, 303 und damit das Verzögerungselement 203b, so dass das Ausgangssignal E am Ausgang 203b-3 auf der Interpolation zwischen den Eingangssignalen C, B an den Eingängen 203b-1, 203b-2 beruht.
Die Funktionswählschaltungen 309a, 309b können mit einem Anfangsflankenmultiplexer 311b des ersten Verzögerungselements 203b verbunden werden, um eine Anfangsflanke in die Verzögerungsleitung 300 einzubringen.
Aus 3a ist ersichtlich, dass mehrere solcher Anfangsflankenmultiplexer bereitgestellt werden können. In dem in 3a dargestellten Beispiel ist für jedes erste Verzögerungselement 203a bis 203c ein Anfangsflankenmultiplexer 311a bis 311c bereitgestellt und ist für jedes zweite Verzögerungselement 205a bis 205c ein Anfangsflankenmultiplexer 313a bis 313c bereitgestellt.
Ferner ist ein Anfangsflankenmultiplexer 315 für das erste Verzögerungselement 303 der weiteren differenziellen Verzögerungsstufe 301 bereitgestellt und ist ein anderer Anfangsflankenmultiplexer 317 für das zweite Verzögerungselement 305 der weiteren differenziellen Verzögerungsstufe 301 bereitgestellt.
Bei weiteren als Beispiel dienenden Implementationen der Verzögerungsleitung 200 kann es ausreichen, einen solchen Anfangsflankenmultiplexer zu implementieren (beispielsweise pro Kette der differenziellen Verzögerungsleitung 300).
Zusammenfassend sei bemerkt, dass das Verzögerungselement 203b einen Anfangsflanken-Injektionseingang aufweist (an dem es beispielsweise die Signale aktiviere_p, aktiviere_n empfängt), um den Ausgang 203b-3 des Verzögerungselements 203b auf ein vorgegebenes Potential zu zwingen, das vom Potential der Eingangssignale des Verzögerungselements 203b unabhängig ist.
Ferner (in 3a nicht dargestellt) kann die differenzielle Verzögerungsleitung 300 einen Anfangsflankeninjektor aufweisen, der dafür ausgelegt ist, eine Anfangsflanke in die differenzielle Verzögerungsleitung 300 zu injizieren. Dieser Anfangsflankeninjektor kann dafür ausgelegt sein, den Injektionspunkt zu ändern, an dem die Anfangsflanke in die differenzielle Verzögerungsleitung 300 eingebracht wird. Beispielsweise kann ein solcher Anfangsflankeninjektor ein Paar von Anfangsflankenmultiplexern wählen, die zur gleichen differenziellen Verzögerungsstufe gehören, um die Anfangsflanke an dieser differenziellen Verzögerungsstufe einzubringen.
In dem Beispiel aus 3c weist das Verzögerungselement 203b zwei Eingänge (auch als Interpolationseingänge bezeichnet) auf. Allerdings kann auch ein Verzögerungselement verwendet werden, das zusätzliche Eingänge, d.h. mehr als zwei Eingänge, aufweist. In dem in 3c dargestellten Beispiel weist das Verzögerungselement 203b die beiden Inverter 301, 303 auf, die zwischen die beiden Eingänge 203b-1 und 203b-2 und den Ausgang 203b-3 des Verzögerungselements 203b geschaltet sind. Wenn ein Verzögerungselement verwendet wird, das mehr als zwei Eingänge aufweist, kann ein solches Verzögerungselement einen (zugeordneten) Inverter aufweisen, der zwischen den jeweiligen Eingang und den (gemeinsamen) Ausgang des Verzögerungselements geschaltet ist. Mit anderen Worten kann ein Verzögerungselement weitere Eingänge aufweisen, wobei jeder der weiteren Eingänge mit einem Ausgang des ersten Verzögerungselements oder des zweiten Verzögerungselements einer differenziellen Verzögerungsstufe gekoppelt ist, die der differenziellen Verzögerungsstufe des Verzögerungselements vorhergeht. Ein solcher weiterer Eingang kann mit Ausgängen der Verzögerungselemente in derselben Kette wie das Verzögerungselement oder die Verzögerungselemente in der anderen Kette als das Verzögerungselement gekoppelt sein.
Daher ist bei weiteren als Beispiel dienenden Implementationen der Verzögerungsleitung 200 ein Verzögerungselement (oder jedes Verzögerungselement) dafür ausgelegt, mehrere Eingangssignale zu empfangen und sein Ausgangssignal durch Ausführen von Interpolationen auf der Grundlage des an seinen Eingängen empfangenen Eingangssignals bereitzustellen.
Ferner sind die Eingänge 203b-1, 203b-2 Dateneingänge (und keine Versorgungseingänge) und ist der Ausgang 203b-3 ein Datenausgang (und kein Versorgungsausgang).
3b zeigt die Verwendung einer Mehrweginterpolation für die differenzielle Verzögerungsleitung 300 in einer differenziellen Weise, um die unabhängig laufenden unsymmetrischen Ketten der Verzögerungsleitung 300 zu synchronisieren und um die Auflösung über den herkömmlichen unsymmetrischen Mehrweg-Ringoszillator zu verbessern.
Ein Prinzip eines solchen herkömmlichen unsymmetrischen Mehrweg-Ringoszillators ist in 3d dargestellt. Die abfallende Flanke des Ausgangssignals A und die abfallende Flanke des Ausgangssignals A werden mit einem Verzögerungselement zur ansteigenden Flanke D interpoliert. Die Einheitsverzögerung ist die Zeit zwischen der ansteigenden und der abfallenden Flanke (gerade Verzögerung) oder der abfallenden und der ansteigenden Flanke (ungerade Verzögerung). Wie in 3d dargestellt ist, liegt die Rohauflösung zwischen der abfallenden Flanke A und der ansteigenden Flanke B, der abfallenden Flanke C und der ansteigenden Flanke D stark unterhalb der intrinsischen Auflösung der ansteigenden/abfallenden Flanke der Verzögerung im Signal A. Durch Vergleichen der 3b und 3d ist klar ersichtlich, dass die Verzögerung zwischen der abfallenden Flanke des Signals A und der ansteigenden Flanke des Signals F viel kleiner ist als die Verzögerung zwischen der abfallenden Flanke des Signals A und der ansteigenden Flanke des Signals D in 3d. Daher kann die Auflösung der differenziellen Verzögerungsleitung durch die Verwendung einer Interpolation zwischen den verschiedenen Ketten der differenziellen Verzögerungsleitung verbessert werden, weil die Verzögerungen zwischen einem Eingangssignal und einem resultierenden (interpolierten) Ausgangssignal viel kürzer ausgelegt werden können.
4 zeigt einen als Beispiel dienenden Ringoszillator 400. Der Ringoszillator 400 weist die Verzögerungsleitung 300 aus 3 auf. Ferner ist der Ausgang 203c-3 der (n+m)-ten differenziellen Verzögerungsstufe 201c mit dem Eingang 305-1 des zweiten Verzögerungselements 305 der weiteren differenziellen Verzögerungsstufe 301 gekoppelt und ist der Ausgang 205c-3 des zweiten Verzögerungselements der (n+m)-ten differenziellen Verzögerungsstufe 201c mit dem Eingang 303-1 des ersten Verzögerungselements 303 der weiteren differenziellen Verzögerungsstufe 301 gekoppelt.
Für den allgemeinen Fall mehrerer differenzieller Verzögerungsstufen ist der Ausgang des ersten Verzögerungselements der letzten differenziellen Verzögerungsstufe mit einem Eingang des zweiten Verzögerungselements der ersten differenziellen Verzögerungsstufe des Ringoszillators 400 gekoppelt und ist der Ausgang des zweiten Verzögerungselements der letzten differenziellen Verzögerungsstufe mit einem Eingang des ersten Verzögerungselements der ersten differenziellen Verzögerungsstufe des differenziellen Ringoszillators 400 gekoppelt.
Mit anderen Worten ist für zwei aufeinander folgende differenzielle Verzögerungsstufen des Ringoszillators 400 der Ausgang eines ersten Verzögerungselements einer der differenziellen Verzögerungsstufen nicht mit einem Eingang des ersten Verzögerungselements der folgenden differenziellen Verzögerungsstufe verbunden, sondern mit einem Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe verbunden. Ferner ist der Ausgang des zweiten Verzögerungselements der differenziellen Verzögerungsstufe mit einem Eingang des ersten Verzögerungselements der folgenden differenziellen Verzögerungsstufe gekoppelt und nicht mit einem Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe gekoppelt.
Mit anderen Worten sind für ein Paar direkt aufeinander folgender differenzieller Verzögerungsstufen die Ausgänge und die Eingänge über Kreuz geschaltet, um die Funktionalität des differenziellen Ringoszillators 400 zu gewährleisten.
Eine Interpolation zwischen der letzten differenziellen Verzögerungsstufe und der ersten differenziellen Verzögerungsstufe ist möglich, wenn das Signal bei E zu einem weiteren Eingang 303-2 des ersten Verzögerungselements in Stufe 315 zurückgeschaltet wird und das Signal bei F zu einem weiteren Eingang 305-2 des zweiten Verzögerungselements in Stufe 315 zurückgeschaltet wird (siehe Leitungen 402 und 404 in 4).
Zusammenfassend sei bemerkt, dass die differenzielle Verzögerungsleitung 200 und ihre als Beispiel dienenden Implementationen auf einer Kreuzkopplung differenzieller Ringoszillatoren oder Verzögerungsleitungen beruhen. Dies kombiniert eine Mehrweginterpolation für eine Auflösungserhöhung und eine positive und negative Verzögerungskettensynchronisation (zwischen den beiden Verzögerungsketten der differenziellen Verzögerungsleitung 200 und ihren als Beispiel dienenden Implementationen).
Die differenzielle Verzögerungsleitung 200 und ihre als Beispiel dienenden Implementationen können beispielsweise in differenziellen Ringoszillatoren verwendet werden, wie sie in 4 dargestellt sind. Dieser differenzielle Ringoszillator 400 kann beispielsweise in Zeit-Digital-Wandlern verwendet werden, wie sie in Mobilkommunikationsvorrichtungen verwendet werden.
5 zeigt ein Flussdiagramm eines Verfahrens 500.
Das Verfahren 500 weist einen Schritt 501 zum Bereitstellen eines Signals an einem ersten Eingang eines ersten Verzögerungselements einer differenziellen Verzögerungsstufe einer Reihenschaltung mehrerer differenzieller Verzögerungsstufen auf. Jede differenzielle Verzögerungsstufe weist ein erstes Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang und ein zweites Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang auf.
Das Verfahren 500 wird in Schritt 503 fortgesetzt, indem ein Ausgangssignal des ersten Verzögerungselements einer n-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen an einen Eingang des zweiten Verzögerungselements einer (n+m)-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen angelegt wird, wobei m eine gerade natürliche Zahl größer oder gleich 2 ist.
Bei einem Beispiel werden die Ausgangssignale auch an den ersten Eingang des ersten Verzögerungselements einer (n+1)-ten differenziellen Verzögerungsstufe von den mehreren Verzögerungsstufen angelegt.
Ferner ist bei einem Beispiel der Eingang des zweiten Verzögerungselements, dem das Ausgangssignal bereitgestellt wird, der zweite Eingang des zweiten Verzögerungselements der (n+m)-ten differenziellen Verzögerungsstufe und wird ein Ausgangssignal, das an einem Ausgang des zweiten Verzögerungselements einer (n+m-1)-ten differenziellen Verzögerungsstufe von den mehreren Verzögerungsstufen bereitgestellt wird, dem ersten Eingang des zweiten Verzögerungselements der (n+m)-ten differenziellen Verzögerungsstufe bereitgestellt.
Das Verfahren 500 kann durch einen als Beispiel dienenden differenziellen Verzögerungsleitungsring oder -oszillator und ihre verschiedenen/geänderten Implementationen ausgeführt werden.
6 zeigt ein Flussdiagramm eines als Beispiel dienenden Verfahrens 600.
Das Verfahren 600 weist einen Schritt 601 zum Bereitstellen eines Signals am ersten Eingang eines ersten Verzögerungselements einer differenziellen Verzögerungsstufe einer Reihenschaltung mehrerer differenzieller Verzögerungsstufen auf. Jede differenzielle Verzögerungsstufe hat ein erstes Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang und ein zweites Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang. Das Signal wird auch an einen Eingang des zweiten Verzögerungselements einer folgenden differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen angelegt.
Bei einem Beispiel ist der Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe, an den das Signal angelegt wird, der zweite Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe und wird ein am Ausgang des zweiten Verzögerungselements der differenziellen Verzögerungsstufe bereitgestelltes Ausgangssignal an den ersten Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe angelegt.
Das Verfahren 600 kann durch eine als Beispiel dienende differenzielle Verzögerungsleitung oder einen als Beispiel dienenden differenziellen Ringoszillator und ihre als Beispiel dienenden Implementationen ausgeführt werden.
Die Verfahren 500, 600 können durch beliebige der hier mit Bezug auf die Vorrichtung beschriebenen Merkmale und Funktionalitäten ergänzt werden, und sie können unter Verwendung der Hardwarekomponenten der Vorrichtung implementiert werden.
Wenngleich einige Aspekte in Zusammenhang mit einer Vorrichtung beschrieben wurden, ist klar, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, wobei ein Block oder eine Vorrichtung einem Verfahrensschritt oder einem Merkmal eines Verfahrensschritts entspricht. Analog stellen in Zusammenhang mit einem Verfahrensschritt beschriebene Aspekte auch eine Beschreibung eines entsprechenden Blocks oder Elements oder Merkmals einer entsprechenden Vorrichtung dar. Einige oder alle der Verfahrensschritte können durch eine Hardwarevorrichtung (oder unter Verwendung von dieser), beispielsweise in der Art eines Mikroprozessors, eines programmierbaren Computers oder einer elektronischen Schaltung, ausgeführt werden. Bei einigen Beispielen können ein oder mehrere der wichtigsten Verfahrensschritte durch eine solche Vorrichtung ausgeführt werden.
Abhängig von bestimmten Implementationsanforderungen, können Beispiele in Hardware oder in Software implementiert werden. Die Implementation kann unter Verwendung eines digitalen Speichermediums, beispielsweise einer Diskette, einer DVD, einer Bluray-Scheibe, einer CD, eines ROMs, eines PROMs, eines EPROMs, eines EEPROMs oder eines FLASH-Speichers mit darauf gespeicherten elektronisch lesbaren Steuersignalen, die mit einem programmierbaren Computersystem zusammenarbeiten (oder damit zusammenarbeiten können) ausgeführt werden, so dass das jeweilige Verfahren ausgeführt wird. Daher kann das digitale Speichermedium computerlesbar sein.
Einige Beispiele weisen einen Datenträger mit elektronisch lesbaren Steuersignalen auf, die mit einem programmierbaren Computersystem zusammenarbeiten können, so dass eines der hier beschriebenen Verfahren ausgeführt wird.
Im Allgemeinen können Beispiele als ein Computerprogrammprodukt mit einem Programmcode implementiert werden, wobei der Programmcode eines der Verfahren ausführen kann, wenn das Computerprogrammprodukt auf einem Computer läuft. Der Programmcode kann beispielsweise auf einem maschinenlesbaren Träger gespeichert sein.
Andere Beispiele umfassen das Computerprogramm zum Ausführen eines der hier beschriebenen Verfahren, das auf einem maschinenlesbaren Träger gespeichert ist.
Mit anderen Worten ist eine Implementation des als Beispiel dienenden Verfahrens daher ein Computerprogramm mit einem Programmcode zum Ausführen eines der hier beschriebenen Verfahren, wenn das Computerprogramm auf einem Computer ausgeführt wird.
Eine weitere Implementation des als Beispiel dienenden Verfahrens ist daher ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Medium), auf dem das Computerprogramm zum Ausführen von einem der hier beschriebenen Verfahren aufgezeichnet ist. Der Datenträger, das digitale Speichermedium oder das aufgezeichnete Medium sind typischerweise gegenständlich und/oder nicht vergänglich.
Eine weitere Implementation des als Beispiel dienenden Verfahrens ist daher ein Datenstrom oder eine Sequenz von Signalen, welche das Computerprogramm zum Ausführen eines der hier beschriebenen Verfahren darstellen. Der Datenstrom oder die Sequenz von Signalen kann beispielsweise dafür ausgelegt sein, über eine Datenkommunikationsverbindung, beispielsweise über das Internet, übertragen zu werden.
Ein weiteres Beispiel umfasst eine Verarbeitungsvorrichtung, beispielsweise einen Computer oder eine programmierbare Logikvorrichtung, die dafür ausgelegt oder eingerichtet ist, eines der hier beschriebenen Verfahren auszuführen.
Ein weiteres Beispiel umfasst einen Computer, auf dem das Computerprogramm zum Ausführen eines der hier beschriebenen Verfahren installiert ist.
Ein weiteres Beispiel umfasst eine Vorrichtung oder ein System, die oder das dafür ausgelegt ist, (beispielsweise elektronisch oder optisch) ein Computerprogramm zum Ausführen eines der hier beschriebenen Verfahren zu einem Empfänger zu übertragen. Der Empfänger kann beispielsweise ein Computer, eine mobile Vorrichtung, eine Speichervorrichtung oder dergleichen sein. Die Vorrichtung oder das System kann beispielsweise einen Dateiserver zum Übertragen des Computerprogramms zum Empfänger aufweisen.
Bei einigen Beispielen kann eine programmierbare Logikvorrichtung (beispielsweise ein feldprogrammierbares Gate-Array) verwendet werden, um einige oder alle Funktionalitäten der hier beschriebenen Verfahren auszuführen. Bei einigen Beispielen kann ein feldprogrammierbares Gate-Array mit einem Mikroprozessor zusammenarbeiten, um eines der hier beschriebenen Verfahren auszuführen. Im Allgemeinen werden die Verfahren durch eine Hardwarevorrichtung ausgeführt.
Die vorstehend beschriebenen Beispiele dienen lediglich der Veranschaulichung. Es sei bemerkt, dass Modifikationen und Abänderungen der hier beschriebenen Anordnungen und Einzelheiten für andere Fachleute offensichtlich sein werden. Es ist daher vorgesehen, dass eine Einschränkung nur durch den Schutzumfang der anliegenden Patentansprüche und nicht durch die zur Beschreibung und Erklärung der hier vorgestellten Beispiele dargelegten spezifischen Einzelheiten gegeben ist.
Wenngleich sich jeder Anspruch nur auf einen einzigen Anspruch zurück bezieht, deckt die Offenbarung auch jede erdenkliche Kombination von Ansprüchen ab.

Claims

Differenzielle Verzögerungsleitung, welche aufweist: eine Reihenschaltung mehrerer differenzieller Verzögerungsstufen, wobei jede differenzielle Verzögerungsstufe ein erstes Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang und ein zweites Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang aufweist, wobei jedes Verzögerungselement einen ersten Inverter, der zwischen den ersten Eingang und den Ausgang des Verzögerungselements geschaltet ist, und einen zweiten Inverter, der zwischen den zweiten Eingang und den Ausgang des Verzögerungselements geschaltet ist, aufweist, wobei der Ausgang des ersten Verzögerungselements einer n-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen mit einem Eingang des zweiten Verzögerungselements einer (n+m)-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen gekoppelt ist, wobei m eine gerade natürliche Zahl größer oder gleich zwei ist, und wobei mindestens ein erstes Verzögerungselement einer differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen einen Anfangsflanken-Injektionseingang zum Zwingen des Ausgangs des ersten Verzögerungselements auf ein vorgegebenes Potential, das von Potentialen an den Eingängen des ersten Verzögerungselements unabhängig ist, aufweist.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei der Ausgang des ersten Verzögerungselements jeder differenziellen Verzögerungsstufe mit dem ersten Eingang des ersten Verzögerungselements einer folgenden differenziellen Verzögerungsstufe gekoppelt ist und wobei der Ausgang des zweiten Verzögerungselements jeder differenziellen Verzögerungsstufe mit dem ersten Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe gekoppelt ist.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei der Eingang des zweiten Verzögerungselements der (n+m)-ten differenziellen Verzögerungsstufe, mit dem der Ausgang des ersten Verzögerungselements der n-ten differenziellen Verzögerungsstufe gekoppelt ist, der zweite Eingang des zweiten Verzögerungselements der (n+m)-ten differenziellen Verzögerungsstufe ist.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei der Ausgang des zweiten Verzögerungselements der n-ten differenziellen Verzögerungsstufe mit einem Eingang des ersten Verzögerungselements der (n+m)-ten differenziellen Verzögerungsstufe gekoppelt ist.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei das zweite Verzögerungselement der (n+m)-ten differenziellen Verzögerungsstufe dafür ausgelegt ist, ein Ausgangssignal an seinem Ausgang auf der Grundlage einer invertierten Version eines an seinem ersten Eingang empfangenen Signals und einer invertierten Version eines an seinem zweiten Eingang empfangenen Signals bereitzustellen.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei das zweite Verzögerungselement der (n+m)-ten differenziellen Verzögerungsstufe weitere Eingänge aufweist, wobei jeder der weiteren Eingänge mit einem Ausgang eines ersten Verzögerungselements oder eines zweiten Verzögerungselements einer der (n+m)-ten differenziellen Verzögerungsstufe vorhergehenden differenziellen Verzögerungsstufe gekoppelt ist.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei das zweite Verzögerungselement der (n+m)-ten differenziellen Verzögerungsstufe pro Eingang einen Inverter aufweist, der zwischen den jeweiligen Eingang und den Ausgang des zweiten Verzögerungselements der (n+m)-ten differenziellen Verzögerungsstufe geschaltet ist.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei die Eingänge jedes Verzögerungselements Dateneingänge sind und der Ausgang jedes Verzögerungselements ein Datenausgang ist.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei das zweite Verzögerungselement der (n+m)-ten differenziellen Verzögerungsstufe dafür ausgelegt ist, ein Ausgangssignal an seinem Ausgang durch Ausführen einer Interpolation auf der Grundlage an seinen Eingängen empfangener Signale zu erzeugen.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei der Ausgang des ersten Verzögerungselements der n-ten differenziellen Verzögerungsstufe direkt mit dem Eingang des zweiten Verzögerungselements der (n+m)-ten differenziellen Verzögerungsstufe verbunden ist.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei der Ausgang des ersten Verzögerungselements jeder differenziellen Verzögerungsstufe mit einem Eingang des zweiten Verzögerungselements der übernächsten differenziellen Verzögerungsstufe gekoppelt ist.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei ferner ein erstes Verzögerungselement einer weiteren differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen einen Anfangsflanken-Injektionseingang zum Zwingen des Ausgangs des ersten Verzögerungselements der weiteren differenziellen Verzögerungsstufe auf das vorgegebene Potential aufweist.
Differenzielle Verzögerungsleitung nach Anspruch 1, welche ferner aufweist: einen Anfangsflankeninjektor, der dafür ausgelegt ist, eine Anfangsflanke in die differenzielle Verzögerungsleitung zu injizieren, und wobei der Anfangsflankeninjektor dafür ausgelegt ist, einen Injektionspunkt zu ändern, an dem die Anfangsflanke in die differenzielle Verzögerungsleitung eingebracht wird.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei das erste und das zweite Verzögerungselement mindestens einen weiteren Eingang aufweisen.
Differenzieller Ringoszillator, welcher aufweist: eine differenzielle Verzögerungsleitung, welche aufweist: eine Reihenschaltung mehrerer differenzieller Verzögerungsstufen, wobei jede differenzielle Verzögerungsstufe ein erstes Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang und ein zweites Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang aufweist, wobei jedes Verzögerungselement einen ersten Inverter, der zwischen den ersten Eingang und den Ausgang des Verzögerungselements geschaltet ist, und einen zweiten Inverter, der zwischen den zweiten Eingang und den Ausgang des Verzögerungselements geschaltet ist, aufweist, wobei der Ausgang des ersten Verzögerungselements einer n-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen mit einem Eingang des zweiten Verzögerungselements einer (n+m)-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen gekoppelt ist, wobei m eine gerade natürliche Zahl größer oder gleich zwei ist, wobei mindestens ein erstes Verzögerungselement einer differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen einen Anfangsflanken-Injektionseingang zum Zwingen des Ausgangs des ersten Verzögerungselements auf ein vorgegebenes Potential, das von Potentialen an den Eingängen des ersten Verzögerungselements unabhängig ist, aufweist.
Differenzieller Ringoszillator nach Anspruch 15, wobei der Ausgang des ersten Verzögerungselements einer letzten differenziellen Verzögerungsstufe der differenziellen Verzögerungsleitung mit einem Eingang des zweiten Verzögerungselements einer ersten differenziellen Verzögerungsstufe der differenziellen Verzögerungsleitung gekoppelt ist, und wobei der Ausgang des zweiten Verzögerungselements der letzten differenziellen Verzögerungsstufe mit einem Eingang des ersten Verzögerungselements der ersten differenziellen Verzögerungsstufe der differenziellen Verzögerungsleitung gekoppelt ist.
Differenzielle Verzögerungsleitung, welche aufweist: eine Reihenschaltung mehrerer differenzieller Verzögerungsstufen, wobei jede differenzielle Verzögerungsstufe ein erstes Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang und ein zweites Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang aufweist, wobei jedes Verzögerungselement einen ersten Inverter, der zwischen den ersten Eingang und den Ausgang des Verzögerungselements geschaltet ist, und einen zweiten Inverter, der zwischen den zweiten Eingang und den Ausgang des Verzögerungselements geschaltet ist, aufweist, wobei ein Signal am ersten Eingang des ersten Verzögerungselements einer differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen auch an einen Eingang des zweiten Verzögerungselements einer folgenden differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen angelegt wird, wobei mindestens ein erstes Verzögerungselement einer differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen einen Anfangsflanken-Injektionseingang zum Zwingen des Ausgangs des ersten Verzögerungselements auf ein vorgegebenes Potential, das von Potentialen an den Eingängen des ersten Verzögerungselements unabhängig ist, aufweist.
Differenzielle Verzögerungsleitung nach Anspruch 17, wobei die differenzielle Verzögerungsstufe die n-te differenzielle Verzögerungsstufe ist und die folgende differenzielle Verzögerungsstufe eine (n+i)-te differenzielle Verzögerungsstufe ist, wobei i eine ungerade Zahl größer oder gleich eins ist.
Differenzielle Verzögerungsleitung nach Anspruch 17, wobei der Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe, an den das Signal angelegt wird, der zweite Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe ist und wobei ferner ein Ausgangssignal an einem Ausgang des zweiten Verzögerungselements der differenziellen Verzögerungsstufe dem ersten Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe bereitgestellt wird.
Differenzielle Verzögerungsleitung nach Anspruch 17, wobei ein weiteres Signal am ersten Eingang des zweiten Verzögerungselements der differenziellen Verzögerungsstufe einem Eingang des ersten Verzögerungselements der folgenden differenziellen Verzögerungsstufe zugeführt wird.
Differenzielle Verzögerungsleitung nach Anspruch 17, wobei das Signal vom ersten Eingang des ersten Verzögerungselements der differenziellen Verzögerungsstufe dem Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe ohne ein weiteres zwischenstehendes Verzögerungselement bereitgestellt wird.
Mobilkommunikationsvorrichtung, welche aufweist: einen Antennenport, ein HF-Frontend, einen digitalen Basisbandprozessor und eine differenzielle Verzögerungsleitung, welche aufweist: eine Reihenschaltung mehrerer differenzieller Verzögerungsstufen, wobei jede differenzielle Verzögerungsstufe ein erstes Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang und ein zweites Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang aufweist, wobei jedes Verzögerungselement einen ersten Inverter, der zwischen den ersten Eingang und den Ausgang des Verzögerungselements geschaltet ist, und einen zweiten Inverter, der zwischen den zweiten Eingang und den Ausgang des Verzögerungselements geschaltet ist, aufweist, wobei der Ausgang des ersten Verzögerungselements einer n-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen mit einem Eingang des zweiten Verzögerungselements einer (n+m)-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen gekoppelt ist, wobei m eine gerade natürliche Zahl größer oder gleich zwei ist, und wobei mindestens ein erstes Verzögerungselement einer differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen einen Anfangsflanken-Injektionseingang zum Zwingen des Ausgangs des ersten Verzögerungselements auf ein vorgegebenes Potential, das von Potentialen an den Eingängen des ersten Verzögerungselements unabhängig ist, aufweist, wobei die differenzielle Verzögerungsleitung in das HF-Frontend oder in den digitalen Basisbandprozessor aufgenommen ist und wobei das HF-Frontend mit dem Antennenport und dem digitalen Basisbandprozessor gekoppelt ist.
Mobilkommunikationsvorrichtung nach Anspruch 22, wobei die differenzielle Verzögerungsleitung in einen Zeit-Digital-Wandler des HF-Frontends oder des digitalen Basisbandprozessors aufgenommen ist.
Mobilkommunikationsvorrichtung, welche aufweist: einen Antennenport, ein HF-Frontend, einen digitalen Basisbandprozessor und eine differenzielle Verzögerungsleitung, welche aufweist: eine Reihenschaltung mehrerer differenzieller Verzögerungsstufen, wobei jede differenzielle Verzögerungsstufe ein erstes Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang und ein zweites Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang aufweist, wobei jedes Verzögerungselement einen ersten Inverter, der zwischen den ersten Eingang und den Ausgang des Verzögerungselements geschaltet ist, und einen zweiten Inverter, der zwischen den zweiten Eingang und den Ausgang des Verzögerungselements geschaltet ist, aufweist, wobei ein Signal am ersten Eingang des ersten Verzögerungselements einer differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen auch an einen Eingang des zweiten Verzögerungselements einer folgenden differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen angelegt wird, wobei mindestens ein erstes Verzögerungselement einer differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen einen Anfangsflanken-Injektionseingang zum Zwingen des Ausgangs des ersten Verzögerungselements auf ein vorgegebenes Potential, das von Potentialen an den Eingängen des ersten Verzögerungselements unabhängig ist, aufweist, wobei die differenzielle Verzögerungsleitung in das HF-Frontend oder in den digitalen Basisbandprozessor aufgenommen ist und wobei das HF-Frontend mit dem Antennenport und dem digitalen Basisbandprozessor gekoppelt ist.
Mobilkommunikationsvorrichtung nach Anspruch 24, wobei die differenzielle Verzögerungsleitung in einen Zeit-Digital-Wandler des HF-Frontends oder des digitalen Basisbandprozessors aufgenommen ist.
Verfahren, welches folgende Schritte aufweist: Bereitstellen eines Signals an einem ersten Eingang eines ersten Verzögerungselements einer differenziellen Verzögerungsstufe einer Reihenschaltung mehrerer differenzieller Verzögerungsstufen, wobei jede differenzielle Verzögerungsstufe ein erstes Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang und ein zweites Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang aufweist, wobei jedes Verzögerungselement einen ersten Inverter, der zwischen den ersten Eingang und den Ausgang des Verzögerungselements geschaltet ist, und einen zweiten Inverter, der zwischen den zweiten Eingang und den Ausgang des Verzögerungselements geschaltet ist, aufweist und wobei mindestens ein erstes Verzögerungselement einer differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen einen Anfangsflanken-Injektionseingang zum Zwingen des Ausgangs des ersten Verzögerungselements auf ein vorgegebenes Potential, das von Potentialen an den Eingängen des ersten Verzögerungselements unabhängig ist, aufweist, und Anlegen eines Ausgangssignals des ersten Verzögerungselements einer n-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen an einen Eingang des zweiten Verzögerungselements einer (n+m)-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen, wobei m eine gerade natürliche Zahl größer oder gleich zwei ist.
Verfahren nach Anspruch 26, wobei das Ausgangssignal auch an den ersten Eingang des ersten Verzögerungselements einer (n+1)-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen angelegt wird.
Verfahren nach Anspruch 26, wobei der Eingang des zweiten Verzögerungselements, dem das Signal bereitgestellt wird, der zweite Eingang des zweiten Verzögerungselements der (n+m)-ten differenziellen Verzögerungsstufe ist und wobei ein Ausgangssignal, das an einem Ausgang des zweiten Verzögerungselements einer (n+m-1)-ten differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen bereitgestellt wird, dem ersten Eingang des zweiten Verzögerungselements der (n+m)-ten differenziellen Verzögerungsstufe bereitgestellt wird.
Verfahren, welches folgende Schritte aufweist: Bereitstellen eines Signals an einem ersten Eingang eines ersten Verzögerungselements einer differenziellen Verzögerungsstufe einer Reihenschaltung mehrerer differenzieller Verzögerungsstufen, wobei jede differenzielle Verzögerungsstufe ein erstes Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang und ein zweites Verzögerungselement mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang aufweist, wobei jedes Verzögerungselement einen ersten Inverter, der zwischen den ersten Eingang und den Ausgang des Verzögerungselements geschaltet ist, und einen zweiten Inverter, der zwischen den zweiten Eingang und den Ausgang des Verzögerungselements geschaltet ist, aufweist und wobei mindestens ein erstes Verzögerungselement einer differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen einen Anfangsflanken-Injektionseingang zum Zwingen des Ausgangs des ersten Verzögerungselements auf ein vorgegebenes Potential, das von Potentialen an den Eingängen des ersten Verzögerungselements unabhängig ist, aufweist, und wobei das Signal auch an einen Eingang des zweiten Verzögerungselements einer folgenden differenziellen Verzögerungsstufe von den mehreren differenziellen Verzögerungsstufen angelegt wird.
Verfahren nach Anspruch 29, wobei der Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe, an den das Signal angelegt wird, der zweite Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe ist und wobei ein Ausgangssignal, das am Ausgang des zweiten Verzögerungselements der differenziellen Verzögerungsstufe bereitgestellt wird, an den ersten Eingang des zweiten Verzögerungselements der folgenden differenziellen Verzögerungsstufe angelegt wird.
Differenzielle Verzögerungsleitung nach Anspruch 1, wobei der Ausgang des ersten Verzögerungselements jeder differenziellen Verzögerungsstufe mit dem zweiten Eingang des zweiten Verzögerungselements der übernächsten differenziellen Verzögerungsstufe gekoppelt ist und der Ausgang des zweiten Verzögerungselements jeder differenziellen Verzögerungsstufe mit dem zweiten Eingang des ersten Verzögerungselements der übernächsten differenziellen Verzögerungsstufe gekoppelt ist, wobei der Ausgang des ersten Verzögerungselements jeder differenziellen Verzögerungsstufe ferner mit dem ersten Eingang des ersten Verzögerungselements der nächsten differenziellen Verzögerungsstufe gekoppelt ist und der Ausgang des zweiten Verzögerungselements jeder differenziellen Verzögerungsstufe ferner mit dem ersten Eingang des zweiten Verzögerungselements der nächsten differenziellen Verzögerungsstufe gekoppelt ist.