DE112019002565T5

DE112019002565T5 - Phasensynchronisationsschleife niedriger leistung und geringem jitter mit digitaler leckverlustkompensation

Info

Publication number: DE112019002565T5
Application number: DE112019002565.1T
Authority: DE
Inventors: Yongping Fan; Dan Zhang; Bo Xiang
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2018-12-14
Filing date: 2019-11-12
Publication date: 2021-02-25
Also published as: US20200195255A1; US10700688B1; WO2020123078A1; CN112368943A

Abstract

Beschrieben ist eine Phasensynchronisationsschleife (PLL) mit geringer Leistung und geringem Jitter oder eine verzögerte Regelschleife (DLL) mit digitaler Leckverlustkompensation. Die Kompensation wird durch eine Vorrichtung bereitgestellt, welche Folgendes umfasst: einen Schaltkomplex, um einen Impuls mit einer digital gesteuerten Impulsbreite zu erzeugen, wobei die Impulsbreite proportional zu einem statischen Phasenfehler einer PLL oder einer DLL ist; und eine Ladungspumpe, welche mit dem Schaltkomplex gekoppelt ist, wobei die Ladungspumpe dazu dient, den Impuls zu empfangen und einen Strom in einen oder aus einem Knoten gemäß der Impulsbreite zu liefern oder zu entnehmen.

Description

PRIORITÄTSANSPRUCH
Diese Anwendung beansprucht Priorität der US-Patentanmeldung Nr. 16/221,388 , eingereicht am 14. Dezember 2018, mit dem Titel „LOW POWER AND LOW JITTER PHASE LOCKED LOOP WITH DIGITAL LEAKAGE COMPENSATION“, und welche insgesamt durch Verweis aufgenommen ist.
HINTERGRUND
Im Vergleich zu einer digitalen Phasensynchronisationsschleife (PLL) weist eine analoge PLL die Vorteile eines geringeren Stromverbrauchs (z. B. eines ungefähr vier Mal geringeren Stromverbrauchs als eine digitale PLL), eines geringeren Jitters (z. B. 3 bis 5 Mal besser als eine digitale PLL) und niedrigere Kosten beim Entwurf auf, welche bei Vorrichtungen mit geringer Leistung erwünscht sind, wie beispielsweise Servern, Client-Maschinen, chipintern Systemen (SOC) und am Körper tragbaren Computervorrichtungen. Da die Nachfrage nach einem PLL-Entwurf niedriger Leistung, geringem Jitter und kleiner Fläche bei einer 10-nm-Prozesstechnologie und jenseits davon fortbesteht, kann der Leckverlust aus verschiedenen Quellen bei den Anwendungen zu einer Aufgabe werden, bei welchen die Referenztaktfrequenz niedrig ist und es erforderlich ist, dass der statische Phasenfehler bei allen Prozesskurven und Temperaturen nahe null ist. Eine Wirkung dieser Leckströme auf analoge PLLs ist die Erhöhung eines statischen Phasenfehlers und einer referenzbedingten Störlinie. Für PLLs mit geringer Referenztaktfrequenz (z. B. großem Multiplikationsfaktor N), wo der Leckstrom längere Zeit akkumuliert (z. B. für eine Dauer einer Referenztaktperiode), kann die Steuerungsspannung Vctl eines spannungsgesteuerten Oszillators (VCO) in Abhängigkeit von der Leckstromrichtung höher oder niedriger driften.
Die hier bereitgestellte Hintergrundbeschreibung dient dem Zweck eines allgemeinen Präsentierens des Kontexts der Offenbarung. Außer es ist hier anders angegeben, sind die Materialien, welche in diesem Abschnitt beschrieben sind, nicht Stand der Technik für die Ansprüche in dieser Patentanmeldung und sind durch Einbeziehung in diesem Abschnitt nicht in den Stand der Technik aufgenommen.
Figurenliste
Die Ausführungsformen der Offenbarung werden aus der nachfolgenden ausführlichen Beschreibung und aus den begleitenden Zeichnungen der verschiedenen Ausführungsformen der Offenbarung vollständiger verstanden, welche jedoch nicht genommen werden dürfen, um die Offenbarung auf die spezifischen Ausführungsformen zu beschränken, sondern nur zur Erklärung und zum Verständnis dienen.

1 illustriert eine Phasensynchronisationsschleife (PLL), bei welcher ein Leckstrom in der Ladungspumpe einen Phasenfehler und eine Drift einer Steuerungsspannung des Oszillators der PLL bewirkt.
2 illustriert ein Zeitdiagramm der PLL der 1, bei welcher ein Leckstrom in der Ladungspumpe einen Phasenfehler und eine Drift einer Steuerungsspannung des Oszillators der PLL bewirkt.
3 illustriert eine PLL mit einer digitalen Leckverlustkompensation gemäß manchen Ausführungsformen.
4 illustriert eine Schemaansicht eines digitalen Leckverlustkompensations-Impulserzeugers für proportionale und integrale Ladungspumpen gemäß manchen Ausführungsformen.
5 illustriert eine vereinfachte Schemaansicht der Ladungspumpen und eines Abtastungsrücksetz-Schleifenfilters gemäß manchen Ausführungsformen.
6A bis B illustrieren Zeitdiagramme, welche einen statischen Phasenfehler aufgrund eines Leckstroms aus einem Versorgungsknoten und Hinzufügen von Kompensationsimpulsen, um den Leckstrom aufzuheben, gemäß manchen Ausführungsformen zeigen.
7 illustriert eine vereinfachte Schemaansicht für eine statische Phasenfehlerüberwachung gemäß manchen Ausführungsformen.
8 illustriert ein Ablaufdiagramm eines Verfahrens zum Kompensieren von Leckverlustwirkungen durch ein digitales Mittel gemäß manchen Ausführungsformen.
9 illustriert einen Satz von Diagrammen, welche einen gemessenen statischen Phasenfehler, Phasenrauschen, eine referenzbedingte Störlinie mit und ohne Leckverlustkompensation bei 3,2 GHz mit einem Referenztakt von 100 MHz gemäß manchen Ausführungsformen zeigen.
10 illustriert einen Satz von Diagrammen, welche einen gemessenen statischen Phasenfehler, Phasenrauschen, eine referenzbedingte Störlinie mit und ohne Leckverlustkompensation bei 1,6 GHz mit einem Referenztakt von 100 MHz gemäß manchen Ausführungsformen zeigen.
11 illustriert einen Satz von Diagrammen, welche eine statische Phasenfehlerreduktion mit digitaler Leckverlustkompensation bei niedriger Oszillatorfrequenz, geringem Ladungspumpenstrom und niedriger Referenztaktfrequenz gemäß manchen Ausführungsformen zeigen.
12 illustriert eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (chipinternes System) mit einer PLL oder DLL mit einem digitalen Leckverlustkompensationsschaltkomplex gemäß manchen Ausführungsformen der Offenbarung.

AUSFÜHRLICHE BESCHREIBUNG
Um den Leckstrom zu kompensieren, werden analoge Kompensationsschaltungen verwendet, bei welchen Replik-Ladungspumpenzweige oder -Arme implementiert sind, um den Leckverlust aus PMOS- und NMOS-Vorrichtungen in der Ladungspumpe einer PLL aufzuheben. Bei diesen analogen Kompensationstechniken wird ein gespiegelter Leckstrom von dem Steuerungsspannungsknoten, Vctl, subtrahiert, bei welchem eine Spannung am Knoten Vctl verwendet wird, um eine oszillierende Frequenz eines spannungsgesteuerten Oszillators der PLL zu steuern. Die Spiegelvorrichtung zur Übereinstimmung zu bringen, ist jedoch eine Herausforderung.
Einige analoge Kompensationsschaltungen verwenden einen Leckstrom, welcher durch Vergleichen eines Steuerungsspannungsknotens in einer Ladungspumpe und in einer Ladungspumpen-Replik erzeugt wird. Die Replik wird durch einen Code gesteuert (z. B. einen digitalen 4-Bit-Code). Der Leckstrom wird dann von dem Steuerungsspannungsknoten in der Ladungspumpe subtrahiert. Da der Leckstrom normalerweise kleiner ist als 1 µA, wird ein Operationsverstärker (Opamp) mit einem Versatz von fast null entworfen, um die Spannungsdifferenz durch einen derartig kleinen Leckstrom zu detektieren, was schwierig ist und die Komplexität eines PLL-Entwurfs erhöht. In diesem Fall kompensiert die analoge Kompensationsschaltung einen Leckstrom aus einem Gatter und einem Schleifenfilter und nicht den Leckverlust in der Ladungspumpe. Bei moderner CMOS-(komplementärer Metalloxidhalbleiter)-Prozesstechnik ist ein Ladungspumpenleckverlust ein großer Beitrag zu dem gesamten Leckstrom und kann nicht ignoriert werden.
Die Nachteile der analogen Leckverlust-Aufhebungstechnik umfassen: (1) es ist beinahe unmöglich, einen Leckverlust für alle PVT-(Prozess, Spannung und Temperatur)-Kurven aufzuheben; (2) es ist schwer, einen Leckstrom zu spiegeln und zu steuern, da die Größenordnung des Leckstroms sehr klein ist, normalerweise im Bereich eines Zehntels eines Mikroamperes oder kleiner, und (3) addieren die analogen Kompensationsvorrichtungen ihrerseits zusätzlichen Leckstrom.
Manche Ausführungsformen beschreiben ein digitales Leckverlustkompensationsschema, um den statischen Phasenfehler und die referenzbedingte Störlinie (aufgrund von Spannungswelligkeiten auf Vctl, welche die Frequenz eines VCO steuert) durch Aufheben des Leckstroms unter Verwendung von Impulsbreitenmodulation (PWM) zu beseitigen. Bei manchen Ausführungsformen werden Kompensationsimpulse zu den Up- und Down-(Dn)-Eingängen einer integralen Ladungspumpe durch ODER-Gatter in Abhängigkeit von der Leckverlustrichtung hinzugefügt. Die Anzahl von Kompensationsimpulsen und eine Impulsbreite werden digital gemäß der statischen Phasenfehlergrößenordnung eingestellt, welche durch eine Phasenüberwachung gemessen wird, wie beispielsweise einen Zeit-nach-digital-Wandler (TDC).
Ein statischer Phasenfehler, welcher durch einen Leckstrom bewirkt wird, ist eine Hauptsorge bei analogen PLLs, wenn die Referenztaktfrequenz niedrig ist, wie beispielsweise ungefähr 19,2 MHz. Das digitale Leckverlustkompensationsschema verschiedener Ausführungsformen löst die Aufgabe durch digitales Aufheben des Leckstroms und eliminiert deshalb den statischen Phasenfehler. Die digitale Leckverlustkompensationstechnik ermöglicht eine fortgesetzte Verwendung analoger PLLs, um Anforderungen an geringe Leistung und geringen Jitter zu erfüllen. Der digitale Leckverlustkompensationsentwurf addiert geringfügige Leistung (z. B. ungefähr 20 µA) und wenig Fläche (z. B. 34 µm x 48 µm) zu der gesamten PLL-Leistung und -Fläche.
Bei analogen Leckverlustkompensationstechniken ist es beinahe unmöglich, eine Schaltung zu entwerfen, um einen Leckverlust über PVTs bei der fortgeschrittenen CMOS-Technik, wie beispielsweise 10 nm und jenseits davon, genau aufzuheben, da der Leckstrom normalerweise in der Größenordnung von Sub-Mikroampere liegt und sehr sensibel für PVT-Kurven ist. Außerdem fügen die Vorrichtungen in analogen Kompensationsschaltungen einen zusätzlichen Leckstrom hinzu. Bei der digitalen Leckverlustkompensationstechnik mancher Ausführungsformen wird die Leckverlustladung durch eine PWM-Technik (Kompensationsimpuls) genau aufgehoben. Da kein Stromspiegel benötigt wird, um einen Leckstrom zu messen, ist es viel leichter, die digitale Leckverlustkompensationstechnik zu implementieren, und es apart Fläche, und es fügt keinen zusätzlichen Leckstrom hinzu, weil keine zusätzlichen Vorrichtungen zu dem Steuerungsspannungsknoten, Vctl, hinzugefügt werden. Silizium-Messdaten aus einem 10-nm-Testchip zeigen, dass mit dem Merkmal des digitalen Leckverlustkompensationsentwurfs der statische Phasenfehler (bei niedriger Referenztaktfrequenz von 19,2 MHz) von beispielsweise 200 ps (Picosekunden) und 750 ps auf weniger als 30 ps reduziert ist, was es ermöglicht, eine Produktspezifikation von 50 ps statischer Phasenfehler bei bestimmten Anwendungen zu erfüllen. Andere technische Wirkungen werden aus den verschiedenen Ausführungsformen und Figuren offensichtlich. Während die verschiedenen Ausführungsformen unter Bezugnahme auf eine Ladungspumpen-basierte PLL beschrieben sind, sind sie auch auf eine Ladungspumpen-basierte verzögerte Regelschleife (DLL) anwendbar.
In der folgenden Beschreibung werden zahlreiche Details diskutiert, um eine gründlichere Erklärung von Ausführungsformen der vorliegenden Offenbarung bereitzustellen. Es ist Fachleuten jedoch offensichtlich, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Einzelheiten umgesetzt werden können. In anderen Fällen sind wohl bekannte Strukturen und Einrichtungen in Blockdiagrammform dargestellt, anstatt in allen Einzelheiten, um zu vermeiden, dass Ausführungsformen der vorliegenden Offenbarung unklar gemacht werden.
Es ist zu beachten, dass in den entsprechenden Zeichnungen der Ausführungsformen Signale mit Linien dargestellt sind. Manche Linien können dicker sein, um stärker konstituierende Signalwege anzugeben, und/oder sie können Pfeile an einem oder mehreren Enden aufweisen, um eine primäre Informationsflussrichtung anzugeben. Derartige Angaben sind nicht als beschränkend vorgesehen. Stattdessen sind die Linien im Zusammenhang mit einer oder mehreren beispielhaften Ausführungsformen verwendet, um ein leichteres Verständnis einer Schaltung oder einer logischen Einheit zu vereinfachen. Jedes dargestellte Signal, wie durch Entwurfserfordernisse oder -Präferenzen diktiert, kann tatsächlich ein oder mehrere Signale umfassen, welche sich in beide Richtungen bewegen können und mit jedem geeigneten Signalschematyp implementiert werden.
Der Begriff „Vorrichtung“ kann allgemein ein Gerät gemäß dem Kontext der Verwendung dieses Begriffs bezeichnen. Beispielsweise kann eine Vorrichtung einen Schichtenstapel oder Strukturen, eine einzelne Struktur oder Schicht, eine Verbindung verschiedener Strukturen, welche aktive und/oder passive Elemente usw. aufweisen, betreffen. Im Allgemeinen ist eine Vorrichtung eine dreidimensionale Struktur mit einer Ebene entlang der x-y-Richtung und einer Höhe entlang der z Richtung einem kartesischen x-y-z-Koordinatensystem. Die Ebene der Vorrichtung kann auch die Ebene eines Geräts sein, welches die Vorrichtung umfasst.
Überall in der Beschreibung und in den Ansprüchen bedeutet der Begriff „verbunden“ eine unmittelbare Verbindung, wie beispielsweise eine elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, welche verbunden werden, ohne irgendwelche dazwischenliegende Vorrichtungen.
Der Begriff „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie beispielsweise eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, welche verbunden sind, oder eine indirekte Verbindung durch eine oder mehrere passive oder aktive dazwischenliegende Vorrichtungen.
Der Begriff „benachbart“ bezeichnet hier im Allgemeinen eine Position eines Dings, welches neben (z. B. unmittelbar neben oder nahe an, mit einem oder mehreren Dingen dazwischen) einem anderen Ding ist oder daran angrenzend ist (z. B. aneinanderstoßend).
Der Begriff „Schaltung“ oder „Modul“ kann eine oder mehrere passive und/oder aktive Komponenten bezeichnen, welche angeordnet sind, um miteinander zusammenzuarbeiten, um eine erwünschte Funktion bereitzustellen.
Der Begriff „Signal“ kann mindestens ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten-/Taktsignal bezeichnen. Die Bedeutung von „ein“, „eine“ und „der, die, das“ umfassen Pluralreferenzen. Die Bedeutung von „in“ umfasst „in“ und „auf“.
Der Begriff „Skalieren“ betrifft im Allgemeinen Umwandeln eines Entwurfs (schematisch und Layout) von einer Prozesstechnik in eine andere Prozesstechnik und nachfolgendes Reduzieren auf eine Layout-Fläche. Der Begriff „Skalieren“ betrifft im Allgemeinen auch Verkleinern von Layout und Vorrichtungen innerhalb des gleichen Techniknodus. Der Begriff „Skalieren“ kann auch Einstellen (z. B. Verlangsamen oder Beschleunigen - d. h. Verkleinern bzw. Vergrößern) einer Signalfrequenz in Bezug auf einen anderen Parameter bezeichnen, beispielsweise einen Stromversorgungspegel.
Die Begriffe „im Wesentlichen“, „fast“, „näherungsweise“, „nahe“ und „ungefähr“ bezeichnen im Allgemeinen, dass ein Wert innerhalb von +/-10 % eines Sollwerts liegt. Beispielsweise, außer es ist in dem expliziten Kontext ihrer Verwendung anderslautend angegeben, bedeuten die Begriffe „im Wesentlichen gleich“, „ungefähr gleich“ und „näherungsweise gleich“, dass es nicht mehr als eine nebensächliche Variationsbreite zwischen den Dingen gibt, welche so beschrieben sind. In der Technik ist eine derartige Variationsbreite typischerweise nicht mehr als +/-10 % eines vorbestimmten Sollwerts.
Außer es ist anderslautend angegeben, zeigt die Verwendung der Ordinaladjektive „erstes“, „zweites“, „drittes“ usw., um ein gemeinsames Objekt zu beschreiben, bloß an, dass verschiedene Instanzen gleicher Objekte bezeichnet werden, und ist nicht vorgesehen, zu besagen, dass die so beschriebenen Objekte in einer vorgegebenen Sequenz, entweder zeitlich, räumlich, im Rang oder auf irgendeine andere Weise, sein müssen.
Zum Zweck der vorliegenden Offenbarung bedeuten Phrasen „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Zum Zweck der vorliegenden Offenbarung bedeutet die Phrase „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
Die Begriffe „links“, „rechts“, „vorne“, „hinten“, „oben“, „unten“, „über“, „darunter“ und dergleichen sind in der Beschreibung und in den Ansprüchen, falls vorhanden, für beschreibende Zwecke und nicht notwendigerweise zum Beschreiben permanenter relativer Positionen verwendet. Beispielsweise bezeichnen die Begriffe „über“, „darunter“, „Vorderseite“, „Rückseite“, „oben“, „unter“, „über“, „darunter“ und „auf“, wie sie hier verwendet sind, eine relative Position einer Komponente, einer Struktur oder eines Materials hinsichtlich anderer referenzierter Komponenten, Strukturen oder Materialien innerhalb einer Vorrichtung, bei welcher derartige physikalische Beziehungen bemerkenswert sind. Diese Begriffe sind hier für beschreibende Zwecke nur und überwiegend im Kontext einer z-Achse einer Vorrichtung eingesetzt und können deshalb in Bezug auf eine Orientierung einer Vorrichtung relativ sein.
Der Begriff „zwischen“ kann im Kontext der z-Achse, x-Achse oder y-Achse einer Vorrichtung eingesetzt sein. Eine Vorrichtung, welche zwischen zwei anderen Vorrichtungen liegt, kann unmittelbar mit einer oder beiden von diesen Vorrichtungen verbunden sein, oder sie kann von beiden der anderen zwei Vorrichtungen durch eine oder mehrere zwischenliegende Vorrichtungen getrennt sein.
Hier bezieht sich der Begriff „Ausgangsseite“ im Allgemeinen auf einen Abschnitt eines Chips, welcher einer „Eingangsseite“ entgegengesetzt ist, und wo eine IS-Packung (integrierte Schaltung) mit IS-Chip-Kontakthöckern gekoppelt ist. Beispielsweise, werden Metallschichten hoher Ebene (z. B. Metallschicht 6 und höher in einem Chip mit einem Stapel von zehn Metallschichten) und entsprechende Kontaktlöcher, welche näher an einer Chip-Packung sind, als Teil der Ausgangsseite des Chips angesehen. Umgekehrt bezieht sich der Begriff „Eingangsseite“ im Allgemeinen auf einen Abschnitt des Chips, welcher den aktiven Bereich umfasst (z. B. wo Transistoren angefertigt werden) und Metallschichten niedriger Ebene und entsprechende Kontaktlöcher, welche näher an dem aktiven Bereich sind (z. B. Metallschicht 5 und weniger in dem Beispiel eines Chips mit einem Stapel von zehn Metallschichten).
Es wird darauf hingewiesen, dass solche Elemente der Figuren mit den gleichen Bezugszeichen (oder Namen) wie die Elemente jeder anderen Figur in jeder Weise ähnlich zu den beschriebenen arbeiten oder funktionieren können, ohne jedoch derartig beschränkt zu sein.
1 illustriert eine PLL 100, bei welcher ein Leckstrom in der Ladungspumpe einen Phasenfehler und eine Drift einer Steuerungsspannung des Oszillators der PLL bewirkt. Die PLL 100 besteht im Allgemeinen aus einem Phasendetektor 101, einer Ladungspumpe (CP) 102, einem Tiefpassfilter (LPF) 103, einem spannungsgesteuerten Oszillator (VCO) 104 und einem Teiler 105. Der Phasendetektor 101 empfängt einen Referenztakt (RefClk) und einen Rückkoppelungstakt (FbClk) und erzeugt Up- und Down-(Dn)-Signale, welche Impulse sind, welche die relative Phasendifferenz zwischen dem RefClk und dem FbClk repräsentieren. Die Ladungspumpe 102 empfängt die Up- und Dn-Impulse und liefert oder entnimmt Strom am Knoten V1. Das Signal an VI wird dann durch den LPF 103 gefiltert, um eine gefilterte Steuerungsspannung Vctl zu erzeugen. Die Vctl wird dann verwendet, um die oszillierende Frequenz des VCO 104 zu steuern. Der Ausgang des VCO 104 ist VcoClk, welcher dann durch den Teiler 105 in der Frequenz geteilt wird, um einen FbClk zu erzeugen. Während einer PLL-Synchronisation stellen die Up- und Dn-Signale einen Hinweis auf einen dynamischen Phasenfehler bereit. Ein dynamischer Phasenfehler ist der Phasenfehler zwischen dem RefClk und dem FbClk, bevor die PLL als synchronisiert erklärt wird. Eine PLL wird als synchronisiert erklärt, wenn die Phasendifferenz zwischen dem RefClk und dem FbClk unter einem vorbestimmten Schwellenwert liegt.
Der dynamische Phasenfehler wird bis zu einem bestimmten Ausmaß durch die Rückkoppelungsschleife der PLL reduziert. Nach einer PLL-Synchronisation bewirkt jedoch der Leckverlust aus dem Versorgungsknoten an Masse in der CP 102 eine Drift in der Steuerspannung Vctl. Diese durch Leckverlust induzierte Drift in der Vnctl führt zu einem statischen Phasenfehler zwischen dem RefClk und dem FBClk. Der statische Phasenfehler begrenzt das Leistungsvermögen der PLL, weil stromabwärtige Logik, welche den PLL-Ausgang zum Abtasten oder für andere Zwecke verwendet, der Phasenfehlerunsicherheit in ihren Zeitrahmengrenzen Rechnung tragen muss.
2 illustriert ein Zeitdiagramm 200 der PLL der 1, bei welcher ein Leckstrom in der Ladungspumpe einen Phasenfehler und eine Drift einer Steuerungsspannung des Oszillators der PLL bewirkt. Das Zeitdiagramm 200 illustriert den FbClk, welcher in Bezug auf einen RefClk um eine Phasendifferenz oder einen Fehler T₀ verzögert ist. Um die Leckverlustladung auf dem Kondensator C1 zu neutralisieren, wird ein Dn-Impuls breiter gemacht als der restliche Up-Impuls. Für PLLs mit einer niedrigen Referenztaktfrequenz (z. B. einem großen Multiplikationsfaktor N), wo der Leckstrom über einen längeren Zeitraum (Referenztaktperiode) akkumuliert, kann jedoch die Steuerungsspannung Vctl zum Steuern des VCO höher driften (wenn der Leckverlust aus der Stromversorgung ist), wie in 2 gezeigt.
Bei diesem Beispiel driftet die Vctl, während des Zeitraums zwischen der ansteigenden Flanke des FbClk und der ansteigenden Flanke des RefClk, aufgrund des Leckverlusts aus der Stromversorgung höher. Diese Drift ist stärker ausgeprägt, wenn der Referenztakt ein langsamer Takt ist. Hier ist T₀ der statische Phasenfehler, welcher sogar in einem PLL-Synchronisationszustand verbleibt.
3 illustriert eine PLL 300 mit einer digitalen Leckverlustkompensation gemäß manchen Ausführungsformen. Die PLL 300 umfasst eine Phasendetektor 101, einen digitalen Leckverlustkompensationsschaltkomplex 301, eine integrale und eine proportionale Ladungspumpe (CP_I und CP_P) 302, einen Tiefpassfilter 303, einen VCO und einen Verstärker 104, einen Teiler 104 und eine Phasenfehlerüberwachung 304.
Bei manchen Ausführungsformen kann der Phasendetektor 101 nur ein Phasendetektor oder ein Phasenfrequenzdetektor (PFD) sein. Einige Implementierungen des Phasendetektors 101 verwenden analoge Techniken, während andere einen digitalen Schaltkomplex verwenden. Der Phasendetektor 101 kann ausgelegt sein, um nur für Phase empfindlich zu sein oder um für Frequenz und für Phase empfindlich zu sein. Wenn Phasendetektoren nur für eine Phase des RefClk und des FbClk empfindlich sind, produzieren sie eine Ausgabe, welche proportional zu der Phasendifferenz zwischen den beiden Signalen ist. Wenn die Phasendifferenz zwischen dem RefClk und dem FbClk stetig ist, erzeugt der Phasendetektor 101 eine konstante Spannung. Wenn es eine Frequenzdifferenz zwischen den beiden Signalen gibt, erzeugt der Phasendetektor 101 eine variierende Spannung. Beispielimplementierungen der Phasendetektoren 101 umfassen einen Diodenring-Phasendetektor, einen Exklusiv-ODERphasengesteuerten Phasendetektor, Flipflop-basierte JK-Komparatoren und duale D-Phasendetektoren. Wenn im Allgemeinen ein digitaler Phasendetektor dazu dient, den Phasendetektor 101 zu implementieren, werden kurze Up- und Dn-Impulse durch die Logikgatter des digitalen Phasendetektors erzeugt. Der statische Phasenfehler ist die Impulsbreitendifferenz zwischen Up- und Dn-Impulsen, welche durch Unausgeglichenheit des Leckstroms und des Ladungspumpenstroms bewirkt wird.
Bei manchen Ausführungsformen eliminiert der digitale Leckverlustkompensationsschaltkomplex 301 den statischen Phasenfehler durch Aufheben des Leckstroms in der CP 302 unter Verwendung von Impulsbreitenmodulation (PWM). Da durch den digitalen Leckverlustkompensationsschaltkomplex 301 keine Stromspiegelschaltungen verwendet werden, um den Leckstrom zu messen oder zu kompensieren, ist er viel leichter zu implementieren, spart Fläche und fügt im Vergleich zu analogen Lösungen keinen zusätzlichen Leckstrom hinzu. Bei manchen Ausführungsformen empfängt der digitale Leckverlustkompensationsschaltkomplex 301 die Up- und Dn-Signale aus dem Phasendetektor 101 zusammen mit dem RefClk und den Steuerungssignalen. Die Steuerungssignale umfassen einen digitalen Code (z. B. einen 4-Bit-Code spe<3:0>), welcher die Phasendifferenz zwischen dem RefClk und dem FbCLk repräsentiert. Die Steuerungssignale umfassen auch ein Signal „lead“, welches angibt, ob der FbClk unter Bezugnahme auf eine ansteigende oder abfallende Flanke dieser Takte vor oder hinter dem RefClk ist. Bei manchen Ausführungsformen umfasst das Steuersignal ein Freigabesignal „compen“, um den digitalen Leckverlustkompensationsschaltkomplex 301 zu umgehen, um zu ermöglichen, dass die PLL in einer herkömmlichen Weise mit einem statischen Phasenfehler arbeitet.
Bei manchen Ausführungsformen erzeugt der digitale Leckverlustkompensationsschaltkomplex 301 vier Up- und Dn-Signale. Ein Paar Up- und Dn-Signale sind Up_I und Dn_I, welche verwendet werden, um eine integrale Ladungspumpe CP_I (innerhalb der Ladungspumpe 302) ein-/auszuschalten. Das zweite Paar Up- und Dn-Signale aus dem digitalen Leckverlustkompensationsschaltkomplex 301 sind Up_P und Dn_P, welche verwendet werden, um eine proportionale Ladungspumpe CP_P (innerhalb der Ladungspumpe 302) ein-/auszuschalten. Bei manchen Ausführungsformen ist CP_I eine typische (integrale) Ladungspumpe, welche in einer PLL verwendet wird, und CP_P ist die zusätzliche (proportionale) Ladungspumpe.
Bei manchen Ausführungsformen werden Spannungsimpulse (PWM-Impulse) durch den digitalen Leckverlustkompensationsschaltkomplex 301 erzeugt und werden zu integralen Ladungspumpeneingängen UP_I und Dn_I hinzugefügt, wobei Kompensationsstromimpulse I_cpi erzeugt werden, welche die Leckverlustladung auf dem Ladungspumpenkondensator C1 (Teil des LPF 303) aufheben. Bei manchen Ausführungsformen ist die individuelle Impulsbreite der PWM-Impulse programmierbar. Beispielsweise kann eine Ausbreitungsverzögerung von Verzögerungszellen in dem digitalen Leckverlustkompensationsschaltkomplex 301 eingestellt werden, um den Kompensationsbereich zu verändern. Als solche ist die Impulsbreite der PWM-Impulse proportional zu dem statischen Phasenfehler der PLL, bevor eine Leckverlustkompensation eingeschaltet wird.
Für einen gegebenen Leckstrom I_leak kann der statische Phasenfehler aufgrund eines Leckverlusts, nachdem die PLL synchronisiert ist, proportional zu dem Netto-Leckstrom sein, und er kann ausgedrückt werden durch: $T_{θ} = (\frac{I_{l e a k}}{I_{c p i}}) T_{r e f}$
wobei I_cpi der integrale Ladungspumpenstrom ist, und T_ref die Referenztakt-(RefClk)-Periode ist. Hier ist ein Stromimpuls I_cpp der Strom, welcher durch die proportionale CP erzeugt wird. Wenn ein Ladungspumpenstrom oder eine Referenztaktfrequenz niedrig ist, steigt der statische Phasenfehler, was einen zeitlichen Spielraum beim domänenübergreifenden Synchrontakt beim Entwurf von Hochleistungsprozessoren reduziert. Die digitale Leckverlustkompensationsschaltung 301 erzeugt PWM-Impulse, welche proportional zu dem statischen Phasenfehler sind, und diese Impulse werden verwendet, um den Leckverlust aufzuheben.
Bei manchen Ausführungsformen werden der integrale Ladungspumpenstrom I_cpi und der proportionale Ladungspumpenstrom I_cpp durch den Tiefpassfilter 303 in die Spannung Vctl umgewandelt. Dann wird die Vctl durch den VCO 104 empfangen. Der VCO 104 kann einen Ringoszillator mit Verzögerungsstufen umfassen, welche zusammengeschaltet sind, um einen Ring auszubilden. Die Verzögerungsstufen weisen eine anpassbare Verzögerung auf, welche durch die Vctl gesteuert wird. Durch Steuern der Verzögerung wird die Frequenz des VcoClk eingestellt. Der Ausgang des VCO 104 wird dann durch den Teiler 105 (z. B. einen Johnson-Zähler) in der Frequenz geteilt. Der Teiler 105 kann ein ganzzahliger Teiler oder ein gebrochener Teiler sein.
Bei manchen Ausführungsformen umfasst die Phasenfehlerüberwachung 304 einen Zeit-nach-digital-Wandler (TDC), welcher den statischen Phasenfehler (nach Synchronisation) zwischen dem RefClk und dem FbClk in einen digitalen Code (z. B. einen 4-Bit-Code spe<3:0>) umwandelt, zusammen mit einem Einzel-Bitsignal „lead“, welches die relative Phase des RefClk und des FbClk angibt. Bei manchen Ausführungsformen erzeugt der digitale Leckverlustkompensations-Impulserzeuger 301 einen PWM-Impuls, welcher zu dem digitalen 4-Bit-Code proportional ist, und fügt den PWM-Impuls gemäß dem Vorzeichen (lead = 0 oder 1) des statischen Phasenfehlers zu dem UP_I- oder zu dem DN_I-Impuls hinzu. Bei manchen Ausführungsformen kann der digitale Leckverlustkompensations-Impulserzeuger 301 umgangen werden. Wenn beispielsweise compen niedrig ist, wird der UP-Impuls Up_I und Up_P bereitgestellt und der Dn-Impuls wird dem Dn_I- und dem Dn_P-Knoten bereitgestellt. In diesem Fall arbeitet die PLL ohne Leckverlustkompensation.
4 illustriert eine Schemaansicht 400 eines digitalen Leckverlustkompensations-Impulserzeugers 301 gemäß manchen Ausführungsformen. Die Schemaansicht 400 umfasst einen Invertierer 401, ein erstes rücksetzbares Flipflop 402, eine erste programmierbare Verzögerungsleitung 403, ein ODER-Gatter 404, ein ODER-Gatter 405, einen Multiplexer 406, einen Invertierer 407, ein NOR-Gatter 408, ein zweites rücksetzbares Flipflop 409, eine zweite programmierbare Verzögerungsleitung 410, ein ODER-Gatter 411, einen Multiplexer 412, einen Invertierer 413, ein UND-Gatter 414, einen Puffer 415, ein NAND-Gatter 416 und einen Puffer 417, welche wie gezeigt zusammengeschaltet sind. Durchschnittsfachleute können verschiedene Logikgatter und Logikfunktion unter Verwendung des Theorems von DeMorgan ersetzen und die gleiche Logikfunktion erzielen. Derartige Alternativen werden als innerhalb des Schutzumfangs der verschiedenen Ausführungsformen angesehen. Beispielsweise können ODER-Gatter und UND-Gatter durch NOR- und NAND-Gatter und geeignete korrigierte Logikinversionen ersetzt werden, um die gleiche Logikfunktion zu erzielen.
Die Schemaansicht 400 wird zum Erzeugen der PWM-Kompensationsimpulse verwendet. Diese PWM-Impulse werden durch den Ausgang Q des ersten und des zweiten rücksetzbaren Flipflops 402 bzw. 409 erzeugt. Die Impulsbreite der PWM-Impulse ist durch die Verzögerungsleitungen 403 und 401 anpassbar.
Hier sind die Impulse Up_P und Dn_P gepufferte Version der Up- und Dn-Impulse aus dem Phasendetektor 101. Bei manchen Ausführungsformen wird einer der Impulse (z. B. Up_I) aus einer abfallenden Flanke des RefClk erzeugt, und ein anderer (z. B. Dn_I) wird aus den abfallenden Flanken der (UP+DN) Signale aus dem Phasendetektor 101 erzeugt. Bei manchen Ausführungsformen werden die PWM-Impulse durch das erste und das zweite rücksetzbare Flipflop 402/409 und digital gesteuerte Verzögerungsleitungen 403/410 erzeugt. Bei manchen Ausführungsformen kann die Verzögerung jeder Verzögerungsstufe der digital gesteuerten Verzögerungsleitungen 403/410 beispielsweise durch die 3 Steuerungsbits (spe<2:0>) eingestellt werden. Es kann auch eine andere Anzahl von Bits zum Steuern der Impulsbreite verwendet werden. Bei manchen Ausführungsformen wird das 4. Steuerungsbit (z. B. spe<3>) verwendet, um die Anzahl von Impulsen auszuwählen (z. B. einen Impuls oder zwei Impulse).
Wenn beispielsweise spe<3> auf logisch 1 (oder Vcc) eingestellt ist, werden zwei Impulse zur Kompensation ausgewählt, und wenn logisch 0 (Vss) eingestellt ist, wird ein Impuls zur Kompensation ausgewählt. Bei manchen Ausführungsformen werden die PWM-Impulse zu den Up- oder Dn-Signalen gemäß dem Vorzeichen des statischen Phasenfehlers hinzugefügt, und die modifizierten Up- und Dn-Impulse (z. B. Up_I und Dn_I) werden dann in die integrale Ladungspumpe und in den Schleifenfilter 303 eingespeist.
5 illustriert eine vereinfachte Schemaansicht 500 der Ladungspumpen und eines Abtastungsrücksetz-Schleifenfilters gemäß manchen Ausführungsformen. Bei manchen Ausführungsformen umfasst die Ladungspumpe 302 eine integrale Ladungspumpe 302a und eine proportionale Ladungspumpe 302b. Eine vereinfachte Version der integralen Ladungspumpe 302a und der proportionalen Ladungspumpe 302b werden gezeigt, und andere Ausführungsformen sind auch möglich. Hier weist jede Ladungspumpe eine ähnliche Architektur mit vorgespannten Transistoren und digital gesteuerten Transistoren auf, welche in einem Stapel zwischen einer Stromversorgungsleitung und einer Masseleitung zusammengeschaltet sind.
Bei manchen Ausführungsformen umfasst die integrale Ladungspumpe 302a p-leitende Transistoren MPla und MP2a und n-leitende Transistoren MN2a und MN1a, welche zwischen der Versorgungsleitung Vcc und Masse in Reihe geschaltet sind. Der Transistor MPla wird durch pbias (ein analoges Vorspannungssignal) gesteuert, während der Transistor MN1a durch nbias (ein analoges Vorspannungssignal) gesteuert wird. Diese Vorspannungssignale können durch alle geeignete Vorspannungsschaltungen erzeugt werden. Der Transistor MP2a ist durch Upb_I steuerbar (wobei Upb_I ein Inverses von Up_I ist), während der Transistor MN2a durch Dn_I steuerbar ist.
Bei manchen Ausführungsformen umfasst die proportionale Ladungspumpe 302b p-leitende Transistoren MP1b und MP2b und n-leitende Transistoren MN2b und MN1b, welche zwischen der Versorgungsleitung Vcc und Masse in Reihe geschaltet sind. Der Transistor MP1b wird durch pbias (ein analoges Vorspannungssignal) gesteuert, während der Transistor MN1b durch nbias (ein analoges Vorspannungssignal) gesteuert wird. Der Transistor MP2b ist durch Upb_P steuerbar (wobei Upb_P ein Inverses von Up_P ist), während der Transistor MN2b durch Dn_P steuerbar ist.
Der Schleifenfilter umfasst einen Kondensator C1 und ein Kondensator-Schaltnetzwerk, um den Widerstand bereitzustellen. Das Kondensator-Schaltnetzwerk umfasst vier Schalter, welche durch Sck1, Sck2, Rck1 und Rck2 steuerbar sind. Diese Schalter können als Transistoren implementiert sein, bei welchen das Steuersignal durch den Gate-Anschluss dieser Transistoren empfangen wird. Andere Vorrichtungen des Kondensator-Schaltnetzwerks umfassen die Freigabetransistoren MP1 und MN1, welche an ohmsche Vorrichtungen R1 bzw. R2 und Kondensatoren C2A und C2B gekoppelt sind. Die Widerstände R1 und R2 sind mit dem Knoten n1 gekoppelt, welcher mit dem Kondensator-Schaltnetzwerk gekoppelt ist. Bei manchen Ausführungsformen werden die Transistoren MP1 und MN1 ausgeschaltet, um die PLL zu deaktivieren. Während eines Normalbetriebs der PLL sind die Transistoren MP1 und MN1 unter Verwendung von enb- und en-Signalen aktiviert (z. B. eingeschaltet).
Die Kondensatoren und/oder Widerstände können mit jedem geeigneten Mittel implementiert sein. Beispielsweise können die Kondensatoren C1, C2A und/oder C2B als Metallkondensatoren, Hybridkondensatoren, welche Transistor-basierte Kondensatoren und Metall-Kondensatoren umfassen, Metall-Isolator-Metall-(MIM)-Kondensatoren oder ferroelektrisch basierte Kondensatoren implementiert sein. Diese Kondensatoren können in der Eingangsseite oder in der Ausgangsseite des Chips angeordnet sein. Bei manchen Ausführungsformen können die Widerstände R1 und R2 als Transistoren oder Widerstände implementiert sein, welche durch den bestimmten Prozessknoten angeboten werden.
Die Kondensatoren und/oder Widerstände können mit jedem geeigneten Mittel implementiert sein. Beispielsweise können die Kondensatoren C1, C2A und/oder C2B als Metall-Isolator-Metall-Kondensatoren implementiert sein. Bei manchen Ausführungsformen können die Widerstände R1 und R2 als Transistoren oder Widerstände implementiert sein, welche durch den bestimmten Prozessknoten angeboten werden.
Der Schaltwiderstand-(SR)-LPF 303 umfasst eine geschaltete Kondensator-Schleifenfilterschaltung. Die integrale Ladungspumpe 302a stellt den integralen Signalteil der Steuerungsspannung Vctl bereit, und die proportionale Ladungspumpe 302b stellt den proportionalen Teil bereit. In jedem Referenztaktzyklus lädt die CP_I 302a den Schleifenkondensator C1 für einen Zeitraum gleich der Phasendifferenz zwischen dem Referenztakt und dem Rückkoppelungstakt auf, während die CP_P 302b die Kondensatoren C1 bis C2A und C2B abwechselnd für die gleiche Zeitspanne auflädt. Bei manchen Ausführungsformen sind die vier Taktphasen, Sck1, Sck1, Sck2 und Sck2, welche bei einer Hälfte der Frequenz des Referenztakts sind, derartig angeordnet, dass in dem Referenztaktzyklus N der Kondensator C2A geladen wird, während der Kondensator C2B (z. B. wird die kapazitive Ladung eingestellt, welche auf C2B gespeichert ist) auf Vcc/2 zurückgesetzt wird, und im Referenztaktzyklus N+1 wird der Kondensator C2B aufgeladen, während der Kondensator C2A zurückgesetzt wird.
Hier wird angenommen, dass ein Leckstrom aus der Versorgungsleitung Vcc ist, um den Knoten Vct1 zu steuern, was zu einer niedrigeren VCO-Frequenz und zu einem nachlaufenden Rückkoppelungstakt bei Abwesenheit des digitalen Leckverlustkompensationsschaltkomplexes 301 führt, wie durch die grafische Darstellung 600 der 6A illustriert. Der Leckverlust wird durch zwei PWM-Impulse aufgehoben, welche zu Dn_I hinzugefügt werden. Die Dn_I-Impulse schalten die Pull-Down-Zweige der integralen Ladungspumpe 302a für eine zusätzliche Zeitspanne ein, welche gleich des gemessenen statischen Phasenfehlers (durch die Phasenfehlerüberwachung 304) ist, bevor eine Kompensation eingeschaltet wird. Als solche ist die Leckverlustladung neutralisiert, und der RefClk und die FbClks sind ausgerichtet, wie durch die grafische Darstellung 620 der 6B gezeigt.
7 illustriert eine vereinfachte Schemaansicht 700 für eine statische Phasenfehlerüberwachung gemäß manchen Ausführungsformen. Die statische Phasenfehlerüberwachung ist als ein TDC implementiert, welcher Multiplexer 701a, 701b, eine Verzögerungsleitung 702 (z. B. mit 16 Verzögerungszellen 702a1, 702a2, ... 702a15 und 703a16); einen Inverter 703, ein Flipflop 704, Flipflops (z.B. 16 Flipflops 705a1, 705a2, ... 705a15 und 705a16) umfasst. Hier werden vier Steuerungsbits (spe<3:0>) durch den TDC erzeugt. Bei manchen Ausführungsformen ist jede Verzögerungsstufe der Verzögerungsleitung 702 die gleiche wie die, welche in dem Kompensationsimpulserzeuger (digitalen Leckverlustkompensationsschaltkomplex) 301 verwendet wird, und die Verzögerung kann digital eingestellt werden. Beispielsweise ist die Verzögerungsstufe 702a1 von der gleichen Art wie die anpassbaren Verzögerungsleitungen 403 und 410. In dem Fall, in welchem der Referenztakt vorläuft (z.B. lead = 1), wird Dn durch die 16 Verzögerungsstufen der Verzögerungsleitung 702 geführt, und jede verzögerte Version wird mit dem Up-Signal abgetastet, um einen 16-Bit-Thermometercode zu erzeugen, welcher die Größenordnung des statischen Phasenfehlers widergibt. Bei manchen Ausführungsformen werden die 16-Bit-Thermometercodes durch einen Konvertierer (nicht gezeigt).in einen binären 4-Bit-Code umgewandelt. Während die Ausführungsform hier 16 Verzögerungsstufen verwendet, kann jede Anzahl Verzögerungsstufen und Flipflops verwendet werden, um den statischen Phasenfehler in einen digitalen Code zu übersetzen. Die Anzahl Verzögerungsstufen und Flipflops verändert die Auflösung des digitalen Codes. Für eine höhere Auflösung kann eine größere Anzahl Verzögerungsstufen und Flipflops verwendet werden.
8 illustriert ein Ablaufdiagramm 800 eines Verfahrens zum Kompensieren von Leckverlustwirkungen durch ein digitales Mittel gemäß manchen Ausführungsformen. Bei Block 801 wird die PLL geweckt und initialisiert. Die PLL beginnt dann zu synchronisieren und ist schließlich synchronisiert, da der dynamische Phasenfehler reduziert ist. Bei Block 802 beginnt der Prozess zum Kompensieren von Leckverlust. Um den statischen Phasenfehler oder einen durchschnittlichen Phasenfehler zu finden, werden die Phasenfehlermessungen in vielen Referenzzyklen, beispielsweise in 128 Zyklen, durchgeführt. Bei Block 803 werden die Ausgaben dieser Phasenfehlermessung (z. B. 16 Bits) in einem Zähler (z. B. einem 16-Bit-Zähler) akkumuliert. Bei diesem Beispiel, repräsentiert das Bit, welches der maximalen Akkumulation entspricht, die Größenordnung des statischen Phasenfehlers, und die akkumulierte Phasenfehlermessung wird in einen binären Code (z. B. einen binären 4-Bit-Code) umgewandelt.
Es gibt zwei Modi in dem digitalen Leckverlustkompensationsschema: eine Einmalkompensation (wie durch Block 804 angegeben) und eine periodische Kompensation (z. B. wie durch die Schleife aus den Blöcken 802, 804, 805 und zurück nach 803 angegeben). Hier bedeutet eine Einmalkompensation, dass die Kompensation nur einmal durchgeführt wird, nachdem die PLL synchronisiert ist. In diesem Fall endet der Prozess bei Block 805 und es gibt keinen Rückkoppelungsprozess, um den statischen Phasenfehler erneut zu evaluieren. Im Modus der periodischen Kompensation wird der statische Phasenfehler periodisch geprüft, und eine Leckverlustkompensation wird regelmäßig durchgeführt. Beispielsweise wird für eine Anwendung, bei welcher erwünscht ist, dass ein statischer Phasenfehler über einen breiten Temperaturbereich nahe null gehalten wird, der digitale Code (z. B. spe[3:0]) mit der Temperatur eingestellt, da der Leckverlust (und deshalb der Phasenfehler) eine Funktion der Temperatur ist. In diesem Fall wird der statische Phasenfehler periodisch durch den Schaltkomplex 304 gemessen, so dass ein Leckstrom bei jeder gegebenen Temperatur kompensiert werden kann. Da die Temperaturveränderung sehr langsam ist, kann die Phasenfehlerkalibrierung in bestimmten Zeitperioden, z. B. 0,1 ms bis ungefähr 1 ms, durchgeführt werden. Als solcher kann der Phasenfehler periodisch gemessen werden, um zu gewährleisten, dass der Leckverlust bei allen Temperaturen aufgehoben wird.
Bei einem Simulationsbeispiel wird der statische Phasenfehler mit der digitalen Leckverlustkompensation von 700 ps auf fast null reduziert. Mit der digitalen Leckverlustkompensation wird auch die Spitze-zu-Spitze-Spannungswelligkeit in der Vctl um ungefähr 10x reduziert.
9 bis 11 illustrieren die technischen Wirkungen des digitalen Leckverlustkompensationsschemas der verschiedenen Ausführungsformen.
9 illustriert einen Satz von Diagrammen 900, 920, 930 und 940, welche einen gemessenen statischen Phasenfehler, Phasenrauschen, eine referenzbedingte Störlinie mit und ohne Leckverlustkompensation bei 3,2 GHz mit einem Referenztakt von 100 MHz gemäß manchen Ausführungsformen zeigen. Die Diagramme zeigen eine Reduktion des statischen Phasenfehlers von 230 ps auf ungefähr 8 ps. Der integrierte Jitter wird von 2,23 ps auf 1,87 ps reduziert, und die referenzbedingte Störlinie wird von -44,61 dB auf -55,52 dB reduziert, wenn bei 3,2 GHz mit einem Referenztakt von 100 Mhz und einem Stromverbrauch von 1,39 mW bei einer Versorgungsspannung von 0,9 V gearbeitet wird.
10 illustriert einen Satz von Diagrammen 1000, 1020, 1030 und 1040, welche einen gemessenen statischen Phasenfehler, Phasenrauschen, eine referenzbedingte Störlinie mit und ohne Leckverlustkompensation bei 1,6 GHz mit einem Referenztakt von 100 MHz gemäß manchen Ausführungsformen zeigen. Beim Arbeiten bei 1,6 Ghz mit einem Referenztakt von 100 MHz wird der statische Phasenfehler von 384 ps auf 17 ps reduziert, wird der integrierte Jitter von 4,33 ps auf 3,69 ps reduziert und wird die referenzbedingte Störlinie von -50,96 dB auf -56,82 dB reduziert. Der Stromverbrauch ist in diesem Fall 0,59 mW bei einer Versorgungsspannung von 0,9 V.
11 illustriert einen Satz von Diagrammen 1100 und 1110, welche eine statische Phasenfehlerreduktion mit digitaler Leckverlustkompensation bei niedriger Oszillatorfrequenz, geringem Ladungspumpenstrom und niedriger Referenztaktfrequenz gemäß manchen Ausführungsformen zeigen. Die Diagramme zeigen, dass bei einer niedrigen VCO-Frequenz von 0,8 GHz (geringer Ladungspumpenstrom) und auch bei einer niedrigen Referenztaktfrequenz von 19,2 MHz der statische Phasenfehler auf fast 0 korrigiert werden kann.
12 illustriert eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (chipinternes System) 1600 mit einer PLL oder DLL mit einem digitalen Leckverlustkompensationsschaltkomplex gemäß manchen Ausführungsformen der Offenbarung. 12 illustriert ein Blockdiagramm einer Ausführungsform einer Mobilfunkvorrichtung, bei welcher planflächige Schnittstellenverbinder verwendet werden konnten. Bei manchen Ausführungsformen repräsentiert die Computervorrichtung 1600 eine mobile Computervorrichtung, wie beispielsweise einen Tablet-Computer, ein Mobiltelefon oder Smartphone, ein drahtloses e-Lesegerät oder eine andere drahtlose Mobilfunkvorrichtung. Es versteht sich, dass bestimmte Komponenten allgemein gezeigt sind und nicht alle Komponenten einer derartigen Vorrichtung in der Computervorrichtung 1600 gezeigt sind.
Bei manchen Ausführungsformen umfasst die Computervorrichtung 1600 einen ersten Prozessor 1610 mit einer PLL oder DLL mit einem digitalen Leckverlustkompensationsschaltkomplex gemäß manchen diskutierten Ausführungsformen. Andere Blöcke der Computervorrichtung 1600 können auch eine PLL oder DLL mit einem digitalen Leckverlustkompensationsschaltkomplex gemäß manchen Ausführungsformen umfassen.
Die verschiedenen Ausführungsformen der vorliegenden Offenbarung können auch eine Netzwerkschnittstelle innerhalb von 1670 umfassen, wie beispielsweise eine Drahtlosschnittstelle, so dass eine Systemausführungsform in eine drahtlose Vorrichtung, beispielsweise ein Mobiltelefon oder einen PDA-Minicomputer, einbezogen werden kann.
Bei manchen Ausführungsformen kann der Prozessor 1610 (und/oder der Prozessor 1690) eine oder mehrere physikalische Vorrichtungen umfassen, wie beispielsweise Mikroprozessoren, Anwendungsprozessoren, Mikrosteuerungen, programmierbare Logikvorrichtungen oder andere Verarbeitungsmittel. Die Verarbeitungsoperationen, welche durch den Prozessor 1610 durchgeführt werden, umfassen die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf welchem Anwendungen und/oder Vorrichtungsfunktionen ausgeführt werden. Die Verarbeitungsoperationen umfassen Operationen gemäß E/A (Eingabe/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Vorrichtungen, Operationen gemäß einer Leistungsverwaltung und/oder Operationen gemäß einem Verbinden der Computervorrichtung 1600 mit einer anderen Vorrichtung. Die Verarbeitungsoperationen können auch Operationen gemäß Audio-E/A und/oder Anzeige-E/A umfassen.
Bei manchen Ausführungsformen umfasst die Computervorrichtung 1600 ein Audiosubsystem 1620, welches Hardware- (z. B. Audio-Hardware und Audioschaltungen) und Software-Komponenten (z. B. Treiber, Codecs) repräsentiert, welche einem Bereitstellen von Audiofunktionen der Computervorrichtung zugeordnet sind. Die Audiofunktionen können eine Lautsprecher- und/oder Kopfhörerausgabe sowie eine Mikrofoneingabe umfassen. Vorrichtungen für derartige Funktionen können in die Computervorrichtung 1600 integriert sein oder mit der Computervorrichtung 1600 verbunden sein. Bei einer Ausführungsform interagiert ein Benutzer mit der Computervorrichtung 1600 durch Bereitstellen von Audiobefehlen, welche durch den Prozessor 1610 empfangen und verarbeitet werden.
Bei manchen Ausführungsformen umfasst die Computervorrichtung 1600 ein Anzeigesubsystem 1630. Das Anzeigesubsystem 1630 repräsentiert Hardware- (z. B. Anzeigevorrichtungen) und Software-Komponenten (z. B. Treiber), welche eine visuelle und/oder taktile Anzeige für einen Benutzer bereitstellen, um mit der Computervorrichtung 1600 zu interagieren. Das Anzeigesubsystem 1630 umfasst eine Anzeigeschnittstelle 1632, welche den bestimmten Bildschirm oder eine Hardware-Vorrichtung umfasst, welche verwendet wird, um einem Benutzer eine Anzeige bereitzustellen. Bei einer Ausführungsform umfasst die Anzeigeschnittstelle 1632 eine Logik, welche von dem Prozessor 1610 getrennt ist, um mindestens manches Verarbeiten gemäß der Anzeige durchzuführen. Bei einer Ausführungsform umfasst das Anzeigesubsystem 1630 eine Berührungsbildschirm-(oder Berührungsfeld)-Vorrichtung, welche einem Benutzer sowohl eine Ausgabe als auch eine Eingabe bereitstellt.
Bei manchen Ausführungsformen umfasst die Computervorrichtung 1600 eine E/A-Steuervorrichtung 1640. Die E/A-Steuervorrichtung 1640 repräsentiert Hardware-Vorrichtungen und Software-Komponenten gemäß einer Interaktion mit einem Benutzer. Die E/A-Steuervorrichtung 1640 ist betriebsfähig, um Hardware zu verwalten, welche ein Teil des Audiosubsystems 1620 und/oder des Anzeigesubsystems 1630 ist. Zusätzlich illustriert die E/A-Steuervorrichtung 1640 einen Verbindungspunkt für zusätzliche Vorrichtungen, welche mit der Computervorrichtung 1600 verbunden sind, durch welche ein Benutzer mit dem System interagieren kann. Beispielsweise können Vorrichtungen, welche an der Computervorrichtung 1600 angeschlossen sein können, Mikrofonvorrichtungen, Lautsprecher oder Stereosysteme, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Tastenfeldvorrichtungen oder andere E/A-Vorrichtungen zur Verwendung mit spezifischen Anwendungen umfassen, wie beispielsweise Kartenlesegeräte oder andere Vorrichtungen.
Wie obenstehend beschrieben, kann die E/A Steuervorrichtung 1640 mit dem Audiosubsystem 1620 und/oder dem Anzeigesubsystem 1630 interagieren. Beispielsweise kann eine Eingabe durch ein Mikrofon oder eine andere Audiovorrichtung eine Eingabe oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Computervorrichtung 1600 bereitstellen. Zusätzlich kann eine Audioausgabe an Stelle von oder zusätzlich zu der Anzeigeausgabe bereitgestellt werden. Bei einem anderen Beispiel, wenn das Anzeigesubsystem 1630 einen Berührungsbildschirm umfasst, fungiert die Anzeigevorrichtung auch als eine Eingabevorrichtung, welche mindestens teilweise durch die E/A-Steuervorrichtung 1640 verwaltet werden kann. Es können auch zusätzliche Tasten oder Schalter auf der Computervorrichtung 1600 vorhanden sein, um E/A-Funktionen bereitzustellen, welche durch die E/A-Steuervorrichtung 1640 verwaltet werden.
Bei manchen Ausführungsformen verwaltet die E/A-Steuervorrichtung 1640 Vorrichtungen, wie beispielsweise Beschleunigungsaufnehmer, Kameras, Lichtsensoren oder andere Umweltsensoren oder andere Hardware, welche in der Computervorrichtung 1600 enthalten sein kann. Die Eingabe kann Teil einer unmittelbaren Benutzerinteraktion sein sowie dem System eine Umwelteingabe bereitstellen, um dessen Operationen zu beeinflussen (wie beispielsweise Filtern von Störgeräuschen, Einstellen von Anzeigen zur Helligkeitsdetektion, Anwenden eines Blitzes für eine Kamera oder andere Merkmale).
Bei manchen Ausführungsformen umfasst die Computervorrichtung 1600 eine Leistungsverwaltung 1650, welche eine Verwendung des Batteriestroms, ein Laden der Batterie und Merkmale gemäß einem Stromsparbetrieb verwaltet. Das Speichersubsystem 1660 umfasst Speichervorrichtungen zum Speichern von Informationen in der Computervorrichtung 1600. Der Speicher kann nichtflüchtige (Zustand verändert sich nicht, wenn der Strom an die Speichervorrichtung unterbrochen wird) und/oder flüchtige (Zustand ist unbestimmt, wenn der Strom an die Speichervorrichtung unterbrochen wird) Speichervorrichtungen umfassen. Das Speichersubsystem 1660 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (ob langfristig oder temporär) gemäß der Ausführung der Anwendungen und Funktionen der Computervorrichtung 1600 speichern.
Elemente der Ausführungsformen werden auch als ein maschinenlesbares Medium (z. B. der Speicher 1660) zum Speichern der computerausführbaren Befehle (z. B. der Befehle, um alle anderen hier diskutierten Prozesse zu implementieren) bereitgestellt. Das maschinenlesbare Medium (z. B. der Speicher 1660) kann Flash-Speicher, optische Platten, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, magnetische oder optische Karten, Phasenwechselspeicher (PCM) oder andere Typen maschinenlesbarer Medien, welche zum Speichern elektronischer oder computerausführbarer Befehle geeignet sind, umfassen, ohne darauf beschränkt zu sein. Beispielsweise können Ausführungsformen der Offenbarung als ein Computerprogramm (z. B. BIOS) heruntergeladen werden, welches aus einem entfernten Computer (z. B. einem Server) an einen anfragenden Computer (z. B. einen Client) mittels Datensignalen über eine Kommunikationsverbindung (z. B. ein Modem oder eine Netzwerkverbindung) übermittelt werden kann.
Bei manchen Ausführungsformen umfasst die Computervorrichtung 1600 eine Konnektivität 1670. Die Konnektivität 1670 umfasst Hardware-Vorrichtungen (z. B. drahtlose und/oder drahtgestützte Verbinder und Kommunikations-Hardware) und Software-Komponenten (z. B. Treiber, Protokollstapel), um der Computervorrichtung 1600 zu ermöglichen, mit externen Vorrichtungen zu kommunizieren. Die Computervorrichtung 1600 kann separate Vorrichtungen sein, wie beispielsweise andere Computervorrichtungen, drahtlose Zugangspunkte oder Basisstationen sowie Peripheriegeräte, wie beispielsweise Hörsprechgarnituren, Drucker oder andere Vorrichtungen.
Die Konnektivität 1670 kann mehrere verschiedene Konnektivitätstypen umfassen. Zum Verallgemeinern ist die Computervorrichtung 1600 mit einer zellularen Konnektivität 1672 und einer drahtlosen Konnektivität 1674 illustriert. Die zellulare Konnektivität 1672 verweist im Allgemeinen auf eine Mobilfunknetzwerkkonnektivität, welche durch drahtlose Träger bereitgestellt wird, wie sie beispielsweise über GSM (globales System für Mobilkommunikation) oder Variationen oder Derivate, CDMA (Vielfachzugriff im Codemultiplex) oder Variationen oder Derivate, TDM (Zeitmultiplexbetrieb) oder Variationen oder Derivate oder andere zellulare Dienstnormen bereitgestellt werden. Die drahtlose Konnektivität (oder Drahtlosschnittstelle) 1674 verweist auf eine drahtlose Konnektivität, welche nicht zellular ist, und persönliche Bereichsnetzwerke (wie beispielsweise Bluetooth, Near Field usw.), lokale Bereichsnetzwerke (wie beispielsweise Wi-Fi) und/oder Weitverkehrsnetzwerke (wie beispielsweise WiMax) oder andere Drahtloskommunikation umfassen kann.
Bei manchen Ausführungsformen umfasst die Computervorrichtung 1600 Peripheriegeräteverbindungen 1680. Die Peripheriegeräteverbindungen 1680 umfassen Hardware-Schnittstellen und Verbinder sowie Software-Komponenten (z. B. Treiber, Protokollstapel), um Verbindungen zu Peripheriegeräten herzustellen. Es versteht sich, dass die Computervorrichtung 1600 sowohl ein Peripheriegerät („an“ 1682) an anderen Computervorrichtungen sein kann sowie Peripheriegeräte („von“ 1684) aufweisen kann, welche damit verbunden sind. Die Computervorrichtung 1600 weist gewöhnlich einen „Andock“-Verbinder auf, um sich mit anderen Computervorrichtungen für Zwecke zu verbinden, wie beispielsweise Verwalten (z. B. Herunterladen und/oder Hochladen, Ändern, Synchronisieren) von Inhalt auf der Computervorrichtung 1600. Zusätzlich kann ein Andockverbinder der Computervorrichtung 1600 ermöglichen, sich mit bestimmten Peripheriegeräten zu verbinden, welche der Computervorrichtung 1600 ermöglichen, eine Ausgabe von Inhalt, beispielsweise an audiovisuelle oder andere Systeme, zu steuern.
Zusätzlich zu einem proprietären Andockverbinder oder anderer proprietärer Verbindungs-Hardware kann die Computervorrichtung 1600 Peripheriegeräteverbindungen 1680 über gewöhnliche oder genormte Verbinder herstellen. Gewöhnliche Typen können einen universellen seriellen Bus-(USB)-Verbinder (welche eine beliebige von einer Anzahl verschiedener Hardware-Schnittstellen umfassen können), einen DisplayPort, einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), Firewire oder andere Typen umfassen.
Der Verweis in der Beschreibung auf „eine Ausführungsform“ oder „andere Ausführungsformen“ bedeutet, dass ein bestimmtes Merkmal, eine Struktur oder eine Eigenschaft, welche im Zusammenhang mit den Ausführungsformen beschrieben ist, bei mindestens manchen Ausführungsformen, jedoch nicht notwendigerweise bei allen Ausführungsformen enthalten ist. Die verschiedenen Stellen mit „eine Ausführungsform“ oder „manche Ausführungsformen“ beziehen sich nicht notwendigerweise alle auf die gleichen Ausführungsformen. Wenn die Beschreibung feststellt, dass eine Komponente, ein Merkmal, eine Struktur oder eine Eigenschaft enthalten sein „kann“ oder „könnte“, ist es nicht erforderlich, dass die bestimmte Komponente, das Merkmal, die Struktur oder die Eigenschaft enthalten ist. Wenn die Beschreibung oder der Anspruch auf „ein“ Element verweist, bedeutet dies nicht, dass es nur eines der Elemente gibt. Wenn die Beschreibung oder die Ansprüche auf „ein zusätzliches“ Element verweisen, schließt dies nicht aus, dass es mehr als eines des zusätzlichen Elements gibt.
Weiterhin können die bestimmten Merkmale, Strukturen, Funktionen oder Eigenschaften in jeder geeigneten Weise bei einer oder mehreren Ausführungsformen kombiniert sein. Beispielsweise kann eine erste Ausführungsform mit einer zweiten Ausführungsform überall kombiniert sein, wo sich die bestimmten Merkmale, Strukturen, Funktionen oder Eigenschaften, welche den beiden Ausführungsformen zugeordnet sind, nicht gegenseitig ausschließen.
Während die Offenbarung in Verbindung mit spezifischen Ausführungsformen davon beschrieben wurde, sind Durchschnittsfachleuten im Licht der vorangehenden Beschreibung viele Alternativen, Modifikationen und Variationen derartiger Ausführungsformen offenkundig. Die Ausführungsformen der Offenbarung sind vorgesehen, alle derartigen Alternativen, Modifikationen und Variationen als in den breiten Schutzumfang der angefügten Ansprüche fallend einzuschließen.
Außerdem können wohlbekannte Strom-/Masseverbindungen zu Chips mit integrierten Schaltkreisen (IS) und anderen Komponenten in den vorgelegten Figuren aus Gründen der Einfachheit der Darstellung und der Beschreibung und, um die Offenbarung nicht zu verschleiern, gezeigt werden oder nicht. Weiterhin können Anordnungen in Form eines Blockdiagramms gezeigt werden, um ein Verschleiern der Offenbarung zu vermeiden, und auch im Hinblick auf die Tatsache, dass Besonderheiten hinsichtlich einer Implementierung derartiger Blockdiagrammanordnungen sehr abhängig von der Plattform sind, innerhalb welcher die vorliegende Offenbarung implementiert werden soll (d. h. derartige Besonderheiten liegen sehr wohl innerhalb des von Durchschnittsfachleuten anerkannten Schutzbereichs). Wo spezifische Details (z. B. Schaltungen) ausgeführt werden, um beispielhafte Ausführungsformen der Offenbarung zu beschreiben, ist es Durchschnittsfachleuten offenkundig, dass die Offenbarung ohne oder mit Variation dieser spezifischen Details in die Praxis umgesetzt werden kann. Die Beschreibung muss folglich als beispielhaft und nicht als beschränkend angesehen werden.
Nachfolgende Beispiele sind bereitgestellt, um die verschiedenen Ausführungsformen zu illustrieren. Diese Beispiele können in beliebiger geeigneter Weise voneinander abhängen.
Beispiel 1: Eine Vorrichtung, Folgendes umfassend: einen Schaltkomplex, um einen Impuls mit einer digital gesteuerten Impulsbreite zu erzeugen, wobei die Impulsbreite proportional zu einem statischen Phasenfehler einer Phasensynchronisationsschleife (PLL) oder einer verzögerten Regelschleife (DLL) ist; und eine Ladungspumpe, welche mit dem Schaltkomplex gekoppelt ist, wobei die Ladungspumpe dazu dient, den Impuls zu empfangen und einen Strom in oder aus einem Knoten gemäß der Impulsbreite zu liefern oder zu entnehmen.
Beispiel 2: Vorrichtung nach Beispiel 1, umfassend einen Zeit-nach-digital-Wandler, um einen Referenztakt und einen Rückkoppelungstakt zu empfangen und einen Bit-Code zu erzeugen, welcher den statischen Phasenfehler darstellt, wobei der Schaltkomplex dazu dient, den Bit-Code oder eine Version des Bit-Codes zu empfangen.
Beispiel 3: Vorrichtung nach Beispiel 2, wobei der Zeit-nach-digital-Wandler dazu dient, den Bit-Code zu erzeugen, nachdem die PLL oder die DLL synchronisiert ist.
Beispiel 4: Vorrichtung nach Beispiel 2, umfassend einen Phasendetektor, um den Referenztakt und den Rückkoppelungstakt zu empfangen, wobei der Phasendetektor dazu dient, ein oder mehrere Signale zu erzeugen, welche einen dynamischen Phasenfehler zwischen dem Referenztakt und dem Rückkoppelungstakt angeben.
Beispiel 5: Vorrichtung nach Beispiel 4, wobei der Impuls ein erster Impuls ist, wobei der Schaltkomplex dazu dient, einen zweiten Impuls aus abfallenden Flanken des einen oder der mehreren Signale zu erzeugen, und wobei der erste Impuls aus der abfallenden Flanke des Referenztakts erzeugt wird.
Beispiel 6: Vorrichtung nach Beispiel 4, wobei die Ladungspumpe eine erste Ladungspumpe ist, wobei der Knoten ein erster Knoten ist, wobei die Vorrichtung eine zweite Ladungspumpe umfasst, um das eine oder die mehreren Signale zu empfangen und einen Strom an oder von einem zweiten Knoten gemäß einer Impulsbreite des einen oder der mehreren Signale zu liefern oder zu entnehmen.
Beispiel 7: Vorrichtung nach Beispiel 1, wobei der Bit-Code ein Thermometercode ist, wobei die Vorrichtung einen Thermometer-nach-binär-Wandler umfasst, um den Bit-Code in die Version des Bit-Codes umzuwandeln, wobei die Version des Bit-Codes ein binärer Code ist.
Beispiel 8: Vorrichtung nach Beispiel 1, wobei der Schaltkomplex eine Logik umfasst, um den Impuls zu umgehen.
Beispiel 9: Vorrichtung nach Beispiel 1, wobei der Schaltkomplex eine Verzögerungsleitung umfasst, um die Impulsbreite gemäß einer digitalen Steuerung einzustellen.
Beispiel 10: Eine Vorrichtung, Folgendes umfassend: einen ersten Schaltkomplex, um einen Referenztakt und einen Rückkoppelungstakt zu empfangen, wobei der erste Schaltkomplex dazu dient, ein erstes und ein zweites Signal zu erzeugen, welche einen dynamischen Phasenfehler einer Phasensynchronisationsschleife (PLL) oder einer verzögerten Regelschleife (DLL) darstellen; und einen zweiten Schaltkomplex, um den Referenztakt und den Rückkoppelungstakt zu empfangen und um einen Bit-Code zu erzeugen, welcher einen statischen Phasenfehler der PLL oder der DLL darstellt.
Beispiel 11: Vorrichtung nach Beispiel 10, umfassend einen dritten Schaltkomplex, um einen ersten Impuls mit einer digital gesteuerten ersten Impulsbreite zu erzeugen, wobei die erste Impulsbreite proportional zu einem statischen Phasenfehler der PLL oder der DLL ist.
Beispiel 12: Vorrichtung nach Beispiel 11, wobei der dritte Schaltkomplex dazu dient, einen zweiten Impuls mit einer digital gesteuerten zweiten Impulsbreite zu erzeugen, wobei die zweite Impulsbreite proportional zu dem statischen Phasenfehler der PLL oder der DLL ist, wobei der erste Impuls einen ersten statischen Phasenfehler repräsentiert, wenn ein Referenztakt dem Rückkoppelungstakt vorauseilt, und wobei der zweite Impuls einen zweiten statischen Phasenfehler repräsentiert, wenn der Referenztakt dem Rückkoppelungstakt nacheilt.
Beispiel 13: Vorrichtung nach Beispiel 12, umfassend einen vierten Schaltkomplex, welcher mit dem dritten Schaltkomplex gekoppelt ist, wobei der vierte Schaltkomplex dazu dient, den ersten und den zweiten Impuls zu empfangen und einen Strom in einen oder aus einem ersten Knoten gemäß der ersten oder der zweiten Impulsbreite zu liefern oder zu entnehmen.
Beispiel 14: Vorrichtung nach Beispiel 12, umfassend einen fünften Schaltkomplex, welcher mit dem ersten Schaltkomplex gekoppelt ist, wobei der fünfte Schaltkomplex dazu dient, das Up- und das Down-Signal zu empfangen und um einen Strom in einen oder aus einem zweiten Knoten gemäß dem ersten und dem zweiten Signal zu liefern oder zu entnehmen.
Beispiel 15: Vorrichtung nach Beispiel 13, einen Tiefpassfilter umfassend, welcher mit dem vierten Schaltkomplex gekoppelt ist.
Beispiel 16: Vorrichtung nach Beispiel 15, umfassend einen spannungsgesteuerten Oszillator, welcher mit dem Tiefpassfilter gekoppelt ist.
Beispiel 17: Vorrichtung nach Beispiel 15, umfassend eine spannungsgesteuerte Verzögerungsleitung, welche mit dem Tiefpassfilter gekoppelt ist.
Beispiel 18: System, Folgendes umfassend: einen Speicher; einen Prozessor, welcher mit dem Speicher gekoppelt ist, wobei der Prozessor eine Phasensynchronisationsschleife (PLL) oder eine verzögerte Regelschleife (DLL) umfasst, wobei die PLL oder die DLL Folgendes umfasst: einen Schaltkomplex, um einen Impuls mit einer digital gesteuerten Impulsbreite zu erzeugen, wobei die Impulsbreite proportional zu einem statischen Phasenfehler einer Phasensynchronisationsschleife (PLL) oder einer verzögerten Regelschleife (DLL) ist; und eine Ladungspumpe, welche mit dem Schaltkomplex gekoppelt ist, wobei die Ladungspumpe dazu dient, den Impuls zu empfangen und einen Strom in einen oder aus einem Knoten gemäß der Impulsbreite zu liefern oder zu entnehmen; und eine Antenne, um zu ermöglichen, dass der Prozessor mit einer anderen Vorrichtung kommuniziert.
Beispiel 19: System nach Beispiel 18, Folgendes umfassend: einen Zeit-nach-digital-Wandler, um einen Referenztakt und einen Rückkoppelungstakt zu empfangen und einen Bit-Code zu erzeugen, welcher für den statischen Phasenfehle repräsentativ ist, wobei der Schaltkomplex dazu dient, den Bit-Code oder eine Version des Bit-Codes zu empfangen, wobei der Zeit-nach-digital-Wandler dazu dient, den Bit-Code zu erzeugen, nachdem die PLL oder die DLL synchronisiert ist; und um einen Phasendetektor, um den Referenztakt und den Rückkoppelungstakt zu empfangen, wobei der Phasendetektor dazu dient, ein oder mehrere Signale zu erzeugen, welche einen dynamischen Phasenfehler zwischen dem Referenztakt und dem Rückkoppelungstakt angeben.
Beispiel 20: System nach Beispiel 19, wobei der Impuls ein erster Impuls ist, wobei der Schaltkomplex dazu dient, einen zweiten Impuls aus abfallenden Flanken des einen oder der mehreren Signale zu erzeugen, und wobei der erste Impuls aus der abfallenden Flanke des Referenztakts erzeugt wird.
Beispiel 21: System nach Beispiel 20, wobei die Ladungspumpe eine erste Ladungspumpe ist, wobei der Knoten ein erster Knoten ist, wobei die Vorrichtung eine zweite Ladungspumpe umfasst, um das eine oder die mehreren Signale zu empfangen und einen Strom an einen oder von einem zweiten Knoten gemäß einer Impulsbreite des einen oder der mehreren Signale zu liefern oder zu entnehmen.
Es ist eine Zusammenfassung bereitgestellt, welche dem Leser ermöglicht, die Natur und das Wesentliche der technischen Offenbarung zu ermitteln. Die Zusammenfassung wird mit dem Verständnis vorgelegt, dass sie nicht verwendet wird, um den Schutzumfang oder die Bedeutung der Ansprüche zu beschränken. Die folgenden Ansprüche sind hiermit in die ausführliche Beschreibung einbezogen, wobei jeder Anspruch eigenständig als eine separate Ausführungsform steht.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 16/221388 [0001]

Claims

Vorrichtung, Folgendes umfassend: einen Schaltkomplex, um einen Impuls mit einer digital gesteuerten Impulsbreite zu erzeugen, wobei die Impulsbreite proportional zu einem statischen Phasenfehler einer Phasensynchronisationsschleife (PLL) oder einer verzögerten Regelschleife (DLL) ist; und eine Ladungspumpe, welche mit dem Schaltkomplex gekoppelt ist, wobei die Ladungspumpe dazu dient, den Impuls zu empfangen und einen Strom in einen oder aus einem Knoten gemäß der Impulsbreite zu liefern oder zu entnehmen.
Vorrichtung nach Anspruch 1, umfassend einen Zeit-nach-digital-Wandler, um einen Referenztakt und einen Rückkoppelungstakt zu empfangen und einen Bit-Code zu erzeugen, welcher den statischen Phasenfehler darstellt, wobei der Schaltkomplex dazu dient, den Bit-Code oder eine Version des Bit-Codes zu empfangen.
Vorrichtung nach Anspruch 2, wobei der Zeit-nach-digital-Wandler dazu dient, den Bit-Code zu erzeugen, nachdem die PLL oder die DLL synchronisiert ist.
Vorrichtung nach Anspruch 2, umfassend einen Phasendetektor, um den Referenztakt und den Rückkoppelungstakt zu empfangen, wobei der Phasendetektor dazu dient, ein oder mehrere Signale zu erzeugen, welche einen dynamischen Phasenfehler zwischen dem Referenztakt und dem Rückkoppelungstakt angeben.
Vorrichtung nach Anspruch 4, wobei der Impuls ein erster Impuls ist, wobei der Schaltkomplex dazu dient, einen zweiten Impuls aus abfallenden Flanken des einen oder der mehreren Signale zu erzeugen, und wobei der erste Impuls aus der abfallenden Flanke des Referenztakts erzeugt wird.
Vorrichtung nach Anspruch 4, wobei die Ladungspumpe eine erste Ladungspumpe ist, wobei der Knoten ein erster Knoten ist, wobei die Vorrichtung eine zweite Ladungspumpe umfasst, um das eine oder die mehreren Signale zu empfangen und einen Strom an einen oder von einem zweiten Knoten gemäß einer Impulsbreite des einen oder der mehreren Signale zu liefern oder zu entnehmen.
Vorrichtung nach einem der Ansprüche 1 bis 6, wobei der Bit-Code ein Thermometercode ist, wobei die Vorrichtung einen Thermometer-nach-binär-Wandler umfasst, um den Bit-Code in die Version des Bit-Codes umzuwandeln, wobei die Version des Bit-Codes ein binärer Code ist.
Vorrichtung nach einem der Ansprüche 1 bis 6, wobei der Schaltkomplex eine Logik umfasst, um den Impuls zu umgehen.
Vorrichtung nach einem der Ansprüche 1 bis 6, wobei der Schaltkomplex eine Verzögerungsleitung umfasst, um die Impulsbreite gemäß einer digitalen Steuerung einzustellen.
Vorrichtung, Folgendes umfassend: einen ersten Schaltkomplex, um einen Referenztakt und einen Rückkoppelungstakt zu empfangen, wobei der erste Schaltkomplex dazu dient, ein erstes und ein zweites Signal zu erzeugen, welche einen dynamischen Phasenfehler einer Phasensynchronisationsschleife (PLL) oder einer verzögerten Regelschleife (DLL) darstellen; und einen zweiten Schaltkomplex, um den Referenztakt und den Rückkoppelungstakt zu empfangen und um einen Bit-Code zu erzeugen, welcher einen statischen Phasenfehler der PLL oder der DLL darstellt.
Vorrichtung nach Anspruch 10, umfassend einen dritten Schaltkomplex, um einen ersten Impuls mit einer digital gesteuerten ersten Impulsbreite zu erzeugen, wobei die erste Impulsbreite proportional zu einem statischen Phasenfehler der PLL oder der DLL ist.
Vorrichtung nach Anspruch 11, wobei der dritte Schaltkomplex dazu dient, einen zweiten Impuls mit einer digital gesteuerten zweiten Impulsbreite zu erzeugen, wobei die zweite Impulsbreite proportional zu dem statischen Phasenfehler der PLL oder der DLL ist, wobei der erste Impuls einen ersten statischen Phasenfehler repräsentiert, wenn ein Referenztakt dem Rückkoppelungstakt vorauseilt, und wobei der zweite Impuls einen zweiten statischen Phasenfehler repräsentiert, wenn der Referenztakt dem Rückkoppelungstakt nacheilt.
Vorrichtung nach Anspruch 12, umfassend einen vierten Schaltkomplex, welcher mit dem dritten Schaltkomplex gekoppelt ist, wobei der vierte Schaltkomplex dazu dient, den ersten und den zweiten Impuls zu empfangen und einen Strom in einen oder aus einem ersten Knoten gemäß der ersten oder der zweiten Impulsbreite zu liefern oder zu entnehmen.
Vorrichtung nach Anspruch 12, umfassend einen fünften Schaltkomplex, welcher mit dem ersten Schaltkomplex gekoppelt ist, wobei der fünfte Schaltkomplex dazu dient, das Up- und das Down-Signal zu empfangen und um einen Strom in einen oder aus einem zweiten Knoten gemäß dem ersten und dem zweiten Signal zu liefern oder zu entnehmen.
Vorrichtung nach Anspruch 13, einen Tiefpassfilter umfassend, welcher mit dem vierten Schaltkomplex gekoppelt ist.
Vorrichtung nach Anspruch 15, umfassend einen spannungsgesteuerten Oszillator, welcher mit dem Tiefpassfilter gekoppelt ist.
Vorrichtung nach Anspruch 15, umfassend eine spannungsgesteuerte Verzögerungsleitung, welche mit dem Tiefpassfilter gekoppelt ist.
System, Folgendes umfassend: einen Speicher; einen Prozessor, welcher mit dem Speicher gekoppelt ist, wobei der Prozessor eine Phasensynchronisationsschleife (PLL) oder eine verzögerte Regelschleife (DLL) umfasst, wobei die PLL oder die DLL eine Vorrichtung nach einem der Ansprüche 1 bis 9 umfasst; und eine Antenne, um zu ermöglichen, dass der Prozessor mit einer anderen Vorrichtung kommuniziert.
System, Folgendes umfassend: einen Speicher; einen Prozessor, welcher mit dem Speicher gekoppelt ist, wobei der Prozessor eine Phasensynchronisationsschleife (PLL) oder eine verzögerte Regelschleife (DLL) umfasst, wobei die PLL oder die DLL eine Vorrichtung nach einem der Ansprüche 10 bis 17 umfasst; und eine Antenne, um zu ermöglichen, dass der Prozessor mit einer anderen Vorrichtung kommuniziert.
Verfahren, Folgendes umfassend: Erzeugen eines Impulses mit einer digital gesteuerten Impulsbreite, wobei die Impulsbreite proportional zu einem statischen Phasenfehler einer Phasensynchronisationsschleife (PLL) oder einer verzögerten Regelschleife (DLL) ist; und Empfangen durch eine Ladungspumpe des Impulses und Liefern oder Entnehmen eines Stroms in oder aus einem Knoten gemäß der Impulsbreite.
Verfahren nach Anspruch 20, Folgendes umfassend: Empfangen durch einen Zeit-nach-digital-Wandler eines Referenztakts und eines Rückkoppelungstakts; Erzeugen eines Bit-Codes, welcher den statischen Phasenfehler darstellt; und Empfangen des Bit-Codes oder einer Version des Bit-Codes.
Verfahren nach Anspruch 21, umfassend Erzeugen des Bit-Codes, nachdem die PLL oder die DLL synchronisiert ist.
Verfahren nach Anspruch 21, umfassend Erzeugen eines oder mehrerer Signale, welche einen dynamischen Phasenfehler zwischen dem Referenztakt und dem Rückkoppelungstakt angeben.
Verfahren nach Anspruch 21, umfassend Umwandeln des Bit-Codes in die Version des Bit-Codes, wobei der Bit-Code ein Thermometer-Code ist und wobei die Version des Bit-Codes ein binärer Code ist.