DE102007040418A1

DE102007040418A1 - Frequenzteilersystem mit reduziertem Rauschen

Info

Publication number: DE102007040418A1
Application number: DE102007040418A
Authority: DE
Inventors: Robert E. Loveland Jewett
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 2006-10-27
Filing date: 2007-08-28
Publication date: 2008-04-30
Also published as: US7532049B2; US20080186063A1

Abstract

Ausführungsbeispiele eines Frequenzteilersystems mit reduziertem Rauschen ("RNFDS") umfassen einen Frequenzteiler und einen Neuabtaster in Signalkommunikation mit dem Frequenzteiler. Der Frequenzteiler empfängt ein Eingangssignal und erzeugt ansprechend darauf ein geteiltes Signal. Das Eingangssignal weist eine erste Frequenz auf und das geteilte Signal weist eine zweite Frequenz auf, die zu der ersten Frequenz unterschiedlich ist. Der Neuabtaster empfängt das Eingangssignal und das geteilte Signal und tastet das geteilte Signal unter Verwendung des Eingangssignals als ein Abtasttaktsignal neu ab, um ein neu abgetastetes Ausgangssignal zu erzeugen. Der Frequenzteiler legt einen Rand-Jitter auf das geteilte Signal auf. Das Neuabtasten des geteilten Signals erzeugt das neu abgetastete Ausgangssignal mit einem Rand-Jitter, vergleichbar mit dem des Eingangssignals.

Description

Frequenzteiler werden üblicherweise verwendet, um Signale mit niedrigerer Frequenz aus Signalen mit höherer Frequenz zu erzeugen. Frequenzteiler sind wichtige Baublöcke elektronischer Schaltungen. Bei einigen elektronischen Schaltungen bildet ein Frequenzteiler Teil einer Phasenregelschleife („PLL"; phase-locked loop) oder einer anderen frequenzerzeugenden elektronischen Schaltung. Im Allgemeinen ist eine PLL eine Schaltung, die ermöglicht, dass ein externes Referenzsignal die Frequenz und Phase eines Signals steuert, das durch eine Frequenzquelle erzeugt wird, die Teil der PLL ist.
Einige PLL-Schaltungen umfassen einen spannungsgesteuerten Oszillator („VCO"; voltage-controlled oscillator), einen Phasendetektor und ein Filter. Bei solchen PLL-Schaltungen ist die Frequenz des VCO dieselbe wie die Frequenz des externen Referenzsignals. Andere PLL-Schaltungen umfassen zusätzlich einen Frequenzteiler. Bei solchen PLL-Schaltungen ist die Frequenz des VCO ein Mehrfaches des externen Referenzsignals. Als ein Beispiel leitet ein Frequenzsynthesizer mit einer PLL, die einen Frequenzteiler umfasst und bei der das externe Referenzsignal durch einen Kristalloszillator bereitgestellt wird, Ausgangssignale bei unterschiedlichen Frequenzen aus dem Signal her, das durch den VCO erzeugt wird. Das Signal, das durch den VCO erzeugt wird, wird mit dem externen Referenzsignal in Bezug gebracht. Die Frequenzsynthesizerausgangssignale haben dieselbe Frequenzstabilität wie das externe Referenzsignal, das durch den Kristalloszillator geliefert wird.
Leider, während Frequenzteiler zum Erzeugen von Signalen mit unterschiedlichen Frequenzen vorteilhaft sind, neigen die Signale, die sie erzeugen dazu, einen höheren Rauschpe gel aufzuweisen als das Originalsignal, da Frequenzteiler den Übergängen der Signale, die sie erzeugen, einen wesentlichen Jitter auferlegen. Solche Signale zeigen daher hohe Pegel eines Phasenrauschens. Daher besteht ein Bedarf nach einem Frequenzteilersystem mit reduziertem Rauschen und einem Frequenzteilerverfahren mit reduziertem Rauschen.
Es ist die Aufgabe der vorliegenden Erfindung, ein Frequenzteilersystem mit reduziertem Rauschen (RNFDS; reduced-noise frequency divider system) und ein Frequenzteilungsverfahren mit reduziertem Rauschen mit verbesserten Charakteristika zu schaffen.
Diese Aufgabe wird durch ein System gemäß Anspruch 1 und 15 und ein Verfahren gemäß Anspruch 9 gelöst.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
1 ein Blockdiagramm, das ein Beispiel eines Frequenzteilersystems mit reduziertem Rauschen („RNFDS"; reduced-noise frequency divider system) gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
2 ein Zeitgebungsdiagramm, das exemplarische Signalverläufe von Signalen in dem RNFDS zeigt, das in 1 gezeigt ist;
3 ein Blockdiagramm, das ein Beispiel eines RNFDS mit einem Filter gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt;
4 ein Zeitgebungsdiagramm, das exemplarisch Signalverläufe von Signalen in dem RNFDS zeigt, das in 3 gezeigt ist;
5 ein Blockdiagramm, das ein Beispiel eines RNFDS mit einem Verzögerungsmodul und einem Dual-Neuabtaster gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt;
6 ein Zeitgebungsdiagramm, das exemplarische Signalverläufe von Signalen in dem RNFDS zeigt, das in 5 gezeigt ist;
7 ein Blockdiagramm, das ein Beispiel eines RNFDS mit einem Dual-Neuabtaster, einem Verzögerungsmodul und einem Filter gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt;
8 ein Blockdiagramm, das einen Inverter zeigt zum Erzeugen eines Differenzeingangssignals aus einem einendigen Eingangssignal;
9 ein Schaltungsdiagramm, das ein Beispiel eines Dual-Neuabtasters zeigt, der bei Ausführungsbeispielen des RNFDS gemäß der vorliegenden Erfindung verwendet werden kann;
10 ein Flussdiagramm, das ein Beispiel eines Frequenzteilungsverfahrens mit reduziertem Rauschen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt; und
11 ein Flussdiagramm, das ein Beispiel eines Frequenzteilungsverfahrens mit reduziertem Rauschen gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Im Allgemeinen liefern Ausführungsbeispiele der Erfindung ein Frequenzteilersystem mit reduziertem Rauschen („RNFDS"), bei dem ein Frequenzteiler ein Eingangssignal in Frequenz teilt, und ein Rauschen, das durch den Frequenzteiler erzeugt wird, durch Neuabtasten des geteilten Sig nals reduziert wird, das durch den Frequenzteiler erzeugt wird, unter Verwendung des Eingangssignals des Frequenzteilers als ein Abtasttaktsignal. Bei einem Ausführungsbeispiel umfasst das RNFDS einen Frequenzteiler und einen Neuabtaster in Signalkommunikation mit dem Frequenzteiler. Der Frequenzteiler ist angeschlossen, um ein Eingangssignal zu empfangen und erzeugt ansprechend darauf ein geteiltes Signal. Das Eingangssignal weist eine erste Frequenz auf und das geteilte Signal weist eine zweite Frequenz auf, die ein Bruchteil der Frequenz des Eingangssignals ist. Zusätzlich dazu ist der Neuabtaster angeschlossen, um das Eingangssignal und das geteilte Signal zu empfangen und erzeugt ansprechend darauf ein neu abgetastetes Ausgangssignal. Das Phasenrauschen des neu abgetasteten Ausgangssignals ist niedriger als das des geteilten Signals, das durch den Frequenzteiler ausgegeben wird.
1 ist ein Blockdiagramm, das ein Beispiel eines RNFDS 100 gemäß einem Ausführungsbeispiel der Erfindung zeigt. Bei dem gezeigten Beispiel ist das RNFDS 100 mit einer externen Frequenzquelle 102 über einen Signalweg 104 verbunden. Bei einem Operationsbeispiel empfängt das RNFDS 100 ein Eingangssignal 106 von der externen Frequenzquelle 102 über einen Signalweg 104 und erzeugt ansprechend darauf ein Ausgangssignal 108 mit reduziertem Rauschen, das über einen Signalweg 110 ausgegeben wird.
Das RNFDS 100 umfasst einen Neuabtaster 112 und einen Frequenzteiler 114. Der Neuabtaster 112 weist einen Signaleingang 113 und einen Takteingang 119 auf. Der Signaleingang 113 ist mit dem Ausgang des Frequenzteilers 114 über einen Signalweg 116 verbunden. Die externe Frequenzquelle 102 ist mit dem Frequenzteiler 114 über einen Signalweg 118 und mit dem Takteingang 119 des Neuabtasters 112 über einen Signalweg 120 verbunden.
Der Frequenzteiler 114 ist eine Vorrichtung, die ein geteiltes Signal mit einer niedrigeren Frequenz aus einem Eingangssignal mit einer höheren Frequenz erzeugt. Somit wird das geteilte Signal in dem Sinn geteilt, dass es in der Frequenz relativ zu dem Eingangssignal geteilt wird. Bei einem Beispiel, bei dem der Frequenzteiler 114 ein ganzzahliger digitaler Teiler ist (d. h. ein Teilen-durch-N-Typ-Frequenzteiler, wobei N eine ganze Zahl ist, die den Modulus darstellt, auch bekannt als der „Teilungsfaktor" des Frequenzteilers), weist das geteilte Signal 122 eine Frequenz auf, die niedriger ist als die Frequenz des Eingangssignals 106. Bei diesem Beispiel ist die Frequenz des geteilten Signals 122 gleich der Frequenz des Eingangssignals geteilt durch den Modulus N.
Der Neuabtaster 112 ist eine Vorrichtung, die in der Lage ist, das geteilte Signal 122 neu abzutasten und ein neu abgetastetes Ausgangssignal 124 zu erzeugen. Im Allgemeinen ist das Neuabtasten ein Prozess, durch den ein Eingangssignal mit entweder oder sowohl einem Phasenrauschen und Amplitudenrauschen in ein Ausgangssignal umgewandelt wird, das entweder oder sowohl präzise und konsistent definierte Übergangszeitgebungen und eine präzise definierte Amplitude aufweist. Das Ausgangssignal weist denselben Nicht-Rauschen-Informationsgehalt auf wie das Eingangssignal. Bei einigen Ausführungsbeispielen ist der Neuabtaster 112 eine Differenz-Vorrichtung. Schaltungen, die zur Verwendung als der Neuabtaster 112 geeignet sind, sind in der Technik bekannt. Ein Beispiel eines Dual-Neuabtasters, von dem ein Teil als der Neuabtaster 112 verwendet werden kann, wird nachfolgend Bezug nehmend auf 9 beschrieben.
Das Eingangssignal 106, das durch die externe Frequenzquelle 102 geliefert wird, wird zusätzlich in den Neuabtaster 112 eingegeben, wo es als das Neuabtasttaktsignal dient, um das geteilte Signal 122 neu abzutasten. Somit wirkt die externe Frequenzquelle 102 als eine Abtasttaktquelle für den Neuabtaster 112 und kann daher als eine „Abtasttaktquelle" betrachtet werden. Ferner kann das Eingangssignal 106, das zu dem Taktsignaleingang 119 geliefert wird, als ein „Abtasttaktsignal" betrachtet werden.
Das Phasenrauschen des neu abgetasteten Ausgangssignals 124 hängt hauptsächlich von dem Phasenrauschen des Eingangssignals 106 ab, das durch die externe Frequenzquelle 102 als das Abtasttaktsignal für den Neuabtaster 112 geliefert wird. Somit, damit das neu abgetastete Ausgangssignal 124 einen niedrigen Pegel eines Phasenrauschens aufweist, sollte die externe Frequenzquelle 102 eine Frequenzquelle mit niedrigem Rauschen sein. Beispiele von Oszillatoren, die zur Verwendung als die externe Frequenzquelle geeignet sind, umfassen Niedrig-Rausch-Typen eines Kristalloszillators („XO"), eines spannungsgesteuerten Oszillators („VCO"; voltage-controlled oscillator), eines spannungsgesteuerten Kristalloszillators („VCXO"; voltage-controlled crystal oscillator) oder eines anderen Typs eines Oszillators.
Optional weist die externe Frequenzquelle 102 einen Differenz-Ausgang auf, der das Eingangssignal 106 als ein Differenzsignal mit einer Gleichphasenkomponente und einer Gegenphasenkomponente liefert. Wenn die externe Frequenzquelle 102 ein einendiges Eingangssignal mit nur einer Gleichphasenkomponente liefert und der Neuabtaster 112 ein Differenztaktsignal erfordert, kann das RNFDS 100 zusätzlich einen Inverter umfassen. Wie nachfolgend Bezug nehmend auf 8 detaillierter beschrieben wird, ist der Eingang des Inverters mit der externen Frequenzquelle 102 verbunden, um das Eingangssignal 106 zu empfangen. Der Inverter invertiert das Eingangssignal 106, um eine Gegenphasenkomponente des Eingangssignals zu erzeugen. Die Gegenphasenkomponente des Eingangssignals wird in den Takteingang 119 des Neuabtasters 112 zusammen mit der Gleichphasenkomponente des Eingangssignals 106 eingegeben, das durch die externe Frequenzquelle 102 als ein Differenzabtasttaktsignal geliefert wird.
Bei einem Operationsbeispiel empfängt das RNFDS 100 das Eingangssignal 106 und gibt das Eingangssignal 106 in den Takteingang 119 des Neuabtasters 112 und in den Frequenzteiler 114 ein. Der Frequenzteiler 114 empfängt das Eingangssignal 106 und erzeugt ansprechend darauf das geteilte Signal 122. Das geteilte Signal 122 weist einen höheren Pegel eines Phasenrauschens auf als das Eingangssignal 106, da Rand-Jitter auf dessen Übergänge durch den Frequenzteiler 114 auferlegt ist. Die Frequenz des geteilten Signals 122 ist gleich der Frequenz des Eingangssignals 106 geteilt durch den Modulus N des Frequenzteilers 114. Das geteilte Signal 122 strömt direkt zu dem Signaleingang 113 des Neuabtasters.
Ansprechend auf das Eingangssignal 106, das an seinem Takteingang 119 empfangen wird, tastet der Neuabtaster 112 das geteilte Ausgangssignal 122 ab, um ein neu abgetastetes Ausgangssignal 124 zu liefern. Der Neuabtaster 112 tastet das geteilte Signal 122 an Abschnitten des geteilten Signals 122 ab, an denen das geteilte Signal 122 stabil ist, d. h. der Neuabtaster 112 tastet das geteilte Signal 122 neu an den Nicht-Übergangs-Abschnitten des geteilten Signals 122 neu ab. Das RNFDS 100 gibt ein Ausgangssignal 108 mit reduziertem Rauschen aus, das bei diesem Beispiel dasselbe ist wie das neu abgetastete Ausgangssignal 124.
2 ist ein Zeitgebungsdiagramm 200, das beispielhafte Signalverläufe von Signalen bei einem Beispiel des RNFDS 100 zeigt, bei dem der Frequenzteiler 114 ein Teilen-durch-Vier-Frequenzteiler ist. Die gezeigten Signalverläufe sind Spannungen oder Ströme, aufgetragen über Zeit 202. Bei diesem Beispiel ist der Signalverlauf des Eingangssignals 106 bei 204 als eine Reihe von Pulsen gezeigt, wobei jeder Puls eine erste Periode 206 aufweist. Der Signalverlauf des geteilten Signals 122, das durch den Teilen-durch-Vier-Frequenzteiler 114 erzeugt wird, ist bei 208 als eine Pulsreihe gezeigt. Jeder Puls weist eine zweite Periode 210 auf. Bei diesem Beispiel ist die zweite Periode 210 viermal so lang wie die erste Periode 206. Der Signalverlauf des neu abgetasteten Ausgangssignals 124 ist bei 212 gezeigt. Der Abschnitt des neu abgetasteten Ausgangssignals 124, der jedem Nicht-Null-Abschnitt des geteilten Signals 122 (Signalverlauf 208) entspricht, besteht aus einem Burst aus Pulsen, jeder gleich den Pulsen des Eingangssignals 106. Der Abschnitt des neu abgetasteten Ausgangssignals 124, der jedem Null-Abschnitt des geteilten Signals 122 entspricht, ist ein Null-Abschnitt. Der Rand-Jitter des neu abgetasteten Ausgangssignals 124 ist vergleichbar mit dem des Eingangssignals 106 und ist wesentlich weniger als der des geteilten Signals 122. Somit, wenn das Eingangssignal 106 einen niedrigen Rand-Jitter aufweist, weist das neu abgetastete Ausgangssignal 124 ebenfalls einen niedrigen Rand-Jitter auf.
Ausführungsbeispiele des RNFDS 100, gezeigt in 1, können in verschiedenen Hardwaretypen implementiert sein. Als ein Beispiel kann das RNFDS 100 unter Verwendung diskreter Komponenten für den Neuabtaster 112 und den Frequenzteiler 114 implementiert sein. Alternativ kann das RNFDS 100 in einer oder mehreren integrierten Schaltungen („ICs"; integrated circuits) integriert sein oder kann einen Teil einer komplexeren IC bilden.
Einige Schaltungen sind in der Lage, das neu abgetastete Ausgangssignal 124, das durch ein Ausführungsbeispiel des RNFDS 100 erzeugt wird, als ein Niedrig-Rauschen-Taktsignal zu verwenden, das dem komplexen Signalverlauf des neu abgetasteten Ausgangssignal 124 trotzt. Andere Schaltungen benötigen ein Niedrig-Rauschen-Taktsignal mit einem einfacheren Signalverlauf, d. h. ein Niedrig-Rauschen-Taktsignal mit einem Signalverlauf ähnlich zu dem Signalverlauf 208 des geteilten Signals 122. 3 ist ein Blockdiagramm, das ein Beispiel eines RNFDS 300 gemäß einem anderen Ausführungsbeispiel der Erfindung zeigt, bei dem ein Filter 302 zwischen dem Neuabtaster 112 und dem Signalweg 110 positioniert ist. Das Filter 302 ist ein Tiefpassfilter, das den Signalverlauf der Abschnitte des neu abgetasteten Ausgangssignals 102, die den Nicht-Null-Abschnitten des geteilten Signals 122 entsprechen, in einen Nicht-Zurück-zu-Null-Signalverlauf umwandeln. Dies vereinfacht den Signalverlauf des neu abgetasteten Ausgangssignals 124 und macht diesen Signalverlauf ähnlicher zu dem des geteilten Signals 122. In Betrieb empfängt das Filter 302 das neu abgetastete Ausgangssignal 124 und filtert das neu abgetastete Ausgangssignal 124, um ein gefiltertes, neu abgetastetes Ausgangssignal 304 zu erzeugen. Das RNFDS 300 gibt das gefilterte, neu abgetastete Ausgangssignal 304 als das Ausgangssignal 108 mit reduziertem Rauschen aus.
Bei anderen Ausführungsbeispielen wird ein Schmal-Bandpassfilter (nicht gezeigt) als das Filter 302 verwendet. Bei solchen Ausführungsbeispielen weist das gefilterte, neu abgetastete Ausgangssignal 304 einen sinusförmigen Signalverlauf auf. Das Bandpassfilter weist eine Mittenfrequenz gleich der Frequenz des neu abgetasteten Ausgangssignals 124 auf.
4 ist ein Zeitgebungsdiagramm 400, das exemplarische Signalverläufe von Signalen bei einem Beispiel des RNFDS 300 zeigt, bei dem der Frequenzteiler 114 ein Teilen-durch-Vier-Frequenzteiler ist. Die Signalverläufe sind Spannungen oder Ströme, aufgetragen über Zeit 402. Bei diesem Beispiel, ähnlich zur 2, ist der Signalverlauf des Eingangssignals 106 bei 404 als eine Reihe aus Pulsen gezeigt. Jeder Puls weist eine erste Periode 406 auf. Der Signalverlauf des geteilten Signals 122, erzeugt durch den Teilen-durch-Vier-Frequenzteiler 114, ist bei 408 als eine Reihe aus Pulsen gezeigt. Jeder Puls weist eine zweite Periode 410 auf. Bei diesem Beispiel ist die zweite Periode 410 viermal so lang wie die erste Periode 406. Der Signalverlauf des neu abgetasteten Ausgangssignals 124 ist bei 412 als eine Reihe aus Pulsen gezeigt. Jeder Puls weist eine Periode gleich der zweiten Periode 410 auf. Der Signalverlauf des gefilterten, neu abgetasteten Ausgangssignals 304, das als ein Ausgangssignal 108 mit reduziertem Rauschen ausgegeben wird, ist bei 414 als eine Reihe aus Pulsen gezeigt. Jeder Puls weist eine Periode gleich der zweiten Periode 410 auf. Der Signalverlauf 414 der Abschnitte des gefilterten, neu abgetasteten Ausgangssignals, die den Nicht-Null-Abschnitten des geteilten Signals 122 entsprechen, ist ein Nicht-Zurück-zu-Null-Signalverlauf. Dies ist das Ergebnis davon, dass das Filter 302 die „Lücken" 416 in dem Signalverlauf 412 füllt. Wiederum ist der Rand-Jitter des gefilterten, neu abgetasteten Ausgangssignals 304 vergleichbar mit dem des Eingangssignals 106 und ist wesentlich geringer als der des geteilten Signals 122. Somit, wenn das Eingangssignal 106 einen niedrigen Rand-Jitter aufweist, weist das neu abgetastete Ausgangssignal 124 ebenfalls einen niedrigen Rand-Jitter auf.
5 ist ein Blockdiagramm, das ein Beispiel eines RNFDS 500 gemäß einem weiteren Ausführungsbeispiel der Erfindung zeigt. Das RNFDS 500 vereinfacht weiter den Signalverlauf des Ausgangssignals 108 mit reduziertem Rauschen durch Neuabtasten des geteilten Signals und einer verzögerten Version des geteilten Signals ansprechend auf entsprechende Komponenten eines Differenz-Abtast-Taktsignals, um entsprechende neu abgetastete Signalkomponenten zu erzeugen. Die neu abgetasteten Signalkomponenten werden summiert, um das neu abgetastete Ausgangssignal zu erzeugen.
Ähnlich zu den Beispielen, die in 1 und 3 gezeigt sind, ist das RNFDS 500 mit der externen Frequenzquelle 102 über den Signalweg 104 verbunden. Bei einem Operationsbeispiel empfängt das RNFDS 500 das Eingangssignal 106 über den Signalweg 104 und erzeugt ansprechend darauf das Ausgangssignal 108 mit reduziertem Rauschen, das über den Signalweg 110 ausgegeben wird.
Bei dem gezeigten Beispiel umfasst das RNFDS 500 den Frequenzteiler 114, ein Verzögerungsmodul 502 und einen Dual-Neuabtaster 508. Der Dual-Neuabtaster 508 weist einen ersten Signaleingang 526, einen zweiten Signaleingang 528 und einen Takteingang 530 auf. Der erste Signaleingang 526 ist mit dem Verzögerungsmodul 502 über einen Signalweg 512 verbunden. Der zweite Signaleingang 528 ist mit dem Frequenzteiler 114 über einen Signalweg 510 verbunden. Der Takteingang 530 ist mit der externen Frequenzquelle 102 über einen Signalweg 514 verbunden. Bei diesem Ausführungsbeispiel liefert die externe Frequenzquelle 102 das Eingangssignal 106 als ein Differenz-Signal, das eine Gleichphasenkomponente und eine Gegenphasenkomponente aufweist. Der Takteingang 530 ist ein Differenz-Eingang, der die Gleichphasen- und Gegenphasenkomponente des Eingangssignals 106 als eine Gleichphasen-Abtasttakt-Signalkomponente bzw. eine Gegenphasen-Abtasttakt-Signalkomponente empfängt. Der Frequenzteiler 114 ist mit der externen Frequenzquelle 102 und dem Verzögerungsmodul 502 über Signalwege 120 bzw. 518 verbunden.
Ähnlich zu 1 und 3 ist der Dual-Neuabtaster 508 jegliche Vorrichtung, die in der Lage ist, das geteilte Signal 520 und das verzögerte, geteilte Signal 524 ansprechend auf die Gegenphasen-Abtasttakt-Signalkomponente bzw. die Gleichphasen-Abtasttakt-Signalkomponente neu abzutasten, um entsprechende neu abgetastete Signalkomponenten zu erzeugen, und die neu abgetasteten Signalkomponenten zu summieren, um ein neu abgetastetes Ausgangssignal 522 zu erzeugen. Bei einigen Ausführungsbeispielen umfasst der Dual-Neuabtaster 508 ein Summier-Modul (nicht gezeigt), das die neu abgetasteten Signalkomponenten summiert, um das neu abgetastete Ausgangssignal 522 zu erzeugen. Bei anderen Ausführungsbeispielen weist der Dual-Neuabtaster 508 einen Summier-Knoten (nicht gezeigt) auf, an dem die neu abgetasteten Signalkomponenten summiert werden, um das neu abgetastete Ausgangssignal 522 zu erzeugen.
Das Verzögerungsmodul 502 ist eine Vorrichtung, die in der Lage ist, das geteilte Signal 520 zeitmäßig zu verzögern, um das verzögerte, geteilte Signal 524 zu erzeugen. Das verzögerte, geteilte Signal 524 wird in den ersten Eingang 526 des Dual-Neuabtasters 508 eingegeben, zusätzlich zu dem geteilten Signal 520, das in den zweiten Eingang 528 des Dual-Neuabtasters 508 eingegeben wird.
Bei einem Operationsbeispiel empfängt das RNFDS 500 das Eingangssignal 106 und gibt das Eingangssignal 106 sowohl in den Frequenzteiler 114 als auch den Takteingang 530 des Dual-Neuabtasters 508 ein. Der Frequenzteiler 114 empfängt das Eingangssignal 106 und erzeugt ansprechend darauf das geteilte Signal 520. Das geteilte Signal 122 ist aufgrund des Rand-Jitters rauschbehaftet, das durch den Frequenzteiler 114 auf seine Übergänge auferlegt ist. Die Frequenz des geteilten Signals 520 ist gleich der Frequenz des Eingangssignals 106 geteilt durch den Modulus N des Frequenzteilers 114. Das geteilte Signal 520 strömt direkt zu dem zweiten Signaleingang 528 des Dual-Neuabtasters 508 und strömt durch das Verzögerungsmodul 502 zu dem ersten Signaleingang 526 des Dual-Neuabtasters 508 als das verzögerte, geteilte Signal 524. Der Dual-Neuabtaster 508 arbeitet ansprechend auf die Gegenphasen-Abtasttakt-Signalkomponente, die an dessen Takteingang 530 empfangen wird, um das geteilte Signal 520 neu abzutasten, das von dem Frequenzteiler 114 empfangen wird, und arbeitet zusätzlich ansprechend auf die Gleichphasen-Abtasttakt-Signalkomponente, die an dessen Takteingang 530 empfangen wird, um das verzögerte, geteilte Signal 528 neu abzutasten, das von dem Verzögerungsmodul 502 empfangen wird. Der Dual-Neuabtaster 508 tastet das geteilte Signal 520 und das verzögerte, geteilte Signal 524 an statischen Abschnitten der entsprechenden Signale ab. Die Neuabtastoperationen, die durch den Dual-Neuabtaster 508 ansprechend auf die Gegenphasen-Abtasttakt-Signalkomponente und die Gleichphasen-Abtasttakt-Signalkomponente ausgeführt werden, erzeugen entsprechende neu abgetastete Signalkomponenten. Der Dual-Neuabtaster 508 summiert die neu abgetasteten Signalkomponenten, um ein neu abgetastetes Ausgangssignal 522 zu erzeugen. Bei diesem Beispiel gibt das RNFDS 500 das neu abgetastete Ausgangssignal 522 über den Signalweg 110 als das Ausgangssignal mit reduziertem Rauschen 108 aus.
Ähnlich zu 1 und 3 kann das RNFDS 500 in verschiedenen Hardwaretypen implementiert sein. Als ein Beispiel kann das RNFDS 500 unter Verwendung diskreter Komponenten für den Frequenzteiler 114, das Verzögerungsmodul 502 und den Dual-Neuabtaster 508 implementiert sein. Alternativ kann das RNFDS 500 in eine oder mehrere ICs integriert sein oder einen Teil einer komplexeren IC bilden.
6 ist ein Zeitgebungsdiagramm 600, das beispielhafte Signalverläufe von Signalen bei einem Beispiel des RNFDS 500 zeigt, bei dem der Frequenzteiler 114 ein Teilen-durch-Vier-Frequenzteiler ist. Die gezeigten Signalverläufe sind Spannungen oder Ströme, die über Zeit 602 aufgetragen sind. Bei diesem Beispiel, ähnlich zu 2 und 4, ist der Signalverlauf der Gleichphasen-Abtasttakt-Signalkomponente, die an dem Takteingang 530 des Dual-Neuabtasters 508 empfangen wird, bei 604 als eine Pulsreihe gezeigt. Jeder Puls weist eine erste Periode 606 auf. Der Signalverlauf der Gegenphasen-Abtasttakt-Signalkomponente, die auch an dem Takteingang 530 des Dual-Neuabtasters 508 empfangen wird, ist bei 608 als eine Pulsreihe gezeigt. Jeder Puls weist auch eine Periode gleich der ersten Periode 606 auf.
Der Signalverlauf des geteilten Signals 520, erzeugt durch den Teilen-durch-Vier-Frequenzteiler 114, ist bei 610 als eine Pulsreihe gezeigt. Jeder Puls weist eine zweite Periode 612 auf. Bei diesem Beispiel ist die zweite Periode 612 viermal so lang wie die erste Periode 606. Der Signalverlauf des verzögerten, geteilten Signals 524, erzeugt durch das Verzögerungsmodul 502, ist bei 614 als eine Pulsreihe gezeigt. Jeder Puls weist eine Periode gleich der zweiten Periode 610 auf. Der Signalverlauf 614 ist derselbe wie der Signalverlauf 610, aber der Signalverlauf 614 ist relativ zu dem Signalverlauf 610 um eine Zeitverzögerung 616 verzögert, die durch das Verzögerungsmodul 502 auferlegt wird.
Bei diesem Beispiel ist die Zeitverzögerung 616 gleich einer Hälfte der ersten Periode 606 der Abtasttaktsignalkomponenten, die durch das Eingangssignal 106 geliefert werden.
Der Signalverlauf einer ersten, neu abgetasteten Signalkomponente, die durch den Dual-Neuabtaster 508 aus dem geteilten Signal 520 erzeugt wird, ist bei 618 gezeigt. Der Dual-Neuabtaster 508 erzeugt die erste, neu abgetastete Signalkomponente durch Neuabtasten des geteilten Signals 520 ansprechend auf die Gegenphasen-Abtasttakt-Signalkomponente, deren Signalverlauf bei 608 gezeigt ist. Der Abschnitt der ersten, neu abgetasteten Signalkomponente, der dem Nicht-Null-Abschnitt des geteilten Signals 520 (Signalverlauf 610) entspricht, besteht aus einem Burst aus Pulsen, die jeweils gleich den Pulsen des Gegenphasen-Abtasttakt-Signals sind. Der Abschnitt der ersten, neu abgetasteten Signalkomponente, der jedem Nullabschnitt des geteilten Signals 520 entspricht, ist ein Nullabschnitt. Das erste neu abgetastete Signal ist das Ergebnis einer logischen UND-Operation zwischen dem Gegenphasen-Abtasttakt-Signal, dessen Signalverlauf bei 608 gezeigt ist, und dem geteilten Signal 520, dessen Signalverlauf bei 610 gezeigt ist.
Der Signalverlauf eines zweiten, neu abgetasteten Signals, das durch den Dual-Neuabtaster 508 aus dem verzögerten, geteilten Signal 524 erzeugt wird, ist bei 620 gezeigt. Der Dual-Neuabtaster 508 erzeugt die zweite, neu abgetastete Signalkomponente durch Neuabtasten des verzögerten, geteilten Signals 524 ansprechend auf die Gleichphasen-Abtasttakt-Signalkomponente, deren Signalverlauf bei 604 gezeigt ist. Die zweite, neu abgetastete Signalkomponente ist relativ zu der ersten, verzögerten Signalkomponente um eine Verzögerung gleich der Zeitverzögerung 626 verzögert. Der Abschnitt der zweiten, neu abgetasteten Signalkomponente, der dem Nicht-Null-Abschnitt des verzögerten, geteilten Signals 524 entspricht, besteht aus einem Burst aus Pulsen, die jeweils gleich den Pulsen des Gleichphasen-Abtasttakt- Signals sind. Der Abschnitt der zweiten, neu abgetasteten Signalkomponente, der jedem Nullabschnitt des verzögerten, geteilten Signals 524 entspricht, ist ein Nullabschnitt. Die zweite, neu abgetastete Signalkomponente ist das Ergebnis einer logischen UND-Operation zwischen dem Gleichphasen-Abtasttakt-Signal, dessen Signalverlauf bei 604 gezeigt ist, und dem verzögerten, geteilten Signal 524, dessen Signalverlauf bei 614 gezeigt ist.
Der Dual-Neuabtaster 508 summiert die erste, neu abgetastete Signalkomponente, deren Signalverlauf bei 618 gezeigt ist, und die zweite, neu abgetastete Signalkomponente, deren Signalverlauf bei 620 gezeigt ist, um das neu abgetastete Ausgangssignal 522 zu erzeugen. Bei diesem Beispiel ist der Signalverlauf des neu abgetasteten Ausgangssignals 522 bei 622 als eine Pulsreihe gezeigt. Jeder Puls weist eine Periode gleich der zweiten Periode 612 auf. Der Rand-Jitter des neu abgetasteten Ausgangssignals 522 ist vergleichbar mit dem des Eingangssignals 106 und ist wesentlich geringer als der des geteilten Signals 520. Somit, wenn das Eingangssignal 106 einen niedrigen Rand-Jitter aufweist, weist das neu abgetastete Ausgangssignal 622 ebenfalls einen niedrigen Rand-Jitter auf.
Die Nicht-Null-Abschnitte des neu abgetasteten Ausgangssignals 522, das durch das RNFDS 500 erzeugt wird, weisen Störimpulse an den Übergängen zwischen der neu abgetasteten Gleichphasen-Signalkomponente und der neu abgetasteten Gegenphasen-Signalkomponente auf. Ein exemplarischer Störimpuls ist bei 624 in dem Signalverlauf 622 gezeigt, der in 6 gezeigt ist. 7 ist ein Blockdiagramm, das ein Beispiel eines RNFDS 700 gemäß einem weiteren Ausführungsbeispiel der Erfindung zeigt, bei dem ein Filter 702 zwischen dem Dual-Neuabtaster 508 und dem Signalweg 110 positioniert ist. Das Filter 702 ist ein Tiefpassfilter, das das neu abgetastete Ausgangssignal 522 filtert, um die Störimpulse zu beseitigen. Ansonsten weist das RNFDS 700 dieselbe Struktur auf wie das RNFDS 500, das oben Bezug nehmend auf 5 beschrieben wurde. In Betrieb empfängt das Filter 702 das neu abgetastete Ausgangssignal 522 von dem Dual-Neuabtaster 508 und filtert das neu abgetastete Ausgangssignal 522, um ein gefiltertes, neu abgetastetes Ausgangssignal 706 zu erzeugen. Das RNFDS 700 gibt das gefilterte, neu abgetastete Ausgangssignal 706 über den Signalweg 110 als das Ausgangssignal mit reduziertem Rauschen 108 aus.
Bei anderen Ausführungsbeispielen wird ein Schmal-Bandpass-Filter (nicht gezeigt) als das Filter 702 verwendet. Bei solchen Ausführungsbeispielen weist das gefilterte, neu abgetastete Ausgangssignal 706 einen sinusförmigen Signalverlauf auf. Das Bandpassfilter weist eine Mittenfrequenz gleich der Frequenz des neu abgetasteten Ausgangssignals 522 auf.
6 zeigt ein Beispiel des Signalverlaufs des gefilterten, neu abgetasteten Ausgangssignals 706 bei 626 als eine Pulsreihe. Jeder Puls weist eine Periode gleich der zweiten Periode 612 auf. Der Signalsverlauf 626 ist frei von den Störimpulsen 624, die der Signalverlauf 622 des neu abgetasteten Ausgangssignals 522 aufwies.
Bei den Beispielen des RNFDS 500, das oben Bezug nehmend auf 5 beschrieben wurde, und des RNFDS 700, das oben Bezug nehmend auf 7 beschrieben wurde, ist die externe Frequenzquelle 102 derart beschrieben, dass sie das Eingangssignal 106 als ein Differenzsignal mit einer Gleichphasenkomponente und einer Gegenphasenkomponente liefert. Das Differenz-Eingangssignal liefert ein Differenz-Abtasttakt-Signal zu dem Dual-Neuabtaster 508.
8 ist ein Blockdiagramm, das ein Beispiel eines RNFDS 800 gemäß einem Ausführungsbeispiel der Erfindung zeigt. Bei dem RNFDS 800 liefert die externe Frequenzquelle 102 das Eingangssignal 106 als ein einendiges Eingangssignal mit nur einer Gleichphasenkomponente, und der Dual- Neuabtaster 508 verwendet ein Differenz-Abtasttakt-Signal. Der Takteingang 530 des Dual-Neuabtasters 508 weist einen Gleichphasen-Anschluss (+) und einen Gegenphasen-Anschluss (–) auf. Der Gleichphasen-Anschluss (+) des Takteingangs 530 ist mit der externen Frequenzquelle 102 über den Signalweg 514 verbunden, wie oben Bezug nehmend auf 5 beschrieben ist. Das RNFDS 800 umfasst einen Inverter 830, dessen Eingang mit der externen Frequenzquelle 102 über einen Signalweg 804 verbunden ist. Der Ausgang des Inverters 830 ist mit dem Gegenphasenanschluss (–) des Takteingangs 530 des Dual-Neuabtasters 508 über einen Signalweg 814 verbunden. Ansonsten weist das RNFDS 800 dieselbe Struktur auf wie das RNFDS 500, das oben Bezug nehmend auf 5 beschrieben ist. Optional umfasst das RNFDS 800 zusätzlich ein Filter, das angeschlossen ist, um das neu abgetastete Ausgangssignal 522 zu empfangen, wie oben Bezug nehmend auf 7 beschrieben ist.
In Betrieb des RNFDS 800 liefert die externe Frequenzquelle 102 das Eingangssignal 106 zu dem Frequenzteiler 114, zu dem Gleichphasenanschluss (+) des Takteingangs 530 des Dual-Neuabtasters 508 und zu dem Eingang des Inverters 830. Das Eingangssignal 106, das zu dem Gleichphasenanschluss des Takteingangs 530 geliefert wird, ist die Gleichphasenkomponente des Abtasttaktsignals. Der Frequenzteiler 114 und der Dual-Neuabtaster 508 arbeiten wie oben beschrieben ansprechend auf das Eingangssignal 106 bzw. die Gleichphasenkomponente des Abtasttaktsignals. Der Inverter 830 invertiert das Eingangssignal 106 und liefert die resultierende Gegenphasenkomponente des Abtasttaktsignals zu dem Gegenphasenanschluss (–) des Takteingangs 530 des Dual-Neuabtasters 508. Der Dual-Neuabtaster 508 arbeitet wie oben beschrieben ansprechend auf die Gegenphasenkomponente des Abtasttaktsignals. Der Signalverlauf des Gegenphasentaktsignals ist bei 608 in 6 gezeigt. Ansonsten ist die Operation des RNFDS 800 die gleiche wie die des RNFDS 500, das oben Bezug nehmend auf 5 beschrieben ist.
Bei einem Ausführungsbeispiel des RNFDS 800, bei dem der Frequenzteiler 114 einen Differenzeingang mit einem Gleichphasenanschluss (nicht gezeigt) und einem Gegenphasenanschluss (nicht gezeigt) aufweist, ist die externe Frequenzquelle 102 mit dem Gleichphasenanschluss des Frequenzteilers 114 verbunden, und der Ausgang des Inverters 830 ist mit dem Gegenphasenanschluss des Frequenzteilers 114 verbunden, zusätzlich zu den Gegenphasenanschluss des Takteingangs 530 des Dual-Neuabtasters 508.
9 ist ein Schaltungsdiagramm, das ein Beispiel des Dual-Neuabtasters 508 zeigt. Bei dem gezeigten Beispiel ist jedes des geteilten Signals 520, des verzögerten geteilten Signals 524 und des Eingangssignals 106 ein Differenzsignal mit einer entsprechenden Gleichphasensignalkomponente und einer entsprechenden Gegenphasensignalkomponente, und das neu abgetastete Ausgangssignal 522 ist ein einendiges Signal. Das Beispiel des gezeigten Dual-Neuabtasters 508 umfasst einen Neuabtast-Schalter 900 und eine analoge Ausgangsschaltung 902. Die analoge Ausgangsschaltung 902 umfasst eine Stromquellenschaltung 904.
Der Dual-Neuabtaster 508 besteht aus einem ersten Neuabtaster 906 und einem zweiten Neuabtaster 908. Der erste Neuabtaster 906 kann bei dem RNFDS 100 und dem RNFDS 300 als der Neuabtaster 912 verwendet werden, die oben Bezug nehmend auf 1 bzw. 3 beschrieben sind. Der erste Neuabtaster 906 zieht einen Strom I_E mit einem Zurück-zu-Null-Signalverlauf. Der Strom I_E ist die erste, neu abgetastete Signalkomponente, die das geteilte Signal 520 logisch UND-verknüpft mit der Gegenphasen-Abtasttakt-Signalkomponente darstellt, die durch die Gegenphasenkomponente des Eingangssignals 106 bereitgestellt ist. Der zweite Neuabtaster 908 zieht einen Strom I_F mit einem Zurück-zu-Null-Signalverlauf. Der Strom I_F ist die zweite, neu abgetastete Signalkomponente, die das verzögerte, geteilte Signal 524 logisch UND-verknüpft mit der Gleichphasen-Abtasttakt-Signalkomponente darstellt, die durch die Gleichphasenkomponente des Eingangssignals 106 bereitgestellt ist.
Bei dem gezeigten Beispiel umfasst der erste Neuabtaster 906 Transistoren 914, 916, 918, 920 und 922. Die Transistoren 914 und 916 sind als ein Differenzpaar durch einen Signalweg 934 verbunden, und der Kollektor des Transistors 914 ist mit Masse 936 verbunden. Auf ähnliche Weise sind die Transistoren 918 und 920 als ein Differenzpaar durch einen Signalweg 938 verbunden, und der Kollektor des Transistors 920 ist mit Masse 940 verbunden. Der Kollektor des Transistors 918 ist mit den Emittern der Transistoren 914 und 916 über einen Signalweg 924 verbunden. Der Kollektor des Transistors 922 ist mit dem Emitter der Transistoren 918 und 920 über einen Signalweg 944 verbunden.
Auf ähnliche Weise umfasst der zweite Neuabtaster 908 Transistoren 924, 926, 928, 930 und 932. Die Transistoren 924 und 926 sind als ein Differenzpaar durch einen Signalweg 946 verbunden, und der Kollektor des Transistors 926 ist mit Masse 948 verbunden. Auf ähnliche Weise sind die Transistoren 928 und 930 als ein Differenzpaar durch einen Signalweg 950 verbunden, und der Kollektor des Transistors 930 ist mit Masse 952 verbunden. Die Steuerung des Transistors 928 ist mit den Emittern der Transistoren 924 und 926 über einen Signalweg 954 verbunden. Der Kollektor des Transistors 932 ist mit den Emittern der Transistoren 938 und 930 über einen Signalweg 956 verbunden. Zusätzlich dazu ist die Basis des Transistors 932 mit der Basis des Transistors 922 über einen Signalweg 958 verbunden.
Die Transistoren 914, 916, 918, 920, 922, 924, 926, 928, 930 und 932 können Transistoren jeglichen Typs sein, wie z. B. Bipolartransistoren, Feldeffekttransistoren („FETs"), Metalloxidhalbleiter-Transistoren („MOS"-Transistoren) oder andere Typen von Transistoren. Alternativ können diese Transistoren eine Mischung aus Transistoren unterschiedlicher Typen sein.
Bei dem gezeigten Beispiel sind die Transistoren 914, 916, 918, 920, 922, 924, 926, 928, 930 und 932 Bipolartransistoren, und das analoge Ausgangselement 902 und der Neuabtastschalter 900 sind konfiguriert, um Ströme I_E und I_F ansprechend auf geteilte Signalkomponente S_Div und S _Div, verzögerte geteilte Signalkomponenten S_DD und S _DD und Abtasttaktsignalkomponenten S_Clk und S _Clk zu ziehen. Die geteilten Signalkomponenten S_Div und S _Div sind die Gleichphasen- bzw. Gegenphasen-Komponenten des geteilten Signals 520. Verzögerte, geteilte Signalkomponenten S_DD und S _DD sind die Gleichphasen- bzw. Gegenphasen-Komponenten des verzögerten, geteilten Signals 524. Die Abtasttakt-Signalkomponenten S_Clk und S _Clk sind die Gleichphasen- und Gegenphasen-Komponenten des Abtasttaktsignals, geliefert durch das Eingangssignal 106.
Das analoge Ausgangselement 902 umfasst differenzial-verbundene Transistoren 918 und 920, differenzial-verbundene Transistoren 928 und 930 und eine Stromquellenschaltung 904, die die Transistoren 922 und 932 aufweist. Die Emitter der differenzial-verbundenen Transistoren 918 und 920 und der differenzial-verbundenen Transistoren 928 und 930 sind mit den Kollektoren der Stromquellentransistoren 922 und 932 über Signalwege 944 bzw. 956 verbunden. Die Basis des differenzial-verbundenen Transistors 918 empfängt die Gleichphasenkomponente des geteilten Signals S_Div, während die Basis des differenzial-verbundenen Transistors 920 die Gegenphasenkomponente des geteilten Signals S _Div empfängt. Auf ähnliche Weise empfängt die Basis des differenzial-verbundenen Transistors 928 die Gleichphasenkomponente des verzögerten, geteilten Signals S_DD, während die Basis des differenzial-verbundenen Transistors 930 die Gegenphasenkomponente des verzögerten, geteilten Signals S _DD empfängt.
Die Stromquellenschaltung 904 umfasst Transistoren 922 und 932 und Widerstände 972 und 974, die zwischen den Emittern der Transistoren 922 und 932 und einer negativen Spannungsversorgung V_EE, z. B. –3,3 V, angeschlossen sind. Die Basen der Transistoren 922 und 932 sind verbunden, um eine Vorspannungsspannung V_bias zu empfangen. Die Transistoren 922 und 932 und die Widerstände 972 und 974 der Stromquellenschaltung 904 arbeiten, um feste Ströme I₁ und I₂ zu leiten, die die Werte der Ströme I_E bzw. I_F definieren. Ströme I_E und I_F werden an einem Summierknoten 960 summiert, um einen Ausgangsstrom I_out zu bilden, der das neu abgetastete Ausgangssignal 522 liefert. Der Wert des Ausgangsstroms I_out wird durch die Spannungsdifferenz zwischen der Vorspannungsspannung V_bias und der negativen Versorgungsspannung V_EE eingestellt, was die Werte der Ströme I₁ und I₂ einstellt.
Die Kollektoren der Transistoren 918 und 928, die einen Teil des analogen Ausgangselements 902 bilden, sind mit den Emittern der Transistoren 914 und 916 bzw. 924 und 926 über Signalwege 942 bzw. 954 verbunden. Der Kollektor des Transistors 916 empfängt den Strom I_E und der Kollektor des Transistors 924 empfängt den Strom I_F. Die Gleichphasen-Abtasttakt-Signalkomponente S_Clk ist an die Basen der Transistoren 914 und 924 angelegt, und die Gegenphasen-Abtasttakt-Signalkomponente S _Clk ist an die Basen der Transistoren 916 und 926 angelegt. Die Kollektoren der Transistoren 914 und 926 sind mit Masseverbindungen 936 bzw. 948 verbunden, um Strom zu dem Transistor 914 zu liefern, wenn die Gleichphasen-Taktsignalkomponente S_Clk größer ist als die Gegenphasen-Abtasttakt-Signalkomponente S _Clk, und um Strom zu dem Transistor 926 zu liefern, wenn die Gleichphasen-Taktsignalkomponente S_Clk geringer ist als die Gegenphasen-Abtasttakt-Signalkomponente S _Clk.
Bei einer alternativen Implementierung, die das neu abgetastete Ausgangssignal 522 als ein Differenzsignal erzeugt, sind die Kollektoren der Transistoren 920 und 930 jeweils mit den Emittern eines entsprechenden zusätzlichen Differenztransistorenpaars verbunden. Die zusätzlichen Diffe renztransistorenpaare sind ähnlich zu den Differenztransistorenpaaren 924, 926 und 914, 916. So wie die Differenztransistorenpaare 924, 926 und 914, 916 werden die zusätzlichen Differenztransistorenpaare durch Abtasttakt-Signalkomponenten S_Clk und S _Clk gesteuert. Die zusätzlichen Differenztransistorenpaare erzeugen eine Ausgangsstromkomponente I _out in Gegenphase zu der Gleichphasen-Ausgangsstromkomponente I_out.
10 ist ein Flussdiagramm 1000, das ein Beispiel eines Frequenzteilungsverfahrens mit reduziertem Rauschen gemäß einem Ausführungsbeispiel der Erfindung zeigt. Bei Block 1002 wird ein Eingangssignal mit einer ersten Frequenz empfangen. Bei Block 1004 wird das Eingangssignal in Frequenz geteilt, um ein geteiltes Signal mit einer zweiten Frequenz zu erzeugen. Bei Block 1008 wird das geteilte Signal unter Verwendung des Eingangssignals als ein Abtasttaktsignal neu abgetastet, um ein neu abgetastetes Ausgangssignal zu erzeugen. Die Frequenz des neu abgetasteten Ausgangssignals ist gleich der zweiten Frequenz. Bei einem Ausführungsbeispiel wird das neu abgetastete Ausgangssignal gefiltert, um ein gefiltertes neu abgetastetes Ausgangssignal zu erzeugen, wie oben beschrieben ist. Das Teilen des Eingangssignals in Frequenz legt einen Jitter auf die Übergänge des geteilten Signals auf. Das Neuabtasten des geteilten Signals reduziert den Rand-Jitter des neu abgetasteten Ausgangssignals auf einen Pegel, der mit dem des Eingangssignals vergleichbar ist. Wenn somit das Eingangssignal einen niedrigen Rand-Jitter aufweist, weist das neu abgetastete Ausgangssignal ebenfalls einen niedrigen Rand-Jitter auf und kann als ein Niedrig-Rauschen-Signal betrachtet werden.
11 ist ein Flussdiagramm 1100, das ein Beispiel eines Frequenzteilungsverfahrens mit reduziertem Rauschen gemäß einem weiteren Ausführungsbeispiel der Erfindung zeigt. Bei Block 1102 wird ein Eingangssignal mit einer ersten Frequenz empfangen. Bei Block 1104 wird das Eingangssignal in Frequenz geteilt, um ein geteiltes Signal mit einer zweiten Frequenz zu erzeugen. Bei Block 1106 wird das geteilte Signal verzögert, um ein verzögertes, geteiltes Signal zu erzeugen. Bei Block 1108 wird das geteilte Signal unter Verwendung einer Gegenphasenkomponente des Eingangssignals als eine Abtasttaktsignalkomponente neu abgetastet, um eine erste neu abgetastete Signalkomponente zu erzeugen. Die Frequenz der ersten neu abgetasteten Signalkomponente ist gleich der zweiten Frequenz. Bei Block 1110 wird das verzögerte, geteilte Signal unter Verwendung eine Gleichphasenkomponente des Eingangssignals als eine Abtasttaktsignalkomponente neu abgetastet, um eine zweite neu abgetastete Signalkomponente zu erzeugen. Die Frequenz der zweiten neu abgetasteten Signalkomponente ist gleich der zweiten Frequenz. Bei Block 1112 werden die neu abgetasteten Signalkomponenten summiert, um ein neu abgetastetes Ausgangssignal zu erzeugen. Bei Block 1114, der optional ist, wird das neu abgetastete Ausgangssignal gefiltert, um ein gefiltertes, neu abgetastetes Ausgangssignal zu erzeugen. Der Rand-Jitter des neu abgetasteten Ausgangssignals, und, falls vorhanden, des gefilterten, neu abgetasteten Ausgangssignals, ist vergleichbar mit dem des Eingangssignals.
Die vorangehende Beschreibung verschiedener Ausführungsbeispiele wurde zu Zwecken der Darstellung und Beschreibung vorgelegt. Sie ist nicht erschöpfend und schränkt die beanspruchten Erfindungen nicht auf die genaue offenbarte Form ein. Modifikationen und Variationen sind im Hinblick auf die obige Beschreibung möglich oder können aus dem Praktizieren der Erfindung erworben werden. Es sollte ferner darauf hingewiesen werden, dass die Implementierung zwischen Systemen variieren kann. Die Ansprüche und ihre Entsprechungen definieren den Schutzbereich der Erfindung.

Claims

Frequenzteilersystem mit reduziertem Rauschen („RNFDS"), das folgende Merkmale aufweist: einen Frequenzteiler (114), der konfiguriert ist, um ein Eingangssignal zu empfangen und ansprechend darauf ein geteiltes Signal zu erzeugen; und einen Neuabtaster (112), der verbunden ist, um das Eingangssignal und das geteilte Signal zu empfangen und ansprechend auf das Eingangssignal wirksam ist, um das geteilte Signal neu abzutasten, um ein neu abgetastetes Ausgangssignal zu erzeugen.
RNFDS gemäß Anspruch 1, das zusätzlich ein Filter (302) aufweist, das verbunden ist, um das neu abgetastete Ausgangssignal zu empfangen, und wirksam ist, um das neu abgetastete Ausgangssignal zu filtern, um ein gefiltertes, neu abgetastetes Ausgangssignal zu erzeugen.
RNFDS gemäß Anspruch 1 oder 2, bei dem: das RNFDS zusätzlich ein Verzögerungsmodul (502) aufweist, das verbunden ist, um das geteilte Signal zu empfangen, und wirksam ist, um ein verzögertes, geteiltes Signal zu erzeugen; und der Neuabtaster folgende Merkmale aufweist: einen ersten Neuabtaster, der verbunden ist, um das geteilte Signal und eine Gegenphasenkomponente des Eingangssignals zu empfangen, und ansprechend auf die Gegenphasenkomponente des Eingangssignals wirksam ist, um das geteilte Signal neu abzutasten, um eine erste neu abgetastete Signalkomponente zu erzeugen, einen zweiten Neuabtaster, der verbunden ist, um das verzögerte, geteilte Signal und eine Gleichphasenkomponente des Eingangssignals zu empfangen, und ansprechend auf die Gleichphasenkomponente des Eingangssignals wirksam ist, um das verzögerte geteilte Signal neu abzutasten, um eine zweite neu abgetastete Signalkomponente zu erzeugen, und einen Summierknoten, an dem die neu abgetasteten Signalkomponenten summiert werden, um das neu abgetastete Ausgangssignal zu erzeugen.
RNFDS gemäß Anspruch 3, das zusätzlich ein Filter aufweist, das verbunden ist, um das neu abgetastete Ausgangssignal zu empfangen, und wirksam ist, um das neu abgetastete Ausgangssignal zu filtern, um ein gefiltertes, neu abgetastetes Ausgangssignal zu erzeugen.
RNFDS gemäß Anspruch 4, bei dem das Filter ein Tiefpassfilter ist.
RNFDS gemäß einem der Ansprüche 3 bis 5, das zusätzlich einen Inverter aufweist, der verbunden ist, um das Eingangssignal zu empfangen, und wirksam ist, um das Eingangssignal zu invertieren, um die Gegenphasenkomponente des Eingangssignals zu erzeugen.
RNFDS gemäß einem der Ansprüche 1 bis 6, bei dem das Eingangssignal ein Differenzsignal ist.
RNFDS gemäß einem der Ansprüche 1 bis 7, bei dem der Frequenzteiler ein Teilen-durch-N-Frequenzteiler ist, wobei N der Modulus des Frequenzteilers ist.
Frequenzteilungsverfahren mit reduziertem Rauschen, das folgende Schritte aufweist: Empfangen (1002) eines Eingangssignals; Teilen (1004) des Eingangssignals in Frequenz, um ein geteiltes Signal zu erzeugen; und Neuabtasten (1008) des geteilten Signals unter Verwendung des Eingangssignals als ein Abtasttaktsignal, um ein neu abgetastetes Ausgangssignal zu erzeugen.
Verfahren gemäß Anspruch 9, das zusätzlich das Filtern des neu abgetasteten Ausgangssignals aufweist, um ein gefiltertes, neu abgetastetes Ausgangssignal zu erzeugen.
Verfahren gemäß Anspruch 9 oder 10, bei dem: das Verfahren zusätzlich das Verzögern (1106) des geteilten Signals aufweist, um ein verzögertes, geteiltes Signal zu erzeugen, und das Neuabtasten folgende Schritte aufweist: Neuabtasten (1108) des geteilten Signals unter Verwendung einer Gegenphasenkomponente des Eingangssignals als eine Abtasttakt-Signalkomponente, um eine erste neu abgetastete Signalkomponente zu erzeugen, Neuabtasten (1110) des verzögerten, geteilten Signals unter Verwendung einer Gleichphasenkomponente des Eingangssignals als eine Abtasttakt-Signalkomponente, um eine zweite, neu abgetastete Signalkomponente zu erzeugen, und Summieren (1112) der neu abgetasteten Signalkomponenten, um das neu abgetastete Ausgangssignal zu erzeugen.
Verfahren gemäß Anspruch 11, das zusätzlich das Filtern (1114) des neu abgetasteten Ausgangssignals aufweist, um ein gefiltertes, neu abgetastetes Ausgangssignal zu erzeugen.
Verfahren gemäß Anspruch 12, bei dem das Filtern ein Tiefpassfiltern aufweist.
Verfahren gemäß einem der Ansprüche 11 bis 13, bei dem das Empfangen das Invertieren des Eingangssignals aufweist, um die Gegenphasenkomponente des Eingangssignals zu erzeugen.
Frequenzteilersystem mit reduziertem Rauschen („RNFDS"), das folgende Merkmale aufweist: eine Einrichtung zum Teilen eines Eingangssignals in Frequenz, um ein geteiltes Signal zu erzeugen; und eine Einrichtung zum Neuabtasten des geteilten Signals ansprechend auf das Eingangssignal, um ein neu abgetastetes Ausgangssignal zu erzeugen.
RNFDS gemäß Anspruch 15, das zusätzlich eine Einrichtung zum Filtern des neu abgetasteten Ausgangssignals aufweist, um ein gefiltertes Ausgangssignal zu erzeugen.
RNFDS gemäß Anspruch 15 oder 16, bei dem: das RNFDS zusätzlich eine Einrichtung zum Verzögern des geteilten Signals aufweist, um ein verzögertes, geteiltes Signal zu erzeugen; und die Einrichtung zum Neuabtasten folgende Merkmale aufweist: eine Einrichtung zum Neuabtasten des geteilten Signals unter Verwendung einer Gegenphasenkomponente des Eingangssignals als eine Abtasttakt-Signalkomponente, um eine erste neu abgetastete Signalkomponente zu erzeugen, eine Einrichtung zum Neuabtasten des verzögerten, geteilten Signals unter Verwendung einer Gleichphasenkomponente des Eingangssignals als eine Abtasttakt-Signalkomponente, um eine zweite, neu abgetastete Signalkomponente zu erzeugen, und eine Einrichtung zum Summieren der neu abgetasteten Signalkomponenten, um das neu abgetastete Ausgangssignal zu erzeugen.
RNFDS gemäß Anspruch 17, das zusätzlich eine Einrichtung zum Filtern des neu abgetasteten Ausgangssignals aufweist, um ein gefiltertes, neu abgetastetes Ausgangssignal zu erzeugen.
RNFDS gemäß Anspruch 17 oder 18, das zusätzlich eine Einrichtung zum Invertieren des Eingangssignals aufweist, um die Gegenphasenkomponente des Eingangssignals zu erzeugen.
RNFDS gemäß einem der Ansprüche 15 bis 19, bei dem die Einrichtung zum Frequenzteilen einen Teilen-durch-N-Frequenzteiler aufweist, wobei N der Modulus des Frequenzteilers ist.