DE2802626A1 - Digitale phasenvergleichsanordnung - Google Patents
Digitale phasenvergleichsanordnungInfo
- Publication number
- DE2802626A1 DE2802626A1 DE19782802626 DE2802626A DE2802626A1 DE 2802626 A1 DE2802626 A1 DE 2802626A1 DE 19782802626 DE19782802626 DE 19782802626 DE 2802626 A DE2802626 A DE 2802626A DE 2802626 A1 DE2802626 A1 DE 2802626A1
- Authority
- DE
- Germany
- Prior art keywords
- phase
- input
- output
- phase comparator
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010790 dilution Methods 0.000 claims 1
- 239000012895 dilution Substances 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 35
- 239000003990 capacitor Substances 0.000 description 23
- 230000000630 rising effect Effects 0.000 description 16
- 230000008859 change Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000003786 synthesis reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000036461 convulsion Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 241000802181 Acraga goes Species 0.000 description 1
- 241000283986 Lepus Species 0.000 description 1
- 101100000208 Mus musculus Orm2 gene Proteins 0.000 description 1
- 206010052428 Wound Diseases 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 210000002816 gill Anatomy 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002559 palpation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Measuring Phase Differences (AREA)
Description
JILJJiL-Ii
-ι 5 ^/^802626
"Digitale Phasenvergleichsanordnuiig" .
Die Erfindung bezieht sich auf eine digitale Phasenvergleichsanordnung zum Vergleichen der Phasen
erster und zweiter binärer Eingangssignale.
Derartige Phasenvergleichsanordmingen werden
in vielen Systemen verwendet, in denen ein Signal, das für den Phasenunterschied (abnehmend oder zunehmend)
' zwischen zwei Eingangssignalen kennzeichnend ist,
erforderlich ist; beispielsweise in Frequenzmesssystemen grosser Genauigkeit und i3i phasenverriegelten
Schleifen (PLL). Phasenverriegelte Schleifen werden beispielsweise dazu vex'wendet, die Frequenz eines
Oszillators auf einer Eingangs i'requenz bzw. einem
809830/0908
PLli3.32 5^2
17.ι.70
280262b
Vielfachen oder einem Untervielfacheii derselben zu
verriegeln. Eine Frequenzsyntlieseanordnung ist ein Beispiel einer derartigen Verwendung.
Eines der Hauptprobleme bei Systemen, die digitale Phasenvergleichsanordnungen benutzen, ist
das Lecken der Vergleichsanordnung, welche Erscheinung oft als von dieser Anordnung erzeugtes Rauschsignal
betrachtet werden kann. Dieses Rauschsigaal enthält im wesentlichen Komponenten der· Eingangssignalfrequenz,
die nebst dem gewünschten Signal am Ausgang der Anordnung erscheinen. Deswegen werden Filter, die oft
sehr verwickelt sind, dazu verwendet dieses Lecken zu verringern. Bs folgt nun eine Beschreibung der Effekte
eines derartigen Rauschsignals in bezeig auf eine
spezielle bekannte Verwendung einem digitalen Phasenvergleicher und zwar in einer phasenverriegelten Schleife,
die in einer Frequenzsyntlieseanordnung benutzt wird.
Fig. 1 der Zeichnung zeigt eine bekannte Frequenzsynthese-Anordnung mit einer einfachen phasenverriegelten
Schleife, in der· die Ausgangsfrequenz M—mal einer Bezugsfrequenz Fr ist, die einer Bezugsquelle
1, wie einem kristallgesteuerten Oszillator, entnommen wird. Das Ausgangssignal der Quelle 1 wird
einem Eingang des Phasenvergleichers 2 zugeführt und
809830/0908 erTrO
ORIGINAL INSPECTcD
PUB. 32 562 ■;.
17,1.78
das Au s gangs signal eines - M Frequenztei] ei-s 3 wird
dem anderen Eingang des Phasenvergleichers 2 zugefühx-t,
Das Aiisgangssignal des Phasenvergleichers 2 wird
"■"'einer Schleif eiiverstäx\k.er-und-Fllt er einheit h
) zugeführt, deren Ausgangssignal die Frequenz eines
spannungsgesteuerten Oszillators (VCO) 5 steuert.
Das Ausgangs signal des spannungsgesteuerten Oszillators" bildet das Ausgangs signal der Synth es e-Anordining und
wird auch dem Eingang des Frequenzteilers 3 zugeführt.
Wenn vorausgesetzt wird, dass das Rauschsignal N des Verstärkers und des Phasenvergleichers in das Sj^stem
über eine gestrichelt dergestellte Addieranordnung eingeführt wird, wird das Ph a sen rau sch. en Λ, φ am Ausgang
der Synthese-Anordnung für Frequenzen unterhalb des
Grenzpunktes der Schleife annähernd durch die folgende
Poimel gegeben:
Δ0 = N χ Μ/Κ0
wobei K0 die Verstärkung der Vergleichsanordnurig in
Volt par-o Periode ist. In vielen Anwendungsbereichen
■20 ist die Bezugsfrequenz in der Grössenordnuiig von 10 IdIz
und beträgt die Äusgangsfrequenz einige zehn bzw.
einige hundert MlIz. Auf diese Weise ist M im allgemeinen sehr gross und das Phasenrauschen sehr hoch.
' Ednc typische Phasenvergleichsanordnung hat eine geringe
ν 809 8 3 0/0909
-Jf- ."H:3.32 562
Verstärkung, beispielsweise 5 V/Periode und das sich
daraus ergebende; Kauschen verursacht vorwiegend naheliegende
Rauschseitenbänder.
Dieses Rauschen, das am Ausgang der Verstärkerund-Filtereinheit h erscheint, verursacht eine geringe
Abweichung der Frequenz des spannungsgesteuerten Oszillators 5. Um dieses Problem zu lösen wurde bisher
eine Schleife verwendet mit einer sehr schmalen Bandbreite-und verliess man sich auf den spannungsgesteuerten
Oszillator um die erforderliche spektrale Reinheit zu erreichen oder es wurde eine mehrfache
Schleife gewählt als Lösxmg dazu, M zu verringern.
Mehrfache Schleifonsysteme sind jedoch verwickelt und
in einigen Fällen erfordern sie die Verwendung mehrerer J BezugsofiExllatoren. Ein Beispiel einer Frequenz;-syntheseanordnung
mit einer mehrfachen Schleife ist in "Frequency synthesiser RY Jk6 for HF receivers and
transmitters" von P.Bikker, Philips Telecommunication
Review, Heft 30, Nr. 3, August 1972i beschrieben worden
und ein Beispiel einer Synthese-Anordnung mit mehreren Oszillatoren ist im RCA Digital integrated Circuits
Application Note ICAN-6716 Seite 610 beschrieben worden.
Aus der britischen Patentschrift'Nr. 9^7.053
ist beispielsweise eine phasenverrigelte Schleife
'-"} bckniint, in dor die Phaκonverg] eichsnnOrdnung einen
8098 30/0908
-5- PlJiJ. 32 562
- 17.1.78
Phasenvergleicher mit einem schmalen Bereich
(etwa 5 ) und einer hohen Verstärkung tind parallel
dazu einen Froquenzvergleicher mit einem breiten
Bereich und einer geringen Verstärkung enthält.
Wenn die zwei Eingangssignale einen geringen Phasenunterschied
aufweisen, der in dem schmalen Phasenbereich liegt, hat die Phasenvergleichsanordnung
eine grosse Verstärkung K0 und ist daher das Rauschen
Λ.0 dieser Vergleichsaiiordnung niedrig. Dies ist der
TO normale Betriebsumstand, da die phasenverriegelte
Schleife die Phase des Oszillators auf der Phase der Bezugsfrequenz verriegelt.Wennder Phasenunterschied
grosser ist als der schmale Phasenbereich, beispielsweise
während der E ins teilung-, schaff t der Frequenzvergleicher
mit dem grossen Bereich, und der niedrigen Verstärkung den wesentlichsten TeiJ. des Ausgangs signal s.
Es sei dariiuf hingewiesen, dass ungeachtet der Tatsache,
welcher Vergleicher das Phas.endifferenzsignal verschafft,
die beiden Vergleicher das Rauschen in dem gemeinsamen Ausgangssignal erzeugen. Auf diese Weise wird der inherente
Vorteil eines hohen Signal-Rauschverhältnisses in dem Vergleicher mit der grossen Verstärkung und dem schmalen
Bereich durch das Rauschen, das von dem Vergleicher mit der niedrigen Verstärkung und dem grossen Bereich
przfu,vt ^Lr-(I5 zum f'Tö'is I an Toi.], rückfi; ,ι,',ϊ g ,".oiuacht. ■
809830/0908
BAD ORIGINAL
-j6 · ;jn:i.32 562
17.1.78
710 2bü262b
Weiter sind andere Vergleichsanordnungen mit einem grossen Bereich bekannt, die einen Phasenvergleicher
mit einem schmalen Bereich (meistens 36O ) und einen einzelnen Frecjuenzdiskriminator enthalten um
einen grossen Bereich zu erhalten. Zwei einzelne Ausgangs .signale werden geliefert, wobei dasjenige
des Phasenvergleichers im allgemeinen als das Fein— regelausgangssignal bezeichnet wird und dasjenige
des Frequenisdiskriminators als Grobregelausgangssignal.
Das Anbringen von zwei Ausgängen weist mehrere Nachteile
auf. An erster Stelle wird die Apparatur, die von dem
zwei Ausgangssignalen gesteuert wird, beispielsweise
ein spaimungsgesteuerter Oszillator, infolge der Tatsache,
dass zwei einzelne Eingangskreise notwendig sind, verwickelt. Ein gleichmassiger Uebergang in der Respons
des spaimungsgesteuerteii Oszillators vom einen Kreis
zum anderen bereitet sehr grosso Schwierigkeiten.
Zweitens sind Massnahmen notwendig um zu vermeiden, dass das eine Regelsignal dem Effekt des anderen
entgegenwirkt. Drittens wird in jedem Ausgangssignal
ein Rauschsignal erzeugt.
Den erste Nachteil gibt es mehr oder weniger in allen Phasenverg-leicher von dem zusammengestellten
Typ - d.h. Vergleicher, die einen zentralen Bereich haben,
809830/0908
JL'JIB.3.? 562
In dom die Charakteristik (die Änderung des Eingangs-Phasenunterschiedes
Δ (0^—0..) geteilt durch die entsprechende
Änderung fc V der Ausgangsspaniiuiig)
linear ist und weiter zwei flankierende Bereiche haben,
in denen die Charakteristik nicht linear ist.
Die schroffen Übergänge in der Charakteristik bei den
Verbindungspunkten der zentralen und der flankierenden Bereiche verursachen mehrere Nachteile,-'von denen die
wichtigsten sind, dass !Instabilität bei diesen Verbindimgspunkten entstehen kann und dass der
spannungsgesteuerte Oszillator unter bestimmten
Umstanden dur ch s chi e s s en kann. Bisher wurden diese
Nachteile nur auf Kosten der Erhöhung der Einstellvieit
der phasenverriegelt en Schleife übex-wunden. Auf diese
Weise sind bestehende Entwürfe ein Kompromiss zwischen
1:5 entgegengesetzten Anforderungen, wie es sich aus
der nachfolgenden Beschreibung an Ilemd der Fig. 2 und
der Zeichnung zeigen wird.
Wenn der Phasenverg.leicliex-' nach Fig. 1
eine zentrale linceire Charakteristik mit einem
sc]jma3 en Bereich und einer hohen Verstärkung xmd.
f O.1lg.! ich eine steile Neigung hai;, damit das Lecken
veriiü öden w:i rd , WeI clic Cha ra.kte7\Lstik durch
Charalc I c:ri st i.keii mit einem ^rossen Boreicl) und-.
'•in1·! j· i · ■ !· ι i ■·.' \'· · ι ί ." j I 11 Ii Γ ) ι ill. i · - ι i ' - ;·■! i.n U j ul
809830/0908 . BAD ORIGINAL
-Sf- PHB. 32 562
17- 1.78
folglich eine allmählichere bis Null abnehmende
Neigung aufweist, so werden, wenn der Phasenunterschied
(^1-0P) - meistens als Phasenfehler bezeichnet so
klein ist, dass der Phasenvergleicher im stellen
Teil der Neigung wirksam ist, die dynamischen Eigenschaften der Phasenverriegelten Schleifen auf
normale ¥eise bestimmt werden und die Verriegelungszeit kann in einem gut entworfenen Kreis kurz sein.
Wenn der Phasenfehler jedoch gross genug ist um den
- Phasenvergleicher in dem flankierenden Neigungen
arbeiten zu lassen, wird ein linearer Betrieb nicht erreicht. Bei einer sehr allmählichen bis Null abnehmenden
Neigung ist das Schleifenfilter als Integrator mit
einer relativ kleinen (praktisch festen) Steuerspannung
am Eingang wirksam. Auf diese ¥eise ändert die A.usgaugsspannung
des Filters und folglich des spannungs— gesteuerten Oszillators nur relativ langsam in der
geeigneten Richtung zum Miniiiialisieren des Phasen—
fehlcrs. Die obere Kurve a. in Pig. 2 und 3 zeigt einen Phasensprung, der durch Aenderung des Teilerverhältnjsses
M im Frocjuenzteilor 3 nach Fig. 1 verursacht
wird und die untere Kurve b zeigt, jeweils in demselben horizontalen Zeilmassstab die sich daraus ergebende
Änderung in der Steuerspfinnuiig, die dem spnrnumgs-
.'.'" ; .< -'>-!;■-; ι ι ι; η../■_ i I I ;i ! π ■· ~, /·ι ■■ <· i'fili r (. \r\ rc\.
809830/0908
BAD ORIGINAL
Λ}- PIXP. 32 5^2
»χ 17.1.78
2ÖÜ2626
Fig. 2 zeigt einen kleinen Frequenzsprung
einer verriegelten Frequenz (Phase) M1 zu einer neuen Frequenz (£hase) M2 und die entsprechende geringfügige
Änderung von VT zu V2 in der Steuerspannung, die dem
) spannungsgesteuerten Oszillator zugeführt wird.
Der "Übergang von V1 zu V2 ist in diesem Fall ziemlich
schnell, da vorausgesetzt wird, dass der Sprung innerhalb des schmalen, steilen Neigungsbereiches des
Phasenvergleichers liegt.
Fig.3 zeigt eine grosse Frequenz (Phasen)-Änderung von M1 nach M3 und die entsprechende relati\r
langsame Änderung (gezogene Linie) in der Regelspannung
von V1 nach V3· In diesem Fall wird vorausgesetzt,
dass die Frequenzänderung derart ist, dass der Phasenvergleicher in einem der flankierenden Teile
der Charakteristik wirkt, der eine Neigung entsprechend
Null hat.
Damit eine schnelle Stossantwort, wie in
Fig.2 dargestellt, über den ganzen grossen Bereich
der SyntheseanOrdnung beibehalten wird, wäre es theoretisch notwendig, die steile Neigung der
Charakteristik in den beiden Richtungen zu verlängern
um den ganzen Bereich linear zu machen. Im Falle einer
sehr hohen Verstärkung (Neigung) würde der erforderliche
809830/0908
-W- PIIB0 32 5Ö2
17*1·7ΐ802626
Spannungsber'eich jedocli in der Nähe von einem
KLLΌνοIt oder mehr liegen, was in der Praxis für
die verfügbaren spannungsgesteuerten Oszillatoren nicht üblich ist.
Die Erfindung· hat nun zur Aufgabe eine digitale Phasenvergleichsanordnung zu schaffen, die alle obengenannten bekannten Anordnungen anhaftenden Nachteile in wesentlichem Masse ausschaltet.
Die Erfindung· hat nun zur Aufgabe eine digitale Phasenvergleichsanordnung zu schaffen, die alle obengenannten bekannten Anordnungen anhaftenden Nachteile in wesentlichem Masse ausschaltet.
Entsprechend einem Aspekt der Erfindung wird dies in einer digitalen Phasenvergleiclisaiiordmmg
zum Vergleichen der Phasen erster und zweiter binärer Ausgangssignale dadurch erreicht, dass diese Anordnung
mit einen ersten Phasenvergleicher mit einem Phasendifferenzbereicli
von weniger als 180 und mit einem zweiten Phasenvergleicher mit einem Phasendifferenzbereich
versehen ist, der wesentlich grosser ist als der des ersten Phasenvergleichers und weiter
mit einem ersten Kreis zum Abschalten des Ausgangssignals des ersten Phasenvergleichers falls der
Phasenunterschied zwischen den Eingangssignalen grosser ist als der Bereich des ersten Phasen—
vergleichers und zum iix diesem Pail statt des genannten
Ausgangssignals Anschliessen eines ersten oder eines zweiten konstanten Spannungspegels abhängig davon,
809830/0908
-Vf- Pirn.';..? 562
17.1.78
2 B U 2 b 2 6
ob der Phasenunterschied voreilt oder nacheilt, weiter mit einem zweiten Kreis zum Abschalten des
Ausgangssignals des zweiten Phasenvergleichers falls der genannte Phasenunterschied in dem Bereich des
ersten Phasenvergleichers liegt und mit einem Summierkreis zum derarttigen Kombinieren des Ausgangssignals
des ersten Phasenvergleichers bzw. eines der genannten ersten und zweiten Spaimungspegel mit dem Ausgangssignal
des zweiten- Phasenvergleichers, dass die kombinierte Ausgangscharakteristik über den genannten Bereich des
zweiten Phasenvergleichers prakLisch linear ist.
Nach einem anderen Asx^ekt der Erfindung wird
dieses Ziel erreicht mit einer digitalen Phasenverg.lcichsanordnung
zum Vergleichen der Phasen erster und zweiter binärer Eingangssignale, die mit ersten
und zweiten Eingangsklemmen für die ersten bzw. zweiten
Eingangssignale versehen ist, dadurch, dass diese Anordnung mit einem ersten Phasenvergleicbea:· vorsehen
ist, dessen Eingänge an die genannten Eingangskiemiiien
angeschlossen sind und dessen Ausgangsspannung-Eingf-in
fysphas eiidiff er enzcharakt er is tilt, zw i sch en er s t en
und zweiten Au.sgaiigsspanmingHpogu.l η in einem eisten
E:ingangsphasondi JTereiizbereieh von weniger als 180
praktisch Jiiicar ist, weiter mit einem er s Lon Kreis
809830/0908
-1-8-- PHr1- 32
17.1.78
28Ü2626
zum Verbinden des Ausgangs des ersten Phasenvergleicliers
mit einer ersten Zwischenkl einme falls der Eingangsphasenunterschied
innerhalb des genannten ersten Bereiches liegt und mit einem zweiten Kreis zum Verbinden eines ersten oder eines zweiten konstanten
Spannungspegels mit der ersten Zwischenklemine, falls
der Eingangsphasenunterschied ausserhalb des genannten
ersten Bereiches,liegt in der einen bzw. der anderen
Richtung, wobei die zwei Spaimungspegel und das Ausgangssignal
des ersten Phasenvergleiehers zusammen eine
kontinuierliche Char akter istik bilden, welche Anordnung
weiter mit einem zweiten Phasenvergl ei eher versehen ist.,
dessen Eingänge an die genannten Eingangsklemmen angeschlossen
sind und dessen Ausgangsspannung-Eingangsplmsendifforenzcharakteristik
über einen zweiten Eingaiigsphasendifferenzbereich, der wesentlich grosser
ist als der des ersten Phasenvergleichers, praktisch linear is I, mit einem dritten Kreis zum Vex'binden
des Ausganges des zweiten Phasenvergleichers mit einer PQ zweiten Zwischeiikleinme fall s der Eingangsphasenunterschied
ausserhalb des genannten ersten Bereiches liegt und mit einen Suramiorkreis zum Kombinieren von Signalen
an den genannten ersten und zweiten Zwischeiiklemmen
in einem derari igen Verhiil tniss, dass die kombinierte
809830/0908
3*3- pie.y<
56 17.1.78
Ausgangscharakteris.tik über den genannten zweiten Phaseiidifferenzbereich praktisch linear ist.
Eine erfindungsgemässe Phasenvergleichsanordnung
kombiniert auf diese Weise irn wesentlichen drei einzelne Charakteristiken und zwar eine erste
Charakteristik mit einem schmalen Bereich und einer grossen Verstärkung, die nur wirksam ist \\m das Ausgangssignal
zu erzeugen wenn der Phasenunterschied zwischen den EingangsSignalen innerhalb des schmalen
Bereiches liegt, eine zweite Charakteristik mit konstanter Verstärkung, die aus zwei Teilen zusammengestellt
ist, die die Grenzspannungen der ersten Charakteristik konstant halten wenn der Phasenunterschied
sich bis ausserlialb des schmalen Bereiches
der beiden Richtungen erstreckt - wobei, diese zwei Charakteristiken eine einzige kontinuierliche
Charakteristik bilden, und eine dritte Charakteristik, die sich über einen wesentlich breiteren Phasendifferenzbereich
linear erstreckt. Die dritte Charakteristik wird mit der zweiten Charakteristik proportional
kombiniert um eine kombiniex-te Charakteristik zu schaffen, die über den genannten breiteren Bereich
praktisch linear ist.
Eine Phasenvergleichsanordnung nach der
5 Eri'i ndun;·; veirst die iTruip rvor L ei Lo auf, dass sie
809830/0908
ORIGINAL INSPECTED
μ4- PHU. ^2 562
1f) 17.1.78
tatsächlich eine sehr geringes Lecken aufweist wenn die Phasen der zwei Eingangssignale dicht beisammen
liegen und dass bei Verwendung in rückgekoppelten Regelschleifen, wie phasenverriegelten Schleifen,
eine schnelle Verriegelung erreicht werden kann, sogar wenn die Anordnung nur einen Ausgang hat.
Dies vereinfacht das Entwerfen zugehörender Apparatur wesentlich.
Der Summierkreis zum Kombinieren der Ausgangssignale wird vorzugsweise durch einen
Operationsverstärker mit einem Rückkopplungskreis
gebildet. Dadurch kann der Summierkreis äusserst
einfach sein (ein einziger Widerstand für jedes der zwei Signale, die kombiniert werden müssen, wobei
das Verhältniss der ¥iderstandswerte dieser Widerstände
die kombinierten Proportionen bestimmt). Wenn der Rückkopplungskreis eine Reaktanz enthält, wird weiter
ein aktives Filter erhalten, das nicht nur als Integrator für das Ausgangssignal des zweiten Phasenvergleichers
dient, sondern auch die Notwendigkeit eines einzelnen Schleifenfilters in phasenverriegelten Schleifen,
die Anordnung nach der Erfindung als Phasenvergleichor verwenden, ausschaltet, oder mindestens die Konstruktion
des Schleifenfilters wesentlich vereinfacht.
809830/0908
-V5"- PUB.32 562
17.1.78
28Ü2 6
Ausführungsbeispiele der Erfindung sind
in den Zeichnungen dargestellt und werden im: folgenden
näher beschrieben. Es zeigen:
Fig. 4 ein Blockschaltbild des ersten Phasenvergleichers
einer Anordnung nach der Erfindung, der die Grundprinzipien derselben zeigt,
"■"':.·. Fig. 5 typische Signalformen die in dem
■ Phasenvergleicher nach Fig.h auftreten,
Fdg. 6 ein vereinfachtes Blockschaltbild
eines ersten Ausführungsbeispiels einer erfindungs— geniässen Anoi"dnung, " .
. Fig« 7 die PIj a s e- Spannuiigschar ak t er is tik
des Ausfülirungsb ei spiels nach Fig. 6,
. !'"ig· 8 ein Blockschaltbild einer bevorzugten
; Ausführungsform einer erfindungsgemäsoen Anordnung,
Fig..9 bis 14 detaillierte Schaltpläne der
Blöcke nach Fig. 8,
Fig. 15 eine Darstellung der Art und Weise,
wie die jeweiligen Phase-Spannungskennlinien kombiniert
werden um eine lineare Äusgangscharaktei\istik zu
erhalten.
In Fig. k ist ein Eingang 11 für das erste
der beiden binären Signale, die in Phase verglichen werden müssen, mit ejjiom Eingang 12 eines Tra
^" ^- '^u^J098 30/0 908 0R!G|NÄL iNSPECTED
FHE. 32 562
r'·1·78
formgenerators I3 verbunden, von dem ein Ausgang 1Λ
mit einem Eingang I5 eines Abtastschalters 16 verbunden
ist. Ein Ausgang I7 des Schalters 16 ist mit einem
Eingang 18 eines Trennverstärkers I9 mit einem Verstärkungsfaktor 1 und auch mit einem Speicherkondensator
20 verbunden. Ein Eingang 21 für das zweite der beiden binären Signale ist mit einem Eingang
22 eines Abtastimpulsgenerators 23 verbunden, von dem
ein Ausgang 2k mit einem Steuereingang 25 des Schalters
16 verbunden ist. Ein Ausgang 26 des Verstärkers 18 bildet den Ausgang des Vergleichers.
Die Wirkungsweise des Vergleichers nach Fig. h wird nun an Hand typischer Signalformen, die
darin auftreten können und in Fig. 5 dargestellt sind, nähex· beschrieben. Jede Signalforni hat das Bezugszeichen
des Punktes in dem Kreis in Fig. k, wo diese Signalform erscheint. Die Eingangsspannungen des Vergleichers
werden die typische Form aufweisen wie die in Fig.5 bei 11 und 21 dargestellt ist und nötigenfalls wird
dazu Impulsbildung angewandt. Der Generator 13 erzeugt die Signalform 14 synchron zu mindestens der Vorderflanke
der entsprechenden Signalform 11. Der Impulsgenerator
23 erzeugt Impulse entsprechend der
Signalforni 24, wobei die Vorderflanke jedes Impulses
y^x ti or Ati.stiOf^sΓΙ nnUe der entsprechenden Sd.^nalf orm 2
'■ :'--: . λ ■_ 809830/0 908
-γ}~ FHB.3:2 562
. 17.1.78
2Ö0262Ö
synchron ist. Jeder Impuls hat eine gewisse Dauer (beispielsweise 20 ns) die kleiner ist als die Dauer
(beispielsweise 100 ns) der Anstiegsflanke der Signalform ^k, welche Flanke eine konstante Neigung hat.
Venn die zwei Eingangssignale dieselbe
Frequenz haben während der Zeit wo die Phasenbeziehung
derart ist, dass die Impulse der Impulsreihe 2k während der entsprechenden Vorderflanke der Trapez-SXgIIaIfOX0In
14 auftreten, wird die mittlere Spannung am Haltekondensator 20 der Spannung der Anstiegsflanlce
zum Abtastzeitpunkt proportional sein. Da der Trennverstärker 19 eine endliche Eingangsimpedanz hat und
der Kondensator 20 einigermassen leckt, wird diese Spannung zwischen zwei aufeinanderfolgenden Abtastwerten
abnehmen. Ausserdem hat der Abtastschalter 16 einen Streureihenwiderstand (in Fig. h nicht dargestellt)
und der Trapezsignalformgenerator 13 hat eine endliche
Ausgangsimpedanz; dadurch wird der Kondensator 20
einige Zeit zum Aufladen brauchen. Die Signalform I7
zeigt diese Kennzeichen.
Die Verstärkung des Phasenvergleichers ist unter diesen Umständen der Steilheit der Neigung der
Anstiegsflanke der Trapezsignalform proportional und
kann daher sehr hoch gemacht werden. Obschon die in
809830/0908 ORIGINAL
PUB. 32 562
17.ι·78 260202ο"
der Signalform 17 dargestellte ¥elligkeit als Rauschanteil
betrachtet werden kann, wird die grössere Verstärkung des Vergleichers dazu führen, dass diese
Welligkeit beispielsweise einen Träger in geringerem
ί Masse als durch die obenstehende Beziehung angegeben wird, modulieren wird.
Wenn die fiderholungsfrequenz der Eingangssignale 10 kHz beträgt, jedes Signal eine Spitze-Spitze—Amplitude
von 10 V und die Trapezsignalform eine Anstiegszeit von 100 iis hat, d.h. dass der
Vergleicher einen Piiasendifferenzbereich hat von
weniger als 1 , ist die Verstärkung des Vergleichers beim Abtasten während einer· ansteigenden Planke 10
V/Periode. Bei derselben ¥iederholungsfrequenz
und Spitze—Spitze-Amplitude ist die Verstärkung eines herkömmlichen Phasenvergleichers, der über einen
360 -Phasendifferenzbereich wirksam ist, 10 V/Periode.
In diesem Beispiel ist eine tausendfache Erhöhung der Verstärkung erreicht worden.
Der an Hand der Fig. K und 5 besclir ei ebene
Vergleicher ist für Frequenzunterschiede zwischen den zwei Eingangssignalen unempfindlich. In den meisten
in der Praxis auftretenden Phasenverriegelten Schleifen wird es notwendig sein, die Schaltungsanordnung
809830/0908 „_n
ORIGINAL INSPECTED
PHB. 32 562
f requenzernpf indlich zu macJien um Phasenverriegelung
zu erreichen. Ein Blockschaltbild des Ausführungsbeispiels
das diese Möglichkeit schafft, ist in Fig.6 dargestellt, worin Punkte und Blöcke, die denen
aus Fig.4 entsprechen, mit denselben Bezugszeichen angegeben sind. -
In Fig. 6 hat eine logische Phasen- und Frequenzabtastschaltung 3.I bzw. Eingänge 32, 33,
mit denen die Eingänge 11 bzw. 21 der Vergleichsaiiordnung
verbunden sind und einen dx-itten Eingang 34,
mit dem ein Ausgang 35 eines Pegeldetektors 36 verbunden
" . ist. Ein Eingang 37 des Detektors 36 ist mit einem
Ausgang 14 des Trapezsignalgenerators I3 verbunden. Ein Ausgang 38 der logischen Schaltung 3-1 ist mit
einem Steuereingang 39 eines elektronischen Schalters 4i verbunden. Weitere Ausgänge 42, 43 der logischen
Schaltung 3I sind mit den Steuereingangen 44, K^
zweier weiterer elektronischer Schalter ^6 bzw. k7
verbunden. Der Ausgang 26 des Trennverstärkers I9 ist mit einem Ausgang 48 der Vergleichsanordnung über
den Eingang 5I und den Ausgang 52 des Schalters 41
verbunden. Die Ausgänge 53 und ^h der Schalter 46,
sind mit je einem Ausgang 48 der Vergleichsanordnung und die Eingänge 55» 56 dieser Schalter sind mit den
8098 30/0908
-at)- fii13.32.562
17.1.78
2ÖÜ2626
Klemmen 57 bzw· 58 verbunden. In dem gegebenen
Beispiel ist die Klemme 57 a·11 ei*1 negatives Potential
V- angeschlossen (das beispielsweise einen logischen.
"0" Pegel darstellt) und die Klemme 58 ist an ein ' positives Potential V+ angeschlossen (das beispielsweise
einen logischen "1" Pegel darstellt).
Die Wirkungsweise der Blöcke 13, 16, I9, 20
und 23 in Fig. 6. ist dieselbe wie die, die an Hand
der Fig. k beschrieben wurde. Der Pegel'detelctor 36
detektiert, wann die Spannung am Ausgang Ik des
Trapezsignalgenerators I3 den höchsten Pegel erreicht
und liefert ein Ausgangs signall, am Ausgang 35 zum
Eingang j)k der logischen Schaltung 3I · Dieses Signal
schafft zusammen mit den Eingangs signal formen an den.
Eingängen 32 und 33 ausreichende Information für die
logische Schaltung um den Zustand zu detektieren, dass die Vorderflanke der Signalform am Eingang 21
während der Anstiegszeit der Trapezsignalform am
Ausgang Ik des Generators 13 auftritt. Selbstverständlich
^ könnte der Ausgang 2k des Impulsgenerators 23 auch mit dem Eingang 33 der logiseben Schaltung 3.I " verbunden
werden um den Zeitpunkt anzugeben, wo die Vorderflanke der Signalform am Eingang 21 auftritt. Venn der obengenannte
Z.usband detektiert wird, gibt die logische
809830/0908
PHB. 32 562
Schaltung 31 ein Signal am Ausgang 38 um den
elektronischen Schalter 4l zu steuern und dadurch den Ausgang 26 des Trennverstärkers 19 mit dem Ausgang
48 der Vergleichsanordnung zu verbinden. Wenn also ) die zwei Eingangssignalformen dieselbe Frequenz
aufweisen und eine derartige Phasenbeziehung, dass
der Abtastimpuls während der Anstiegszeit der Trapezsignalform auftritt, wird der Schalter 4l
geschlossen und die Schaltungsanordnung funktioniert
auf die an Hand der Fig. 4 beschriebene Art und Weise.
Die logische Schaltung 31 enthält auch einen
Frequenzdifferenzdetektor, der an seinem Ausgang oder 43 ein Signal liefert und zwar abhängig davon,
ob die Frequenz eines Signals am Eingang 11 kleiner
oder grosser ist als die Frequenz des Signal, s am
Eingang 21. Wenn daher die Wiederholungsfrequenzen der Signale an den Eingängen 11 und 21 f_-, bzw. £_ " sind,
betätigt die logische Schaltung 31 den Schalter 46
venn F-1 y f„ ist und den Schalter 47, wenn f~\ f-j ist.
Zu jedem Zeitpunkt kann nur einer der Schalter 4i, 46 oder 47 betätigt werden.
Wie obenstehend erwähnt ist die Verstärkung der Vergleichsanordnung eine direkte Funktion der
Steilheit der Neigung der Trapezsignalform.
8098 30/0908
-22- PUB.32 562
17.1.78
2802628
¥enn die betreffende Neigung sich Über 180 der zu vergleichenden Signalform erstreckt, wird im Vergleich
zu der herkömmlichen 36O -linearen Vergleichsanordnung
nur die doppelte Verstärkung erreicht. Damit eine nützliche Erhöhung der Verstärkung erzielt wird,
beansprucht die ansteigende Vorderflanke der Phasen— Vergleichsanordnung weniger als 18O der zu ver—
ο gleichenden Signalform, vorzugsweise weniger als 5 ·
"Wenn beim Einschalten der phasenverriegelten Schleife, die die bisher beschriebene -Phasenvergleichsanordnung
verwendet, die Abtastimpulse zu anderen Zeitpunkten als während der ansteigenden Neigung· der
Trapezsignalform auftreten, sorgt das "1"- oder "0"-Ausgangssignal
an der Klemme 48 dafür, dass der spaimungsgesteuerte Oszillator inder phasenverriegelten Schleife
die Frequenz in der korrekten Richtung ändert. ¥enn die Anfangsverhältnisse derart sind, dass keiner
der Schalter unmittelbar wirksam "Krd, sorgen natürliche
Änderungen in der Frequenz des Oszillators in der Praxis dafür, dass einer der Schalter innerhalb
einiger Perioden der Eingangssignalform wirksam wird
und die phasenverriegelte Schleife wird dann in den verriegelten Zustand gebracht.
Venn die Ladung am Kondensator 20 in Fig.6
zwischen λΓ+ und V- ändern kann, ist die Sparumngs-
809830/0908
PHB.32 562
1^1'78 280262b
Phasencharakteristik der Vergleichsanordnung wie in Fig. 7 dargestellt, worin die Ordinate den
Phasenunterschied 0-0.. zwischen den zwei Eingangssignalformen
ist. Vie diese Figur zeigt, ist die Ausgangsspannung entweder V+ oder V- oder aber linear'
veränderlich zwischen denselben, wenn der Phasenunterschied derart ist, dass die Abtastimpulse während
der Anst iegsf lanlce der Trapezsignaif orm auftreten.
Es liegt auf der Hand, dass die abfallende Flanke der Trapezsignalform Ik (Fig.5) statt der
Anstiegsflanke in dem obenstehenden Ausführungsbeispiel verwendet werden könnte.
Nebst dem bisher beschriebenen Phasenvergleicher umfasst Fig.6 einen zweiten Phasen—
vergleicher (der nicht einzelnen dargestellt ist), der mit dei· logischen Phasen- und Frequenzabtast—
schaltung 31 einen Teil gemeinsam hat. Dieser zweite
Phasenvergleicher hat einen breiteren linearen Bereich entsprechend 2/tn (vorzugsweise ^-'l)»
wobei η eine positive ganze Zahl ist, als der erste Phasenvnrg]eicher und das Ausgangssignal des zweiten
Phasenvergleichers erscheint an einer Klemme 95· Dieser Ausgang ist jedoch nicht mit der Klemme 95
verbunden solange der Schalter ^1 betätigt wird }.~) — ν i υ im I. f:ii:-: l chiMid jjocli b(-sr;h r i Hxmi wird.
809830/0908
rj 562
17.1.78 .
Die Ausgangssignale, die an den Klemmen 48 und 95
erscheinen werden in einer Kombiniereinheit 96 zusammengefügt und das kombinierte Ausgangs signal,
erscheint an einer Klemme 97·
Fig. 8 ist ein Blockschaltbild einer praktischen Ausführungsfοrm der digitalen Phaseiivergleichsanordnung
nach der Erfindung, welche Anordnung eine sinkende Neigung zum Abtasten benutzt und Fig. 9 bis lh sind
Schaltpläne der Blöcke nach Fig. 8. In Fig. 8 bis Fig. 14 werden kleine Buchstaben verwendet um die
jeweiligen Verbindungsleitungen zwischen den Schaltungseleinenten zu bezeichnen. Teile in Fig. 8,
die denen in Fig. 6 entsprechen, haben in den beiden Figuren dieselben Bezugszeichen.
Wie ex-sichtlich, ist Fig. 8 im allgemeinen
gleich Fig. 6, wobei die zusätzlichen wichtigen Elemente aus einem zweiten Abtastimpulsgenerator 60,
einem zweiten Phasenvergleicher 61, einem zusätzlichen
Trennverstärker 62 und einem zusätzlichen elektronischen Schalter 63 bestehen. Da die Anordnung zu einem grossen
Teil mit Hilfe von genormten integrierten Schaltungsblöcken konstruiert werden kann, wie dies weiterhin
noch beschrieben wird, kann wenigstens der wichtigste Teil dex-. Schaltungsanordnung, die Kondensatoren C1
' bis Co un(3 einige ¥ider.sf ΠικΙυ nusser Betracht ge 1 f»s.·?c»n ,
809830/0908
17.1-78
28Ü2B26
in monolitischer Form integriert werden. Dies ist durch
die einschliessende unterbrochene Linie angegeben. Der Kondensator C4 entspricht dem Kondensator 20
in Fig,6.
) Die Wirkungsweise der Vergleichsanordnung
) Die Wirkungsweise der Vergleichsanordnung
wird nun an Hand der Fig.8 bis Fig.i4 näher beschrieben.
Die zu vergleichenden Eingangssignalformen werden der Vergleichs an Ordnung über die Leitungen a. und e_
zugeführt, die mit den Klemmen 21 bzw. 11 verbunden
sind. Der Abtastimpulsgenerator 23 aus Fig.8 wird
in Fig.9 detailliert dargestellt und enthält drei NOR-Tore 6k, 6$, 66 mit zwei Eingängen, einen Widerstand
R1 und einem Kondensator C1. Die NOR-Tore 64, und 65 haben miteinander verbundene Eingänge und sind
auf: diese Weise als einfache Inverter wirksam.
Eine Anstiegsflanke ('Ο'-Λ M') einer Eingangssignalform an der Eingangsleitung a verursacht eine abfallende
Flanke ('1 '—»A 1O1) an dem oberen Eingang (in der
Zeichnung) des Tores 66 und des Tores 65 und verursacht dann eine ansteigende Flanke("O" —^ 1I1)
an der Ausgangsleitung c.. Die Spannung am Kondensator C1
ist am Anfang auf dem logischen Pegel 1O1 und dadurch
geht der Ausgang des Tores 66 zum logischen Pegel 1I1.
Der Kondenator C1 fängt unmittelbar damit an, sich
809830/0908
26- | 2IUl | • 32 | 502 | 02 | 6 | 2 | 6 |
30 | 17. | 1.78 | |||||
28 | |||||||
aufzuladen und nach einer Periode, die von dem Wert
des Kondensators C1 und vom Widerstand R1 abhängig ist, nähert die Spannung daran den logischen Pegel '1'.
Danach geht der Ausgang des Tores 66 zum logischen Pegel 1O'. Auf diese Weise wird an der Leitung b_
ein Impuls erzeugt jeweils wenn eine Anstiegsflanke
der Eingangs signalf orm an der Leitung a. auftritt,
wobei die Dauer dieses Impulses durch den Kapazitätswert des Kondensators C1 geregelt wird. In der Praxis
■ wurde eine Impulsbreite entsprechend einigen Nanoeekunden
für den Abtastimpuls verwendet. Dieser Impuls betätigt den Abtastschalter 16 (Fig.8) um die vom
Signalformgenerator 13 (an der Leitung j_) erzeugte
Signalform abzutasten.
Die an der Leitung _c synchron zu der Signalform an der Leitung a auftretende Signalform wird
dem zweiten Phasenvergleicher 61 zugeführt tim als
Eingangs signalf orni wirksam zu sein. Der Aus gangs impuls
an der Leitung h wird durch den Inverter 12 umgekehrt und der logischen Phasen- und Frequenzabtastschaltung 3I
über die Leitung η zugeführt.
Fig. 10 zeigt die kombinierte Schaltungsanordnung des Signalformgenerators I3 und des Pegeldetektors
36, welche Schaltungsanordnung eine
809830/0908
-27- PHE.32 j62
' ι ' 17.1.78
Verzögerungs-Flip-Flop-Schaltung 67 enthält, die
durch eine ansteigende Flanke getriggert wird und einen Verzögerungseingang D hat, einen Takteingang C,
einen !Rückstelleingang R, und komplementäre Ausgänge ί Q und Q. Der Q-Ausgang iät mit einem Eingang des
zweiten Phasenvergleichers 61 über eine Leitung f, mit einem NAND-Tor 68, das als Inverter geschaltet ist,
über die Parallelschaltung eines Kondensators C6 und
eines Widerstandes R2 und mit der Leitung h verbunden. Der Ausgang des Tores 68 ist an einen logischen Pegel
1 1■■■'"- angeschlossen und zwar über eineai Spannungsteiler
mit dem Widerstand R3 und Rk, deren Vei'bindungspunkt
mit den Eingängen eines NOR-Tores 69 verbunden ist,
das als Inverter geschaltet ist. Der Ausgang des Tores 69 ist mit dem Rucksteileingang R der Flip-Flopschaltung
67 verbunden, während ein logischer Pegel ständig am D-Eingang vorhanden ist. Die Widerstände
-Rk,"R3 und das Tor 69 bilden den Pegeldetektor 36 aixs Fig. 6. Es sei bemerkt, dass in der nachfolgenden
Beschreibung vorausgesetzt wird, dass alle alsnicht
angeschlossenen dargestellten Kreiseingänge beispielsweise der normale Stel3.eingang S der Flip-Flop-Schaltung
67 in Fig. 10, auf dem logischen Pegel 1O1 gehalten
werden. Die Aus gangs leitungen h und J1 siiid mit einem
iifiiiioJ" C'i vcrlnuidon.
8 098 30/0 908
BAD ORIGINAL
-2«- PHB.32 562
¥enn vorausgesetzt wird, dass der Q-Ausgang der Flip-Flop-Schaltung 'Sj zunächst auf dem logischen
Pegel 1O1 ist, geht dieser Ausgang zum logischen Pegel
11' (das Eingangssignal von D) sobald eine Anstiegsflanke
(1O1-^ M1) der Eingangs signalform an der
Leitung £ am Takteingang C erscheint. Dieser an der Leitung h (und folglich am Eingang des als Inverter
wirksamen Tores 68) auftretende logische Pegel '1'
bringt das Torausgangssignal an der Leitung J- zum
logischen Pegel 1O1 mit einer Geschwindigkeit, die von
dem Kapazitätswert des Kondensators C2 abhängig ist. Bis zu diesem Zeitpunkt war die Leitung J- auf dem
Jogishhen Pegel ' 1 · und folglich der Ausgang des Tores
auf dein logischen Pegel 1O'. Der Wert der Widerstände R3
und RA ist im Hinblick auf den Schaltspaimungspegel
des Tores 69 derart bemessen, dass das Tor 69 umschaltet um einen logischen Pegel ' 1 ' zxx liefern für
den Rückstelleingang R der Flip-Flop-Schaltung 58, wenn die abfallende von dem Tor 68 und dem Kondensator C2
erzeugte Flanke einen vorbestimmten Pegel erreicht hat. Auf diese Weise wird eine abfallende Flanke mit einer
vorbestimmten Dauer erzeugt und zwar an der Ausgangsleitung j sobald die Anstiegsflanke der Eingangssignalfοrni
an der Leitung e^ auftritt. Diese abfallende Flanke
.?5 wird vou don Ab t ;..st iiijpii I .»iml hui. Jeder AnstiogslM aiiJco
809830/0908 BAD-ORIGINAL
PIIB. 32 562
der anderen Eingangs signalform (an der Leitung a.
in F.g. 8 und Fig. 9) abgetastet und die Dauer dieser Flanke ist wesentlich grosser als die der Abtastimpulse.
Sobalt der logische Pegel '1' des Tores
am Rucksteileingang R der Flip-Flop-Schaltung 67
erscheint, wird diese Flip-Flop-Schaltung rückgestellt und es tritt ein logischer Pegel 1O' auf und zwar
am Q-Ausgang, wonach der Kondensator C2 sich endlädt bis ein Punkt erreicht ist, wo der Ausgang des Tores
wieder zum logischen Pegel 1O1 geht und folglich
den logischen Pegel '1' am Rückstelleingang der
Flip-Flop-Schalfrung 6j entfernt. Dadurch geht der
Q-Ausgang der Fllp-Flop-Schaltung 67 an der Leitung _g
zum logischen Pegel 1O1 und der Q-Ausgang der Leitung f_
-* zum logischen Pegel '1' für die Dauer der erzeugten
abfallenden Flanke und erteilen Information in bezug auf die Dauer der Flanke am zweiten Abtastimpulsgenerator
6ö, an der logischen Schaltung 31 und am zweiten
Phasenvergleicher 61.
Das AuKgang.sB i.giial an der Leitung j wird vom
Schalter 16 abgo ta?>
Io f, und dem Trennverstärker I9
zugef'Uhrl. wie c)i es π π Hand der Flg. 6 beschrieben wurde.
Das i\us£:-'iriCTS3igiJc'i I rlf;.s Verstärkers I9 hat die Signalform
aus F.Sfj,"5 unrl v/i rtl cif-rn Ki.ngaug eines Abtastschalters
809830/0908
BAD
-50- PIID. 32 5t-
17.1.78
zugeführt. Dieser Schalter wird von einem zweiten Abtastimpulsgenerator 6O (Fig. 8 und. 11) gesteuert,
der zwei NOR-Tore 7I, 72, einen ¥iderstand R^ und
einen Kondensator C3 enthält. Dieser Impulsgenerator
arbeitet auf dieselbe Art und Feise wie der aus Fig.9
mit Ausnahme davon, dass in diesem Fall das Aequivalent des Inverters Gk aus Fig. 9 nicht vorhanden ist mit
der Folge, dass ein Abtastimpuls zu dem Zeitpunkt
erzeugt wird, wo eine abfallende Flanke der Sigiialform k
empfangen wird, d.h. am Ende der abfallenden Flanke.
Der Abtastimpuls an der Leitung m steuert den Schalter ,63.
Die Breite des Abtastimpulses wird durch die für den Kondensator C3 und den Widerstand R5 gewählten Werte
geregelt. Zusammenfassend lässt sich sagen: eine erste
Reihe von Ab tas timpul sen, die mit den Ans tieg-s flanken.
der Eingangssignalform an der Leitung a zusammenfallen,
wird vom ersten Abtastimpulsgenerator 23 (Fig. 8 und 9)
erzeugt und eine zweite Reihe von Abtastimpulsen wird vom zweiten Abtastimpulsgenerator 60 (Fig. 8 und 11)
am Ende der abfallenden Flanke erzeugt. Der Effekt dieser zusätzlichen Abtastung der Signalform 17,
ist, dass der Wechselstromanteil (Welligkeit) verringert wird, da die Breite des zweiten Abtastimpulses
wesentlich grosser sein kann als die der ersten Abta.i-t.unpul.-je. Auf dißist· Yo.ise kann mehr Zeit v
809830/0908
ORIGINAL INSPECTED
-34- PUB. 32 5362
O*r 17.1.78 „cpn - ..,
werden um den integrierenden Kondensator C5 aufzuladen
mit der Folge, dass dieser Kondensator eine grössere Kapazität haben kann als Gk und die Welligkeit in
■wesentlichem Masse zurückgebracht wird. In der Praxis
' kann der Welligkeitsanteil auf ein Minimum verringert
werden, das nur durch das Schaltrauschen des Schalters
begrenzt wird. Das Signal am Kondensator C5 wird dann
über den Trennverstärker 62 dem Schalter 41 zugeführt.
Fig. 12 zeigt Schaltungseinzelheiten der logischen Phasen- und Frequenzabtastschaltung 31
aus Fig.8 und enthält vier NOR-Tore 73-76 und drei
D-Typ Flip-Flop-Schaltungen 77-79. Durch den Inverter (Fig... 8) ist das Signal an der Leitung η ein logischer
Pegel 1O1 während der logische-Pegel-'1·-Abtastimpulse
an der Leitung b. Vie bereits an Hand der Fig. 10 erläutert wurde, ist das Signal an der Leitung f
ein logischer Pegel "1" und das Signal an der Leitung g ein logischer Pegel 1O1 während der Periode, wo
die Flanke sinkt. Wenn also der Abtastimpuls während dieser Periode auftritt, erscheint ein logischer-Pegel-'
1 '-Impuls am Ausgang- des Tores 73 synchron
zu dem Abtastimpuls. Dadurch werden die Flip-Flop-Schaltungen
77 imd 78 gestellt (wenn sie sich nicht
bereits im Stellzustand befanden) und zwar durch den
809830/0908
PIiD. 32 562 17.1.78
ständigen, logischen Pegel · 1 ' am D-Eingang der
Flip-Flop-Schaltung 77.
Das Signal an der Leitung k, das von dem Signal an der Leitung £ über den Inverter 11 abgeleitet
) wird, ist ein logischer Pegel 1V während der Periode,
wo die Flanke sinkt und auf diese ¥eise ist das Tor 1Jk
während dieser Periode gesperrt. Abtastimpulse (logischer Pegel 1O1 an der Leitung n), die während
diesel' Periode auftreten, werden also vom Tor Jk
IQ gesperrt. Venn ein Abtastimpuls zu jedem beliebigen
anderen Zeitpunkt ausserhalb der Dauer der abfallenden
Flanke auftritt, ist das Tor 7^ geöffnet und stellt der logische Pegel '1· am Ausgang die Flip—Flop—
Schaltung 77 und 78 (wenn diese sich nicht bereits
im Rückstellzustand befanden) zurück. Auf diese Weise
ist das Signal an der Leitung p_ ein logischer Pegel wenn die Abtastung während der Periode erfolgt, wo
die Flanke sinkt und das Signal an der Leitung _t
ein logischer Pegel '1' zu jedem anderen Zeitpunkt.
Die Tore 75 und 76 sind daher gesperrt wenn die
Abtastung während der Periode erfolgt, wo die Flanke sinkt und die elektronischen Schalter ^6 und kj
(Fig. 8) können nicht betätigt werden. Der elektronische Schalter Κλ wird während dieser Periode durch den
809830/0908
P-TB. 32 j&Z
17.1.78
logischen Pegel ' 1 ' an der Leitung p_ betätigt und
der am Ausgang des Differenzverstärkers 62 vorhandene
Signalabtastwert wird der Ausgangsklemme 48 zugeführt.
In dem entgegengesetzten Fall, wenn die Abtastimpulse zu jedem beliebigen Zeitpunkt ausserhalb der Periode,
wo die Flanke sinkt auftreten, verhindert der logische Pegel 1O1 an der Leitung jd das Betätigen des Schalters h
und ermöglicht es den Schaltern 75 und 76 auf die Q-
und Q-Ausgängssignale der Flip-Flop-Schaltung 79 zu
reagieren. Die Wirkungsweise der Flip-Flop-Schaltung hängt von der Wirkung des zweiten Phaseiiverglexchers
ab, der in Fig. I3 detailliert dargestellt ist. Die Inverter 11 und 12 sind NOR-Tore mit zwei Eingängen,
von denen die entsprechenden Eingänge miteinander verbunden sind.
Fig. 13 enthält den dargestellten zweiten
Phasenvergleicher, einen bekannten Vergleicher mit
zwei Flip-Flop-Schaltungen 81, 82 und ein NOR-Tor S3, das mit seinem Ausgang mit den.Steileingängen S der
beiden Flip-Flop-Schaltungen verbunden ist. Die Q-Ausgänge
der Flip-Flop-Schaltungen 81 und 82 sind mit den entsprechenden Eingängen des Tores 83 verbunden
Der Takteingang C der Flip-Flopschaltung 81 ist über
die Leitung f_ mit einem Ausgang von Fig. 8 verbunden
der synchron zu der ansteigenden Flanke der Eingangssignalform
an der Leitung £ zu einem logischen Pegel '1'
809830/Ό9Ό8
. 32 562
geht. Der Takteingang C der Flip-Flop-Schaltung ist über die Leitung je mit einem Ausgang des
Abtastimpulsgenerators 23 (Fig. 7) verbunden, der synchron zu der Anstiegsflanke dex- Eingangssignalform
an der Leitung a. zu einem logischen Pegel '1' geht. Auf diese ¥eise vergleicht die
Anordnung auf effektive Weise die zwei Eingangssignalformen.
Die Q-Ausgärige der Flip-Flop-Schaltungen
81 und 82 liefern die Signale an den Leitungen js
bzw. ν zu der Flip-Flop-Schaltung 79 vom D-Typ
aus Fig. 12. Die Leitung· _s ist mit dem einen Eingang
eines NOR-Tores 9O verbunden, dessen anderer Eiiigfiiig
über die Leitung £ mit dem Q-Aus gang· der Flip-Flop-Schaltung
67 (Fig· 1O) verbunden ist. Der Ausgang
des Tores 90 ist mit einem Eingang des NOR-Tores 9I
verbunden. Der andere Eingang des Tores 9I ist pax-allel
mit einem Eingang eines weiteren NOR—Tores 92, mit dem
Ausgang eines NOR-Tores 78 (Fig. 12) über die Leitung p_ verbunden. Der andere Eingang des NOR—
P_ Tores 92 ist mit dem Q-Ausgang der Flip-Flop-Schaltung
82 verbunden. Die Ausgänge der Tore 92 und 93 steuern
die elektronischen Schalter 93 bzw. $k. Fenn er wirksam
ist, schliesst der Schaltex· 93 ein logischer-Pegel- · 1 · Signal
an eine Klemme 95 an und der Schalter 9^ sc?h.l lass t ein logLscher-Pegel- ' 0 ' -Signal an die Klemme <>
809830/D90S
BAD ORIGINAL
->3- PHB, 32 56-'i
17.1.78
Die Klemmen 48 (Fig. 8) und 95 sind mit Eingängen
der Kombiniereinheit 96 (Fig. 8 und 14) verbunden.
Vie obenstehend an Hand der Fig. 12 erläutert wurde, ist das Signal an der Leitung p_ ein logischer
Pegel M1, wenn die Abtastung während der Periode
erfolgt, wo die Flanke sinkt. Auf diese Weise sind die NÖR-Tore 9I und 92 in dieser Situation gesperrt und
keiner der beiden Schalter 93 und $h kann betätigt
werden. Folglich kann nur ein Signal an der Klemme erscheinen, wenn das Abtasten nicht während der Periode
erfolgt, in der die Flanke sinkt.
. Die Wirkungsweise der Schalter ^t 6, hj, 93
und 9^ beruht im Grunde auf dem zweiten Phasenvergleicher,
der im wesentlichen durch die Flip-Flop-
1^ Schaltungen 81, 82 und das NOR-Tor 83 gebildet wird.
Venn zunächst vorausgesetzt wird, dass die Vorderflanke
(d.h. die Anstiegsflanke) der Signalform an
der Leitung f gegenüber der an der Leitung c voreilt (was als phasenerfruhter Zustand bezeichnet wird)
und dass die Flip-Flop-Schaltungen 81, 82 sich im Stell.znis.tand (Q=1I1) befinden, wird die Flip-Flop-Schaltung
81 zurückgestellt (Q' = 1O1.). und zwar
durch, die iSiitiögsf 3 anke. an der Leitung f. Die Flip-Flop-Schaltung
82 wird dann durch die Anstiegsflanke nn rt''!' J .öl tun,'·, ο v, 1 IT1Il el-: f>;o s toi 1 V. Sobald dies er.fo.1;;i,.
80983 0/090 8 BAD ORlG^^
BAD ORIGINAL
17.1.78
öffnen die zweo logischer-Pegel-'0'-Eingangssignale
das Tor 83 und das logischer-Pegel-'1'-Ausgangssignal
stellt jede der Flip-Flop-Schaltungen 81, 82 wieder in den Stellzustand (Q= '1'). Auf diese ¥eise erscheint
ein logischer-Pegel-Ί '-Impuls am Q-Ausgang der Flip-Flop-Schal
tung 81, der eine Dauer· (impulsbreite) hat,
die der Periode zwischen den Vordex'f lanken der Signal—
foz"inen au den Leitungen f und £ entspricht und ein
logischer—Pegel-'1'—Impuls einer äusserst kurzen Dauer
(die Schaltzeiten des Tores 83 und der Flip-Flop-Schal
tung 82) erscheint am Q-Ausgang der Flip-Flop-Schaltung·
83 synchron zu der Vorderflanke der Signalform, die an der Leitung- es erscheint. Auf diese Weise
ist die Breite des logischer-Pegel-·'1 '-Impulses
am Q-Ausgang (Leitung js) der Flip-Flop-Schaltung 81
zu dem voreilenden Phasenunterschied zwischen den zwei Eingangs Signalen an den Leitungen f_ und _c direkt
proportional. Yenn nun vorausgesetzt wird, dass
die Vorderflanke der Signalforni an der Leitung jf zu
der an der Leitung <z nacheilt (was als phasenverzögerter
Zustand bezeichnet wird) und dass die Flip-Flop-Schaltungen 81 und 82 sich in dem Stellzustand
(Q= M1) befinden, wird die Flip-Flop-Schal tung
82 zunächst zurückgestellt, wonach die Flip-Flop-
809830/090&
pub.32 562 UA 17·1·78
2B02626
Schaltung 81 zurückgestellt wird, und wonach dann auf obenstehend beschriebene Weise die beiden Flip-Flop
-Schaltungen wieder durch das Tor 83 gestellt werden. Auf diese Weise ist die Breite des logischer-Pegel-'1'-Impulses
am Q-Ausgang (Leitung v) der Flip-Flop-Schaltung 82 zu dem nacheilenden Phasenunterschied
zwischen den zwei Eingangssignalen direkt proportional.
Die Q-Ausgänge der Flip-Flop-Schaltungen
und 82 sind an den D- bzw. C-Eingang der Flip-Flop-Schaltung
79 (Fig. 12) über die Leitungen s_ und ν
angeschlossen. Zusammengefasst ist die Wirkung dex-Flip-Flop-Schaltung
81 und 82 (Fig. I3) wie folgt: ein kurzer logischer—Pegel—'1·—Impuls erscheint an der
Leitung ν am Ende eines logischer-Pogel-'1'-Impulses
an der Leitung j3 für1 den phas en er f ruht en Zustand
und umgekehrt für den phasenverzögerten Zustand.
Daher ist die Flip-Flop-Schaltung 79 ständig gestellt (Q= M1) während des phasenerfruhten Zustandes und
ständig rückgestellt (Q = 1O1) im phasenverzögerten
Zustand. Die Q- und Q-Ausgangssignale der Flip-Flop-Schaltung 79 werden den Eingängen zweier NOR-Tore
75 bzw. 76 zugeführt, wobei die anderen Eingänge
dieser Tore an den Q-Ausgang (Leitung p_) der Flip-Flop-
809830/0908
-98- PHB.32 5ό2
Mtl 17.1.78
Schaltung 78 angeschlossen sind. Wie obenstehend
erläutert wurde, ist das Signal an der Leitung p_ ein logischer-Pegel-'1'—Signal wenn das Abtasten
während der abfallenden Plankenperiode erfolgt und ein logischer-Pegel- ' 0 ' -Signal zxl jedem anderen
Zeitpunkt; die Tore 75 und j6 sind folglich gesperrt
wenn das Abtasten während der Periode erfolgt, wo die Flanke sinkt. Dies hat zur Folge, dass* die
Schalter 46 und kj (Fig. 8) während dieser Periode
nicht wirksam sein können. Xn dem pliasenerfruhten
Zustand sind der Q- und Q-Ausgang der Flip-Flop-Schaltung 79 auf den logischen Pegeln '1' bzw. 1O' ,
wenn das Abtasten zu einem anderen Zeitpunkt als während der abfallenden Flanke erfolgt mit der Folge,
dass das Signal ander Leitung r ein logischer-Pegel-•1'-Signal
ist und der Schalter 46 betätigt wird um den logischen Pegel 1O1 an der Klemme 48 (Fig.8)
zu geben. Folglich wird für den pliasenerf ruhten Zusta.nd
der Schalter 4i betätigt wenn das Abtasten während
der Periode erfolgt, wo die Flanke sinkt um das abgetastete Ausgangssignal der Klemme 48 zu schaffen
und wenn das Abtasten zu einem beliebigen anderen Zeitpunkt erfolgt (d.h. wenn die Phasenvoreilung
grosser ist als die, die durch die abfallenden
809830/0908
17.1.78 "2Öü2b26*
Flankenperiode dargestellt ¥ird) , hält der Sclialteidie
Klemme 48 auf einem logischen Pegel 1O' . Für den
phasenverzögerten Zustand wird das Tor 75 geöffnet und es betätigt den Schalter 47 wenn das Abtasten zu
> einem anderen Zeitpunkt erfolgt als während der Periode,
wo die Flanke sinkt. Auf diese Weise erscheint ein logischer Pegel '1' an der Klemme 48 und die Ausgangs—
charakteristik an der Klemme ^i8 in diesem Zustand,
,die an Hand der Fig.8-13 beschrieben worden ist, ist
10; dann wie in Fig. J- dargestellt.
Das logischer-Pegel- ' 1 ' -Signal, an der
Ausgangsleitung t dn Fig. 8 und 12 kann benutzt werden,
wenn dies erforderlich ist, als Anzeigesignal für die
Tatsache, dass die Vergleichsanordnung "aus der
Verriegelung; ist" in einem phasenverriegelten System,
.1-5
N-
d.li. dass das Abtasten während der Periode erfolgt,
. wo die -Flanke sinkt.
Der zweite Phasenvergleichen enthält ausserdem
das NAND-Tor 90. und die NOIl-Tore 9I und 92. ¥ie obanstehend
an Hand der Fig. 10 erläutert wurde, ist das Signal sxl der Leitung £ ein logischer Pegel 1O1
während der Periode, wo die Flanke sinkt und ein logiacl'iftr Pegel ' 1 ' zu jedem anderen Zeitpunkt.
liahor worden die Äus^iin^e der Toren 90 und 9I \v?llirond
/Ij flfr ;'■■■-! ι··1:', um (|i· !'I i i!!:o .-.ijilcl r;.u:i: di'ii I 'i;-i-i Ιι··ιι
809830/0908
BAD ORIGINAL
UU 17.1.78"
2802026
Pegeln 1I1' bzw. 1O' gehalten. Auf diese ¥eise kann
der Schalter 93 während der Periode, wo die Flanke sinkt, nicht wirksam sein. Zu jedem anderen Zeitpunkt
ist das Signal an der Leitung £ ein logischer Pegel '1'
und das NAND-Tor 90 ist als Inverter für die obenstehend
beschriebenen Signale an der Leitung _s_ wirksam.
In diesem Zustand ist das Signal an der Leitung p_ ein logischer Pegel 1O' und das Tor 91 ist daher als
Iuven^ter wirk sam. Folglich erzeugt der Schalter 93
Impulse, die je eine Dauer (impulsbreite) entsprechend
der· Periode der Signale an dar Leitung _s weniger der
Periode, in der die Flanke sinkt. Auf diese ¥eise kann
das Au s gangs sign al an der Klemme 95 irL phas enerf ruhten
Zustand niemaJ s ständig einen logischen Pegel '1'
~> erreichen, wenn der Phasenunterschied zwischen den
Eingangssignalen j60 erreicht, da der Schalter 9
immer während der Periode, in der die Flanke sinkt, offen ist. Dies ist in Fig. 15 dargestellt, die
unterstehend noch beschrieben wird.
Im phasenverzögerten Zustand ist die Breite
des 1ogischer-Pegel-'1'—Impulses an der Leitung ν
zu dem nacheilenden Phasenunterschied zwischen den Signalen an den Leitungen f und ^c wie obenstehend
angegeben, direkt proportional. Die Inverse des Signals
809830/09 08
ORIGINAL
puls. 32362
17.1.78
wird dem Tor 92 aus dem Q-Ausgang der Flip-Floi>Schaltung
82 zugeführt. Das Signal an der Leitung p_ ausserhalb der Periode, in der die Flanke sinkt,
ist ein logischer Pegel 1O1 und folglich ist das
Tor 92 als Inverter wirksam, so dass das Eingangssignal
für den Schalter ^h in Wirklichkeit das Signal ν ist. Daher erscheinen logischer-Pegel-'0'-Impulse
an der Klemme 95 mit einer"Impulsbreite, die dem
nacheilenden Phasenunterschied (θ bis 36Ο ) zwischen
den Signalen an den Leitungen f_ und g d±Bkt proportional
ist. Der zweite Phasenvergleicher hat daher einen Bereich von 720°.
Die Signale, die an den Klemmen 48 und 95
erscheinen, werden proportional kombiniert und integriert in der Kombiniereinlieit 96 (Fig. 8), -von der
ein mögliches Ausführungsbeispiel detailliert in Fig. \k dargestellt wird. Wie Fig. 1k zeigt, ist die
Kombiniereinheit ein herkömmliches aktives Filter, das einen Operationsverstärker 98, Widerstände R6
und R7, die die Eingangssignale proportionieren und
zwischen die Klemmen 48 bzw. 95 und den invertierenden
(-)Eingang des Verstärkers 98 angeschlossen sind, sowie ein i'eaktivos (RC) Rückkopplungsnetzwerk enthält,
das durch einen Kondensator CJ und einen Widerstand R8
809830/0908
ORIGINAL INSPECTED
-ώ«~ P-IB. 3·"· i)6.J-
U lg ι ?. 1. γ 8
gebildet wird und zwischen dem Ausgang des Verstärkers
87 und dem invertierenden Eingang liegt, wobei der Ausgang des Verstärkers 98 mit der Ausgangsklemme
der Anordnung verbunden ist. Der nicht-iiivertierende
(+) Eingang des Verstärkers 98 ist mit einer Bezugsspannung V „ verbunden, die einen einigermassen
grössoren Wert hat als die halbe Spannung, die
durch den logischen Pegel '1' dargestellt wird.
Wenn die Verstärkung in Volt/Periode des ersten Phasenvergleichers (an der Klemme h8) K1 ist
und die Verstärkung des zweiten Pliaseiiverg-lelchers
(an der Klemme 95) K2, und R6 und R7 derart gebildet
worden sind, dass R6/RJ = Κΐ/Κ2, so werden die Ausgangssignale
an den Klemmen ^8 und 95 derart kombiniert,
ο dass sie eine lineare Charakteristik über den J20 -Bereich
ergeben, trotz der Tatsache, dass der erste Phasenvergleicher eine sehr hohe Verstärkung und
folglich einen sehr niedrigen Rauschwert hat. Dies wird nun an Hand der Fig. I5 näher erläutert,
im Zusammenhang womit erwähnt sei, dass die Breite des Gebietes, das die abfallende Flankeperiode darstellt,
sehr s Lark vergrössert ist um dies deutlich zu zeigen. In dex· Praxis würde dieses Gebiet in einem derartigen
Massstab kaum auffallen, da die Breite wesentlich, weniger
hrigiimal inspected 809830/0908 original
-k*-· PiIP 32 ;,6k
I7.I.78
" 2802o26
1st als 1 Phasenunterschied damit eine sehr hohe
Verstärkung (beispielsweise 1OOOmal K2) über diesen
Teil geschafft -wird.
Pig. 15 zeigt die zusammenstellenden und
zusammengestellten charakteristischen Neigungen der Anordnung über den Phasenunterschiesbei'eich (01-02)
zusammengestellten charakteristischen Neigungen der Anordnung über den Phasenunterschiesbei'eich (01-02)
von -36O bis +36Ο , Dke Kurven 101 und 102 zeigen
die Gleichstrompegel, die von den Schaltern 46 bzw. 47 erzeugt werden und die lineare Neigung 10.3 zwischen
-,.■ denselben zeigt die Charakteristik mit der hohen
Verstärkung und dem schmalen ISereich, die durch den
.Äbtastschalter 16 herbeigeführt wird, wenn der Schalter
4I betätigt wird. Die Kurven 1θ4 und IO5 zeigen den
Beitrag an der kombinierten Neigung, die durch die
1.5. Schalter 93 bzw. 94 erzeugt werden. Die Widerstände
Ro und R7 des Kombinierkreises 96 (Fig» 14) sind
derart gemessen, dass die Neigungen 103 und 104, IÖ5 in dem kombinierten Signal gleich sind. Einfachheitshalber ist vorausgesetzt worden, dass in Fig. I5 die
derart gemessen, dass die Neigungen 103 und 104, IÖ5 in dem kombinierten Signal gleich sind. Einfachheitshalber ist vorausgesetzt worden, dass in Fig. I5 die
'
Widerstände R7 und R8 denselben Wert haben, so dass
die kombinierte Ausgangsneigung von dem logischen
Pegel '0' zum logischen Pegel '1' geht. Die Gleichstrompegel 101, 102 gleichen die Neigungen 104, IO5 dann "■derart aus, dass die kombinierte Charakteristik über
Pegel '0' zum logischen Pegel '1' geht. Die Gleichstrompegel 101, 102 gleichen die Neigungen 104, IO5 dann "■derart aus, dass die kombinierte Charakteristik über
809830/0908 ORIGINAL INSPECTED
-JA- PUB. 3?- 56z
17.1.78
den 72Ο -Bereich, linear ist, wie durch die Kurven
106, 107, IO8 dargestellt wird. Die Neigung der
Kuinven IO6, 107» 108 sind gegenüber den Neigungen der
Kurven.103» 1O^ bzw. 105 umgekehrt, da der Kreis aus
Fig. ]k als Inverter wirksam ist. Die unterbrochenen
Linien IO9 und 110 definieren das Gebiet, in dem die
Abtastung während der Periode, wo die Flanke sinkt, erfolgt. _ .
Es* dürfte einleuchten, dass der zweite Phasenvergleicher' einen anderen Phasendifferenzbereich
als 720 (4«l) haben kann und zwar 2 /t"n, wobei η eine
positive ganze Zahl ist.
Aus dem obenstehenden dürfte es einleuchten, dass obschon die Ausgangsspannungs-Eingangsphasendifferenzcharakteristik
praktisch über den ganzen Boreich der Anordnung (d.h. des zweiten Phaseiivergleichers)
linear ist, die Verstärkung des ersten Phasenvergleichers sein.' hoch gemacht werden kann. Auf diese Weise wird
durch diese Anordnung in der phasenverriegelten Schleife
wenig Raxischen erzeugt, wenn die Schleife im verriegelten
Zustand ist. In dieser· Situation kann der zweite Phasen—
vergleiclier natürlich keinen Raus dian teil erzeugen,
da ei- abgeschaltet ist.
Die jeweiligen Tore, Verzögerungs-Flip-Flop-Sohn
I tru!";oTi, Sr.lial tor und Vcrsi.'h'ker, (M ο in Fig. 9
0 9 8 3 0/0908 ORIGINAL INSPECTED
-Wa- ΓΊΙΒ.32
bis Fig. 14 dargestellt sind und in einem praktischen
Ausfülirungsb ei spiel verwendet wurden, waren normale
handelsübliche integrierte Schaltungsblöcke, wie sie untenstehend angegeben worden sind:
) Quad NOR-Tor
) Quad NOR-Tor
Motorola Typ MC 14001: 64, 65, S6, 68, 69,
71, 72, 73, 74, 75, 76, 83, 91, 92,
Quad NAND-Tor
Motorola Typ MC i4011: 11, 12,
Dual D-Typ Flip-Flopschaltung
Motorola Typ MC 14O13: 67, 77, 78, 79, 81,
Quad analoger Schalter*
Motorola Typ MC 14O16: 16, 41 , 46, 47, 63, 93,
Operationsverstärker RCA Typ CA313O: 19, 62, Die jeweiligen Widerstands- und Kapazitäts
werte waren wie folgt:
R1 = 1 kOhm C1 = 100 pF R2 = 4,7' kOhm C2 = 100 pF R3 = 4,7 kOhm C3 = 470 pF R4 =10 kOhm C4 = 22 pF
R1 = 1 kOhm C1 = 100 pF R2 = 4,7' kOhm C2 = 100 pF R3 = 4,7 kOhm C3 = 470 pF R4 =10 kOhm C4 = 22 pF
R5 = 3,3 kOhm C5 = 820 pF Ro = 4,7 MOhm C6 = 120 pF
R7 = 4,7 kOhin
80983 0/0908 -
ORIGINAL
V6- PIIE. 32 56'ί
50 17.1./8
2802628
In dem praktischen Ausführungsbeispiel hat
es sich herausgestellt, dass das Addieren der Vergleichscharakteristik mit einem grossen Bereich und. einer
geringen Verstärkung zu der Vergleichercharakteristik mit einem geringen Bereich und einer hohen Verstärkung
zu einer mindestens zehnfach geringeren Zeit führte, die eine ITx-equenzsynthese-Anordnung braucht um die
neue Ausgangsfrequenz zu erreichen. Dies ist durch die gestrichelte Kurve in Fig. 3 dargestellt.
In den beschriebenen speziellen Ausfülirungs —
beispielen der Erfindung ist der Bereich des zweiten Phasenvergleichers 720 . Andere Bereiche — grössere
oder kleinere - könnten natürlich verwendet werden. insofern dieser Bereich wesentlich grosser ist als
der Bereich des ersten Phasenvergleichers. Ausserdem
können andere Typen von Pliasenvergleicherii für den zweiten Phasenvergleicher verwendet werden, beispielsweise
ein Abtast- und Haltetyp oder ein Diodeiibrückendie auf geeignete Weise angepasst werden.
80983 0/0908
L e e r s e i t e
Claims (1)
- PIID. 3£ 562
17.1.78PATENTANSPRÜCHE;ι 1 . Digitale Plias envergl eichsanordnung zum
Vergleichen der Phasen erster und zweiter binärer Eingangssignale, dadurch gekennzeichnet, dass
die Anordnung mit einem ersten Phasenvergleicher
mit einem Phasendifferenzbereich von weniger als und mit einem zweiten Phasenvergleicher mit einem Phasendifferenzbereich versehen ist der wesentlich grosser ist als der des ersten Phasenvergleichers und weiter mit einem ersten Kreis, zum Abschalten des Ausgangssignals des ersten Phasenvergleichers falls der Phasenunterschied zwischen den Eingangssignalen grosser ist als der Bereich des ersten
Phasenvergleichers und zum in diesem Fall statt des genannten Ausgangssignals Anschliessen eines ersten oder eines zweiten konstanten Spannungspegels abhängig davon, ob der Phasenunterschied voreilt oder nacheilt, weiter mit einem zweiten Kreis zum Abschalten des Ausgangssignals des zweiten Phasenvergleichers falls der genannte Phasenunterschied in dem Bereich des ersten Phasenvergleichers liegt und mit einem
Summierkreis zum derartigen Kombinieren des Ausgangssignals des ersten Phasenvergleichers bzw. eines
der genannten ersten und zweiten Spannungspogel mit dem809830/0908PIIB. 32 56217.1.7^802626Ausgangs signal des zweiten Phasenvergleicliers dass die kombinierte Ausgangscharakteristik über den genannten Bereich des zweiten Phasenvergleicliers praktisch linear ist.2. Digitale Phasenvergleichsanordnung zum Vergleichen der Phasen der ersten und zweiten binären Eingangs signale mit ersten und zweiten Eingangslclemmeii für die ersten bzw. zweiten Eingangssignale, dadurch, gekennzeichnet, dass die Anordnung mit einem ersten Phasenyergleicher versehen ist, dessen Eingänge an die genannten Eingangsklemmen, angeschlossen sind und dessen Ausgangsspaiuiungs-Eingangsphasendifferenzcharakteristik zwischen ersten und zweiten Ausgangsspannungspegeln in einem ersten Eingangsphasendifferenzbereich von weniger als 180 praktisch linear ist, weiter mit einem ersten Kreis zum Verbinden des Ausgangs des ersten Phasenvergleichers mit einer ersten Zwischenklemme falls der Eingangsphasenunterschied innerhalb des genannten ersten Bereiches liegt und .mit einem zweiten Kreis zum Verbinden eines ersten oder eines zweiten konstanten Spaimmigspegels mit der ersten Zwischenklemme, falls der Eingangsphasenunterschied ausserhalb des genannten ersten Bereiches liegt in der einen bzw. anderen Richtung, wobei die809330/0908.32 562 17.1.78zwei Spannungspegel und das Ausgangssignal des ersten Phäsenvergleichers zusammen eine kontinuierliche Charakteristik bilden, welche Anordnung weiter mit einem zweiten Phasenvergleicher versehen ist, dessen Eingänge an die genannten Eingangsklemmen angeschlossen sind und dessen Ausgangsspanmings-Eingangsphasendifferenzcharakteristik über einen zweiten Eingangsphäsendifferenzbereich, der wesentlich grosser ist als der des ersten Phasenvergleichers praktisch linear ist, mit einem dritten Kreis zum Verbinden des Ausgangs des zweiten Phasenvergleichers mit einer zweiten Zwischenklemme falls der Eingangsphasenunterschied ausserhalb des genannten ersten Bereiches liegt und mit einem Summierkeis zum Kombinieren von Signalen an den genannten ersten und zweiten Zwischenklemmen in einem derartigen Verhältnis, dass die kombinierte Ausgangscharakteristik über den genannten zweiten Phasendifferenzbereich praktisch linear ist.3· Phasenvergleichsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste Phasenvergleicher einen ersten Phasendifferenzbereich von■ ."■ οweniger als 5 aufweist.kt -Phasenvergleichsanordnung nach Anspruch 1 , 2 oder 3? dadurch gekcrmnori ehrtet, dass der zweiter einen zweiten PhasendilTerenzberGicb809830/0908PHB.32 56217.1.78 2802826von n.36O aufweist, wobei η eine positive ganze Zahl ist.5· Pliasenvergleiclisanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Summierkreis durch ein aktives Netzwerk mit einem Rückkopplungskreis gebildet wird.6. Phasenvergleiclisanordnung nach Anspruch 5> dadurch gekeimzeichnet, dass der Rückkoppluiigskreis eine Reaktanz enthält.809830/0908
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB2743/77A GB1519933A (en) | 1977-01-24 | 1977-01-24 | Digital phase comparison apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2802626A1 true DE2802626A1 (de) | 1978-07-27 |
DE2802626C2 DE2802626C2 (de) | 1986-07-17 |
Family
ID=9745053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2802626A Expired DE2802626C2 (de) | 1977-01-24 | 1978-01-21 | Digitale Phasenvergleichsanordnung |
Country Status (13)
Country | Link |
---|---|
US (1) | US4184122A (de) |
JP (1) | JPS5393880A (de) |
AU (1) | AU509618B2 (de) |
BE (1) | BE863211A (de) |
BR (1) | BR7800380A (de) |
CA (1) | CA1110715A (de) |
CH (1) | CH622391A5 (de) |
DE (1) | DE2802626C2 (de) |
DK (1) | DK30678A (de) |
FR (1) | FR2378304A1 (de) |
GB (1) | GB1519933A (de) |
IT (1) | IT1092851B (de) |
NL (1) | NL174789C (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4410954A (en) * | 1980-10-08 | 1983-10-18 | Rockwell International Corporation | Digital frequency synthesizer with random jittering for reducing discrete spectral spurs |
US4371974A (en) * | 1981-02-25 | 1983-02-01 | Rockwell International Corporation | NRZ Data phase detector |
US4525685A (en) * | 1983-05-31 | 1985-06-25 | Spectracom Corp. | Disciplined oscillator system with frequency control and accumulated time control |
DE3432313A1 (de) * | 1984-09-03 | 1986-03-13 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum synchronisieren eines signals |
JPH0328412Y2 (de) * | 1984-12-28 | 1991-06-19 | ||
US4641087A (en) * | 1985-02-01 | 1987-02-03 | The United States Of America As Represented By The Department Of Energy | Phase comparator apparatus and method |
US4864252A (en) * | 1988-09-26 | 1989-09-05 | Motorola, Inc. | Sample-and-hold phase detector for use in a phase locked loop |
US5140278A (en) * | 1991-03-11 | 1992-08-18 | California Institute Of Technology | Phase-locked loop FM demodulator |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB947053A (en) * | 1959-04-27 | 1964-01-22 | Rca Corp | Control systems |
US3311841A (en) * | 1961-10-04 | 1967-03-28 | Ferguson Radio Corp | Frequency control system with phase conscious control interrupter |
DE2046990A1 (de) * | 1970-09-24 | 1972-03-30 | Bosch Elektronik Gmbh | Regelungseinrichtung zum Konstanthalten einer elektrischen Größe |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3430148A (en) * | 1966-03-14 | 1969-02-25 | Xerox Corp | Phase comparator circuit for providing varying width signal which is a function of phase difference and angle of two input signals |
FR1529822A (fr) * | 1967-05-09 | 1968-06-21 | Csf | Dispositif de mesure de phase |
US3588710A (en) * | 1968-08-05 | 1971-06-28 | Westinghouse Electric Corp | Digital phase detection circuitry |
GB1236494A (en) * | 1969-06-23 | 1971-06-23 | Marconi Co Ltd | Improvements in or relating to phase difference detectors |
NL7207569A (de) * | 1972-06-03 | 1973-12-05 | ||
JPS5650451B2 (de) * | 1973-04-24 | 1981-11-28 | ||
GB1436933A (en) * | 1974-09-26 | 1976-05-26 | Mullard Ltd | Phase and/or frequency comparators |
GB1477584A (en) * | 1975-10-14 | 1977-06-22 | Mullard Ltd | Phase comparator |
-
1977
- 1977-01-24 GB GB2743/77A patent/GB1519933A/en not_active Expired
-
1978
- 1978-01-12 US US05/868,978 patent/US4184122A/en not_active Expired - Lifetime
- 1978-01-18 CA CA295,177A patent/CA1110715A/en not_active Expired
- 1978-01-20 AU AU32577/78A patent/AU509618B2/en not_active Expired
- 1978-01-20 IT IT19505/78A patent/IT1092851B/it active
- 1978-01-20 DK DK30678A patent/DK30678A/da not_active Application Discontinuation
- 1978-01-20 CH CH64478A patent/CH622391A5/de not_active IP Right Cessation
- 1978-01-20 NL NLAANVRAGE7800705,A patent/NL174789C/xx not_active IP Right Cessation
- 1978-01-21 DE DE2802626A patent/DE2802626C2/de not_active Expired
- 1978-01-23 BR BR7800380A patent/BR7800380A/pt unknown
- 1978-01-23 BE BE184551A patent/BE863211A/xx not_active IP Right Cessation
- 1978-01-24 JP JP662978A patent/JPS5393880A/ja active Granted
- 1978-01-24 FR FR7801883A patent/FR2378304A1/fr active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB947053A (en) * | 1959-04-27 | 1964-01-22 | Rca Corp | Control systems |
US3311841A (en) * | 1961-10-04 | 1967-03-28 | Ferguson Radio Corp | Frequency control system with phase conscious control interrupter |
DE2046990A1 (de) * | 1970-09-24 | 1972-03-30 | Bosch Elektronik Gmbh | Regelungseinrichtung zum Konstanthalten einer elektrischen Größe |
Non-Patent Citations (1)
Title |
---|
US-Z.: "RCA-Review", 1961, S.729-752 * |
Also Published As
Publication number | Publication date |
---|---|
CH622391A5 (de) | 1981-03-31 |
AU509618B2 (en) | 1980-05-15 |
NL174789C (nl) | 1984-08-01 |
JPS5751906B2 (de) | 1982-11-04 |
CA1110715A (en) | 1981-10-13 |
NL7800705A (nl) | 1978-07-26 |
AU3257778A (en) | 1979-07-26 |
IT7819505A0 (it) | 1978-01-20 |
BE863211A (fr) | 1978-07-24 |
FR2378304A1 (fr) | 1978-08-18 |
DE2802626C2 (de) | 1986-07-17 |
GB1519933A (en) | 1978-08-02 |
BR7800380A (pt) | 1978-10-03 |
US4184122A (en) | 1980-01-15 |
FR2378304B1 (de) | 1983-08-19 |
DK30678A (da) | 1978-07-25 |
IT1092851B (it) | 1985-07-12 |
JPS5393880A (en) | 1978-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69202531T2 (de) | Phasenregelschleife. | |
DE3854706T2 (de) | Phasenregelschleife mit verlängerter Lade- und Entlade-Zeit. | |
DE69535087T2 (de) | Schaltungsanordnung zur Taktrückgewinnung | |
DE69200189T2 (de) | Phasendetektor. | |
DE3538856C2 (de) | Digitaler Phasendetektor | |
DE2643520A1 (de) | Schaltungsanordnung zur zeilensynchronisation in einem fernsehempfaenger | |
EP1290800A1 (de) | Digitaler phasenregelkreis | |
DE112009000512T5 (de) | Phasenregelkreis | |
DE2735642C2 (de) | Phasenverriegelungsschleife | |
DE69300291T2 (de) | Frequenzregelschleife. | |
EP0225396B1 (de) | Digitale Phasenmesschaltung | |
DE2364452C2 (de) | ||
DE2802626A1 (de) | Digitale phasenvergleichsanordnung | |
DE69021675T2 (de) | Schaltung zur Unterdrückung eines Taktflatterns. | |
DE2848881A1 (de) | Fernsehempfaenger mit automatischer phasenregelung | |
DE2646147C3 (de) | Digitale Phasenvergleichsanordnung | |
DE3046486C2 (de) | Verfahren zum Vermindern des Rauschens eines digital einstellbaren Frequenzerzeugers und danach arbeitender Frequenzerzeuger | |
DE2830678A1 (de) | Automatische musik-stimmeinrichtung | |
DE2828519A1 (de) | Frequenzanzeigeschaltung | |
DE3587002T2 (de) | Signalgeneratorschaltungen. | |
DE68927440T2 (de) | Abtast-phasendetektor zur verwendung in einer phasenregelschleife | |
DE3208480C2 (de) | ||
EP0330984B1 (de) | Split-Loop-Filter | |
DE3538858A1 (de) | PLL-Frequenzsynthesizer | |
DE69118114T2 (de) | Frequenzteiler-Netwerk mit niedrigen Phasenrauschen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8339 | Ceased/non-payment of the annual fee |