CN105471427B - 一种多模分频器和电子装置 - Google Patents

一种多模分频器和电子装置 Download PDF

Info

Publication number
CN105471427B
CN105471427B CN201410448881.3A CN201410448881A CN105471427B CN 105471427 B CN105471427 B CN 105471427B CN 201410448881 A CN201410448881 A CN 201410448881A CN 105471427 B CN105471427 B CN 105471427B
Authority
CN
China
Prior art keywords
frequency
divider
except
modulus
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410448881.3A
Other languages
English (en)
Other versions
CN105471427A (zh
Inventor
贾海珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410448881.3A priority Critical patent/CN105471427B/zh
Priority to US14/805,178 priority patent/US9906226B2/en
Publication of CN105471427A publication Critical patent/CN105471427A/zh
Application granted granted Critical
Publication of CN105471427B publication Critical patent/CN105471427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/026—Input circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/58—Gating or clocking signals not applied to all stages, i.e. asynchronous counters
    • H03K23/582—Gating or clocking signals not applied to all stages, i.e. asynchronous counters with a base or a radix different of a power of two
    • H03K23/586—Gating or clocking signals not applied to all stages, i.e. asynchronous counters with a base or a radix different of a power of two with a base which is a non-integer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/023—Input circuits comprising pulse shaping or differentiating circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种多模分频器和电子装置，涉及分频技术领域。本发明的多模分频器，由于分频模块包括N个差分级联的除2/除3分频器单元，且该除2/除3分频器单元由基于CMOS逻辑的高速差分D触发器构成，因此可以工作在射频频率下，并且具有较低的功耗。并且，由于该多模分频器包括重定时模块13，因此可以在一定程度上消除相位噪声。本发明的电子装置，由于使用了上述的多模分频器，因而同样具有上述优点。

Description

一种多模分频器和电子装置
技术领域
本发明涉及一种分频技术，具体而言涉及一种多模分频器和电子装置。
背景技术
多模分频器(Multi-Modulus Divider；MMD)是在传统的锁相环(phase-lockedloop；PLL)技术中实现分频的一种重要方式。多模分频器电路包括多个级联的分频单元(例如：除2/除3分频器，简称DIV2/3)，并且根据输入的频率和分频系数(divisor)产生相应的输出频率。
基本的MMD结构具有连续的分频范围2N～2N+1-1。对于一些混合逻辑电路，扩展的分频比的范围可以达到2N-M～2N+1-1。
基于Div2/3单元级联的MMD，目前主要分为两种具体实现方式：
第一种是基于CML(current mode logic)逻辑的差分信号级联，其主要应用于高速射频电路，但功耗较大。第二种是基于CMOS电平的单端时钟信号级联，其主要应用于较低频率的多模分频器(一般小于2GHz)。
随着芯片的工艺尺寸的缩小、工作频率的提高，以及日益增长的对低功耗的需求，人们希望MMD在工作在射频频率的情况下仍然尽可能保持低功耗。然而，上述的两种基于Div2/3单元级联的MMD均无法满足这一要求。因此，有必要提出一种新的多模分频器(MMD)。
发明内容
针对现有技术的不足，本发明提供一种多模分频器，可以在工作在射频频率的情况下，具有较低的功耗。
本发明的一个实施例提供一种多模分频器，包括分频模块、频率选择模块和重定时模块，所述分频模块用于对输入信号进行多模分频处理并将产生的多个分频信号输入到所述频率选择模块，所述频率选择模块用于从所述多个分频信号中选择所需频率的分频信号并将其输入到所述重定时模块，所述重定时模块用于对从所述频率选择模块输入的所述分频信号进行重定时处理并输出经处理的所述分频信号；其中，所述分频模块包括N个差分级联的由基于CMOS逻辑的高速D触发器构成的除2/除3分频器单元，N大于等于2。
可选地，在所述分频模块中，与所述多模分频器最终输出的分频信号无关的后级除2/除3分频器单元被关闭。
可选地，关闭后级除2/除3分频器单元的方法包括：在相应的后级除2/除3分频器单元的MS输入端施加模式停止信号。
可选地，在所述分频模块中，每个除2/除3分频器单元的MO端作为分频输出。
可选地，在所述分频模块中，从第一级除2/除3分频器单元开始每一级除2/除3分频器单元中的晶体管的尺寸依次减小。
可选地，所述分频模块的分频系数为2～2N+1-1连续可编程。
可选地，所述频率选择模块包括多路选择器。
可选地，所述频率选择模块的输出频率的占空比为50％。
可选地，所述重定时模块包括D触发器。
可选地，所述重定时模块的时钟采用所述分频模块的输入时钟。
可选地，所述重定时模块采用可配置的重定时时钟信号。
本发明的另一个实施例提供一种电子装置，包括电子组件以及与所述电子组件相连的多模分频器，所述多模分频器包括分频模块、频率选择模块和重定时模块，所述分频模块用于对输入信号进行多模分频处理并将产生的多个分频信号输入到所述频率选择模块，所述频率选择模块用于从所述多个分频信号中选择所需频率的分频信号并将其输入到所述重定时模块，所述重定时模块用于对从所述频率选择模块输入的所述分频信号进行重定时处理并输出经处理的所述分频信号；其中，所述分频模块包括N个差分级联的由基于CMOS逻辑的高速D触发器构成的除2/除3分频器单元，N大于等于2。
本发明的多模分频器，由于分频模块包括N个差分级联的除2/除3分频器单元，且该除2/除3分频器单元由基于CMOS逻辑的高速差分D触发器构成，因此可以工作在射频频率下，并且具有较低的功耗。并且，由于该多模分频器包括重定时模块13，因此可以在一定程度上消除相位噪声。本发明的电子装置，由于使用了上述的多模分频器，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明的一个实施例的一种多模分频器的结构示意图；
图2为本发明的多模分频器中的除2/除3分频器的一种结构示意图；
图3为本发明的多模分频器中的频率选择模块的一种结构示意图；
图4为本发明的多模分频器对输出频率进行重定时(retiming)的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。
然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明实施例提供一种新的多模分频器(MMD)，其是针对传统的MMD结构的改进方案，分频系数为(2～2N+1-1)连续可编程。为同时满足多模分频器的高速工作以及低功耗的需求，本发明实施例采用基于“伪差分”的CMOS逻辑的“除2/除3分频器”(简称DIV23)作为分频模块的单元电路。在该采用除2/除3分频器(DIV23)的单元电路中加入模式停止(ModeStop；MS)输入端，以一定的组合逻辑控制关闭不必要的除2/除3分频器单元的翻转，因而可以在降低功耗的同时，减小分频器产生的额外频谱杂散分量。
此外，该多模分频器还可以对输出频率进行重定时(retiming)处理，以消除级联除2/除3分频器单元所带来的累加型相位噪声；运用可配置的retiming时钟信号，达到低相位噪声与低功耗的性能折中。
本发明实施例的一种多模分频器的结构如图1所示，包括：分频模块11、频率选择模块12和重定时(retiming)模块13，其中，分频模块11用于对输入信号进行多模分频处理并将产生的多个分频信号输入到频率选择模块12，频率选择模块12用于从该多个分频信号中选择所需频率的分频信号并将其输入到重定时模块13，重定时模块13用于对从频率选择模块12输入的分频信号进行重定时处理并将经处理的分频信号输出。其中，分频模块11包括N个差分级联的除2/除3分频器(DIV23)单元，该除2/除3分频器(DIV23)单元由基于CMOS逻辑的高速差分D触发器构成，并且N大于等于2。
在本实施例中，差分输入、差分输出的信号通路和相应的除2/除3分频器(DIV23)单元可以在较低功耗的前提下，工作到更高频率，基本可以满足射频频段的需求。由于差分信号具有较强的抗噪声干扰能力，因此可以提升本实施例的多模分频器在各种外界干扰信号下的工作稳定性。
也就是说，本发明实施例的多模分频器，由于分频模块包括N个差分级联的除2/除3分频器(DIV23)单元，并且该除2/除3分频器单元由基于CMOS逻辑的高速差分D触发器构成，因此可以工作在射频频率下，并且具有较低的功耗。
在本实施例中，每个除2/除3分频器的MO端作为分频输出，将产生的相应的分频信号输入到频率选择模块12的相应的输入端，如图1所示。
其中，由于分频模块11包括N个差分级联的除2/除3分频器(DIV23)单元，其连接方式如图1所示，因此该分频模块可以具有2～2N+1-1连续可变分频比。显然，其分频比具有比现有技术更宽的范围。
示例性地，如图1所示，分频模块11主要包括7个差分级联的除2/除3分频器(DIV23)单元，其中，该7个DIV23单元包括第一级DIV23单元101、第二级DIV23单元102、第三级DIV23单元103、第四级DIV23单元104、第五级DIV23单元105、第六级DIV23单元106以及第七级DIV23单元107。该7个DIV23单元构成2～255连续可变分频的分频电路，输入分频比控制信号为P[7:0]。
为了表示的简要，图1未示出完整的电路连接关系。但是，应当理解，对于本领的技术人员，图1中所省略的连接关系可以参照图1已经示出的部分进行补充和获取，实际上，图1已经清楚完整地示出了本发明实施例的技术方案。
在本实施例中，由于在分频模块11中，从第一级DIV23单元开始每一级DIV单元(例如：第二级DIV23单元、第三级DIV23单元)的工作频率依次降低，因此，可以将每一级DIV23单元中的晶体管的尺寸依次对应减小，以最大程度降低功耗。示例性地，在本实施例的分频模块11中，从第一级DIV23单元开始每一级DIV单元中的晶体管的尺寸依次减小。
在实际应用中，在某些特定的分频系数下将不需要后级的DIV23单元。在本实施例中，在选定分频模式时，不需要处于工作状态的后级DIV23单元(即，与所述多模分频器最终输出的分频信号无关的后级除2/除3分频器单元)可以被关闭，也就是说，可以关闭不必要的后级翻转。采用这一方式可以降低功耗，并且可以减小分频模块中频率杂散分量的产生(spurs generation)。其中，关闭后级DIV23单元所采用的方法可以为：在相应的后级DIV23单元的MS输入端(模式停止输入端)施加模式停止(Mode Stop；MS)信号。示例性地，模式停止(MS)信号可以由P[7:0]的组合逻辑生成。当然，模式停止(MS)信号也可以由其他电路生成后施加到相应的后级DIV23单元的MS输入端。
在分频模块11中，所采用的DIV23单元可以采用各种可行的除2/除3分频器，例如，可以采用本发明所设计的如图2所示结构的除2/除3分频器(DIV23)。其中，图2所示的除2/除3分频器(DIV23)包括基于CMOS逻辑的高速差分D触发器(DFF)。
在本实施例中，频率选择模块12可以为一个多路选择器(MUX)。该多路选择器(MUX)的具体结构和原理可以参照图3所示。其中，该多路选择器从输入的多个分频信号中选择正确的分频信号并输出，输出频率的占空比近似为50％。之后，输出的分频信号被输入到重定时模块13进行处理。
重定时模块13用于对最终输出的频率进行重定时(retiming)处理。其中，重定时模块13可以采用D触发器(DFF)来实现，如图4所示。当然，采用的D触发器并不以图4中虚线框内所示的具体结构为限，还可以采用其他合适的结构。
其中，通过重定时模块13对最终拟输出的选定频率的信号进行retiming处理，可以消除异步级联DIV23单元所带来的累加型相位噪声。示例性地，重定时模块13的时钟可以采用分频模块11的输入时钟。在本实施例中，可以采用可配置的重定时(retiming)时钟信号，从而适当降低重定时模块13(例如DFF)的工作频率，实现低功耗。也就是说，可以同时实现低相位噪声与低功耗。
本发明实施例的多模分频器，由于分频模块包括N个差分级联的除2/除3分频器(DIV23)单元，并且该除2/除3分频器单元由基于CMOS逻辑的高速差分D触发器构成，因此可以工作在射频频率下，并且具有较低的功耗。并且，由于该多模分频器包括重定时模块13，可以对拟最终输出的分频信号进行重定时处理，因此可以在一定程度上消除相位噪声。
此外，该多模分频器由于控制某些不需要的后级除2/除3分频器单元(也称2/3分频单元)被强制停止翻转，因而可以在降低功耗的同时减小分频器产生的额外频谱杂散，从而减轻对系统中其它敏感模块的干扰。
实施例二
本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的多模分频器。其中，该多模分频器为实施例一所述的多模分频器。
示例性地，所述多模分频器包括分频模块、频率选择模块和重定时模块，所述分频模块用于对输入信号进行多模分频处理并将产生的多个分频信号输入到所述频率选择模块，所述频率选择模块用于从所述多个分频信号中选择所需频率的分频信号并将其输入到所述重定时模块，所述重定时模块用于对从所述频率选择模块输入的所述分频信号进行重定时处理并输出经处理的所述分频信号；其中，所述分频模块包括N个差分级联的由基于CMOS逻辑的高速D触发器构成的除2/除3分频器单元，N大于等于2。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该多模分频器的中间产品。其中，该电子组件可以为任何可行的组件，在此并不进行限定。
本发明实施例的电子装置，由于使用了上述的多模分频器，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种多模分频器，其特征在于，所述多模分频器包括分频模块、频率选择模块和重定时模块，所述分频模块用于对输入信号进行多模分频处理并将产生的多个分频信号输入到所述频率选择模块，所述频率选择模块用于从所述多个分频信号中选择所需频率的分频信号并将其输入到所述重定时模块，所述重定时模块用于对从所述频率选择模块输入的所述分频信号进行重定时处理并输出经处理的所述分频信号；其中，所述分频模块包括N个差分级联的由基于CMOS逻辑的高速D触发器构成的除2/除3分频器单元，N大于等于2，所述多模分频器可以工作在射频频率下，并且，由于所述多模分频器包括重定时模块，可以对拟最终输出的分频信号进行重定时处理。
2.如权利要求1所述的多模分频器，其特征在于，在所述分频模块中，与所述多模分频器最终输出的分频信号无关的后级除2/除3分频器单元被关闭。
3.如权利要求2所述的多模分频器，其特征在于，关闭后级除2/除3分频器单元的方法包括：在相应的后级除2/除3分频器单元的MS输入端施加模式停止信号。
4.如权利要求1所述的多模分频器，其特征在于，在所述分频模块中，每个除2/除3分频器单元的MO端作为分频输出。
5.如权利要求1所述的多模分频器，其特征在于，在所述分频模块中，从第一级除2/除3分频器单元开始每一级除2/除3分频器单元中的晶体管的尺寸依次减小。
6.如权利要求1所述的多模分频器，其特征在于，所述分频模块的分频系数为2～2N+1-1连续可编程。
7.如权利要求1所述的多模分频器，其特征在于，所述频率选择模块包括多路选择器。
8.如权利要求1所述的多模分频器，其特征在于，所述频率选择模块的输出频率的占空比为50％。
9.如权利要求1所述的多模分频器，其特征在于，所述重定时模块包括D触发器。
10.如权利要求1所述的多模分频器，其特征在于，所述重定时模块的时钟采用所述分频模块的输入时钟。
11.如权利要求1所述的多模分频器，其特征在于，所述重定时模块采用可配置的重定时时钟信号。
12.一种电子装置，其特征在于，包括电子组件以及与所述电子组件相连的多模分频器，所述多模分频器包括分频模块、频率选择模块和重定时模块，所述分频模块用于对输入信号进行多模分频处理并将产生的多个分频信号输入到所述频率选择模块，所述频率选择模块用于从所述多个分频信号中选择所需频率的分频信号并将其输入到所述重定时模块，所述重定时模块用于对从所述频率选择模块输入的所述分频信号进行重定时处理并输出经处理的所述分频信号；其中，所述分频模块包括N个差分级联的由基于CMOS逻辑的高速D触发器构成的除2/除3分频器单元，N大于等于2，所述多模分频器可以工作在射频频率下，并且，由于所述多模分频器包括重定时模块，可以对拟最终输出的分频信号进行重定时处理。
CN201410448881.3A 2014-09-04 2014-09-04 一种多模分频器和电子装置 Active CN105471427B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410448881.3A CN105471427B (zh) 2014-09-04 2014-09-04 一种多模分频器和电子装置
US14/805,178 US9906226B2 (en) 2014-09-04 2015-07-21 Multi-modulus frequency divider and electronic apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410448881.3A CN105471427B (zh) 2014-09-04 2014-09-04 一种多模分频器和电子装置

Publications (2)

Publication Number Publication Date
CN105471427A CN105471427A (zh) 2016-04-06
CN105471427B true CN105471427B (zh) 2019-07-26

Family

ID=55438490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410448881.3A Active CN105471427B (zh) 2014-09-04 2014-09-04 一种多模分频器和电子装置

Country Status (2)

Country Link
US (1) US9906226B2 (zh)
CN (1) CN105471427B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10523211B2 (en) * 2016-08-17 2019-12-31 Silicon Laboratories Inc. Wide range glitchless switchable clock divider with modified 2/3 divider stages
US10116314B1 (en) 2017-11-01 2018-10-30 Nvidia Corporation Multi-mode frequency divider
US10454462B1 (en) 2019-04-18 2019-10-22 Hong Kong Applied Science and Technology Research Institute Company Limited 50% duty cycle quadrature-in and quadrature-out (QIQO) divide-by-3 circuit
US11411570B1 (en) * 2021-10-29 2022-08-09 Hangzhou Geo-Chip Technology Co., Ltd. Multi modulus frequency divider and electronic device
CN116647233B (zh) * 2023-05-18 2024-04-02 成都电科星拓科技有限公司 一种降低不同分频比相位差的多模分频器、锁相环及芯片
CN116527045B (zh) * 2023-07-03 2023-10-20 麦斯塔微电子(深圳)有限公司 应用于多模分频器的分频控制电路及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832932A (zh) * 2011-06-13 2012-12-19 联发科技股份有限公司 分频器及分频方法
CN103051335A (zh) * 2011-10-17 2013-04-17 联发科技股份有限公司 频率合成器与频率合成方法
CN103297037A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种基于模块化的多模分频器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341031A (en) * 1990-08-27 1994-08-23 Mitsubishi Denki Kabushiki Kaisha Stable high speed clock generator
JP4386725B2 (ja) * 2001-08-29 2009-12-16 エヌエックスピー ビー ヴィ 低減されたジッタを備える改良された分周器及びそれに基づく送信器
US6784851B2 (en) * 2002-07-29 2004-08-31 Anaren Microwave, Inc. Quadrifilar antenna serial feed
TWI317211B (en) * 2005-12-27 2009-11-11 Memetics Technology Co Ltd Configuration and controlling method of fractional-n pll having fractional frequency divider
US7924069B2 (en) 2006-06-28 2011-04-12 Qualcomm Incorporated Multi-modulus divider retiming circuit
US7532049B2 (en) * 2006-10-27 2009-05-12 Agilent Technologies, Inc. Reduced-noise frequency divider system
US7826563B2 (en) * 2007-03-13 2010-11-02 Applied Micro Circuits Corporation High speed multi-modulus prescalar divider
JP2009232425A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 送信機
US8081018B2 (en) * 2008-08-21 2011-12-20 Qualcomm Incorporated Low power radio frequency divider
WO2012103090A1 (en) 2011-01-28 2012-08-02 Coherent Logix, Incorporated Frequency divider with synchronous range extension across octave boundaries
US8542040B1 (en) * 2011-10-31 2013-09-24 Integrated Device Technology, Inc. Reconfigurable divider circuits with hybrid structure
US8565368B1 (en) * 2012-05-25 2013-10-22 Micrel, Inc. Wide range multi-modulus divider in fractional-N frequency synthesizer
US8891725B2 (en) * 2012-07-02 2014-11-18 Qualcomm Incorporated Frequency divider with improved linearity for a fractional-N synthesizer using a multi-modulus prescaler
US9118333B1 (en) * 2013-08-29 2015-08-25 Integrated Device Technology Inc. Self-adaptive multi-modulus dividers containing div2/3 cells therein

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832932A (zh) * 2011-06-13 2012-12-19 联发科技股份有限公司 分频器及分频方法
CN103051335A (zh) * 2011-10-17 2013-04-17 联发科技股份有限公司 频率合成器与频率合成方法
CN103297037A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种基于模块化的多模分频器

Also Published As

Publication number Publication date
US20160072509A1 (en) 2016-03-10
US9906226B2 (en) 2018-02-27
CN105471427A (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
CN105471427B (zh) 一种多模分频器和电子装置
CN103929173B (zh) 分频器和无线通信设备
CN103684436B (zh) 锁相环电路和使用锁相环来生成时钟信号的方法
Andrews et al. Effects of LO harmonics and overlap shunting on N-phase passive mixer based receivers
JP5839927B2 (ja) ディジタル制御発振装置および高周波信号処理装置
US20080297209A1 (en) Circuits and Methods for Programmable Integer Clock Division with 50% Duty Cycle
WO2010022366A8 (en) Low power radio frequency divider
CN103532525B (zh) 正反器电路
CN106452394A (zh) 一种具有自动复位功能的时钟切换结构
CN102412836A (zh) 一种双可编程减法分频器
CN105122649B (zh) 高速双模分频器
EP3350928B1 (en) High-speed programmable clock divider
CN105915216A (zh) 中高频多模分频比可调节lo小数分频器
CN204145457U (zh) 一种宽带高低温防失锁锁相环电路
CN106452395A (zh) 一种多路时钟分发电路及电子设备
CN103297002B (zh) 一种干扰抑制的方法和装置
CN107659307A (zh) 一种用于频率综合器的电流源交替互换的电荷泵电路
JP3821441B2 (ja) プリスケーラ回路
CN103580687B (zh) 一种超高速数字可配置分频器
CN104333373B (zh) 一种t触发器及使用该t触发器的分频器
Vezyrtzis et al. Designing pipelined delay lines with dynamically-adaptive granularity for low-energy applications
CN207460133U (zh) 一种用于频率综合器的电流源交替互换的电荷泵电路
US9397644B2 (en) Frequency doubler
CN206332663U (zh) 一种超短波跳频电台的频率合成器
CN202772869U (zh) 一种超高速数字可配置分频器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant