CN104333373B - 一种t触发器及使用该t触发器的分频器 - Google Patents
一种t触发器及使用该t触发器的分频器 Download PDFInfo
- Publication number
- CN104333373B CN104333373B CN201410474879.3A CN201410474879A CN104333373B CN 104333373 B CN104333373 B CN 104333373B CN 201410474879 A CN201410474879 A CN 201410474879A CN 104333373 B CN104333373 B CN 104333373B
- Authority
- CN
- China
- Prior art keywords
- port
- triggers
- transmission gate
- control signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明实施例公开了一种T触发器和使用该T触发器的分频器，该T触发器包括四个传输门和三个反相器，四个传输门分别用两组相反的控制信号控制。本发明的实施例的T触发器可以由传统的16对MOS管减少为7对MOS管，从而大大减小了T触发器的占位面积。而且，分频器包括多个T触发器，并且前一级T触发器的输出端Q与QB分别接到下一级T触发器时钟输入端口CKB与CK，可以较易实现单时钟沿触发分频器。
Description
技术领域
本发明涉及电子器件技术领域，尤其是涉及一种T触发器及使用该T触发器的分频器。
背景技术
分频器应用于很多逻辑电路中，它是在已有频率的基础上进行一些操作，从而获得所需的时钟频率。
常用分频器可以分为偶数倍分频器和奇数倍分频器。
偶数倍分频通过计数器计数是很容易实现的。如进行N倍偶数分频,可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
奇数倍分频通过计数器也是比较容易实现的,如进行三分频,通过待分频时钟上升沿触发计数器进行模三计数,当计数器计数到邻近值进行两次翻转,比如可以在计数器计数到1时,输出时钟进行翻转,计数到2时再次进行翻转。即是在计数值在邻近的1和2进行了两次翻转。这样实现的三分频占空比为1/3或者2/3。要实现占空比为50%的三分频时钟,可以通过待分频时钟下降沿触发计数,和上升沿同样的方法计数进行三分频,然后下降沿产生的三分频时钟和上升沿产生的时钟进行相或运算,即可得到占空比为50%的三分频时钟。这种方法可以实现任意的奇数分频。
归类为一般的方法为：对于实现占空比为50%的N倍奇数分频,首先进行上升沿触发进行模N计数,计数选定到某一个值进行输出时钟翻转,然后经过（N-1）/2再次进行翻转得到一个占空比非50%奇数n分频时钟。与此同时进行下降沿触发的模N计数,到和上升沿触发输出时钟翻转选定值相同值时,进行输出时钟翻转,同样经过（N-1）/2时,输出时钟再次翻转生成占空比非50%的奇数n分频时钟。两个占空比非50%的n分频时钟相或运算,得到占空比为50%的奇数n分频时钟。
传统的分频器是用传统的T触发器实现的，但是，传统的分频器在工程应用中存在缺陷，如：电路结构复杂，浪费面积。
发明内容
本发明的目的之一是提供一种占位面积小的T触发器。
本发明的目的之一是提供一种占位面积小的分频器，该分频器使用了前述的T触发器。
本发明公开的技术方案包括：
提供了一种T触发器，其特征在于，包括第一传输门TG11、第二传输门TG12、第三传输门TG21、第四传输门TG22、第一反相器inv1、第二反相器inv2和第三反相器inv3，其中：所述第一传输门TG11的第一端口连接到复位信号Dinitial，所述第一传输门TG11的第二端口连接到所述第一反相器inv1的输入端和所述第三传输门TG21的第二端口，所述第一传输门TG11的反相控制端口连接到第一控制信号端口EN，所述第一传输门TG11的同相控制端口连接到第二控制信号端口ENB；所述第三传输门TG21的第一端口连接到所述第二传输门TG12的第一端口，所述第三传输门TG21的反相控制端口连接到第三控制信号端口CK，所述第三传输门TG21的同相控制端口连接到第四控制信号端口CKB；所述第一反相器inv1的输出端连接到所述第四传输门TG22的第一端口；所述第四传输门TG22的第二端口通过所述第二反相器inv2连接到所述T触发器的正向输出端Q，所述第四传输门TG22的反相控制端口连接到所述第四控制信号端口CKB，所述第四传输门TG22的同相控制端口连接到所述第三控制信号端口CK；所述正向输出端Q通过所述第三反相器inv3连接到所述T触发器的反向输出端QB；所述第二传输门TG12的第二端口连接到所述T触发器的所述反向输出端QB，所述第二传输门TG12的反相控制端口连接到所述第二控制信号端口ENB，所述第二传输门TG12的同相控制端口连接到所述第一控制信号端口EN。
本发明的一个实施例中，所述第一控制信号端口EN的第一控制信号与所述第二控制信号端口ENB的第二控制信号相反。
本发明的一个实施例中，所述第三控制信号端口CK的第三控制信号与所述第四控制信号端口CKB的第四控制信号相反。
本发明的实施例中还提供了一种分频器，其包括如前述的一样的至少两个T触发器，其中：所述至少两个T触发器中的一个T触发器的正向输出端Q连接到所述至少两个T触发器中的相邻的另一个T触发器的第四控制信号端口CKB、反向输出端QB连接到所述相邻的另一个T触发器的第三控制信号端口CK。
本发明的实施例中的T触发器可以由传统的16对MOS管减少为7对MOS管，从而大大减小了T触发器的占位面积，因而也减小了使用该T触发器形成的分频器的占位面积，从而可以减小电路面积。而且，将前一级T触发器的输出端Q与QB分别接到下一级T触发器时钟输入端口CKB与CK，可以较易实现单时钟沿触发分频器。
附图说明
图1是本发明一个实施例的分频器的框图示意图。
图2是本发明一个实施例的T触发器的结构示意图。
图3是本发明一个实施例的T触发器的工作时序示意图。
图4是本发明一个实施例的分频器的工作时序示意图。
图5是本发明另一个实施例的分频器的框图示意图。
具体实施方式
下面将结合附图详细说明本发明的实施例的T触发器及使用该T触发器的分频器的具体结构。
图1为本发明一个实施例的分频器的框图示意图。如图1所示，一种分频器包括两个T触发器Tffr1和Tffr2。
图2示意性地示出了图1中的T触发器的具体结构。如图2所示，每个T触发器包括第一传输门TG11、第二传输门TG12、第三传输门TG21、第四传输门TG22、第一反相器inv1、第二反相器inv2和第三反相器inv3。
第一传输门TG11的第一端口连接到复位信号Dinitial，第一传输门TG11的第二端口连接到第一反相器inv1的输入端和第三传输门TG21的第二端口（图2中的点A处），第一传输门TG11的反相控制端口连接到第一控制信号端口EN，第一传输门TG11的同相控制端口连接到第二控制信号端口ENB。
第三传输门TG21的第一端口连接到第二传输门TG12的第一端口，第三传输门TG21的反相控制端口连接到第三控制信号端口CK，第三传输门TG21的同相控制端口连接到第四控制信号端口CKB。
第一反相器inv1的输出端连接到第四传输门TG22的第一端口。
第四传输门TG22的第二端口通过第二反相器inv2连接到T触发器的正向输出端Q，第四传输门TG22的反相控制端口连接到第四控制信号端口CKB，第四传输门TG22的同相控制端口连接到第三控制信号端口CK。
正向输出端Q通过第三反相器inv3连接到T触发器的反向输出端QB。
第二传输门TG12的第二端口连接到T触发器的反向输出端QB，第二传输门TG12的反相控制端口连接到第二控制信号端口ENB，第二传输门TG12的同相控制端口连接到第一控制信号端口EN。
本发明的一些实施例中，第一控制信号端口对应的第一控制信号EN（本文中，控制信号端口和该端口接收的相应的控制信号用相同的符号表示）与第二控制信号端口对应的第二控制信号ENB反相。
本发明的一些实施例中，类似地，第三控制信号端口对应的第三控制信号CK与第四控制信号端口对应的第四控制信号反相。
前文中描述了两个控制信号“反相”。本文中，两个控制信号“反相”是指当这两个控制信号中的一个为低电平时，另一个则为高电平。
在图1的实施例中，两个T触发器中的第一T触发器Tffr1的正向输出端Q连接到第二T触发器Tffr2的第四控制信号端口CKB，第一T触发器Tffr1的反向输出端QB连接到第二T触发器的第三控制信号端口CK。这样，第一T触发器Tffr1和第二T触发器Tffr2构成了模为2的分频器。
图1的实施例中，以起始信号为低电平为例，其工作过程可以如下所示。
使能信号（即第一控制信号）EN起始为低电平，电路正常开始工作时，一直保持高电平，TG11处于常关状态，TG12处于常开状态。电路正常开始工作后，使能信号EN变为高电平后遇到的第一个时钟沿是上升沿还是下降沿，T触发器的输出波形是不同的。以遇到的第一个时钟沿是上升沿为例。当使能信号EN为低电平时，Tffr1和Tffr2都处于复位状态，Tffr1和Tffr2中的传输门TG11导通，起始信号‘0’被分别传输到对应于图2中的A点的位置，此信号通过inv1后，转换为高电平‘1’，即此时对应于图2中的B点处的信号都为‘1’。
当使能信号EN变为高电平前的最后一个时钟信号CLK上升沿到来时，第一T触发器Tffr1中的B点的信号会通过TG22和inv2，传到Tffr1的Q端，此时div2为‘0’。Q端信号通过inv3，传到Tffr1的QB端，此时div2B为‘1’。Tffr1的Q端信号传到Tffr2的CKB端，QB端信号传到Tffr2的CK端，Tffr2的TG22导通，TG21关闭，复位状态传输到Tffr2中的B点的信号‘1’通过TG22和inv2，转换为低电平‘0’，即 Tffr2的 Q端输出信号div4为低电平‘0’。输出信号div4通过inv3，转换为高电平‘1’，即Tffr2的QB端的输出信号div4B为高电平‘1’。
当使能信号EN变为高电平前的最后一个时钟信号CLK下降沿到来且EN变为高电平时，Tffr1在复位状态中最后一个时钟上升沿QB端div2B 的信号‘1’会通过TG12和TG21传到Tffr1中的A点，经过inv1到达Tffr1的B点，Tffr1的B点此时信号为‘0’。Tffr1的 Q端输出信号div2保持低电平‘0’。同时，Tffr1的Q端信号传到Tffr2的CKB端，QB端信号传到Tffr2的CK端，Tffr2的TG22导通，TG21关闭，此时，Tffr2在复位状态中最后一个时钟上升沿传输到Q点的信号保持为‘0’，即Tffr2的 Q端输出信号div4为‘0’。此信号通过inv3，转换为高电平‘1’，即Tffr2的 QB端输出信号div4B为‘1’。此后，使能信号EN一直保持高电平。
当使能信号EN变为高电平后的第一个时钟信号CLK上升沿到来时，Tffr1中TG22导通， TG21关闭，此时，复位状态传输到Tffr1的B点的信号‘0’通过TG22和inv2，转换为高电平‘1’，即 Tffr1的 Q端输出信号div2为高电平‘1’。输出信号div2通过inv3，转换为低电平‘0’，即Tffr1的QB端的输出信号div2B为低电平‘0’。同时，Tffr1的Q端信号传到Tffr2的CKB端，QB端信号传到Tffr2的CK端，Tffr2的TG21导通，TG22关闭，此时，Tffr2在复位状态中QB端div4B 的信号‘1’通过TG11和TG21传到Tffr2中的A点，经过inv1到达Tffr2中的B点，该B点此时信号为‘0’。Tffr2的 Q端输出信号div4保持低电平‘0’。
当使能信号EN变为高电平后的第一个时钟信号CLK下降沿到来时，Tffr1的TG21导通，TG22关闭，Tffr1在第一个时钟上升沿QB端div2B 的信号‘0’会通过TG12和TG21传到Tffr1中的A点，经过inv1到达Tffr1中的B点，该B点此时信号为‘1’。Tffr1的 Q端输出信号div2保持高电平‘1’。同时，Tffr1的Q端信号传到Tffr2的CKB端，QB端信号传到Tffr2的CK端，Tffr2的TG21导通，TG22关闭，此时，Tffr2在第一个上升沿传输到QB端div4B 的信号‘1’通过TG11和TG21传到Tffr2中的A点，经过inv1到达Tffr2中的B点，该B点此时信号为‘0’。Tffr2的 Q端输出信号div4保持低电平‘0’。
当时钟信号CLK在使能信号EN变为高电平后的第二个上升沿到来时，此时， Tffr1的TG22导通，TG21关闭，上一个时钟下降沿传到Tffr1中的B点的信号‘1’通过TG22，再通过inv2，转换为低电平‘0’，即Tffr1的 Q端输出信号div2为‘0’。此信号通过inv3，转换为高电平‘1’，即Tffr1的 QB端输出信号div2B为‘1’。同时，Tffr1的Q端信号传到Tffr2的CKB端，QB端信号传到Tffr2的CK端，Tffr2的TG22导通，TG21关闭，上一个时钟下降沿传输到Tffr2中的B点的信号‘0’通过TG22，再通过inv2，转换为高电平‘1’，即Tffr2的 Q端输出信号div4为‘1’。此信号通过inv3，转换为低电平‘0’，即Tffr2的 QB端输出信号div4B为‘0’。
当时钟信号CLK在使能信号EN变为高电平后的第二个下降沿到来时，Tffr1中TG22关闭， TG21导通，此时，Tffr1在上一个时钟上升沿QB端div2B 的信号‘1’会通过TG12和TG21传到Tffr1中的A点，经过inv1到达Tffr1中的B点，该B点此时信号为‘0’。Tffr1的 Q端输出信号div2保持低电平‘0’。同时，Tffr1的Q端信号传到Tffr2的CKB端，QB端信号传到Tffr2的CK端，Tffr2的TG22导通，TG21关闭，此时， Tffr2的 Q端输出信号div4保持为上一个时钟上升沿传来的信号‘1’。Tffr2的 QB端输出信号div4B也保持为上一个时钟上升沿传来的信号‘0’。
当时钟信号CLK在使能信号EN变为高电平后的第三个上升沿到来时，Tffr1的TG22导通，TG21关闭，上一个时钟下降沿传到Tffr1中的B点的信号‘0’通过TG22，再通过inv2，转换为高电平‘1’，即Tffr1的 Q端输出信号div2为‘1’。此信号通过inv3，转换为低电平‘0’，即Tffr1的 QB端输出信号div2B为‘0’。同时，Tffr1的Q端信号传到Tffr2的CKB端，QB端信号传到Tffr2的CK端，Tffr2的TG22关闭，TG21导通，Tffr2在第一个上升沿传输到QB端div4B的信号‘0’通过TG11和TG21传到Tffr2中的A点，经过inv1到达Tffr2中的B点，该B点此时信号为‘1’。Tffr2的 Q端输出信号div4保持低电平‘1’。
当时钟信号CLK在使能信号EN变为高电平后的第三个下降沿到来时，Tffr1中TG22关闭， TG21导通，此时，Tffr1在上一个时钟上升沿QB端div2B 的信号‘0’会通过TG12和TG21传到Tffr1中的A点，经过inv1到达Tffr1中的B点，该B点此时信号为‘1’。Tffr1的 Q端输出信号div2保持低电平‘1’。同时，Tffr1的Q端信号传到Tffr2的CKB端，QB端信号传到Tffr2的CK端，Tffr2的TG21导通，TG22关闭，Tffr2在第一个上升沿传输到QB端div4B 的信号‘0’通过TG11和TG21传到Tffr2中的A点，经过inv1到达Tffr2中的B点，该B点此时信号为‘1’。Tffr2的 Q端输出信号div4保持低电平‘1’。
根据前文的工作过程的T触发器的工作时序示意图如图3所示，该模为2的分频器的工作时序示意图如图4所示。
以上实现的是上升沿触发的分频器。若将T触发器中的TG21与TG22互换位置，则可以类似地实现下降沿触发的分频器。
本发明的另外的实施例中，可以类似地连接更多个如前述的一样的T触发器。例如，当需要实现模为N的分频器时，则可以连接N个如前述的一样的T触发器，如图5所示。这里，N为大于2的自然数。
因此，本发明的一个实施例中，一种分频器可以包括至少两个如前述的一样的T触发器，该至少两个T触发器中的一个T触发器的正向输出端Q连接到该至少两个T触发器中的相邻的另一个T触发器的第四控制信号端口CKB、反向输出端QB连接到该相邻的另一个T触发器的第三控制信号端口CK。
本发明的实施例的T触发器可以由传统的16对MOS管减少为7对MOS管，从而大大减小了T触发器的占位面积，因而也减小了使用该T触发器形成的分频器的占位面积，从而可以减小电路面积。而且，将前一级T触发器的输出端Q与QB分别接到下一级T触发器时钟输入端口CKB与CK，可以较易实现单时钟沿触发分频器。
实际上，现有技术中将前一级T触发器的输出端Q与QB分别接到下一级T触发器时钟输入端口CK与CKB，这样前一级的信号传到下一级T触发器时，下一级T触发器就会输出相反的电平，要使得信号可以正常传递下去，则要使用两种不同的触发器，这样增加了电路的复杂度，也增加了占用的电路面积。
以上通过具体的实施例对本发明进行了说明，但本发明并不限于这些具体的实施例。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。此外，以上多处所述的“一个实施例”表示不同的实施例，当然也可以将其全部或部分结合在一个实施例中。
Claims (4)
1.一种T触发器，其特征在于，包括第一传输门（TG11）、第二传输门（TG12）、第三传输门（TG21）、第四传输门（TG22）、第一反相器（inv1）、第二反相器（inv2）和第三反相器（inv3），其中：
所述第一传输门（TG11）的第一端口连接到复位信号（Dinitial），所述第一传输门（TG11）的第二端口连接到所述第一反相器（inv1）的输入端和所述第三传输门（TG21）的第二端口，所述第一传输门（TG11）的反相控制端口连接到第一控制信号端口（EN），所述第一传输门（TG11）的同相控制端口连接到第二控制信号端口（ENB）；
所述第三传输门（TG21）的第一端口连接到所述第二传输门（TG12）的第一端口，所述第三传输门（TG21）的反相控制端口连接到第三控制信号端口（CK），所述第三传输门（TG21）的同相控制端口连接到第四控制信号端口（CKB）；
所述第一反相器（inv1）的输出端连接到所述第四传输门（TG22）的第一端口；
所述第四传输门（TG22）的第二端口通过所述第二反相器（inv2）连接到所述T触发器的正向输出端（Q），所述第四传输门（TG22）的反相控制端口连接到所述第四控制信号端口（CKB），所述第四传输门（TG22）的同相控制端口连接到所述第三控制信号端口（CK）；
所述正向输出端（Q）通过所述第三反相器（inv3）连接到所述T触发器的反向输出端（QB）；
所述第二传输门（TG12）的第二端口连接到所述T触发器的所述反向输出端（QB），所述第二传输门（TG12）的反相控制端口连接到所述第二控制信号端口（ENB），所述第二传输门（TG12）的同相控制端口连接到所述第一控制信号端口（EN）。
2.如权利要求1所述的T触发器，其特征在于：所述第一控制信号端口（EN）的第一控制信号与所述第二控制信号端口（ENB）的第二控制信号相反。
3.如权利要求1所述的T触发器，其特征在于：所述第三控制信号端口（CK）的第三控制信号与所述第四控制信号端口（CKB）的第四控制信号相反。
4.一种分频器，其特征在于：包括至少两个T触发器，所述至少两个T触发器为如权利要求1至3中任意一项所述的T触发器，其中：
所述至少两个T触发器中的一个T触发器的正向输出端（Q）连接到所述至少两个T触发器中的相邻的另一个T触发器的第四控制信号端口（CKB）、反向输出端（QB）连接到所述相邻的另一个T触发器的第三控制信号端口（CK）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410474879.3A CN104333373B (zh) | 2014-09-18 | 2014-09-18 | 一种t触发器及使用该t触发器的分频器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410474879.3A CN104333373B (zh) | 2014-09-18 | 2014-09-18 | 一种t触发器及使用该t触发器的分频器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104333373A CN104333373A (zh) | 2015-02-04 |
| CN104333373B true CN104333373B (zh) | 2017-04-05 |
Family
ID=52408039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410474879.3A Active CN104333373B (zh) | 2014-09-18 | 2014-09-18 | 一种t触发器及使用该t触发器的分频器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104333373B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108777899B (zh) * | 2018-06-26 | 2024-01-02 | 宗仁科技(平潭)股份有限公司 | 用于生成多路不规则信号的控制电路及照明系统 |
| CN109067390A (zh) * | 2018-07-19 | 2018-12-21 | 重庆湃芯入微科技有限公司 | 一种基于传输门和反相器的超高速时钟分频电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162543A (en) * | 1981-03-09 | 1981-12-14 | Toshiba Corp | Counter circuit |
| US7839187B2 (en) * | 2009-04-06 | 2010-11-23 | Himax Analogic, Inc. | Counter and Frequency divider thereof |
-
2014
- 2014-09-18 CN CN201410474879.3A patent/CN104333373B/zh active Active
Non-Patent Citations (2)
| Title |
|---|
| ６GHz新型高速低功耗分频器;左红建 等;《微电子学与计算机》;20111130;第28卷(第11期);第1-4、9页 * |
| 一种10ps以下时钟偏差的纯数字电路分频器设计;段炼 等;《电路与系统学报》;20091231;第14卷(第6期);第87-90页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104333373A (zh) | 2015-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105553447B (zh) | 时钟切换电路 | |
| Rasouli et al. | Low-power single-and double-edge-triggered flip-flops for high-speed applications | |
| CN101378258B (zh) | 一种模块化分频单元及分频器 | |
| US7505548B2 (en) | Circuits and methods for programmable integer clock division with 50% duty cycle | |
| CN106100621B (zh) | 一种用于时钟切换过程的自动复位结构 | |
| CN104579320B (zh) | 时钟延迟方法、装置、延迟锁相环及数字时钟管理单元 | |
| CN110083563B (zh) | 一种基于循环优先级实现公平仲裁的仲裁电路 | |
| CN104333373B (zh) | 一种t触发器及使用该t触发器的分频器 | |
| CN106452394A (zh) | 一种具有自动复位功能的时钟切换结构 | |
| CN104967442B (zh) | 基于可逆逻辑的8421bcd码同步十进制加/减法计数器 | |
| CN105591645B (zh) | 一种多级串并转换电路 | |
| US10530375B1 (en) | High speed frequency divider | |
| CN104954014B (zh) | 一种超前-滞后型数字鉴相器结构 | |
| CN101582689B (zh) | 半导体器件的计数器 | |
| CN105425926B (zh) | 异步复位同步释放带宽可控的复位电路 | |
| CN106549662A (zh) | 一种多模可编程计数器及其实现方法、分频器 | |
| CA2251510A1 (en) | Clock divider | |
| CN103605626B (zh) | 一种单线串行总线协议及转换电路 | |
| CN106452395A (zh) | 一种多路时钟分发电路及电子设备 | |
| CN109525222A (zh) | 一种单相时钟双边沿d触发器 | |
| Vakil et al. | Comparitive analysis of null convention logic and synchronous CMOS ripple carry adders | |
| CN105322920B (zh) | 乱数产生器及其乱数产生方法 | |
| CN207766251U (zh) | 一种同步计数器 | |
| JP2520962B2 (ja) | カウンタ回路 | |
| US9698784B1 (en) | Level-sensitive two-phase single-wire latch controllers without contention |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |