DE4127212A1 - Schaltungsanordnung zur pegelumsetzung - Google Patents
Schaltungsanordnung zur pegelumsetzungInfo
- Publication number
- DE4127212A1 DE4127212A1 DE19914127212 DE4127212A DE4127212A1 DE 4127212 A1 DE4127212 A1 DE 4127212A1 DE 19914127212 DE19914127212 DE 19914127212 DE 4127212 A DE4127212 A DE 4127212A DE 4127212 A1 DE4127212 A1 DE 4127212A1
- Authority
- DE
- Germany
- Prior art keywords
- stage
- logic
- signal
- reference stage
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zur Pege
lumsetzung nach dem Oberbegriff des Patentanspruchs 1.
Die Pegel binärer Signale sind je nach Technologie, in
welcher die betreffende Schaltung realisiert ist, ver
schieden. Von Bedeutung sind vor allem TTL-, ECL- und
CMOS-Logik. Bei Verknüpfung von in unterschiedlichen Tech
nologien ausgeführten logischen Baugruppen sind daher Pe
gelumsetzungen erforderlich, insbesondere für die Umset
zung der kleinhubigen TTL- oder ECL-Pegel in die großhubi
gen CMOS-Pegel.
Als Grundschaltung für die besonders häufige TTL-CMOS-Pe
gelumsetzung ist vor allem die CMOS-Inverterstufe mit va
riantenreicher Zusatzbeschaltung eingesetzt.
Aufgabe der vorliegenden Erfindung ist es, eine Schal
tungsanordnung zur Pegelumsetzung anzugeben, welche, ins
besondere auch unabhängig von Temperaturschwankungen und
Technologiestreuungen, eine zuverlässige und definierte
Pegelumsetzung gewährleistet.
Die Erfindung ist im Patentanspruch 1 beschrieben. Die Unteransprüche
enthalten vorteilhafte Ausgestaltungen und
Weiterbildungen der Erfindung.
Die Erfindung stellt, insbesondere bei monolithischer In
tegration von Umsetzerstufe und Referenzstufe, sicher, daß
sich die Schaltschwellen der unterschiedlichen Logiken am
Eingangs- und am Ausgangsanschluß der Umsetzerstufe ent
sprechen.
Die Erfindung ist nachfolgend anhand von Ausführungsbei
spielen unter Bezugnahme auf die Abbildungen noch einge
hend veranschaulicht. Dabei zeigt
Fig. 1 den prinzipiellen Aufbau einer erfindungsgemäßen
Schaltungsanordnung
Fig. 2 eine erste Ausführungsform in CMOS-Technik
Fig. 3 eine zweite Ausführungsform in CMOS-Technik.
Die in Fig. 2 skizzierte Schaltungsanordnung enthält eine
Umsetzerstufe U, welche ein an ihrem Eingangsanschluß EU
anliegendes binäres Signal b1 einer ersten Logik, z. B.
TTL, mit einer ersten Schaltschwelle P1 umsetzt in ein am
Ausgangsanschluß AU abgreifbares binäres Signal b2 einer
zweiten Logik, z. B. CMOS, mit einer zweiten Schaltschwelle
P2. Die Umsetzerstufe umfaßt steuerbare Mittel, mittels
derer die Übertragungskennlinie b2 = b2 (b1) veränderbar
ist. Zur Ansteuerung dieser Mittel durch ein Steuersignal
ST ist ein Steuereingangsanschluß SU vorgesehen. Die Ver
sorgungspotentiale sind mit UDD und USS bezeichnet.
Eine Referenzstufe R ist zur Umsetzerstufe strukturell
gleich aufgebaut, d. h. es sind äquivalente Bauelemente in
gleicher Weise verknüpft, und zeigt dieselben Übertra
gungseigenschaften zwischen ihrem Eingangsanschluß ER und
Ausgangsanschluß AR mit gleicher Beeinflußbarkeit durch
das Steuersignal ST. Die Referenzstufe ist an dieselben
Versorgungspotentiale UDD und USS wie die Umsetzerstufe
angeschlossen. Der Eingangsanschluß ER der Referenzstufe R
ist auf das feste Potential der ersten Schaltschwelle P1
der ersten Logik gelegt. Der Ausgangsanschluß AR ist über
einen Regelkreis mit dem Steuereingangsanschluß SR verbun
den. Der Regelkreis erzeugt das Steuersignal ST so, daß
sich am Ausgangsanschluß AR der Referenzstufe ein der
zweiten Schaltschwelle P2 der zweiten Logik gleiches Po
tential einstellt. Hierfür ist im Regelkreis ein Kompara
tor K vorgesehen, an dessen IST-Signal-Eingang I das Aus
gangssignal der Referenzstufe und an dessen SOLL-Signal-
Eingang S das Potential der zweiten Schaltschwelle P2 an
gelegt sind. Das vom Komparator K erzeugte Steuersignal ST
ist auch an den Steuereingangsanschluß SU der Umsetzer
stufe U angelegt. Wegen der vorausgesetzt gleichen Abhän
gigkeit der Übertragungseigenschaften von Umsetzerstufe
und Referenzstufe von einem Steuersignal ST entspricht der
Durchgang des Ausgangssignals b2 durch die Schaltschwelle
P2 immer dem Durchgang des Eingangssignals b1 durch die
Schaltschwelle P1.
Bei monolithischer Integration von Referenzstufe und Um
setzerstufe, vorzugsweise einschließlich des Regelkreises,
sind auch Temperaturschwankungen und/oder technologisch
bedingte Streuungen der Bauelementeparameter ohne Einfluß
auf die Pegelumsetzungseigenschaften. Die Potentiale P1
und P2 können z. B. über einfache ohmsche Spannungsteiler,
evtl. in Verbindung mit einer stabilisierten Referenzspan
nung gewonnen werden.
Bei der in Fig. 2 skizzierten Ausführungsform in CMOS-
Technik enthält die Umsetzerstufe eine durch die Transi
storen T1 und T2 gebildete gebräuchliche Inverterstufe so
wie als steuerbare Mittel einen weiteren Transistor T3,
der dem Transistor T2 bezüglich der Source-Drain-Strecke
parallel geschaltet ist, und mittels dessen die Übertra
gungskennlinie der Umsetzerstufe gegenüber der Kennlinie
der Inverterstufe steuerbar veränderlich ist. Die Refe
renzstufe R ist mit T1A, T2A als Inverterstufe und T3A als
steuerbarem Mittel strukturell gleich aufgebaut wie die
Umsetzerstufe U. Bei Wahl gleicher Flächenverhältnisse der
Transistoren T1A, T2A und T3A wie bei den entsprechenden
Transistoren T1, T2 und T3 zeigen Umsetzerstufe und Refe
renzstufe dieselben Übertragungseigenschaften mit dersel
ben Abhängigkeit von einem Steuersignal ST.
Bei der in Fig. 3 skizzierten Ausführungsform sind die
steuerbaren Mittel in Form von Transistoren T3, bzw. T3A
in Reihe zu den Inverterstufen T1, T2 bzw. T1A, T2A ge
schaltet.
Da das Ausgangspotential der Referenzstufe auf der Schalt
schwelle P2 gehalten wird, fließt ständig ein Strom durch
die Referenzstufe. Um den Leistungsverbrauch gering zu
halten, werden daher vorteilhafterweise die Transistorflä
chen in der Referenzstufe möglichst klein und damit die
Source-Drain-Strecken hochohmig ausgeführt.
Claims (5)
1. Schaltungsanordnung zur Pegelumsetzung binärer Signale
von einer ersten Logik mit einer ersten Schaltschwelle auf
eine zweite Logik mit einer zweiten Schaltschwelle, wobei
ein Eingangssignal der ersten Logik eine Umsetzerstufe an
steuert, an deren Ausgang das pegelumgesetzte Signal ab
greifbar ist, gekennzeichnet durch die folgenden Merkmale:
- - die Umsetzerstufe (U) enthält steuerbare Mittel zur Veränderung der Übertragungskennlinie der Um setzerstufe
- - eine Referenzstufe (R) ist in zur Umsetzerstufe gleicher Struktur aufgebaut und weist dieselben Übertragungseigenschaften auf
- - an den Eingangsanschluß (ER) der Referenzstufe (R) ist die erste Schaltschwelle (P1) angelegt
- - die zweite Schaltschwelle (P2) und das Ausgangssi gnal der Referenzstufe sind an die Eingänge eines Komparators (H) angelegt, der ein Steuersignal (ST) für die steuerbaren Mittel der Referenzstufe (R) erzeugt
- - das Steuersignal (ST) des Komparators (H) ist zugleich an die steuerbaren Mittel der Umsetzer stufe (U) angelegt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn
zeichnet, daß sie in CMOS-Technologie ausgeführt ist und
die Umsetzerstufe eine Inverterstufe (T1, T2) enthält.
3. Schaltungsanordnung nach Anspruch 2, gekennzeichnet
durch einen mit der Inverterstufe in Reihe geschaltetem
MOS-Transistor (T3) als steuerbare Mittel (Fig. 3).
4. Schaltungsanordnung nach Anspruch 2, gekennzeichnet
durch einen zu einem der beiden Transistoren der Inverter
stufe parallel geschalteten MOS-Transistor (T3) als steu
erbare Mittel (Fig. 2).
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß Umsetzerstufe und Referenz
stufe monolithisch integriert sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914127212 DE4127212A1 (de) | 1991-08-16 | 1991-08-16 | Schaltungsanordnung zur pegelumsetzung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914127212 DE4127212A1 (de) | 1991-08-16 | 1991-08-16 | Schaltungsanordnung zur pegelumsetzung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4127212A1 true DE4127212A1 (de) | 1993-02-18 |
Family
ID=6438507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914127212 Ceased DE4127212A1 (de) | 1991-08-16 | 1991-08-16 | Schaltungsanordnung zur pegelumsetzung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4127212A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004002408A1 (de) * | 2004-01-16 | 2005-08-11 | Infineon Technologies Ag | Empfängerschaltung mit einer Inverterschaltung |
RU2468509C2 (ru) * | 2007-05-31 | 2012-11-27 | Квэлкомм Инкорпорейтед | Регулируемое входное приемное устройство для высокоскоростного интерфейса с низким уровнем мощности |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4010145C1 (de) * | 1990-03-29 | 1991-01-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
DE4004381A1 (de) * | 1989-06-30 | 1991-01-03 | Standard Microsyst Smc | Eingangspuffer |
DE4006144A1 (de) * | 1989-10-26 | 1991-05-23 | Samsung Electronics Co Ltd | Pegelumsetzer |
-
1991
- 1991-08-16 DE DE19914127212 patent/DE4127212A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4004381A1 (de) * | 1989-06-30 | 1991-01-03 | Standard Microsyst Smc | Eingangspuffer |
DE4006144A1 (de) * | 1989-10-26 | 1991-05-23 | Samsung Electronics Co Ltd | Pegelumsetzer |
DE4010145C1 (de) * | 1990-03-29 | 1991-01-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004002408A1 (de) * | 2004-01-16 | 2005-08-11 | Infineon Technologies Ag | Empfängerschaltung mit einer Inverterschaltung |
DE102004002408B4 (de) * | 2004-01-16 | 2006-01-26 | Infineon Technologies Ag | Empfängerschaltung mit einer Inverterschaltung |
US7330047B2 (en) | 2004-01-16 | 2008-02-12 | Infineon Technologies Ag | Receiver circuit arrangement having an inverter circuit |
RU2468509C2 (ru) * | 2007-05-31 | 2012-11-27 | Квэлкомм Инкорпорейтед | Регулируемое входное приемное устройство для высокоскоростного интерфейса с низким уровнем мощности |
US8502566B2 (en) | 2007-05-31 | 2013-08-06 | Qualcomm, Incorporated | Adjustable input receiver for low power high speed interface |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3342336A1 (de) | Schnittstellenschaltung | |
DE69425368T2 (de) | Schaltung zur Verschiebung des Signalpegels von hohem auf ein niedriges Potential | |
DE2534181A1 (de) | Schaltungsanordnung zur anpassung von spannungspegeln | |
DE69117594T2 (de) | Stromschaltende logische Schaltung | |
DE69635767T2 (de) | Cmos treiberschaltung | |
DE68915351T2 (de) | Ausgangschaltung. | |
EP0416323A2 (de) | Signalpegelwandler | |
DE3781919T2 (de) | Eingangsschaltung. | |
EP0360888B1 (de) | CMOS-Pulsweitenmodulator | |
DE2925008A1 (de) | Integrierte strom-treiberschaltung | |
DE69112883T2 (de) | Eingangstrennstufe mit rückgekoppelter Verriegelungsschaltung für ECL-Pegel. | |
DE60209621T2 (de) | Stromschaltkreis | |
DE2329643C3 (de) | Schaltung zur Signalpegelumsetzung | |
EP0243634B1 (de) | Schaltungsanordnung zur Ansteuerung eines IC-Bausteins mit Digitalsignalen | |
DE3880024T2 (de) | ECL/NMOS-Pegelwandler. | |
DE68916612T2 (de) | ECL/CMOS-Pegelwandler. | |
DE3343700A1 (de) | Ausgangs-interface fuer eine logische schaltung mit drei zustaenden in einer integrierten schaltung mit mos-transistoren | |
DE69015507T2 (de) | TTL-ECL/CML-Umsetzer mit differentiellem Ausgang. | |
DE60204677T2 (de) | Komparatorschaltung und verfahren zum betrieb einer komparatorschaltung | |
DE4127212A1 (de) | Schaltungsanordnung zur pegelumsetzung | |
DE3878276T2 (de) | Tri-state-ausgangsschaltung. | |
DE68925748T2 (de) | Logische Schaltung | |
EP0176909B1 (de) | UND-Gatter für ECL-Schaltungen | |
DE3884713T2 (de) | Logische Schaltung. | |
DE69118219T2 (de) | ECL-Schaltung in einem integrierten Halbleiterschaltkreis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
8120 | Willingness to grant licenses paragraph 23 | ||
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
8127 | New person/name/address of the applicant |
Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE |
|
8131 | Rejection |