KR20040000884A

KR20040000884A - 파워 업 동작에서의 초기 페일 방지를 위한 파형변환 회로

Info

Publication number: KR20040000884A
Application number: KR1020020035887A
Authority: KR
Inventors: 정광재; 윤성호
Original assignee: 삼성전자주식회사
Priority date: 2002-06-26
Filing date: 2002-06-26
Publication date: 2004-01-07

Abstract

파워 업 동작에서의 초기페일 방지를 위한 파형변환 회로가 개시된다. 본 발명에 따른 파워 업 동작에서의 초기페일 방지를 위한 파형변환 회로는, 외부에서 인가되는 입력신호를 반전증폭하는 인버터와; 파워 다운 신호에 응답하여 상기 인버터의 입력노드를 접지레벨로 고정하는 제1 모오스 트랜지스터와; 상기 파워 다운 신호에 응답하여 상기 인버터의 출력단의 전위가 상기 입력노드로 인가되는 것을 막기 위한 입력 플로팅 방지용 능동 저항과; 전원전압과 상기 인버터의 입력노드사이에 연결되며 상기 파워 다운 신호의 천이에 응답된 펄스 온 신호에 응답하여 상기 인버터의 입력노드를 하프 전원전압 동작점으로 프리 셋하는 프리 셋부를 구비함에 의해, 파워 업 시에 증폭용 인버터의 입력노드가 미리 하프 전원전압 동작점으로 프리 셋 되므로, 구형파 출력신호가 빠른 시간 내에 출력되어 초기동작의 페일이 방지되고 시스템의 초기 동작이 단시간 내에 안정화된다.

Description

파워 업 동작에서의 초기페일 방지를 위한 파형변환 회로{waveform converting circuit for preventing initial fail at power-up operation}

본 발명은 파워 다운 동작을 갖는 시스템의 파형변환 회로에 관한 것으로, 특히 파워 업 동작에서의 초기페일 방지를 위한 파형변환 회로에 관한 것이다.

일반적으로, 무선 통신에 이용되는 변복조 칩을 채용한 시스템에서는 시스템의 동작이 중단되는 파워 다운(power down)모드가 있다. 그러한 파워 다운 모드 이후에 시스템이 다시 동작하기 위해서는 파워 업 동작이 실행되어야 한다. 파워 업 동작의 실행초기에 시스템내의 파형변환 회로는 인가되는 입력신호를 위상동기회로나 로직회로에 필요한 신호로 변환하는 기능을 수행한다.

도 1을 참조하면, 외부에서 인가되는 입력신호(A1)는 전원전압(VCC)을 기준으로 1볼트(V)의 DC 오프셋(offset)을 가지며, 피크 대 피크(peak) 전류가 250mV인 정현파이다. 상기 입력신호(A1)는 도 2의 파형변환 회로에 인가되어 위상동기회로나 로직회로에 필요한 구형파 신호로서 출력된다. 상기 파형변환 회로는 인버터(INV1)을 기본적으로 구비한 CMOS 인버터 증폭기로서 기능하여 상기 구형파 출력신호를 출력하는데, 파워 다운과 파워 업시의 구체적인 동작은 다음과 같다.

시스템의 파워 다운 시에 파워다운 신호(PD)는 논리레벨 "하이"로서 인가되어 엔형 모오스 트랜지스터(NM1) 및 능동저항(AR)을 턴온시켜 노드(ND1)의 전위가 그라운드 레벨이 되도록 한다. 이에 따라, 인버터(INV1)의 입력 플로팅(floating)이 금지되고 출력신호는 하이로서 고정된다. 한편, 파워 업 시에 파워다운 신호(PD)는 논리레벨 "로우"로서 인가되어 엔형 모오스 트랜지스터(NM1) 및 능동저항(AR)을 턴 오프 시킨다. 이에 따라, 패드(PAD1)를 통해 인가되는 상기 외부 입력신호(A1)를 반전 증폭한 구형파 신호가 상기 인버터(INV1)를 통해 출력된다. 여기서, 상기 파형변환 회로가 파워 업 시에 상기 인버터를 통해 정상적인 상기 구형파 신호를 출력할 때 까지 걸리는 시간은 약 수백 마이크로 초 이상인데, 그러한 긴 시간은 시스템의 초기동작 페일을 유발시킬 수 있는 문제점을 갖게 한다. 즉, 파워 업 동작에서의 초기페일을 방지하기 위해서는 파워 다운 동작 상태에서 파워 업 동작이 될 때, 얼마나 빨리 상기 구형파 신호가 출력되는 가에 달려있는 것이다.

따라서, 파워 업 동작에서의 초기페일 방지를 위한 개선된 파형변환 회로가본 분야에서 절실히 요망된다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 파워 업 동작에서의 초기페일 방지를 위한 파형변환 회로를 제공함에 있다.

본 발명의 다른 목적은 외부 입력신호를 수신하여 구형파 출력신호를 고속으로 출력할 수 있는 파형변환 회로를 제공함에 있다.

본 발명의 또 다른 목적은 무선 통신 시스템의 파워 업 시에 정상 동작 모드로 가는데 걸리는 시간을 단축시킬 수 있는 파형변환 회로를 제공함에 있다.

상기한 목적들 가운데 일부의 목적들을 달성하기 위한 본 발명의 일 양상(aspect)에 따른 파워 업 동작에서의 초기페일 방지를 위한 파형변환 회로는, 외부에서 인가되는 입력신호를 반전증폭하는 인버터와; 파워 다운 신호에 응답하여 상기 인버터의 입력노드를 접지레벨로 고정하는 제1 모오스 트랜지스터와; 상기 파워 다운 신호에 응답하여 상기 인버터의 출력단의 전위가 상기 입력노드로 인가되는 것을 막기 위한 입력 플로팅 방지용 능동 저항과; 전원전압과 상기 인버터의 입력노드사이에 연결되며 상기 파워 다운 신호의 천이에 응답된 펄스 온 신호에 응답하여 상기 인버터의 입력노드를 하프 전원전압 동작점으로 프리 셋하는 프리 셋부를 구비함을 특징으로 한다.

상기 프리 셋부는, 상기 전원전압에 애노드가 직렬로 연결된 다이오드 스트링과, 드레인이 상기 다이오드 스트링중 마지막 다이오드의 캐소드에 연결되고 소오스가 상기 인버터의 입력노드에 연결되며 게이트로 상기 펄스 온 신호를 수신하는 엔형 모오스 트랜지스터로 구성할 수 있다.

바람직하기로, 상기 능동저항은 드레인-소오스 채널이 상기 인버터의 입출력 노드 사이에 연결되고 게이트로 상기 파워 다운 신호를 수신하는 엔형 모오스 트랜지스터로 구성된다. 또한, 상기 인버터의 출력단에는 또 다른 인버터가 더 연결될 수 있다.

상기한 구성에 따르면, 파워 업 시에 증폭용 인버터의 입력노드를 미리 하프 전원전압 동작점으로 프리 셋하는 것에 의해 인버터가 구형파 출력신호를 빠른 시간 내에 출력할 수 있으므로 초기동작의 페일이 방지되고 시스템의 초기 동작이 단시간 내에 안정화될 수 있다.

도 1은 통상적인 외부 입력신호의 파형도

도 2는 종래기술에 따른 파형변환 회로도

도 3는 본 발명의 실시 예에 따른 파형변환 회로도

도 4는 도 3의 회로에 인가되는 제어신호들의 타이밍도

이하에서는 본 발명의 실시 예에 따른 파워 업 동작에서의 초기페일 방지를 위한 파형변환 회로에 대한 바람직한 실시 예가 첨부된 도면들을 참조하여 설명된다. 비록 다른 도면에 표시되어 있더라도 동일 내지 유사한 기능을 가지는 구성요소들은 동일 내지 유사한 참조부호로서 나타나 있다.

도 3는 본 발명의 실시 예에 따른 파형변환 회로도이다. 도면을 참조하면, 외부에서 인가되는 입력신호를 반전증폭하는 인버터(INV1)와, 파워 다운 신호(PD)에 응답하여 상기 인버터(INV1)의 입력노드(ND1)를 접지레벨로 고정하는 제1 모오스 트랜지스터(NM1)와, 상기 파워 다운 신호(PD)에 응답하여 상기 인버터(INV1)의출력단(ND2)의 전위가 상기 입력노드(ND1)로 인가되는 것을 막기 위한 입력 플로팅 방지용 능동 저항(AR)과, 전원전압과 상기 인버터(INV1)의 입력노드(ND1)사이에 연결되며 상기 파워 다운 신호의 천이에 응답된 펄스 온 신호(PO)에 응답하여 상기 인버터의 입력노드(ND1)를 하프 전원전압(1/2 VCC)동작점으로 프리 셋(preset)하는 프리 셋부(D1,D2,NM2)는 상기 파형변환 회로를 구성한다.

여기서, 상기 프리 셋부는, 상기 전원전압에 애노드가 직렬로 연결된 다이오드 스트링(D1,D2)과, 드레인이 상기 다이오드 스트링중 마지막 다이오드(D2)의 캐소드에 연결되고 소오스가 상기 인버터의 입력노드(ND1)에 연결되며 게이트로 상기 펄스 온 신호(PO)를 수신하는 엔형 모오스 트랜지스터(NM2)로 구성되어 있다. 또한, 도 3에서보여지는 상기 능동저항(AR)은 드레인-소오스 채널이 상기 인버터의 입출력 노드 사이에 연결되고 게이트로 상기 파워 다운 신호를 수신하는 엔형 모오스 트랜지스터로 구성될 수 있으며, 상기 인버터(INV1)의 출력단(ND2)에는 또 다른 인버터(INV2)가 더 연결되어 있다.

도 4에는 도 3의 회로에 인가되는 제어신호들의 타이밍도가 도시된다. 도 4에서 파형 PD는 상기 파워 다운 신호를 나타내고, 파형 PO는 딜레이 구간(D1)만큼 지연되어 생성되는 상기 펄스 온 신호를 나타낸다. 상기 파형 PD에서 볼 수 있는 바와 같이, 시스템의 파워 다운 시에 상기 파워 다운 신호는 하이 레벨로서 인가되고, 파워 업 시에 상기 파워 다운 신호는 로우 레벨로 된다. 상기 파형 PO의 생성은 2입력 노아 게이트를 사용하는 것에 의해 달성될 수 있다. 이 경우에 상기 노아 게이트의 일측 입력에는 상기 파워 다운 신호를 인가하고 타측 입력에는 상기 파워다운 신호의 지연된 신호를 인가한다.

이제, 도 3 및 도 4를 참조하여 본 발명에 따른 동작 실시 예가 이하에서 설명될 것이다.

먼저, 도 3의 패드(PAD1)의 캐패시터(C1)의 일측 플레이트에 마련된 입력단(IN)를 통해 인가되는 외부 입력신호는 도 1에서 보여지는 바와 같이, 전원전압(VCC)을 기준으로 1볼트(V)의 DC 오프셋(offset)을 가지며, 피크 대 피크(peak) 전류가 250mV인 정현파이다. 정상동작 모드에서 상기 파형변환 회로는 상기 입력신호를 수신하여 증폭된 구형파 출력신호를 출력한다.

시스템의 파워 다운 시에 파워다운 신호(PD)는 도 4에서 보여지는 바와 같이, 논리레벨 "하이"로서 인가되어 엔형 모오스 트랜지스터(NM1) 및 능동저항(AR)을 턴온시켜 노드(ND1)의 전위가 그라운드 레벨이 되도록 한다. 이에 따라, 인버터(INV1)의 입력 플로팅(floating)이 금지되고 출력신호는 하이로서 고정된다. 이 경우에 상기 펄스 온 신호(PO)는 활성화 됨이 없이 로우 상태로 이므로, 엔형 모오스 트랜지스터(NM2)는 턴 오프상태이다.

한편, 파워 업 시에 파워다운 신호(PD)는 논리레벨 "로우"로서 인가되어 엔형 모오스 트랜지스터(NM1) 및 능동저항(AR)이 턴 오프되며, 상기 펄스 온 신호(PO)가 도 4에서 보여지는 바와 같이 하이 상태로 인가된다. 이에 따라, 엔형 모오스 트랜지스터(NM2)는 턴 온되고, 다이오드 스트링을 통해 전압강하된 전원전압이 상기 인버터( INV1)의 입력노드(ND1)에 전달되고, 이 경우에 인버터(INV1)의 입력노드(ND1)는 상기 인버터(INV1)의 하프 전원전압 동작점으로 프리 셋된다. 즉,인버터의 동작 전원전압이 3볼트인 경우에 상기 입력노드(ND1)의 전압레벨은 부하 캐패시터(C1)에 미로 1.5볼트로서 충전되어 있는 것이다. 따라서, 정현파로 인가되는 입력신호를 수십 내지 수백 마이크로 초 이내의 빠른 시간 내에 반전증폭하여 구형파 출력신호를 출력할 수 있게 된다. 이에 따라, 초기동작의 페일이 방지되고 시스템의 초기 동작이 단시간 내에 안정화된다.

결국, 파워 다운 동작 상태에서 파워 업 동작이 될 때, 단 시간 내에 구형파 출력 신호를 출력하여 발진 주파수의 초기 안정화가 달성된다.

상기한 다이오드 스트링내의 다이오드는 모오스 트랜지스터의 게이트와 드레인을 전원전압에 공통으로 연결하는 것에 의해서도 구현할 수 있으며, 통상적으로 약 0.7볼트의 전압 강하를 가지는 저항소자로 볼 때, 하프 전원전압을 얻기 위해서는 개수의 적절한 가감이 필요하다. 또한, 복수의 다이오드를 퓨즈회로와 함께 미리 제조하여 두고서 퓨즈 소자를 적절히 커팅하는 것에 의해 하프 전원전압을 제공할 수 있다.

상기한 설명에서는 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 회로 내의 다이오드들의 개수 및 기타 세부 구성을 다양한 형태로 변경할 수 있음은 물론이다.

상기한 바와 같은 본 발명에 따르면, 파워 업 시에 증폭용 인버터의 입력노드를 미리 하프 전원전압 동작점으로 프리 셋하는 것에 의해 인버터가 구형파 출력신호를 빠른 시간 내에 출력할 수 있으므로 초기동작의 페일이 방지되고 시스템의 초기 동작이 단시간내에 안정화되는 효과를 가진다. 이에 따라 무선통신 시스템의 퍼포먼스가 개선되는 장점이 있다.

Claims

파형변환 회로에 있어서:

외부에서 인가되는 입력신호를 반전증폭하는 인버터와;

파워 다운 신호에 응답하여 상기 인버터의 입력노드를 접지레벨로 고정하는 제1 모오스 트랜지스터와;

상기 파워 다운 신호에 응답하여 상기 인버터의 출력단의 전위가 상기 입력노드로 인가되는 것을 막기 위한 입력 플로팅 방지용 능동 저항과;

전원전압과 상기 인버터의 입력노드사이에 연결되며 상기 파워 다운 신호의 천이에 응답된 펄스 온 신호에 응답하여 상기 인버터의 입력노드를 하프 전원전압 동작점으로 프리 셋하는 프리 셋부를 구비함을 특징으로 하는 파형변환 회로.
제1항에 있어서, 상기 프리 셋부는, 상기 전원전압에 애노드가 직렬로 연결된 다이오드 스트링과, 드레인이 상기 다이오드 스트링중 마지막 다이오드의 캐소드에 연결되고 소오스가 상기 인버터의 입력노드에 연결되며 게이트로 상기 펄스 온 신호를 수신하는 엔형 모오스 트랜지스터로 구성됨을 특징으로 하는 파형변환 회로.
제1항에 있어서, 상기 능동저항은 드레인-소오스 채널이 상기 인버터의 입출력 노드 사이에 연결되고 게이트로 상기 파워 다운 신호를 수신하는 엔형 모오스 트랜지스터로 구성됨을 특징으로 하는 파형변환 회로.
제1항에 있어서, 상기 인버터의 출력단에는 또 다른 인버터가 더 연결됨을 특징으로 하는 파형변환 회로.