KR100200493B1

KR100200493B1 - 구동회로의 접지전압 노이즈 감소회로

Info

Publication number: KR100200493B1
Application number: KR1019960047543A
Authority: KR
Inventors: 이광경
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-10-22
Filing date: 1996-10-22
Publication date: 1999-06-15
Also published as: KR19980028483A

Abstract

본 발명은 구동회로의 접지전압 노이즈 감소회로를 공개한다. 그 회로는 입력신호를 지연하기 위한 지연수단, 상기 지연수단의 출력신호에 응답하여 구동되어 출력신호를 발생하기 위한 구동수단, 상기 입력신호의 상승엣지를 검출하고 소정의 펄스폭을 가지고 전원전압으로 부터 접지전압으로 변화하는 펄스를 발생하는 펄스 발생수단, 상기 펄스 발생수단에 의해서 발생된 펄스를 반전하고 지연하여 상기 출력신호의 발생시점에서 발생하고 상기 접지전압을 기판전압으로 변환하기 위한 전압변환수단, 및 상기 전압 변환수단의 출력신호에 응답하여 상기 접지전압에서 상기기판전압으로 전류를 흐르게하기 위한 노이즈 감소수단으로 구성되어 있다. 따라서, 구동회로의 접지전압 노이즈를 감소할 수 있다.

Description

구동회로의 접지전압 노이즈 감소회로

본 발명은 노이즈 감소회로에 관한 것으로, 특히 구동회로의 접지전압 노이즈를 감소하기 위한 접지전압 노이즈 감소회로에 관한 것이다.

회로내에 발생되는 전원전압 및 접지전압 노이즈는 회로 동작에 있어 여러가지 문제점을 야기시킨다. 신호의 입력 전압 마아진(margin)의 감소, 동작 속도 손실 등으로 인한 비정상적인 동작을 가져옴으로써 전원전압 및 전지전압 노이즈의 감소는 회로 설계에 있어 필수적으로 고려되어져야 한다. 특히 구동능력이 큰 구동회로의 접지전압 노이즈는 회로동작에 상당한 영향을 끼치게 된다.

본 발명의 목적은 구동회로의 접지전압 노이즈를 감소하기 위한 구동회로의 ㅣ접지전압 노이즈 감소회로를 제공하는데 있다.

이와같은 목적을 달성하기 위한 본 발명의 구동회로의 접지전압 노이즈 감소회로는 입력신호를 지연하기 위한 지연수단, 상기 지연수단의 출력신호에 응답하여 구동되어 출력신호를 발생하기 위한 구동수단, 상기 입력신호의 상승엣지를 검출하고 소정의 펄스폭을 가지고 전원전압으로 부터 접지전압으로 변화하는 펄스를 발생하는 펄스 발생수단, 상기 펄스 발생수단에 의해서 발생된 펄스를 반전하고 지연하여 상기 출력신호의 발생시점에서 발생하고 상기 접지전압을 기판전압으로 변환하기 위한 전압변환수단, 및 상기 전압 변환수단의 출력신호에 응답하여 상기 접지전압에서 상기 기판전압으로 전류를 흐르게하기 위한 노이즈 감소수단을 구비한 것을 특징으로 한다.

제1도는 종래의 펄스 발생회로의 회로도이다.

제2도는 본 발명의 펄스 발생회로의 회로도이다.

제3도(가)-(바)는 도2에 나타낸 회로의 각 부 출력파형을 나타내는 것이다.

이하, 첨부된 도면을 참고로 하여 본 발명의 구동회로의 접지전압 노이즈 감소회로를 설명하면 다음과 같다.

도1은 본 발명의 구동회로의 접지전압 노이즈 감소회로의 블럭도로서, 입력신호(IN)를 지연하기 위한 지연회로(100), 상기 지연회로(100)의 출력신호에 응답하여 구동되고 출력신호(OUT)를 발생하기 위한 구동회로(130), 입력신호(IN)의 상승엣지를 검출하고 펄스를 발생하는 펄스 발생회로(110), 펄스 발생회로(110)에 의해서 발생된 펄스를 출력신호(OUT)의 하강엣지까지 지연하고 접지전압(VSS)을 기판전압(VBB)으로 변환하기 위한 전압 변환회로(120), 전압 변환회로(120)의 출력신호에 응답하여 접지전압(VSS)에서 기판전압(VBB)으로 전류를 흐르게하기 위한 노이즈 감소회로(140)로 구성되어 있다. 전원전압(VDD)은 통상 5V, 접지전압(VSS)은 통상 0V이고, 기판전압(VBB)은 통상 0V보다 낮은 -1.5V정도의 값을 가진다. 즉, 접지전압 노이즈라는 것은 접지전압의 전압이 0V보다 높은 전압으로 순간적으로 상승함에 의해서 발생함으로써 이 접지전압(VSS)을 0V이하의 전압, 기판전압(VBB)으로 가져감에 의해서 접지전압 노이즈를 감소한다는 것이다. 노이즈 감소회로(140)가 전압 변화회로(120)의 출력신호에 응답하여 접지전압(VSS)을 가판전압(VBB)으로 가져감에 의해서 접지전압 노이즈를 감소한다.

도2는 본 발명의 구동회로의 접지전압 노이즈 감소회로의 상세 회로도로서, 지연회로(100)는 입력신호(IN)를 버퍼하기 위한 4개의 직렬 연결된 인버터들(10, 12, 14, 16)로 구성되고, 펄스 발생회로(110)는 입력신호(IN)를 버퍼하고 반전하기 위한 인버터들(18, 20, 22), 및 입력신호(IN) 및 인버터(22)의 출력신호를 비논리곱하기 위한 NAND게이트(24)로 구성되고, 전압 변환회로(120)는 NAND게이트(24)의 출력신호가 인가되는 게이트 전극과 전원전압(VDD)이 인가되는 소오스 전극을 가진 PMOS트랜지스터(26), PMOS트랜지스터(26)의 드레인 전극에 연결된 드레인 전극과 기판전압(VBB)이 인가되는 소오스 전극을 가진 NMOS트랜지스터(28), NAND게이트(24)의 출력신호를 반전하는 인버터(30), 인버터(30)의 출력신호가 인가되는 게이트 전극과 전원전압(VDD)이 인가되는 소오스 전극과 NMOS트랜지스터(28)의 게이트 전극에 연결된 드레인 전극을 기판전압(VBB)에 연결된 소오스 전극과 PMOS트랜지스터(26)의 드레인 전극에 연결된 게이트 전극을 가진 NMOS트랜지스터(34), NMOS트랜지스터(34)의 드레인 전극의 신호를 반전하기 위한 인버터(36)로 구성되고, 구동회로(130)는 전원전압(VDD)이 인가되는 소오스 전극과 인버터(16)의 출력신호가 인가되는 게이트 전극을 가진 PMOS트랜지스터(38), PMOS트랜지스터(38)의 드레인 전극에 연결된 드레인 전극과 인버터(16)의 출력신호가 인가되는 게이트 전극과 접지전압(VSS)이 인가되는 소오스 전극을 가진 NMOS트랜지스터(40)으로 구성되고, 노이즈 감소회로(140)는 접지전압(VSS)이 인가되는 드레인 전극과 인버터(36)의 출력신호가 인가되는 게이트 전극과 기판전압(VBB)이 인가되는 소오스 전극을 가진 NMOS트랜지스터(42)로 구성되어 있다.

도3(가)-(바)는 도2에 나타낸 회로의 동작을 설명하기 위한 동작 타이밍도로서, 도3을 이용하여 도1 및 도2에 나타낸 회로의 동작을 설명하면 다음과 같다.

도3(가)에 나타낸 것과 같은 입력신호(IN)가 입력되면 지연회로(100)를 통하여 지연되고 구동회로(130)에 의해서 반전되어 도3(나)에 나타낸 것과 같은 출력신호(OUT)가 발생하게 된다.

또한, 입력신호(IN)는 인버터들(18, 20, 22)에 의해서 지연되고 반전되어 도3c에 나타낸 것과 같은 신호를 발생한다.

도3(다)에 나타낸 신호는 입력신호(IN)와 NAND게이트(24)에 의해서 비논리곱되어 도3(라)에 나타낸 것과 같은 펄스신호를 발생한다.

도3(라)에 나타낸 펄스는 입력신호(IN)의 상승엣지에서 하강하고 도3(다)에 나타낸 신호의 하강엣지에서 상승하는 펄스신호이다. 즉, 인버터들(18, 20, 22) 및 NAND게이트(24)는 입력신호(IN)의 상승엣지를 검출하여 인버터들(18, 20, 22)이 가지는 지연시간만큼의 지연시간을 가지는 펄스신호를 발생한다. 그리고, 이 펄스신호는 전원전압(VDD)에서 접지전압(VSS)으로 변화하는 펄스신호이다.

도3(라)에 나타낸 펄스신호는 전압 변환회로(120)로 입력되어 출력신호(OUT)의 발생전의 시점까지 지연되고 전원전압(VDD)으로부터 기판전압(VBB)으로 변화하는 도3(마)에 나타낸 것과 같은 펄스신호를 발생한다.

도3(마)에 나타낸 펄스신호는 인버터(36)에 의해서 지연되어 도3(바)에 나타낸 것과 같은 펄스신호를 발생한다. 물론 이 신호도 전원전압(VDD)으로 부터 기판전압(VBB)으로 변화하는 펄스신호이다. 이 펄스신호는 출력신호(OUT)의 발생과 동시에 발생되는 신호로서, 이 신호의 발생에 응답하여 NMOS트랜지스터(42)가 온되어 접지전압(VSS)으로부터 기판전압(VBB)으로의 전류 흐름을 만들어주어 출력신호(OUT)의 발생초기에 접지전압 노이즈를 감소할 수 있다.

본 발명의 구동회로의 접지전압 노이즈 발생회로 출력신호의 발생시점에서 접지전압(VSS)으로 부터 기판전압(VBB)으로의 전류 흐름을 만들어줌으로써 접지전압 노이즈를 감소할 수 있다. 특히 구동능력이 큰 구동회로에 적용하여 접지전압 노이즈를 감소할 수 있다.

Claims

입력신호를 지연하기 위한 지연수단; 상기 지연수단의 출력신호에 응답하여 구동되어 출력신호를 발생하기 위한 구동수단; 상기 입력신호의 상승엣지를 검출하고 소정의 펄스폭을 가지고 전원전압으로 부터 접지전압으로 변화하는 펄스를 발생하는 펄스 발생수단; 상기 펄스 발생수단에 의해서 발생된 펄스를 반전하고 지연하여 상기 출력신호의 발생시점에서 발생하고 상기 접지전압을 기판전압으로 변환하기 위한 전압 변환수단; 및 상기 전압 변환수단의 출력신호에 응답하여 상기 접지전압에서 상기 기판전압으로 전류를 흐르게하기 위한 노이즈 감소수단을 구비한 것을 특징으로 하는 구동회로의 접지전압 노이즈 감소회로.
제1항에 있어서, 상기 지연수단은 4개의 직렬 연결된 제1, 2, 3, 및 4인버터들을 구비한 것을 특징으로 하는 구동회로의 접지전압 노이즈 감소회로.
제1항에 있어서, 상기 펄스 발생수단은 3개의 직렬 연결된 제5, 6, 및 7인버터들; 및 상기 입력신호 및 상기 제7인버터의 출력신호를 비논리곱하기 위한 NAND게이트를 구비한 것을 특징으로 하는 구동회로의 접지전압 노이즈 감소회로.
제1항에 있어서, 상기 전압 변환수단은 상기 펄스 발생수단의 출력신호가 인가되는 게이트 전극과 상기 전원전압이 인가되는 소오스 전극을 가진 제1PMOS트랜지스터; 상기 제1PMOS트랜지스터의 드레인 전극에 연결된 드레인 전극과 상기 기판전압이 인가되는 소오스 전극을 가진 제1NMOS트랜지스터; 상기 펄스 발생수단의 출력신호를 반전하는 제8인버터; 상기 제8인버터의 출력신호가 인가되는 게이트 전극과 상기 인가되는 소오스 전극과 상기 제1NMOS트랜지스터의 게이트 전극에 연결된 드레인 전극을 가진 제2PMOS트랜지스터; 상기 제2PMOS트랜지스터의 드레인 전극에 연결된 드렌인 전극과 상기 기판전압에 연결된 소오스 전극과 상기 제1PMOS트랜지스터의 드레인 전극에 연결된 게이트 전극을 가진 제2PMOS트랜지스터; 및 상기 제2PMOS트랜지스터의 드레인 전극의 신호를 반전하는 제9인버터를 구비한 것을 특징으로 하는 구동회로의 접지전압 노이즈 감소회로.
제1항에 있어서, 상기 노이즈 감소수단은 상기 전압 변환수단의 출력신호가 인가되는 게이트 전극과 상기 접지전압이 인가되는 드레인 전극과 상기 기판전압이 인가되는 소오스 전극을 가진 제3NMOS트랜지스터를 구비한 것을 특징으로 하는 구동회로의 접지전압 노이즈 감소회로.
제 1항에 있어서, 상기 구동수단은 상기 전원전압이 인가되는 소오스 전극과 상기 지연수단의 출력신호가 인가되는 게이트 전극과 출력신호 발생단자에 연결된 드레인 전극을 가진 제3PMOS트랜지스터; 및 제3PMOS트랜지스터의 드레인 전극에 연결된 드레인 전극과 상기 지연수단의 출력신호가 인가되는 게이트 전극과 상기 접지전압이 인가되는 소오스 전극을 가지 제4NMOS트랜지스터를 구비한 것을 특징으로 하는 구동회로의 접지전압 노이즈 감소회로.