KR20030015924A - 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원방법 - Google Patents

천이/비천이 표본점 계산을 이용한 과표본 데이터 복원방법 Download PDF

Info

Publication number
KR20030015924A
KR20030015924A KR1020010049770A KR20010049770A KR20030015924A KR 20030015924 A KR20030015924 A KR 20030015924A KR 1020010049770 A KR1020010049770 A KR 1020010049770A KR 20010049770 A KR20010049770 A KR 20010049770A KR 20030015924 A KR20030015924 A KR 20030015924A
Authority
KR
South Korea
Prior art keywords
data
transition
sample point
boundary
sample
Prior art date
Application number
KR1020010049770A
Other languages
English (en)
Other versions
KR100414705B1 (ko
Inventor
강진구
박준영
Original Assignee
학교법인 인하학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 인하학원 filed Critical 학교법인 인하학원
Priority to KR10-2001-0049770A priority Critical patent/KR100414705B1/ko
Publication of KR20030015924A publication Critical patent/KR20030015924A/ko
Application granted granted Critical
Publication of KR100414705B1 publication Critical patent/KR100414705B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 과 표본을 이용한 고속 데이터 통신망에서 수신부의 데이터 복원회로의 데이터 복원 알고리즘을 천이부와 비천이부를 동시에 고려한 알고리즘을 통해 수신부의 데이터 복원 오류를 줄이기 위한 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법에 관한 것으로, 임의의 데이터를 규정된 규약에 따라 송신되어진 데이터를 과표본후 수신하는 제 1과정과; 상기 제 1과정에 의해 수신되어진 데이터를 해당 규정에 따라 복원하되, 해당 표본 데이터의 인접 표본값과 배타적 논리합 연산을 수행하는 제 2과정과; 상기 제 2과정을 통해 배타적 논리합 연산이 수행을 통해 천이 및 비천이 표본점을 검출하는 제 3과정과; 비천이 표본점을 기준으로 천이 표본점을 검출하는 제 4과정; 및 상기 제 4과정을 통해 검출되어진 천이 표본점을 기준으로 비트 경계를 결정한 후 이를 기준으로 데이터를 복원하는 제 5과정을 포함을 포함한다.

Description

천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법{transition/non-transition counting method in over-sampling data recovery circuit}
본 발명은 과 표본을 이용한 고속 데이터 통신망에서 수신부의 데이터 복원회로의 데이터 복원 알고리즘을 천이부와 비천이부를 동시에 고려한 알고리즘을 통해 수신부의 데이터 복원 오류를 줄이기 위한 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법에 관한 것이다.
일반적으로, 고속 데이터 통신망에서 데이터 송수신시 데이터 전송이 정확하게 이루어졌는지를 검사하고 암호화 혹은 압축되어진 데이터를 정확하게 복원하는 기술은 통신망의 신뢰성을 높이는데 가장 중요한 변수이다.
첨부한 도 1은 과 표본에 의한 데이터 복원과정을 보여주는 예시도로서, 데이터 복원과정을 살펴보면, 표본값으로부터 데이터 비트의 경계를 찾고 추적하는 기능을 필요로한다. 그리하여 표본 값을 이용하여 복원될 데이터를 결정한다. 데이터 경계에서 신호는 '0'에서 '1' 또는 '1'에서 '0'으로 천이하게 된다.
따라서, 어느 샘플일 포인트에서 천이하는지 찾으면 비트의 경계를 찾을 수 있다. 그리고 올바른 비트 경계를 찾는 것은 과표본을 이용한 데이터 복원의 제일 중요한 스텝이다.
데이터 복원을 위한 결정회로는 먼저 인접한 샘플들을 배타적 논리합(exclusive-OR) 연산을 시켜 데이터 천이를 검출한다. 천이점으로부터 데이터 경계가 정해지면 각 경계점으로부터 두 번째 위치한 샘플들이 복원된 데이터가된다.
입력 데이터 하나의 비트는 4번 과표본 되기 때문에 한 클럭 사이클당 처리되는 8개 비트에서 32개의 과표본이 만들어지고, 8개 입력비트의 데이터 경계에 4개의 과표본이 만들어진다.
따라서, 데이터 경계들을 결정하기 위해 32개의 과 표본들을 다음의 수학식 1과 같이 쓸 수 있다.
x_1 [n] = x[4m+l]~~~~~~~~~~ (0≤ l ≤ 3)
상기 수학식 1에서 변수 n은 32개의 표본단중 몇 번째 과표본점인지를 나타내고, 변수 m은 하나의 클럭 사이클에서 잡은 8개의 입력 데이터중 몇 번째 데이터 인지를 나타낸다(0≤m≤7). 그리고 변수 l은 각 한 개의 데이터 비트에 대해서 재계산된 과표본점을 표시한다.
도 2는 표본들의 천이를 계산하여 경계를 결정하는 일반적인 방법을 도시한 예시도로서, 비트 경계를 찾기 위해 하나의 데이터 비트내의 4개의 과표본점에서 천이가 일어나는 위치를 각 데이터 비트에서 계산하여 천이가 가장 많이 발생한 지점을 데이터 경계로 결정한다.
만약, 'a'천이가 x0[n]과 x3[n]사이에서 발생되었을 때를 나타내고, 'b'를 x3[n]과 x2[n]사이에서 발생되었을 때를 나타내며, 'c'를 x2[n]과 x1[n]사이에서, 그리고 'd'를 x1[n]과 x0[n]사이에서 발생되었을 때를 나타낸다고 가정한다면, 첨부한도 3에 도시되어 있는 바와 같이 제일 많이 발생한 천이점은 'a'이 된다.
따라서, 데이터 비트의 경계들은 32개의 과표본점 중에서 4번째와 5번째, 8번째와 9번째, 12번째와 13번째 사이 등에서 만들어짐을 알 수 있다. 일단, 데이터 비트의 경계가 결정되면 회복될 데이터는 표본점중에서 선택하면 된다.
만약 8개의 연속된 입력 데이터에 데이터 천이가 없는 경우 즉, 연속 '1' 또는 연속 '0'의 경우 데이터 경계는 'a'위치로 된다.
상술한 바와 같은 방법에 따른 표본점등의 천이만을 이용한 데이터 경계를 결정하는 기존의 방법은 데이터 잡음이나 지터가 존재하는 경우 첨부한 도 4에 도시되어 있는 바와 같이 각 비트들의 과표본점 중에서 두 개의 과표본점이 데이터 경계로 만들어질 수 있다.
만약, 지터 영향으로 하나의 비트당 이에 대응하는 데이터 과표본이 정상적인 4개가 아니라 5개 또는 3개일 경우 천이점만으로 결정한 데이터 경계는 2개('a' 와 'b')가 될 수 있다.
따라서, 'a' 위치가 데이터 경계로 결정되면 에러없이 정확한 데이터 복원이 이루어질 수 있지만 'b'의 위치로 데이터 경계가 결정되면 데이터 복원에서 에러가 발생되는 문제점이 발생되었다.
상술한 문제점을 해소하기 위한 본 발명의 목적은 과 표본을 이용한 고속 데이터 통신망에서 수신부의 데이터 복원회로의 데이터 복원 알고리즘을 천이부와 비천이부를 동시에 고려한 알고리즘을 통해 수신부의 데이터 복원 오류를 줄이기 위한 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법을 제공하는 데 있다.
도 1은 일반적인 데이터 복원 과정을 살펴보기 위한 예시도
도 2는 표본점의 천이점을 계산하여 비트 경계를 결정하는 방식을 살펴보기 위한 예시도
도 3은 일반적인 경계결정 회로의 구성 예시도
도 4는 지터가 있을 경우 천이 표본값만을 기준으로 비트 경계를 결정하는 종래의 방식을 적용시 발생되는 에러의 예를 살펴보기 위한 예시도
도 5는 본 발명에 따른 데이터 복원 알고리즘을 시뮬레이션하기 위한 8개의 테스트 벡터
도 6은 클럭 신호와 데이터의 경계위치를 살펴보기 위한 예시도
도 7은 본 발명에 따른 방식에 의해 클럭 신호 및 복원된 데이터를 보인 예시도
상기와 같은 목적을 달성하기 위한 본 발명에 따른 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법의 특징은, 임의의 데이터를 규정된 규약에 따라 샘플링 한 후 송신되어진 데이터를 수신하는 제 1과정과; 상기 제 1과정에 의해 수신되어진 데이터를 해당 규정에 따라 복원하되, 해당 샘플링 데이터의 인접 샘플치를 배타적 논리합 연산을 수행하는 제 2과정과; 해당 데이터 하나의 비트는 4번 과표본 상태가 발생됨에 따라 상기 제 2과정을 통해 배타적 논리합 연산이 수행을 통해 천이 및 비천이 표본점을 검출하는 제 3과정과; 비천이 표본점을 기준으로 천이 표본점을 검출하는 제 4과정; 및 상기 제 4과정을 통해 검출되어진 천이표본점을 기준으로 비트 경계를 결정한 후 이를 기준으로 데이터를 복원하는 제 5과정을 포함하는 데 있다.
본 발명의 상술한 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해, 첨부된 도면을 참조하여 후술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
본 발명에 적용되는 기술적 사상의 배경을 간단히 언급하면, 과표본 데이터 복원회로에서 데이터 복원은 표본들로부터 데이터와 클럭간의 위상정보를 데이터신호처리를 통해 이루어지는데, 이 과정에서 먼저 과표본들로부터 데이터 경계를 추정하고 데이터 경계가 정해지면 이것으로부터 표본중 하나를 선택하여 데이터 복원하도록 동작하는 방식에서 종래 기술이 천이점을 기준으로 이루어지는 것임에 노이즈나 지터 영향으로 천이점의 분별이 정확하게 수행되지 못하는 경우가 발생되는 것이 문제점이다.
따라서, 데이터 경계를 올바르게 추정하기 위해 천이점만을 기준으로 수행하는 것이 아니라,
하나의 비트당 이에 대응하는 데이터 과표본이 정상적인 경우 4개가 생성되므로 비천이점 역시 그와 동일하게 4개의 과표본이 생성될 것이다. 따라서, 경계점을 판단하는 기준으로 천이점과 비천이점을 동시에 고려한다면 보다 정확한 데이터 경계를 추정하여 데이터 복원이 이루어지지 않을까 하는데 착안한 것이다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
첨부한 도 5는 본 발명에 따른 데이터 복원 알고리즘을 시뮬레이션하기 위한 8개의 테스트 벡터이며, 도 6은 클럭신호와 데이터의 경계위치를 살펴보기 위한 예시도이고, 도 7은 본 발명에 따른 방식에 의해 클럭 신호 및 복원된 데이터를 보인 예시도이다.
본 발명은 상술한 종래 기술의 문제점을 해소하기 위하여 천이가 전혀없는 표본점(비천이 표본점)을 동시에 찾는다. 즉 첨부한 도 4의 'c'에 해당하는 영역임.
상기 'c'에 해당하는 비천이 표본점에는 두 개의 인접한 표본점 x2[n]과 x1[n]이 존재하며 한 개의 데이터 비트에서 만들어지는 4개의 표본점중에서 가운데 위치해야하기 때문에 이 정보는 데이터 경계를 결정하는데 중요한 정보를 제공한다.
따라서, T천이 표본점에서 계산되어진 두 개의 가능성중 'b'는 데이터 경계가 될 수 없다는 것이다.
이것은 4개의 과표본점 중에 제일 중앙의 두 개의 점은 어떤 상황에서도 얻어진다는 것을 기초로 한다. 즉, 지터나 잡음에 의해 4개의 과표본점 중에 데이터 경계근처의 최대 하나의 표본점 만이 영향을 받는 다는 것이다.
비천이 표본점 계산을 포함한 알고리즘은 천이표본만을 고려한 경계점 계산에서 노이즈나 지터의 영향으로 발생될 수 있는 데이터 복원 에러를 막아준다.
따라서, 복원알고리즘은 "Altera's Flex 10K FPGA"에 구현하여 테스트하였다. 그러므로 첨부한 도 5에 도시되어 있는 바와 같은 경우 실제 테스트 가능한 데이터 표본을 고려하여 프로그래밍한 것이며, 첨부한 도 5에서 어둡게 표시된 표본값들이 복원해야하는 데이터이다.
또한, 어둡게 표시된 표본값이 복원해야할 데이터이고 이러한 데이터 경계는 막대기로 표시하였다.
첨부한 도 6은 적절한 데이터 경계가 결정되는 것을 보인다.
클럭이 진행됨에 따라 데이터 경계점은 A, A, C, C, C, B, A, A, ...로 나타난다. 따라서, 첨부한 도 5에서 이미 알고있는 데이터 경계와 일치함을 알수 잇으며, 첨부한 도 7은 첨부한 도 5에 따른 입력 데이터를 본 발명에 따른 기준으로 복원한 데이터를 보여주는 것이다.
이상의 설명에서 본 발명은 특정의 실시 예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당 업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법을 제공하면, 데이터의 송수신시 노이즈나 지터등의 영향으로 발생되는 데이터 인식 오류를 현저히 줄일 수 있으며 이것은 데이터 비트의 경계를 정확하게 인식할 수 있기 때문이다.

Claims (2)

  1. 임의의 데이터를 규정된 규약에 따라 샘플링한후 송신되어진 데이터를 수신하는 제 1과정과;
    상기 제 1과정에 의해 수신되어진 데이터를 해당 규정에 따라 복원하되, 해당 샘플링 데이터의 인접 샘플치를 배타적 논리합 연산을 수행하는 제 2과정과;
    해당 데이터 하나의 비트는 4번 과표본 상태가 발생됨에 따라 상기 제 2과정을 통해 배타적 논리합 연산이 수행을 통해 천이 및 비천이 표본점을 검출하는 제 3과정과;
    비천이 표본점을 기준으로 정확한 천이 표본점을 검출하는 제 4과정; 및
    상기 제 4과정을 통해 검출되어진 천이표본점을 기준으로 비트 경계를 결정한 후 이를 기준으로 데이터를 복원하는 제 5과정을 포함하는 것을 특징으로 하는 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법.
  2. 제 1항에 있어서,
    상기 제 4과정에서는 4개의 과표본점 중에 제일 중앙의 두 개의 점은 노이즈나 지터가 있는 상황에서도 얻어지며 이를 기준으로 비천이 표본점을 계산하여 데이터 경계가 될 수 없는 표본점을 결정하고 천이 표본점과 비천이 표본점을 기준으로 복원할 데이터를 검출하는 것을 특징으로 하는 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법.
KR10-2001-0049770A 2001-08-18 2001-08-18 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법 및 장치 KR100414705B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0049770A KR100414705B1 (ko) 2001-08-18 2001-08-18 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0049770A KR100414705B1 (ko) 2001-08-18 2001-08-18 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20030015924A true KR20030015924A (ko) 2003-02-26
KR100414705B1 KR100414705B1 (ko) 2004-01-13

Family

ID=27719664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0049770A KR100414705B1 (ko) 2001-08-18 2001-08-18 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100414705B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114143157A (zh) * 2021-11-22 2022-03-04 上海思源弘瑞自动化有限公司 基于fpga的以太网数据恢复方法、装置及电气设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0132811B1 (ko) * 1994-12-31 1998-04-21 김광호 디지탈 데이터 복구장치
DE69737171T2 (de) * 1996-07-22 2007-10-04 Nippon Telegraph And Telephone Corp. Schaltung zur Taktrückgewinnung
JP2000049882A (ja) * 1998-07-30 2000-02-18 Nec Corp クロック同期回路
US6272193B1 (en) * 1999-09-27 2001-08-07 Genesis Microchip Corp. Receiver to recover data encoded in a serial communication channel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114143157A (zh) * 2021-11-22 2022-03-04 上海思源弘瑞自动化有限公司 基于fpga的以太网数据恢复方法、装置及电气设备

Also Published As

Publication number Publication date
KR100414705B1 (ko) 2004-01-13

Similar Documents

Publication Publication Date Title
CN113767602B (zh) 操作过程中的采样器偏移校准
JP3772197B2 (ja) Nrz/nrziデータを再生するためのデジタルアーキテクチャ
CN109450610B (zh) 一种通道相位对齐电路及方法
US20070291826A1 (en) Spread spectrum receiver for restoring received symbols with a symbol detection window adjusted in optimal and a method therefor
US6522269B2 (en) System and method for a self-delineating serial link for very high-speed data communication interfaces
EP0499397B1 (en) Digital communications systems
JPH0369238A (ja) 復調データ識別判定装置
US7200782B2 (en) Clock recovery system for encoded serial data with simplified logic and jitter tolerance
US6795515B1 (en) Method and apparatus for locating sampling points in a synchronous data stream
US6529148B1 (en) Apparatus and method for acquisition of an incoming data stream
EP3804246B1 (en) Skew detection and correction for orthogonal differential vector signaling codes
US6675326B1 (en) Method and apparatus for detecting a data receiving error
US6990615B2 (en) Data processing device
CA2061031C (en) Digital communications systems
KR100287268B1 (ko) 패턴매칭장치
KR20030015924A (ko) 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원방법
KR100513275B1 (ko) 데이터의 위치 정보 탐색을 통한 데이터 복원 방법 및상기 알고리즘을 적용한 직렬 데이터 수신기
US7289589B2 (en) Maximum likelihood bit synchronizer and data detector
JP2010028615A (ja) クロック・データ・リカバリ回路
KR20050021491A (ko) 데이터 비트 값 측정 방법 및 수신기
JP2627890B2 (ja) デコード回路
JP3354452B2 (ja) 同期再生回路
JPH08330979A (ja) 誤り訂正装置
CN116318570A (zh) 一种基于多相位时钟的信号性能检验方法和系统
JP2002171249A (ja) データ受信装置及びデータ受信方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131115

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151202

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee