KR0132811B1 - 디지탈 데이터 복구장치 - Google Patents
디지탈 데이터 복구장치Info
- Publication number
- KR0132811B1 KR0132811B1 KR1019940040673A KR19940040673A KR0132811B1 KR 0132811 B1 KR0132811 B1 KR 0132811B1 KR 1019940040673 A KR1019940040673 A KR 1019940040673A KR 19940040673 A KR19940040673 A KR 19940040673A KR 0132811 B1 KR0132811 B1 KR 0132811B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- detector
- value
- edge
- received data
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims abstract description 39
- 238000011084 recovery Methods 0.000 claims abstract description 19
- 230000007704 transition Effects 0.000 claims abstract description 12
- 238000005070 sampling Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 30
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005295 random walk Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/069—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 디지털 데이터 복구장치에 관한 것으로서, 수신되는 데이터가 '0'에서 '1' 혹은 '1'에서 '0'으로 상태가 천이하는 부분인 에지를 검출하는 에지검출기, 에지검출기에서 검출한 에지의 발생수를 문턱값과 비교하는 문턱비교기, 수신데이타를 N배의 주파수 샘플링하여 1/N 위상에 대한 위치어드레스를 발생시키는 위치어드레스 발생기, 수신데이타의 각 위상에 대한 위치변화를 저장하는 위치메모리, 위치메모리에 저장되어 있는 각 위치에 대한 에지의 변화수 중 최대로 발생한 변화값과 그때의 위치를 위치메모리에 저장된 현재의 위치값과 연속적으로 비교하여 최대위치를 검출하는 최대위치 검출기, 최대위치 검출기에서 검출한 위치와 현재 위치를 비교하여 연속적으로 새로운 위치를 발생시키는 새위치 발생기와 위치어드레스 발생기에서 공급되는 심볼데이타의 중앙이 되는 시점 및 중앙 전후의 클럭펄스를 이용하여 수신데이타를 원래의 데이터로 복원하는 복구데이타 검출기로 구성된다. 따라서, 통신로상의 수신데이타에 잡음이나 지터성분등이 포함되어 입력되는 데이터를 정확하게 동기시켜 원하는 데이터 및 클럭을 복구할 수 있다.
Description
제1도는 종래 표본화된 신호에 대한 심볼동기기의 블럭도.
제2도는 본 발명에 의한 디지털 데이터 복구장치를 나타낸 블럭도.
제3도는 제2도에 도시된 위치메모리에 대한 블럭도.
제4도는 제2도에 도시된 최대 위치검출기에 대한 블럭도.
제5도는 제2도에 도시된 새위치 발생기에 대한 블럭도.
제6도는 제5도에 도시된 새위치 발생기의 동작을 설명하기 위한 흐름도.
제7a, 7b도는 제6도에 도시된 흐름도에 따라 발생된 새 위치값의 예를 나타낸 도면.
제8도는 제2도에 도시된 복구데이타 검출기에 대한 블록도.
제9도는 제3도에 도시된 메모리의 상세회로도.
제10a∼10e도는 제9도에 있어서 각 부의 동작파형도.
제11도는 제8도에 도시된 다수값 결정기의 상세회로도.
제12a∼12j도는 제11도에 있어서 각 부의 동작파형도.
제13도는 제2도에 도시된 에지검출기의 상세회로도.
제14도는 제2도에 도시된 문턱비교기의 상세회로도.
제15도는 제2도에 도시된 새위치 발생기의 상세회로도.
제16도는 제2도에 도시된 최대 위치검출기의 상세회로도.
제17도는 제2도에 도시된 위치어드레스 발생기의 상세회로도.
제18a∼18i도는 제15도 및 제16도에 있어서 각 부의 동작파형도.
본 발명은 디지털 데이탈 복구장치에 관한 것으로서, 특히 통신로상의 수신데이타에 잡음이나 지터(jitter) 성분등이 포함되어 입력되는 데이터를 정확하게 동기시켜 원하는 데이터 및 클럭을 복구하기 위한 장치에 관한 것이다.
종래의 DPPL(Digital Phase Locked Loop)는 일반적으로 위상검출기, 루프 필터와 디지털제어발진기(Digital Controlled Oscillator:이하 DCO라 약함)로 구성된다. 이와 유사한 구조를 갖는 DPPL이 미국특허 No. 5,208,839호에 개시되어 있으며 제1도에 간략히 도시되어 있다.
상기 선행기술의 2진 위상검출기에서는 DCO출력인 심볼클럭과 레벨천이 시점의 펄스와 비교하여 레벨 천이 시점에서의 위상이 앞섬과 늦음을 결정하고, 루프필터는 심볼클럭에 따라 앞서거나 늦어지는 위상 정보를 DCO에 알려준다. DCO에서는 루프필터의 업/다운 카운터에서 얻은 정보를 기초로 하여 심볼클럭의 위상이 앞섬과 늦음 또는 일치함을 가리키는 신호를 발생시키고, 락킹범위(locking range)에 대한 문턱값을 설정하여 이 범위안에 위상이 들어가면 심볼클럭의 위상을 조정하여 동기화시킨다. 따라서 DOC에서 심볼클럭을 발생시키고, 다시 이 신호를 입력되는 신호와의 위상차이를 검출하여 지속적으로 동기화시킨다. 이 2진 위상검출기는 카운터(N 비트)와 디코딩 로직으로 구성되며, 레벨천이 검출기로부터의 로직펄스를 N 비트의 카운터로 넘기면서 카운터의 내용을 리셋시킨다. 카운터신호 COUNT1은 레벨 천이 펄스와 DCO의 심볼 타이밍 펄스 사이의 시간 차이에 비례적으로 동작하게 된다. COUNT1 신호는 디코딩되어 DPLL의 심볼클럭과 레벨천이펄스와의 차이가 앞서거나 뒤지게 된다.
또한, 루프필터는 PLL을 동적으로 제어하기 위해 랜덤 워크 필터(random walk filter)를 사용하는데, 이는 업/다운 카운터로 구현된다. 위상검출기의 늦음 신호에 대해서는 카운터의 내용을 증가시키고, 앞섬신호에 대해서는 감소시킨다. 업/다은 카운터의 COUNT2 신호는 디코딩되고, COUNT2 신호가 어느 일정한 최하 혹은 최고 한계치에 도달하면, 각각 'retard'와 'advance' 신호를 발생하게 된다.
그러나, 이 특허의 구성요소인 1 비트 양자화기(1)에는 수신된 데이터의 기본 주기에 비해 매우 작은 크기의 데이터를 잡음 등에 의한 클리치(glitch)나 왜곡된 데이터를 어느 일정한 기간(T) 이하의 데이터를 여과시키는 장치가 없다. 또한, 레벨 천이 검출기(2)에서는 정방향의 천이지점만을 검출하여 DCO에서 나오는 심볼클럭과 위상의 앞섬(lead)과 늦음(lag)을 평가하여 계산한다. 따라서, 정방향의 천이지점을 검출하기 위하여 단안정 멀티바이브레이터를 사용하는 등 회로가 복잡해지는 문제점이 있다.
따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여 통신로상의 수신데이터에 잡음이나 지터 성분등이 포함되어 입력되는 데이터를 정확하게 동기시켜 원하는 데이터 및 클럭을 복구하기 위한 디지털 데이터 복구장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 디지털 데이터 복구장치는 수신되는 데이터가 '0'에서 '1' 혹은 '1'에서 '0'으로 상태가 천이하는 부분인 에지를 검출하기 위한 에지검출기; 기준 문턱값을 발생하고, 상기 에지검출기에서 검출한 에지의 발생수를 상기 문턱값과 비교하기 위한 문턱비교기; 상기 수신데이타를 N배의 주파수 샘플링하여 1/N 위상에 대한 위치어드레스를 발생시키기 위한 위치어드레스 발생기; 상기 수신데이타의 각 위상에 대한 위치변화를 저장하기 위한 위치메모리; 상기 위치메모리에 저장되어 있는 각 위치에 대한 에지의 변화수 중 최대로 발생한 변화값과 그때의 위치를 상기 위치메모리에 저장된 현재의 위치값과 연속적으로 비교하여 최대위치를 검출하는 최대위치 검출기; 상기 최대위치 검출기에서 검출한 위치와 현재 위치를 비교하여 연속적으로 새로운 위치를 발생시키는 새위치 발생기; 및 상기 위치어드레스 발생기에서 공급되는 심볼데이타의 중앙이 되는 시점 및 중앙 전후의 클럭펄스를 이용하여 3개 데이터 레벨값을 평가하여 다수의 레벨값을 판정함으로써 상기 수신데이타를 원래의 데이터로 복원하기 위한 복구데이타 검출기를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.
제2도는 본 발명에 의한 디지털 데이터 복구장치를 나타낸 블록도로서, 수신되는 데이터가 '0'에서 '1' 혹은 '1'에서 '0'으로 상태가 천이하는 부분인 에지를 검출하기 위한 에지검출기(204)와, 기준 문턱값을 발생하고, 에지검출기(204)에서 검출한 에지의 발생수를 문턱값과 비교하기 위한 문턱비교기(206)와, 수신데이타를 N배의 주파수 샘플링하여 1/N 위상에 대한 위치어드레스를 발생시키기 위한 위치어드레스 발생기(212)와, 수신데이타의 각 위상에 대한 위치변화를 저장하기 위한 위치메모리(208)와, 위치메모리(208)에 저장되어 있는 각 위치에 대한 에지의 변화수 중 최대로 발생한 변화값과 그때의 위치를 위치메모리(208)에 저장된 현재의 위치값과 연속적으로 비교하여 최대위치를 검출하는 최대위치 검출기(210)와, 최대위치 검출기(210)에서 검출한 위치와 현재 위치를 비교하여 연속적으로 새로운 위치를 발생시키는 새위치 발생기(214)와, 위치어드레스 발생기(212)에서 공급되는 심볼데이타의 중앙이 되는 시점 및 중앙 전후의 클럭펄스를 이용하여 3개 데이터 레벨값을 평가하여 다수의 레벨값을 판정함으로써 상기 수신데이터를 원래의 데이터로 복원하기 위한 복구데이타 검출기(216)로 구성된다. 여기서 에지검출기(204)의 상세회로도는 제13도에, 문턱비교기(206)의 상세회로도는 제14도에, 새위치 발생기(214)의 상세회로도는 제15도에, 최대위치 검출기(210)의 상세회로도는 제16도에, 위치어드레스 발생기(212)의 상세회로도는 제17도에 각각 도시되어 있으며, 제15도 및 제16도에 있어서 각 부의 동작파형은 제18a∼18i도에 도시되어 있다.
제3도는 제2도에 도시된 위치메모리(208)에 대한 블럭도로서, 디코더(302)와 N개의 메모리(304, 306)로 구성되며, 상세회로도는 제9도에 도시되어 있고, 제9도에 있어서 각 부의 동작파형은 제10a∼10e도에 도시되어 있다.
제4도는 제2도에 도시된 최대 위치검출기(210)에 대한 블럭도로서, 비교기(402), 선택기(404, 408), 데이터 저장기(406)와 어드레스 저장기(410)으로 구성된다.
제5도는 제2도에 도시된 새위치 발생기(214)에 대한 블럭도로서, 뺄셈기(502), 덧셈기(504, 506)와 저장기(508)로 구성된다.
제6도는 제5도에 도시된 새위치 발생기(214)의 동작을 설명하기 위한 흐름도이고, 제7a, 7b도는 제6도에 도시된 흐름도에 따라 발생된 새위치값을 나타낸 것이다.
제8도는 제2도에 도시된 복구데이타 검출기(216)에 대한 블럭도로서, 데이터 저장기(802)와 다수값 결정기(804)로 구성되고, 다수값 결정기(804)의 상세회로도는 제11도에 도시되어 있고, 제11도에 있어서 각 부의 동작파형은 제12a∼12j도에 도시되어 있다.
그러면 본 발명의 동작을 제2도 내지 제18도를 참조하여 설명하면 다음과 같다.
통신로상을 통해 전송되는 신호는 여러가지 잡음이나 지터 등에 의해 영향을 받아 심하게 왜곡현상이 발생하게 된다. 이와 같은 신호를 수신측에서 정확하게 검출하여 원래 신호로 재생하는 방법으로는 다양한 기술들이 적용된다. 이 중의 하나가 PLL 방식이며, PLL을 디지털 회로로 구현한 경우를 DPLL이라 한다.
본 발명에서는 이러한 DPLL을 사용하지 않고 VHDL로 기능을 정의하고, 로직합성기를 통해 회로를 자동생성시키는 탑-다운(Top-Down) 설계방식을 채택하였다.
수신데이터는 NRZ(Non Return to Zero) 형태로 입력되므로 '0'이나 '1'의 레벨값으로 나타나게 된다. 수신데이타에서 수신데이타의 기본주기에 비해 매우 작은 크기의 데이타는 잡음 등에 의한 글리치나 왜곡된 데이타로 간주하여 어느 일정시간 이하의 데이타는 에지검출기(204;제13도)에서 필터링시킨 후, 데이타의 변환부분 즉 '0'에서 '1' 혹은 '1'에서 '0'의 상태로 천이하는 부분을 검출한다. 수신되는 데이타의 주기를 Td라고 할때, 수신데이타의 속도보다 N배의 주파수로 샘플링하면 샘플링주기(T)는 Td/N이 되므로 수신데이타 중 T시간 미만의 글리치는 여과된다. 그러나 샘플링클럭에 동기되면 매우 작은 클리치도 T시간 크기의 글리치로 확대되어 나타나게 된다. 현재 t시점에서의 입력데이타를 D(t)라 할때, 여과된 데이타는 D(t-T)가 되며, 에지검출기(204)의 출력은 D(t-T) D(t-2T)(여기서 는 베타논리합을 나타내는 기호)로 나타낼 수 있다.
위치어드레스 발생기(212;제17도)는 수신데이타의 한 주기를 N배의 주파수로 샘플링하였을때 각각의 샘플링된 레벨값을 저장하기 위한 위치어드레스를 지정해 주기 위한 것으로서, 각 샘플의 어드레스를 0에서부터 (N-1)까지 발생시키며, 또한 데이터를 복구하기 위한 클럭신호들을 발생시킨다. 이때 수신데이타를 정확하게 복원하기 위해 필요한 클럭은 (N/2)-1, N/2, ((N/2)+1 번째 클럭들이다. 여기서 N은 짝수로 가정하였고, 홀수일 경우 N/2는 (N/2)+1로 대치될 수 있다.
한편, 새 위치값을 지정하기 위한 인에블신호로 로드신호를 이용하는데, 이 신호는 문턱비교기(206)에서 문턱값 비교가 끝나는 시점에서 새위치 발생기(214)로부터 발생된 새 위치값으로 위치어드레스를 변경하는데 사용되는 신호이다. 이를 제18도에서 간단히 살펴보면, 문턱값 비교가 끝난 후에 171 신호가 '0'상태가 되고, 그때의 새위치 설정값 153 신호의 값인 '00001'을 165 신호에 동기시켜 위치어드레스 발생기(212)의 출력신호인 164 신호의 값인 '1011'에서 '0001'로 새롭게 지정되는 것을 알 수 있다.
위치메모리(208;제3도)는 위치어드레스 발생기(212)에서 발생된 위치어드레스를 이용하여 각 위치에 대한 데이터의 변환갯수를 저장하기 위한 것으로서, 이때 필요한 메모리는 N개 만큼 사용되어지고, 메모리데이타 비트의 사이즈는 에지를 계산할 양 만큼 정한다. 위치메모리(208)는 일반적인 램을 사용하여 구현한 것이 아니라, 업카운터를 이용하여 에지의 발생갯수(x=x+1, 최대 2L개, 여기서 x는 에지의 빈도수, L은 업 카운터의 비트 크기)를 동시에 계산하면서 데이타를 저장하는 구조(제9도)로 되어 있다. 또한, 최대 프로그램 가능한 문턱값이 2L보다 클 경우에는 위치메모리(208)에 오버플로우가 발생하게 되므로 전체 N개의 메모리에 저장되어 있는 값을 정규화시키는 수단도 부가한 것이다. 즉, 2L보다 크면 전체 N개 메모리에 저장되어 있는 값을 모듈러-2 동작에 의해 정규화시키므로써 하드웨어의 크기를 크게 줄일 수 있다. 각 위치메모리 중의 어느 하나라도 2L값에 도달하면 전체적으로 정규화시킨다. 예를 들어, 메모리 데이터 비트의 사이즈를 6비트로 설정할 경우, 이 동작에 대한 결과 파형은 제10도에 도시되어 있다. 결과 파형에서 볼 수 있듯이 카운터의 저장값이 '3FH'에 도달하면 이를 정규화시켜 '1FH'로 바뀌는 것을 볼 수 있다.
문턱비교기(206;제14도)에서는 수신데이터를 임의의 속도로 트래킹할 수 있도록 어느 일정한 문턱의 기준값을 프로그램하여 그 문턱값에 도달하면 수신데이타와 최대위치 검출기(210)와의 속도차를 보상하기 위한 수단으로서, 새위치 발생기(214)에서 속도차가 계산되는 시점을 제공한다. 이와 동시에 위치메모리(208)에 저장되어 있는 값을 클리어시켜 다음의 문턱값 비교까지 새로운 최대위치를 찾도록 하는 상태를 만들어준다(제14도의 148 신호). 이 문턱비교기(206)는 제14도에 도시된 바와 같이 문턱값 설정기와 설정된 문턱값만큼 에지의 수를 계산하기 위한 카운터로 구성된다. 사용된 카운터는 다운 카운터로서, 바로우(borrow) 신호가 발생한 경우를 문턱의 기준값에 도달한 것으로 간주하며, 이때 상술한 동작을 수행하게 된다. 다운 카운터를 사용함으로써 에지를 계산하는 업 카운터와 문턱값 설정기와 문턱값을 비교하는 비교기가 하나로 통합되어 하드웨어 크기를 줄였다. 또한, 문턱의 기준값을 시스템의 마이크로프로세서에서 프로그램 가능하도록 함으로써, 빨리 트래킹(fast tracking)할 때와 천천히 트래킹(slow tracking)할때를 시스템에서 조절할 수 있는 기능의 자유도를 향상시켰다.
최대위치 검출기(210;제4도, 제16도)는 위치메모리(208)에 저장되어 있는 에지의 발생수에 대한 저장값 중 최대값과 그 위치를 검출하기 위한 것이다. 최대값과 최대 위치 판별시, 문턱값에 도달한 후에 비교하려면 전체 N개의 위치메모리를 비교검출하여야 하므로 복잡한 계산 및 많은 시간이 필요하게 된다. 따라서 위치메모리(208)에 데이터값을 저장하는 것과 동시에 위치어드레스에서 발생되는 현재 위치를 최대위치 검출기(210)에서 그전의 최대값과 위치를 비교하면서, 현재값이 크면 이 현재값과 위치를 저장하고, 작으면 이전값을 그대로 저장한다. 그러므로 문턱값에 도달하는 순간에 최대값과 그때의 위치가 판별되어 간단한 하드웨어와 단시간에 판정할 수 있다. 그리고 판별된 위치는 새위치를 조정하는 기본데이타로 활용된다. 초기값은 제16도에서와 같이 저장데이터의 크기를 6비트로 하고, 위치어드레스를 4비트로 하면, 각각 '00H' '0H'로 설정함으로써 처음에 입력되는 데이타값으로 저장된다. 그리고 현재 저장되어 있는 값과 새로 입력되는 값이 같을 때는 새로 입력되는 위치어드레스를 어드레스 저장기(제4도의 410)에 저장한다. 물론, 데이타 저장기(제4도의 406)에도 저장하며, 이때 저장되는 값은 동일하다. 본 발명에 의한 결과를 제18도의 파형도로 살펴보면 다음과 같다.
제18도의 163 신호는 위치메모리(208)에 저장되는 데이타인 동시에 최대위치 검출기(210)의 비교기(제4도의 402)의 입력으로 들어온다. 166 신호는 163 신호와 비교하여 최대값을 표시하고 있으며, 167 신호는 그때의 어드레스값을 저장하고 있다. 결과 파형도에서 볼 수 있듯이 현재 입력되는 164 신호의 위치어드레스(B)에서의 163 신호값이 '02H'에서 '03H'로 변하면서, 그때까지의 최대위치 어드레스인 167 신호의 최대값인 1166 신호의 '03H'와 비교된다. 상술한 바와 같이 비교되는 값이 동일할 때는 새로운 위치로 변경되는 수단을 채택하였으므로 어드레스 저장기(제4도의 410)의 출력인 167 신호의 값이 B로 변하는 것을 알 수 있다. 165 신호의 포지티브 에지에서 위치 어드레스가 변하며, 네가티브에지에서 위치메모리(208)의 데이타를 변화시킨다.
새위치 발생기(214;제5도, 제15도)는 최대위치 검출기(210)에서 검출한 위치가 현재 위치와 차이가 날때는 수신데이터와의 위상차를 의미하므로, 이 위상차를 극복하기 위해서는 현재의 위치와 비교하여 문턱값 비교가 끝나는 시점에서 보상해 주기 위한 것이다. 새 위치를 조정하기 위한 알고리즘은 제6도에 도시되어 있다.
제6도에 있어서, 새위치값=P-M+1(MP 혹은 M=P 일때)
=(N-1)-(M-P)+2 (MP 일때)
가 된다. 이때 P는 위치어드레스 발생기(212)의 현재 어드레스값, M은 최대위치 검출기(210)에서의 최대값에 대한 어드레스값, N은 데이타한 주기에 대한 샘플링수를 각각 나타낸다. 따라서 새위치 어드레스값을 문턱값 비교가 끝나는 시점에서 그때의 어드레스값으로 새위치발생기(214)의 어드레스값을 변경시킨다. 이때에도 최대위치 검출기(210)와 마찬가지로 문턱값 비교가 끝난 후에 전체적으로 계산하는 것이 아니라 계속 비교하면서 문턱값 비교가 종료되는 시점에서의 최종 어드레스값을 구하여 변경시키는 것이다. 제18도에서와 같이 최대위치 검출기(210)에서의 위치어드레스신호인 167 신호와 위치어드레스 발생기(212)의 현재 어드레스신호인 164 신호를 계속 비교하면서 새위치 어드레스신호인 153 신호의 어드레스값을 판정하게 된다.
위의 여러 과정을 거치면서 수신되는 데이타의 속도에 맞추어 복원되는 데이타도 트래킹되어야 한다. 위치어드레스 발생기(212)에서 언급한 바와 같이 심볼데이타의 중앙이 되는 시점에서 데이타를 복구하기 위해서는 위치어드레스 발생기(212)의 N/2 번째의 펄스를 이용하였다. 복구데이타 검출기(216;제8도)에서는 N/2 번째의 데이타에서 글리치가 발생하여 원래 데이타의 레벨값과는 다른 레벨값에 동기시키는 오류를 감소시키기 위해서, (N/2)-1번째와 (N/2)+1번째의 클럭펄스에서 동기된 데이타의 레벨값(D(N/2)-1), D((N/2)+1)과 N/2번째에서 동기된 레벨값(D(N/2))을 평가하여 이 3개값 중에서 다수의 레벨값으로 복원시킨다. 데이타를 복원하는 알고리즘을 제11도와 제12도를 참조하여 설명하면 다음과 같다.
제11도에 있어서, 113 신호의 레벨값이 '0'일때 x=x+1(여기서 x는 레벨값 '0'의 빈도수)이라 가정하고, 113 신호의 레벨값이 '1'일때 y=y+1(여기는 y는 레벨값 '1'의 빈도수)이라 가정하면, x와 y를 비교하여 x값이 크면 '0'으로 복원하고, y값이 크면 '1'로 복원한다. 여기서 N배의 주파수에 대한 한 주기(T)만큼의 오차는 발생할 수 있다. 제12도의 결과파형에서 DATA(2:0) 신호는 3개의 레벨값을 표현한 것이다. 이 DATA(2:0) 신호에서 '000'에서 '010', '010'에서 '110'으로 레벨값이 변동되면 (N/2)+1 번째 신호인 112 신호에서 119 신호에 대한 레벨이 판정됨으로 알 수 있다. 또한, '001'에서 '011', '110'에서 '100'으로 레벨값이 변동되면 N/2번째 신호인 111 신호에서 119 신호에 대한 레벨이 판정됨으로 알 수 있다.
본 발명은 잡음이나 지터에 영향을 받은 수신데이타를 원래의 데이타로 동기시켜 추출하는 수단에 활용되어지며, 특히 디지털 유무선기기, 디지털 자기데이타 재생 등에 응용될 수 있다.
상술한 바와 같이 본 발명에 의한 디지털 데이타 복구장치에서는 일반적인 DPLL에서와 같이 위상의 앞섬과 늦음에 의한 차이를 산술통계적으로 계산함으로써 정확하게 위상차이를 보상할 수 있다. 또한, 수신데이타의 에지검출시, 샘플링하는 주파수의 주기 이하로 발생되는 글리치에 대해서는 여과시키고, 그 이상의 펄스에 대해서만 에지를 검출하므로 데이타의 복원을 정확히 행할 수 있다.
또한, 문턱비교기에서 다운 카운터를 이용하므로서 하드웨어의 규모를 줄일수 있을 뿐 아니라 문턱값 비교가 종료된 후에 위치어드레스의 재조정, 위치메모리의 클리어, 최대위치 검출기의 데이타 및 어드레스 저장기의 클리어 등 다음의 문턱값까지 계산하기 위한 초기화상태로 셋업시킬수 있다.
또한, 위치메모리에서 업 카운터를 이용하여 에지의 발생수를 계산하고, 특히 메모리의 비트사이즈가 L일 때 한 위치메모리에서 2L까지 에지가 발생할 경우 전체 메모리에 저장되어 있는 데이타값을 정규화시킴으로써 하드웨어를 최적화시킬 수 있다.
또한, 최대위치 검출기에서 최대값과 위치를 검출하는 방법을 데이타가 입력되는 순간에 연속적으로 계산함으로써 처리시간을 단축시키며 하드웨어를 단순화시킬 수 있다.
또한, 새위치 검출기에서 검출된 최대위치와 위치어드레스에서의 현재위치를 비교하여 판단하는 알고리즘을 통해 위치어드레스 발생기의 위치설정을 0부터 N-1까지 일정하게 만드므로 데이타의 한 주기를 파악하는데 매우 효과적이다. 또한, 수신데이타는 잡음이나 지터 등에 의해 데이타의 한 주기보다 크거나 작을 수 있는데, 이때 입력되는 데이타의 속도를 알고 있고, 그 주파수의 정수배되는 N배의 상위클럭으로 샘플링함으로써 정확한 데이타를 복원할 수 있다.
또한, 새위치 발생기에서 발생된 어드레스값으로 위치어드레스 발생기의 어드레스 지정을 새롭게 하여 수신되는 데이타의 위치선정을 재조정함으로써 원래 데이타를 용이하게 복구할 수 있다. 또한, 데이타를 복원하기 위한 클럭 펄스를 새위치 선정에 따라 가변적으로 발생시켜 주므로 수신데이타에 적응적으로 대응할 수 있다.
또한, 수신데이타를 복구할 때, 심볼데이타의 중앙이 되는 시점 및 중앙 전후의 클럭펄스가 위치어드레스 발생기로부터 공급되는 것을 이용하여 3개 데이타 레벨값을 평가하여 다수의 레벨값을 판정함으로써 원래 데이타를 복구하는데 발생하는 오류를 최소화시킬 수 있고, 따라서 복구된 데이타의 신뢰성을 향상시킬 수 있다.
Claims (9)
- 수신되는 데이타가 '0'에서 '1' 혹은 '1'에서 '0'으로 상태가 천이하는 부분인 에지를 검출하기 위한 에지검출기; 기준 문턱값을 발생하고, 상기 에지검출기에서 검출한 에지의 발생수를 상기 문턱값과 비교하기 위한 문턱비교기; 상기 수신데이타를 N배의 주파수 샘플링하여 1/N 위상에 대한 위치어드레스를 발생시키기 위한 위치어드레스 발생기; 상기 수신데이타의 각 위상에 대한 위치변화를 저장하기 위한 위치메모리; 상기 위치메모리에 저장되어 있는 각 위치에 대한 에지의 변화수 중 최대로 발생한 변화값과 그때의 위치를 상기 위치메모리에 저장된 현재의 위치값과 연속적으로 비교하여 최대위치를 검출하는 최대위치 검출기; 상기 최대위치 검출기에서 검출한 위치와 현재 위치를 비교하여 연속적으로 새로운 위치를 발생시키는 새위치 발생기; 및 상기 위치어드레스 발생기에서 공급되는 심볼데이타의 중앙이 되는 시점 및 중앙 전후의 클럭펄스를 이용하여 3개 데이타 레벨값을 평가하여 다수의 레벨값을 판정함으로써 상기 수신데이타를 원래의 데이타로 복원하기 위한 복구데이타 검출기를 포함하는 것을 특징으로 하는 디지털 데이타 복구장치.
- 제1항에 있어서, 상기 에지검출기는 상기 수신데이타의 주기를 Td라 할 경우, N배의 주파수로 수신데이타를 샘플링함으로써 상기 수신데이타 중 T시간 미만의 글리치 성분을 필터링시키는 것을 특징으로 하는 디지탈 데이타 복구장치.
- 제2항에 있어서, 상기 에지검출기의 출력은 검출된 에지와 상기 필터링된 데이타를 배타논리합한 신호임을 특징으로 하는 디지털 데이타 복구장치.
- 제1항에 있어서, 상기 문턱비교기는 상기 문턱값을 초기에 프로그램에 의해 설정한 후 다운 카운터를 이용하여 감소시키면서 상기 문턱값을 상기 에지의 발생수와 비교하는 것을 특징으로 하는 디지털 데이타 복구장치.
- 제4항에 있어서, 상기 문턱비교기에서 문턱값 비교를 위한 기준신호로 바로우신호를 이용하는 것을 특징으로 하는 디지털 데이타 복구장치.
- 제4항에 있어서, 상기 설정된 문턱값은 프로그램에 의해 변경하지 않는 한, 반복적으로 사용할 수 있음을 특징으로 하는 디지털 데이타 복구장치.
- 제1항에 있어서, 상기 위치어드레스 발생기는 수신데이타를 N배의 클럭으로 샘플링함으로써, N개의 위상 데이타를 저장하는데 필요한 위치어드레스와 데이타를 복원하는데 필요한 (N/2)-1, (N/2) 및 (N/2)+1번째 클럭을 발생시키는 것을 특징으로 하는 디지털 데이타 복구장치.
- 제1항에 있어서, 상기 위치메모리는 N개의 메모리로 구성되며, 상기 메모리는 에지의 발생수를 계산하고 저장하기 위하여 업 카운터로 구현되는 것을 특징으로 하는 디지털 데이타 복구장치.
- 제1항에 있어서, 상기 새위치 발생기는 상기 위치어드레스 발생기의 현재 어드레스값을 P, 상기 최대위치 검출기에서의 최대값에 대한 어드레스값을 M, 데이타 한 주기에 대한 샘플링수를 N이라고 하는 경우, MP 혹은 M=P이면 새위치값은 P-M+1로 나타내고, MP이면 (N-1)-(M-P)+2로 나타내는 것을 특징으로 하는 디지탈 데이타 복구장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940040673A KR0132811B1 (ko) | 1994-12-31 | 1994-12-31 | 디지탈 데이터 복구장치 |
US08/581,684 US5745530A (en) | 1994-12-31 | 1995-12-29 | Digital data recovering apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940040673A KR0132811B1 (ko) | 1994-12-31 | 1994-12-31 | 디지탈 데이터 복구장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960027641A KR960027641A (ko) | 1996-07-22 |
KR0132811B1 true KR0132811B1 (ko) | 1998-04-21 |
Family
ID=19406280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940040673A KR0132811B1 (ko) | 1994-12-31 | 1994-12-31 | 디지탈 데이터 복구장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5745530A (ko) |
KR (1) | KR0132811B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020091400A (ko) * | 2001-05-30 | 2002-12-06 | 주식회사 레인콤 | 심볼 타이밍 복구 장치 및 방법 |
KR100414705B1 (ko) * | 2001-08-18 | 2004-01-13 | 학교법인 인하학원 | 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법 및 장치 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3669796B2 (ja) * | 1996-12-03 | 2005-07-13 | 富士通株式会社 | ディジタルpll回路 |
US5799043A (en) * | 1997-06-02 | 1998-08-25 | Motorola, Inc. | Method and apparatus for decoding a two-level radio signal |
US6377575B1 (en) | 1998-08-05 | 2002-04-23 | Vitesse Semiconductor Corporation | High speed cross point switch routing circuit with word-synchronous serial back plane |
US6570941B1 (en) * | 1999-01-05 | 2003-05-27 | Matsushita Electric Industrial Co., Ltd. | Receiver and phase extraction circuit |
US6493396B1 (en) * | 1999-01-11 | 2002-12-10 | Tellabs Operations, Inc | Phase shift key burst receiver having improved phase resolution and timing and data recovery |
US6711226B1 (en) * | 2000-05-12 | 2004-03-23 | Cypress Semiconductor Corp. | Linearized digital phase-locked loop |
JP2003536300A (ja) * | 2000-06-06 | 2003-12-02 | ビテッセ セミコンダクター コーポレイション | スイッチマトリクスモジュールを備えたクロスポイントスイッチ |
US7116744B2 (en) * | 2001-03-29 | 2006-10-03 | Fujitsu Limited | Clock recovery circuit and receiver circuit for improving the error rate of signal reproduction |
US7515656B2 (en) * | 2002-04-15 | 2009-04-07 | Fujitsu Limited | Clock recovery circuit and data receiving circuit |
US7100067B2 (en) * | 2003-03-19 | 2006-08-29 | Victor Hansen | Data transmission error reduction via automatic data sampling timing adjustment |
US7310390B2 (en) * | 2003-10-30 | 2007-12-18 | Apple Inc. | Decoding coded data streams |
US7940877B1 (en) | 2003-11-26 | 2011-05-10 | Altera Corporation | Signal edge detection circuitry and methods |
US7826581B1 (en) | 2004-10-05 | 2010-11-02 | Cypress Semiconductor Corporation | Linearized digital phase-locked loop method for maintaining end of packet time linearity |
CN113886300B (zh) * | 2021-09-23 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种总线接口的时钟数据自适应恢复系统及芯片 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4926355A (en) * | 1987-07-02 | 1990-05-15 | General Datacomm, Inc. | Digital signal processor architecture with an ALU and a serial processing section operating in parallel |
GB8808569D0 (en) * | 1988-04-12 | 1988-05-11 | Texas Instruments Ltd | Improvements in/relating to digital signal processors |
JP2933751B2 (ja) * | 1990-08-10 | 1999-08-16 | 株式会社リコー | デジタルデータの検出回路及びその検出方法 |
US5208839A (en) * | 1991-05-28 | 1993-05-04 | General Electric Company | Symbol synchronizer for sampled signals |
US5367542A (en) * | 1992-06-19 | 1994-11-22 | Advanced Micro Devices, Inc. | Digital data recovery using delay time rulers |
US5481563A (en) * | 1994-03-14 | 1996-01-02 | Network Systems Corporation | Jitter measurement using a statistically locked loop |
US5594763A (en) * | 1995-06-06 | 1997-01-14 | Cirrus Logic, Inc. | Fast synchronizing digital phase-locked loop for recovering clock information from encoded data |
-
1994
- 1994-12-31 KR KR1019940040673A patent/KR0132811B1/ko active IP Right Grant
-
1995
- 1995-12-29 US US08/581,684 patent/US5745530A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020091400A (ko) * | 2001-05-30 | 2002-12-06 | 주식회사 레인콤 | 심볼 타이밍 복구 장치 및 방법 |
KR100414705B1 (ko) * | 2001-08-18 | 2004-01-13 | 학교법인 인하학원 | 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
US5745530A (en) | 1998-04-28 |
KR960027641A (ko) | 1996-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0132811B1 (ko) | 디지탈 데이터 복구장치 | |
US4604582A (en) | Digital phase correlator | |
US8903030B2 (en) | Clock data recovery circuit with hybrid second order digital filter having distinct phase and frequency correction latencies | |
EP0467306A2 (en) | Apparatus and method for demodulating a digital modulation signal | |
JPH08139778A (ja) | 同期検波回路 | |
US5272730A (en) | Digital phase-locked loop filter | |
US6404363B1 (en) | Circuit for recovering digital clock signal and method thereof | |
US6580770B2 (en) | Information regenerating apparatus and information regenerating method | |
JP2003224471A (ja) | Pll回路および光通信受信装置 | |
US5465059A (en) | Method and apparatus for timing acquisition of partial response class IV signaling | |
US5056114A (en) | Method and apparatus for decoding Manchester encoded data | |
CA1294334C (en) | Digital data separator | |
JP3669796B2 (ja) | ディジタルpll回路 | |
US7375591B2 (en) | Robust false locking prevention in referenceless frequency acquisition | |
EP0162505B1 (en) | Arrangement for generating a clock signal | |
US6167526A (en) | Method and apparatus for synchronizing a decoder circuit with a phase-encoded data signal in a data storage device | |
US20010005164A1 (en) | Clock recovery circuit | |
US6337650B1 (en) | System and method for regenerating clock signal | |
US5414722A (en) | Selective data synchronizer | |
JP3553753B2 (ja) | パルス信号復調用pll装置 | |
US6665359B1 (en) | Digital data separator | |
JP2002198807A (ja) | Pll回路および光通信受信装置 | |
US5396522A (en) | Method and apparatus for clock synchronization with information received by a radio receiver | |
US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
JPS61129936A (ja) | デ−タ再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20131128 Year of fee payment: 17 |