CN116318570A - 一种基于多相位时钟的信号性能检验方法和系统 - Google Patents
一种基于多相位时钟的信号性能检验方法和系统 Download PDFInfo
- Publication number
- CN116318570A CN116318570A CN202310145748.XA CN202310145748A CN116318570A CN 116318570 A CN116318570 A CN 116318570A CN 202310145748 A CN202310145748 A CN 202310145748A CN 116318570 A CN116318570 A CN 116318570A
- Authority
- CN
- China
- Prior art keywords
- signals
- signal
- clock
- error rate
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/203—Details of error rate determination, e.g. BER, FER or WER
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/20—Monitoring; Testing of receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/30—Monitoring; Testing of propagation channels
- H04B17/309—Measuring or estimating channel quality parameters
- H04B17/345—Interference values
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明公开了一种基于多相位时钟的信号性能检验方法和系统,方法包括:生成多组同频多相的原始时钟信号和对应的待测试的码元序列,将码元序列输入到待检测系统中进行信号转换传输;在接收端获取待检测系统的输出信号,采用多组同频多相的原始时钟信号对输出信号进行采样还原,生成多组还原信号;分析每一组还原信号的误码率,并设置误码率阈值;计算每一组还原后信号误码率是否在所述误码率阈值之下,并统计在所述误码率阈值之下的时钟信号组数,本发明利用多组同频异相的时钟信号作为待检测时钟信号,将接收的多组同频异相信号构建眼图,利用眼图在不同相信号下的读取特性进行误码率统计,因此可以检测同频信号在待检测系统中的抗干扰能力。
Description
技术领域
本发明涉及信号检测技术领域,特别涉及一种基于多相位时钟的信号性能检验方法和系统。
背景技术
目前现有技术中,在高速SOC的体系架构中,并行接口技术已不再能够满足高速率的数据传输要求,但是在当前的数字系统中大部分的数据仍然是以多比特的数据进行传输,所以就需要使用SerDes系统来将并行的数据转换为串行的数据用于高速串行接口上的数据传输。在高速SerDes系统中,收到系统中存在的抖动和噪声的叠加影响,输出的信号可能会出现严重失真的情况,因此高速SerDes系统的信号质量时确定整体性能很重要的一个参考指标。而信号质量可以从多个方面进行测量,其中误码率测试是比较常用的方法,传统的误码率的测试方案大部分时通过给接口发送和接收大量的数据,通过长时间的稳定运行,对错误的数据进行统计来计算得到误码率,但是误码率低并不一定就代表信号质量好,在对信号性能的测试中,由于系统要求误码率通常数量级的都比较高,因此需要大量的数据来支撑最后的测试结果,在误码率检测这一过程需要消耗大量的时间,同时最后测到的误码率对于系统的整体性能的参考价值有限。在实际中,系统的整体性能通常还需要通过眼图测试的方法来进行进一步的评估,根据眼图的形成原理,同样也需要消耗一定的时间成本,而且在系统的测试中需要误码率控制在一定的范围内作为前置条件才能进行后续的测试,这又进一步的加长了测试的整体周期。
发明内容
本发明其中一个发明目的在于提供一种基于多相位时钟的信号性能检验方法和系统,所述方法和系统利用多相位时钟在接收端采集的结果进行还原,将还原的信号和原始信号进行对比,可以高效准确检测误码率。
本发明另一个发明目的在于提供一种基于多相位时钟的信号性能检验方法和系统,所述方法和系统对待检测的每一相位时钟的误码率进行统计,并设置误码率阈值,统计在所述误码率阈值之下的相位时钟数,将所述误码率阈值之下的相位时钟数作为SerDes系统信号质量的判断依据,从而可以在快速准确判断信号误码率基础上,从整体角度准确判断SerDes系统的信号质量。
本发明另一个发明目的在于提供一种基于多相位时钟的信号性能检验方法和系统利用多组同频异相的时钟信号作为待检测时钟信号,输入到待检测系统中,在接收端接收信号,将接收的多组同频异相信号构建眼图,利用眼图在不同相信号下的读取特性进行误码率统计,因此可以检测同频信号在待检测系统中的抗干扰能力。
为了实现至少一个上述发明目的,本发明进一步提供一种基于多相位时钟的信号性能检验方法,所述方法包括:
生成多组同频多相的原始时钟信号和对应的待测试的码元序列,将所述码元序列输入到待检测系统中进行信号转换传输;
在接收端获取待检测系统的输出信号,采用多组同频多相的原始时钟信号对输出信号进行采样还原,生成多组还原信号;
分析每一组还原信号的误码率,并设置误码率阈值;
计算每一组还原后信号误码率是否在所述误码率阈值之下,并统计在所述误码率阈值之下的时钟信号组数用于判断信号质量。
根据本发明其中一个较佳实施例,所述检验方法包括:在接收端获取待检测系统的输出信号后,将所述输出信号进行眼图绘制,设置码元信号电压判断阈值,根据所述码元信号电压判断阈值获取多组同频多相的原始时钟信号采样的每一组还原信号的码元序列。
根据本发明另一个较佳实施例,所述检验方法包括:将每一组同频多相的原始时钟信号采用相同的时钟采样间隔对所述输出信号进行采样还原,得到每一组采样还原信号的码元序列。
根据本发明另一个较佳实施例,所述采样还原方法包括:将每一组同频多相的原始时钟信号和输出的信号构建同一采样时间间隔下眼图,并设置码元信号电压判断阈值,将大于等于所述码元信号电压判断阈值的采样点输出码元序列值为1,将小于所述码元信号电压判断阈值的采样点输出码元序列值为0。
根据本发明另一个较佳实施例,在获取每一采样点码元序列值后,得到完整采样后码元序列,将所述采样后码元序列和保存的最初码元序列进行对比计算码元总数据量和错误数据量。
根据本发明另一个较佳实施例,根据所述码元错误数据量和总数据量计算待检测系统每一组采样还原码元序列的误码率,并根据所述误码率阈值计算每一组采样还原信号是否合格,其中将小于所述误码率阈值的采样还原信号为合格,其他为不合格。
根据本发明另一个较佳实施例,所述同频多相的原始时钟信号包括16组不同相位的同频时钟信号。
根据本发明另一个较佳实施例,所述误码率的计算方法为:每一码元错误数据量/总数据量。
为了实现至少一个上述发明目的,本发明进一步提供一种基于多相位时钟的信号性能检验系统,所述系统执行上述一种基于多相位时钟的信号性能检验方法。
本发明进一步提供一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行以实现上述一种基于多相位时钟的信号性能检验方法。
附图说明
图1显示的是传统时钟采样单一码元的示意图。
图2显示的是本发明一种基于多相位时钟的信号性能检验方法流程示意图。图3a显示的是正常信号眼图和加入幅度噪音的第一种情形下眼图示意图。其中在图3a中间虚线围城的图形为幅度噪音下的信号眼图示意图,外部实线部分为正常眼图示意图。
图3b显示的是正常信号眼图和同时加入幅度噪音和时序抖动的第二种情形下眼图示意图,其中在图3b不同的虚线部分的左右偏移表示存在时序抖动,外部实线部分为正常眼图示意图。
图3C显示的是正常信号眼图和同时加入幅度噪音和时序抖动的第三种情形下眼图示意图,其中在图3C不同的虚线部分的左右偏移表示存在时序抖动,外部实线部分为正常眼图示意图,此时时序抖动噪音严重。
图4a显示的是正常信号眼图和同时加入幅度噪音和时序抖动的第二种情形下眼图可测范围示意图,其中虚线中间部分为可测范围。
图4b显示的是正常信号眼图和同时加入幅度噪音和时序抖动的第三种情形下眼图可测范围示意图,其中虚线中间部分为可测范围。
图5显示的是本发明一种基于多相位时钟的信号性能检验系统的模块示意图
具体实施方式
以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例,本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。
可以理解的是,术语“一”应理解为“至少一”或“一个或多个”,即在一个实施例中,一个元件的数量可以为一个,而在另外的实施例中,该元件的数量可以为多个,术语“一”不能理解为对数量的限制。
请参考图1,根据图1的传统单一码元采样缺陷部分进行原理解释,在传统的码元采样过程中,单一的码元在采用多相位时钟采样时,假设时钟幅度不受干扰,则除了时钟跳边沿与时钟对应处的电压幅度未达到码元信号电压判断阈值Vth的时钟采集不到正确的数据外,其他采样点均能采样到正确数据。而实际采样过程中,时钟信号幅度是一定会受到干扰的,尤其是时钟信号幅度减小的情况下,虽然减少的时钟幅度仍然大于码元信号电压判断阈值Vth,但是能正确采集到数据的采样点发生变化,比如在图1的实线部分中标准时钟信号在clk1、clk2、clk15和clk16采样点的码元序列值为0,其他采样点码元序列值均为1,而在发生时钟信号幅度干扰下,采样到时钟信号的幅度会减少到如图1的虚线部分,而虚线部分的时钟信号在clk1、clk2、clk 3、clk13、clk14、clk15和clk16采样点的采样点值为0,其他采样点值均为1,此时可以看到采样点数值发生变化。虽然假设仅取值中间平行对齐部分的数据作为时钟采样数据也能采样到正确数据,也就是说不论是在无干扰条件和上述干扰条件下都能读取正确的数值,然而依旧不能判定该采样时钟信号是稳定可靠的信号,当扰动再大时可能就无法采集到正确信号了,因此,传统的误码率是无法直接判断时钟信号的质量。
因此本发明配置了16组频率相同但相位不同的时钟信号,每个组相位时钟信号对应一组待测试码元序列,将码元序列输入到待测试的包括但不仅限于SerDes系统中,通过SerDes系统输出信号,具体请参考图5,基于多相位时钟的信号性能检验系统包括测试序列发生模块、检测模块、时钟模块和判决模块,其中所述测试序列发生模块连接发送端,通过发送端连接SerDes系统,SerDes系统的输出信号从接收端输出,所述接收端连接所述检测模块,所述检测模块包括接收数据还原模块和原始数据缓存模块,所述接收数据还原模块连接接收端,用于将接收到的输出信号进行还原,所述原始数据缓存模块连接所述测试序列发生模块,用于将原始的组同频多相的原始时钟信号和对应的待测试的码元序列保存,将还原的输出信号输入到判决模块进行判断,从而完整地分析SerDes系统信号质量。
所述判决模块包括比较器、数据信息反馈模块和时钟信息反馈模块,其中所述比较器接收来自检测模块的原始的组同频多相的原始时钟信号和对应的待测试的码元序列,将原始的待测试的码元序列和对应的输出信号进行对比,计算每一组对应相位的还原后信号误码率,根据所述误码率判断是SerDes系统信号质量。
值得一提的是,请结合图2-图4,其中正常时钟信号和加入幅度噪音的第一种情形如图3a所示,在3a附图中振幅噪音使得时钟信号眼图的张开程度变小,而此时振幅影响下的时钟信号检测到正确数据的时钟范围较大,因此该振幅噪音的第一种情形对时钟检测影响不是很大,从而可以判判定该第一种情形下的时钟信号质量较好。进一步结合图3b和图4a,其中图3b显示的是正常信号眼图和同时加入幅度噪音和时序抖动的第二种情形下眼图示意图,结合图图4a的可测范围示意图,可以了解到此时出现了时序抖动使得相位出现偏差,但是对眼图的结构影响不是非常大,在此种情况下可测范围是较大的,信号质量是较好的。进一步根据图3c的正常信号眼图和同时加入幅度噪音和时序抖动的第三种情形下眼图示意图,以及结合图4b的可测范围图,可以了解到在第三种情形下,时钟抖动噪音较大,相位偏差大,此时的时钟信号质量的较差的,不适用于实际应用。
综合上述解释说明,本发明提供了一种基于多相位时钟的信号性能检验方法和系统,其中所述方法的主要步骤包括:利用基于多相位时钟的信号性能检验系统中的测试序列发生模块生成多组同频多相的原始时钟信号和对应的待测试的码元序列,将所述码元序列输入到待检测系统中进行信号转换传输,其中本发明优选生成16组同频多相的原始时钟信号和对应的待测试的码元序列,每一组原始时钟信号相位不同。对应的待测试码元序列优选输入到所述SerDes系统中,并在接收端得到输出信号,输出信号输入到所述检测模块中,利用所述接收数据还原模块将输出信号还原为码元序列数据,将还原的码元序列数据和原始码元序列数据输入到所述判别模块,所述判别模块接收到还原的码元序列数据和原始码元序列数据进行对比,判断还原的码元序列数据的误码率,需要说明的是,所述误码率的计算方法为,当前采样点的码元值为应当的正确值(举例来说二进制可以为1或0),但当前采样点的码元值并非预设的正确值,此时采样点的码元值为错误值,统计码元序列中所有的错误值数量和总数据量,将错误值数据量除以总数据量为码元的误码率。举例来说,当原始码元序列为1000100100,此时采样还原后得到的码元值为0000100100,只有第一位置的码元值相比于原始码元值是错误的,因此该10位的码元值误码率为0.1。需要说明的是,因为不同相位的信号的眼图结构不同,且干扰信号不同,因此不同相位信号对应的误码率也可能不同,而本发明针对不同相位时钟信号分别进行采样得到每一组相位时钟信号的误码率。此时单一的SerDes系统通过本发明方法得到16组不同相位的码元序列误码率。本发明进一步设置误码率阈值,比如本发明设置误码率阈值为0.3,则统计经过所述SerDes系统检测的码元信号误码率小于所述误码率阈值0.3的相位组数。进一步判断SerDes系统信号质量。
举例来说,设置小于所述误码率阈值0.3的相位组数阈值为12组,则经过计算得到13组相位码元序列在系统中传输输出的信号满足条件,大于所述相位组数阈值,则判断该SerDes系统的信号质量为优。在本发明其他一些较佳实施例中,可以设置不同小于所述误码率阈值的相位组数阈值来判断待检测系统的信号质量等级。
特别地,根据本发明公开的实施例,上文参考流程图描述的过程可以被实现为计算机软件程序。例如,本公开的实施例包括一种计算机程序产品,其包括承载在计算机可读介质上的计算机程序,该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中,该计算机程序可以通过通信部分从网络上被下载和安装,和/或从可拆卸介质被安装。在该计算机程序被中央处理单元(CPU)执行时,执行本申请的方法中限定的上述功能。需要说明的是,本申请上述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线段、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于:具有一个或多个导线段的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请中,计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于:无线段、电线段、光缆、RF等等,或者上述的任意合适的组合。
附图中的流程图和框图,图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分,该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个接连地表示的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或操作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
本领域的技术人员应理解,上述描述及附图中所示的本发明的实施例只作为举例而并不限制本发明,本发明的目的已经完整并有效地实现,本发明的功能及结构原理已在实施例中展示和说明,在没有背离所述原理下,本发明的实施方式可以有任何变形或修改。
Claims (10)
1.一种基于多相位时钟的信号性能检验方法,其特征在于,所述方法包括:
生成多组同频多相的原始时钟信号和对应的待测试的码元序列,将所述码元序列输入到待检测系统中进行信号转换传输;
在接收端获取待检测系统的输出信号,采用多组同频多相的原始时钟信号对输出信号进行采样还原,生成多组还原信号;
分析每一组还原信号的误码率,并设置误码率阈值;
计算每一组还原后信号误码率是否在所述误码率阈值之下,并统计在所述误码率阈值之下的时钟信号组数用于判断信号质量。
2.根据权利要求1所述的一种基于多相位时钟的信号性能检验方法,其特征在于,所述检验方法包括:在接收端获取待检测系统的输出信号后,将所述输出信号进行眼图绘制,设置码元信号电压判断阈值,根据所述码元信号电压判断阈值获取多组同频多相的原始时钟信号采样的每一组还原信号的码元序列。
3.根据权利要求1所述的一种基于多相位时钟的信号性能检验方法,其特征在于,所述检验方法包括:将每一组同频多相的原始时钟信号采用相同的时钟采样间隔对所述输出信号进行采样还原,得到每一组采样还原信号的码元序列。
4.根据权利要求1所述的一种基于多相位时钟的信号性能检验方法,其特征在于,所述采样还原方法包括:将每一组同频多相的原始时钟信号和输出的信号构建同一采样时间间隔下眼图,并设置码元信号电压判断阈值,将大于等于所述码元信号电压判断阈值的采样点输出码元序列值为1,将小于所述码元信号电压判断阈值的采样点输出码元序列值为0。
5.根据权利要求4所述的一种基于多相位时钟的信号性能检验方法,其特征在于,在获取每一采样点码元序列值后,得到完整采样后码元序列,将所述采样后码元序列和保存的最初码元序列进行对比计算码元总数据量和错误数据量。
6.根据权利要求5所述的一种基于多相位时钟的信号性能检验方法,其特征在于,根据所述码元错误数据量和总数据量计算待检测系统每一组采样还原码元序列的误码率,并根据所述误码率阈值计算每一组采样还原信号是否合格,其中将小于所述误码率阈值的采样还原信号为合格,其他为不合格。
7.根据权利要求1所述的一种基于多相位时钟的信号性能检验方法,其特征在于,所述同频多相的原始时钟信号包括16组不同相位的同频时钟信号。
8.根据权利要求1所述的一种基于多相位时钟的信号性能检验方法,其特征在于,所述误码率的计算方法为:每一码元错误数据量/总数据量。
9.一种基于多相位时钟的信号性能检验系统,其特征在于,所述系统执行权利要求1-8中任意一项所述的一种基于多相位时钟的信号性能检验方法。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行以实现权利要求1-8中任意一项所述的一种基于多相位时钟的信号性能检验方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310145748.XA CN116318570A (zh) | 2023-02-21 | 2023-02-21 | 一种基于多相位时钟的信号性能检验方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310145748.XA CN116318570A (zh) | 2023-02-21 | 2023-02-21 | 一种基于多相位时钟的信号性能检验方法和系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116318570A true CN116318570A (zh) | 2023-06-23 |
Family
ID=86797045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310145748.XA Pending CN116318570A (zh) | 2023-02-21 | 2023-02-21 | 一种基于多相位时钟的信号性能检验方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116318570A (zh) |
-
2023
- 2023-02-21 CN CN202310145748.XA patent/CN116318570A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4989840B2 (ja) | 高速データストリームの捕捉および評価 | |
US10764093B2 (en) | DFE margin test methods and circuits that decouple sample feedback timing | |
US6832172B2 (en) | Apparatus and method for spectrum analysis-based serial data jitter measurement | |
CN113767602A (zh) | 操作过程中的采样器偏移校准 | |
US7336749B2 (en) | Statistical margin test methods and circuits | |
JP2001352350A (ja) | 連続ビットストリームの統計的アイダイアグラムによる測定装置及び方法 | |
US8526551B2 (en) | Multiple-input, on-chip oscilloscope | |
CN107144781B (zh) | 具有数字边沿触发检测电路的测量系统 | |
US7668235B2 (en) | Jitter measurement algorithm using locally in-order strobes | |
US9442136B2 (en) | Real-time oscilloscope for generating a fast real-time eye diagram | |
CN115667945A (zh) | 使用循环环路图像对信号进行分离和分类的系统和方法 | |
US20080304580A1 (en) | Transmission system, transmitter, receiver, and transmission method | |
JP2006053140A (ja) | 2値サンプリング計測値からのアナログ波形情報 | |
US8054907B2 (en) | Waveform analyzer | |
CN116318570A (zh) | 一种基于多相位时钟的信号性能检验方法和系统 | |
US7668233B2 (en) | Method of determining jitter and apparatus for determining jitter | |
EP1847843B1 (en) | Digital data sampling by applying a plurality of time delayed trigger signals | |
EP1845385B1 (en) | Time interval analysis of digital data | |
KR101956126B1 (ko) | 병렬 신호의 위상 정렬 장치 및 방법 | |
US7610520B2 (en) | Digital data signal testing using arbitrary test signal | |
US20090213918A1 (en) | Separating jitter components in a data stream | |
CN111371453A (zh) | 信号周期测量电路与方法 | |
US11742869B2 (en) | Analog-to-digital converter to identify properties of transmitted signals | |
EP2148461A2 (en) | Margin test methods and circuits | |
WO2005015248A1 (en) | Digital data signal testing using arbitrary test signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |